CN105099537A - 一种用于卫星的数传发射机 - Google Patents

Abstract

本发明提供了一种用于卫星的数传发射机，所述数传发射机包含：信道编码电路，用于对输入的携带卫星数据的基带信号进行信道编码；X波段载波源电路，用于提供调制所需的X波段载波源；调制电路，用于基于X波段载波源电路输出的载波对输入的信道编码信号进行直接调制；滤波器，用于将调制电路输出的信号进行滤波处理；功率放大电路，用于对滤波处理后的信号进行功率放大得到的射频信号，该射频信号经天线发射至地面接收站。所述信道编码电路基于FPGA，具体的电路为：串并转换模块，差分编码模块，第一卷积编码模块和第二卷积编码模块。

Description

一种用于卫星的数传发射机

技术领域

本发明涉及一种卫星高速编码调制一体化技术，适用于卫星与地面站之间的高速下行数据通信，可应用于星载高速数传设备(数传发射机)。

背景技术

随着卫星通信技术的发展，载荷采集、传输的数据量增大，卫星对地数据传输速率(数传速率)的需求越来越高。而数传速率的提高带来的问题是在不改变数传发射机输出功率的前提下，数传链路增益下降。

传统的数传发射机结构如图1所示。卫星数传速率的提高，导致了数传链路增益的下降。传统的数传发射机结构形式为了保持数传链路增益不变，就必须增加功率放大的倍数，提高输出功率。但这样做的结果就是增加功率放大器的放大级数、或采用行波管放大等技术，因而增加了数传发射机的功耗、体积、重量和成本。或者引入其他前端设备，完成信道编码技术，通过信道编码提高链路增益。但引入其他设备不仅增加了设备数量，也在功耗、成本方面增加了需求。

发明内容

本发明的目的在于，为克服上述问题，本发明提供一种用于卫星的数传发射机。为了实现上述目的，本发明提供了一种用于卫星的数传发射机，所述数传发射机包含：

信道编码电路，用于对输入的携带卫星数据的基带信号进行信道编码；

X波段载波源电路，用于提供调制所需的X波段载波源；

调制电路，用于基于X波段载波源电路输出的载波对输入的信道编码信号进行直接调制；

滤波器，用于将调制电路输出的信号进行滤波处理；

功率放大电路，用于对滤波处理后的信号进行功率放大得到的射频信号，该射频信号经天线发射至地面接收站。

可选的，上述信道编码电路基于FPGA，具体的电路为：

串并转换模块，用于将输入的基带信号进行串并转换，进而将输入的串行信号转换为两路并行的输出信号；

差分编码模块，用于将并行的两路输出信号进行差分编码，得到编码后的两路输出信号；

第一卷积编码模块，用于对差分编码模块输入的一路信号基于CCSDS标准进行卷积编码得到I路编码信号，并将得到的I路编码信号输入所述调制电路进行调制；和

第二卷积编码模块，用于对差分编码模块输入的另一路信号基于CCSDS标准进行卷积编码得到Q路编码信号，并将得到的Q路编码信号输入所述调制电路进行调制。

可选的，上述调制电路采用X波段直接调制，且采用的调制方式为QPSK调制。

可选的，上述功率放大电路采用微波固态功率放大器。

可选的，上述编码电路受控于输入的数据时钟信号。

本设计在高速数传设备内部集成了可重制编码模块以实现信道编码功能，而不需要其他设备完成该功能，仅凭借数传发射机自身，便可以在不增加数传发射机输出功率的前提下，提高链路增益余量，并且采用直接调制技术，省去了传统对地下行发射机频所需要的中频调制，上变频，滤波器等，因此大大减小星载了设备的体积、重量和成本。

数传发射机的功耗、体积、重量和成本是卫星通信研究过程中重点关注的问题。本发明通过电路设计，实现了一种星载X波段高速编码调制一体化技术，使得数传发射机改变了传统的数传结构，减少了中频调制、混频器、滤波器等部件，大大简化了数传发射机的结构。结构中增加了高速FPGA，集成了可重置编码模块，使得数传发射机本身就可以完成信道编码功能，通过编码增益，增加了链路余量，使得高速数传模式得以实现。

与现有技术相比，本发明的技术优势在于：

星载高速数传设备的体积、重量和成本是卫星通信研究过程中重点关注的问题。本发明通过电路设计，实现了一种仅通过X波段直接编码调制便可实现信道编码功能以及传统对地下行发射机所需要的中频调制、上变频、滤波等电路才能完成的调制功能，该高速编码调制一体化的高速数传设备大大减少了空间探测所需星载设备的功耗、重量、体积，提高了卫星系统的可靠性。

附图说明

图1是传统发射机结构；

图2是本发明提供的数传发射机结构示意图；

图3是本发明实施例提供的差分编码逻辑关系图；

图4是本发明实施例提供的卷积编码流程图。

具体实施方式

下面结合附图和实施例对本发明所述方法进行详细说明。

本发明提供的数传发射机由编码电路、调制电路、X波段载波源电路、滤波电路和功率放大电路构成。

1)编码电路实现基带数据处理。所述编码电路基于FPGA，通过FPGA集成的可重制编码模块，能够灵活实现各种信道编码方式。本设计采用了CCSDC标准的卷积(2,1,7)编码，并与差分编码进行了结合。所述编码电路的数据处理流程为：接收前端设备的基带信号，将接收的基带信号依次进行串并转换和编码，所述编码同时采用差分编码和卷积编码，卷积编码后形成I、Q两路信号后，再将生成的I、Q两路信号送至调制电路。

所述差分编码的逻辑关系如图3所以，具体为：

若ci-1⊕di-1＝0，则ci＝ai⊕ci-1di＝bi⊕di-1；

若ci-1⊕di-1＝1，则ci＝bi⊕ci-1di＝ai⊕di-1。

ai、bi为外部输入，“ci-1”、“di-1”为现态输出，ci、di为次态。

所述卷积编码采用CCSDS标准的(2,1,7)编码方式，参考图4，卷积编码流特点为：

码率：1/2比特；

约束长度：7比特；

连接矢量：G1＝1111001，G2＝1011011；

相位：G2反相后输出。

2)调制电路采用X波段直接调制技术，调制方式为QPSK调制。直接调制技术具有结构简单、可靠性高等优点，能够支持高速数传码速率的实现。

3)X波段载波频率源采用锁相倍频技术。以**.***MHz作为参考频率，通过锁相倍频实现所需的X波段载波频率源。

4)功率放大电路采用微波固态功率放大器，固态功放率放大器具有体小、质轻及电源配置简单等优点，能够适应航天器飞行环境要求。

本发明在高速数传设备内部集成了可重置编码模块设计和直接QPSK调制技术，以实现信道编码功能，提高了数传链路余量，使得数传方案在不增加功耗、体积、重量和成本的条件下得以实现。本方案实现了质量小于2kg，功耗小于70W的数传发射机机。该数传发射机采用QPSK直接调制技术，集成了信道编码功能，数传速率大于150MHz，输出功率大于10W。采用信道编码后，链路增益余量提高了3dB。

实施例

1、分析数传发射机的技术指标并计算链路余量。通过分析，在现有数传码速率和输出功率的要求下，数传不能满足链路余量要求。但为了满足任务需要，数传码速率不能降低，而增大输出功率便使得数传发射机的体积、功耗和成本大大增加，不能适应卫星要求。因此，只能在不改变数传发射机数传速率和输出功率的前提下，采用其他方式。选择信道编码可以提高链路余量，但在数传速率高的情况下，将其置于数传发射机中，就迫使数传发射机结构、技术产生变化。

2、采用了高速FPGA集成可重制编码模块，实现信道编码，由于码速率高，因此必须采用直接调制方式。在确定了编码方式和调制方式之后，相应的X波段载波源电路锁相倍数高，需要提高其相位噪声性能，功率放大电路由于码速率高，产生的问题就是数传发射机结构的重新设计。在整合了重量、体积、散热等各项技术之后，经过反复修改，对接，最终使得数传发射机重量控制在2kg以内。

3、高速FPGA实现信道编码功能。按照CCSDS规定，FPGA完成了信道编码功能，由于FPGA速率高，且需要灵活使用各种速率编码，因此对接口的稳定性提出了较高要求。最终FPGA可实现最高小于150MHz时钟下信道编码功能(该速率折算至X波段，即为300MHz信道码速率)。

4、最终数传发射机实现结果如图2所示：a、利用可编程逻辑器件接收外部时钟和数据，对其进行信道编码(串并转换、差分编码和卷积编码)。由于该部分为可重制编码模块，因此通过软件重制，可灵活适应各种CCSDS编制的信道编码；b、可编程逻辑器件的输出送至X波段直接调制器后，经滤波和功率反大后即可得到射频输出信号，该信号可经天线发射至地面接收站。

实施方式包含如下步骤：

1、利用可编程逻辑器件接收外部时钟和数据，对其进行信道编码(如串并转换、差分编码和卷积编码)。由于该部分为可重制编码模块，因此通过软件重制，可灵活适应各种CCSDS编制的信道编码；

2、可编程逻辑器件的输出送至X波段直接调制器后，经滤波和功率反大后即可得到射频输出信号，该信号可经天线发射至地面接收站。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种用于卫星的数传发射机，其特征在于，所述数传发射机包含：

信道编码电路，用于对输入的携带卫星数据的基带信号进行信道编码；

X波段载波源电路，用于提供调制所需的X波段载波源；

调制电路，用于基于X波段载波源电路输出的载波对输入的信道编码信号进行直接调制；

滤波器，用于将调制电路输出的信号进行滤波处理；

功率放大电路，用于对滤波处理后的信号进行功率放大得到的射频信号，该射频信号经天线发射至地面接收站。

2.根据权利要求1所述的用于卫星的数传发射机，其特征在于，所述信道编码电路基于FPGA，具体的电路为：

串并转换模块，用于将输入的基带信号进行串并转换，进而将输入的串行信号转换为两路并行的输出信号；

差分编码模块，用于将并行的两路输出信号进行差分编码，得到编码后的两路输出信号；

第一卷积编码模块，用于对差分编码模块输入的一路信号基于CCSDS标准进行卷积编码得到I路编码信号，并将得到的I路编码信号输入所述调制电路进行调制；和

第二卷积编码模块，用于对差分编码模块输入的另一路信号基于CCSDS标准进行卷积编码得到Q路编码信号，并将得到的Q路编码信号输入所述调制电路进行调制。

3.根据权利要求1或2所述的用于卫星的数传发射机，其特征在于，所述调制电路采用X波段直接调制，且采用的调制方式为QPSK调制。

4.根据权利要求1或2所述的用于卫星的数传发射机，其特征在于，所述功率放大电路采用微波固态功率放大器。

5.根据权利要求1所述的用于卫星的数传发射机，其特征在于，所述编码电路受控于输入的数据时钟信号。