CN202221998U

CN202221998U - 混模收发信机

Info

Publication number: CN202221998U
Application number: CN2011203138655U
Authority: CN
Inventors: 龚贺; 边庆宏; 刘畅远
Original assignee: Comba Telecom Systems China Ltd
Current assignee: Comba Network Systems Co Ltd
Priority date: 2011-08-26
Filing date: 2011-08-26
Publication date: 2012-05-16
Anticipated expiration: 2021-08-26

Abstract

本实用新型提供一种混模收发信机，包括：下行链路单元、上行链路单元、反馈链路、数字基带处理单元、滤波器以及天线模块，还包括连接在所述数字基带处理单元与所述下行链路单元之间的数字预失真处理单元；所述下行链路单元由至少两条下行链路组成，所述上行链路单元由至少两条上行链路组成的，所述天线模块包括至少两条天线；所述上行链路单元连接所述数字基带处理单元；所述反馈链路连接在下行链路单元的输出端与所述数字预失真处理单元之间；所述下行链路单元和所述上行链路单元分别连接滤波器；所述天线模块连接所述滤波器。通过本实用新型的混模收发信机，可以实现多个模式的信号由一个的收发信机进行收发，能够增强信号的传输速率。

Description

混模收发信机

技术领域

本实用新型涉及移动通信技术，特别涉及一种混模收发信机。

背景技术

在目前国内多种模式信号的共存时期，为了完成多种制式信号的覆盖，如果采用每个制式的信号都分别进行覆盖，重复建设必将导致覆盖设备的成本提升，能够实现多种制式信号的混频接收机成为了当前的迫切需求，所以混模制式信号传输的收发信机技术成了主要的研究方向。

发明内容

本实用新型的目的在于提供一种混模收发信机，实现了混合模式通信系统的收发功能。

一种混模收发信机，包括：下行链路单元、上行链路单元、反馈链路、数字基带处理单元、滤波器以及天线模块，还包括连接在所述数字基带处理单元与所述下行链路单元之间的数字预失真处理单元；

所述下行链路单元由至少两条下行链路组成，所述上行链路单元由至少两条上行链路组成的，所述天线模块包括至少两条天线；

所述上行链路单元连接所述数字基带处理单元；

所述反馈链路连接在下行链路单元的输出端与所述数字预失真处理单元之间；

所述下行链路单元和所述上行链路单元分别连接滤波器；

所述天线模块连接所述滤波器。

本实用新型的有益效果：

本实用新型可以设置多条链路，应用多进多出技术，采用多个天线，每一个天线传输都能够传输混模制式的信号，多个天线构成多收多发的多进多出系统，每一个天线能够利用系统的时分技术进行分时接收和发送，数字预失真处理单元实现了数字预失真系数更新和预失真运算，通过本实用新型的混模收发信机，可以实现多个模式的信号由一个收发信机进行收发，同时能够利用多进多出功能增强信号的传输速率。

附图说明

图1是本实用新型混模收发信机的结构示意图；

图2是实施例中的上行链路、下行链路以及反馈链路的结构示意图；

图3是实施例中混模收发信机的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型的混模收发信机作详细描述。

参阅图1，图1是本实用新型混模收发信机的结构示意图。

包括：由n条下行链路组成的下行链路单元11、由n条上行链路组成的上行链路单元12、反馈链路17、用于计算预失真系数的数字预失真处理单元13、数字基带处理单元14、滤波器15以及由至少含有n条天线的天线模块16，其中，(n≥2)。

所述上行链路单元12连接所述数字基带处理单元14；所述数字基带处理单元14、数字预失真处理单元13、下行链路单元11依次连接；所述下行链路单元11和所述上行链路单元12分别连接滤波器15；所述反馈链路17连接在下行链路单元11的输出端与所述数字预失真处理单元13之间；所述天线模块16连接所述滤波器15。

当工作在上行链路时：天线模块16中的所有天线都接收各种制式的射频信号，该射频信号经过滤波器15后，进入上行链路单元12中的上行链路进行射频处理及模数转换后得到数字基带信号输至数字基带处理单元14。

当工作在下行链路时：数字基带处理单元14输出的各种制式的数字基带信号进入数字预失真处理单元13进行数字预失真系数更新和预失真运算，然后进入下行链路单元11中的下行链路进行数模转换以及射频处理后得到经过功放放大后的射频信号输至滤波器15，然后通过天线模块16中的所有天线进行发射。

工作在反馈链路时：经过下行链路单元11的射频处理后得到射频信号输入至反馈链路17进行射频处理及模数转换后，得到反馈信号输入至数字预失真处理单元13，反馈链路是数字预失真系统中的一个组成部分，通过反馈链路来反馈功放的输出信号，进而形成一个闭环的负反馈系统，对功放的非线性进行校正，提高功放的效率。

参阅图2，图2是本实施例的上行链路、下行链路以及反馈链路的结构示意图。

如图2（a）所示，优选地，所述上行链路，包括依次连接的低噪声放大器1a、上行混频器2a、上行滤波模块3a、上行模数转换器4a ；

优选地，所述上行滤波模块包括上行I路低通滤波器3a1 和上行Q路低通滤波器3a2 ；

进一步地，所述上行链路还包括连接在所述低噪声放大器1a与所述上行混频器2a之间的上行增益调节器5a ；

进一步地，所述上行链路还包括连接在所述上行增益调节器5a与所述低噪声放大器1a之间的上行带通滤波器6a ；

进一步地，所述上行链路还包括连接在所述上行带通滤波器6a与所述低噪声放大器1a之间的上行放大器7a 。

如图2（b）所示，优选地，所述下行链路，包括依次连接的数模转换器1b 、下行滤波模块2b、下行混频器3b 、功率放大器4b ；

优选地，所述下行滤波模块2b包括下行I路低通滤波器2b1和下行Q路低通滤波器2b2；

进一步地，所述下行链路还包括连接在所述下行混频器3b与所述功率放大器4b之间的下行增益调节器5b ；

进一步地，所述下行链路还包括连接在所述下行增益调节器5b与所述功率放大器4b之间的下行放大器6b 。

如图2（c）所示，优选地，所述反馈链路，包括依次连接的反馈混频器1c、反馈低通滤波器2c以及反馈模数转换器3c；

进一步地，所述反馈链路还包括连接在所述功率放大器4b的输出端与所述反馈混频器1c之间的反馈增益调节器4c；

进一步地，所述反馈链路还包括连接在所述反馈增益调节器4c与所述反馈混频器1c之间的反馈带通滤波器5c；

进一步地，所述反馈链路还包括连接在所述反馈带通滤波器5c与所述反馈增益调节器4c之间的反馈放大器6c。

参阅图3，图3是本实施例中的混模收发信机的结构示意图。

对于本实用新型的混模收发信机，优选地，所述上行链路单元12包括并行接的第一上行链路121和第二上行链路122；所述下行链路单元11包括并行连接的第一下行链路111和第二下行链路112；所述天线模块16包括第一天线161和第二天线162。

优选地，混模收发信机还包括：连接在所述第一上行链路121、第一下行链路111与所述滤波器15之间的第一选择开关18；连接在所述第二上行链路122、第二下行链路112与所述滤波器15之间的第二选择开关19；连接在所述第一下行链路111、第二下行链路112与所述反馈链路17之间的第三选择开关20。

其中，所述第一选择开关18和第二选择开关19接收控制信号，同时接通所述第一上行链路121和第二上行链路122或者同时接通所述第一下行链路111和第二下行链路112；所述第三选择开关20接收控制信号，选择接通所述第一下行链路111或第二下行链路112。

对于本实用新型的混模收发信机，优选地，数字基带处理单元14包括FPGA芯片。

下面对上述实施例的混模收发信机的信号流向进行分析：

对于上行信号来说：天线接收到终端的射频信号经过滤波器15滤除带外的信号，该滤波器的有用带宽为射频信号的有用带宽。第一选择开关18接通至上行链路单元12，射频信号进入第一上行链路121和第二上行链路122中的低噪声放大器1a进行第一级放大，接着射频信号进入上行放大器7a进行第二次放大，经过两次放大的射频信号通过带通滤波器6a，增加带外的抑制，接着射频信号进入上行可编程的增益调节器5a进行增益的衰减，该调节器的增益范围为0~-32db，接着射频信号进入上行混频器2a 直接下变频，得到I、Q两路零中频信号至上行低通滤波模块3a中的上行I路低通滤波器3a1和上行Q路低通滤波器3a2，两路滤波后得到I、Q两路零中频信号进入模数转换器4a转换成零频的数字信号，输出至数字基带处理单元14中的FPGA芯片。

FPGA芯片对数字信号进行零中频的直流和镜像消除，然后对接收到的数据进行数据抽取，数据抽取之后进行CPRI协议打包，并将打包的并行数字基带信号转换成串行数字基带信号，经高速的串行信号线传输至光模块，光模块将电信号转换为光信号通过光纤实现上行信号的传输。

对于下行信号来说：光模块将接收到的光信号转换为差分的电信号，数字基带处理单元14中的FPGA芯片将其转化成并行电信号，实现CPRI协议解包的操作。解包后的数据经过数据分发能够实现不同制式的基带信号分离，经过不同的接收端口传送到数字预失真处理单元13。

数字预失真处理单元13对不同制式的基带信号分别进行不同倍数的内插操作，然后将基带信号重新组合成为一个包括各个制式的混模信号，再对该混模信号中各个制式的信号分别进行数字削峰操作，最后进行数字预失真系数更新和预失真运算，然后输出至第一下行链路111和第二下行链路112中的数模转换器1b，转换成模拟基带信号后输出至下行滤波模块2b中的下行I路低通滤波器2b1 和下行Q路低通滤波器2b2 ，两路滤波后得到I、Q两路基带信号输出至下行混频器3b ，进行上变频转换成下行射频信号输出至下行增益调节器5b ，进行增益调整后输出至下行放大器6b ，对下行射频信号的功率进行第一级放大后输出至功率放大器4b ，进行第二级放大后经过第一选择开关18或第二选择开关19接通至滤波器15，然后再通过天线模块16中的第一天线161和第二天线162进行发射。

对于反馈信号来说：反馈信号为耦合功率放大器的输出信号，第三选择开关20接收控制信号，选择接通第一下行链路111或第二下行链路112的功率放大器，反馈的射频信号耦合至反馈增益调节器4c ，进行增益衰减后输出至反馈放大器6c ，进行功率放大后输出至反馈带通滤波器5c，增加带外的抑制后输出至反馈混频器1c 、进行下变频后得到反馈基带信号输出至反馈低通滤波器2c ，进行低通滤波后输出至反馈模数转换器3c ，得到反馈信号输至数字预失真处理单元13，然后在数字预失真处理单元13中实现数字预失真系数的计算。

优选地，本实用新型可以用于TD-SCDMA与LTE的混模、GSM与WCDMA的混模、GSM与LTE的混模或GSM与TD的混模。

以上所述的本实用新型实施方式，并不构成对本实用新型保护范围的限定。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型的权利要求保护范围之内。

Claims

1.一种混模收发信机，包括：下行链路单元、上行链路单元、反馈链路、数字基带处理单元、滤波器以及天线模块，其特征在于，

还包括连接在所述数字基带处理单元与所述下行链路单元之间的用于计算预失真系数的数字预失真处理单元；

所述上行链路单元连接所述数字基带处理单元；

所述下行链路单元和所述上行链路单元分别连接滤波器；

所述天线模块连接所述滤波器。

2.根据权利要求1所述的混模收发信机，其特征在于，

所述上行链路包括依次连接的低噪声放大器、上行混频器、上行滤波模块、模数转换器；所述低噪声放大器连接所述滤波器，所述模数转换器连接所述数字基带处理单元；

所述下行链路包括依次连接的数模转换器、下行滤波模块、下行混频器、功率放大器；所述模数转换器连接所述数字预失真处理单元，所述功率放大器连接所述滤波器；

所述反馈链路，包括依次连接的反馈混频器、反馈低通滤波器以及反馈模数转换器；所述反馈混频器连接所述功率放大器的输出口，所述反馈模数转换器连接所述数字预失真处理单元。

3.根据权利要求2所述的混模收发信机，其特征在于，

所述上行滤波模块包括上行I路低通滤波器和上行Q路低通滤波器；

所述下行滤波模块包括下行I路低通滤波器和下行Q路低通滤波器。

4.根据权利要求3所述的混模收发信机，其特征在于，

所述上行链路还包括连接在所述低噪声放大器与所述上行混频器之间的上行增益调节器；

所述下行链路还包括连接在所述下行混频器与所述功率放大器之间的下行增益调节器；

所述反馈链路还包括连接在所述功率放大器输出端与所述反馈混频器之间的反馈增益调节器。

5.根据权利要求4所述的混模收发信机，其特征在于，

所述上行链路还包括连接在所述上行增益调节器与所述低噪声放大器之间的上行带通滤波器；

所述反馈链路还包括连接在所述反馈增益调节器与所述反馈混频器之间的反馈带通滤波器。

6.根据权利要求5所述的混模收发信机，其特征在于，

所述上行链路还包括连接在所述上行带通滤波器与所述低噪声放大器之间的上行放大器；

所述下行链路还包括连接在所述下行增益调节器与所述功率放大器之间的下行放大器；

所述反馈链路还包括连接在所述反馈带通滤波器与所述反馈增益调节器之间的反馈放大器。

7.根据权利要求1至6任一项所述的混模收发信机，其特征在于，

所述上行链路单元包括第一上行链路和第二上行链路；所述下行链路单元包括第一下行链路和第二下行链路；所述天线模块包括第一天线和第二天线。

8.根据权利要求7所述的混模收发信机，其特征在于，还包括：

连接在所述第一上行链路、第一下行链路与所述滤波器之间的第一选择开关；连接在所述第二上行链路、二下行链路与所述滤波器之间的第二选择开关；连接在所述第一下行链路、第二下行链路与所述反馈链路之间的第三选择开关；

其中，所述第一选择开关和第二选择开关接收控制信号，同时接通所述第一上行链路和第二上行链路或者同时接通所述第一下行链路和第二下行链路；所述第三选择开关接收控制信号，选择接通所述第一下行链路或第二下行链路。

9.根据权利要求1所述的混模收发信机，其特征在于，所述数字基带处理单元包括FPGA芯片。