CN103166743A

CN103166743A - 一种基带数字信号编码调制一体化系统

Info

Publication number: CN103166743A
Application number: CN2013100384257A
Authority: CN
Inventors: 梁显锋; 张津舟; 熊蔚明; 安军社
Original assignee: National Space Science Center of CAS
Current assignee: National Space Science Center of CAS
Priority date: 2013-01-31
Filing date: 2013-01-31
Publication date: 2013-06-19
Anticipated expiration: 2033-01-31
Also published as: CN103166743B

Abstract

本发明提供了一种基带数字信号编码调制一体化的系统，该系统包含：级联编码模块、PCM/PSK/PM调制模块和BPSK/NRZ调制模块，其特征在于，所述系统还包含：用于控制所述级联编码模块、PCM/PSK/PM调制模块和BPSK/NRZ调制模块编码调制方式的控制子系统，该子系统进一步包含：接口模块,第一多路器，用于从接口模块输出的两路数据中选择一路输出至后级电路，所述后级电路为级联编码模块；SRRC-OQPSK调制模块；数据分配器，多路器和控制逻辑模块。本发明的控制技术用于完成基带数据的RS（Reed-Solomon）编码接口数据选择和编码组帧，并可以根据不同（低、中、高）传输码速率对应选择不同的调制模式功能。该控制技术实现基带信号编码后按照下行低、中、高数据码率对应选择PCM/PSK/PM、BPSK/NRZ和SRRC-OQPSK调制方式。

Description

一种基带数字信号编码调制一体化系统

技术领域

本发明属于空间通信领域，涉及一种星载数传发射机中完成基带信号编码、调制多功能一体化的控制技术，即本发明涉及一种基带数字信号编码调制一体化系统。

背景技术

星载数传发射机的主要任务是将有效载荷探测的科学数据及工程遥测参数进行编码、调制和放大后通过天线传输到地面接收站。目前，一些深空探测器上下行数传发射机主要采用模拟低中频调制方案。将来自有效载荷的基带数据或遥测数据完成信道编码处理后，首先调制在模拟中频上；经过中频滤波、放大等中频处理环节之后，经过上变频、射频功率放大、射频滤波等环节后送至发射天线。模拟中频调制方案需要多级变频，使得电路复杂；如果要实现不同基带信号码速率对应选择不同调制方式，控制电路复杂、灵活性较差，难以适应不同空间科学探测任务的应用需求。而且，复杂的模拟电路导致发射机的体积、重量和功耗较大，系统不能实现轻小型化。

随着软件无线电理论和半导体技术的发展，大规模的可编程数字集成芯片FPGA（现场可编程门阵列）技术得到快速发展。原本需要多个模拟分立元器件才能完成的基带信号处理功能，可在单个FPGA芯片上完成。

本发明的申请人于2012年5月的电讯技术杂志上发表了文章编号为：1001-893X（2012）05-0668-06，名称为“深空通信Ka频段数传发射机基带电路单元实现”的文章，在这篇文章中详细阐述了用于深空通信下行链路Ka频段发射机中基带数据编码调制一体化电路单元的结构和实现原理。

电路单元将来自外部的的串行输入数据转换为8位并行数据，组成RS编码所需的固定帧长。然后，由级联编码模块进行RS编码交织、同步加扰以及CC编码。实现CCSDS（the Consultative Committee for Space Data Systems）的“CCSDS131.0-B-1蓝皮书”建议的RS码为RS（255，223），交织深度可以从2到5进行选择，同步标识为“1ACFFC1D”，加扰的生成多项式为：h(x)＝x⁸+x⁷+x⁵+x³+1，CC码为（7,1/2）。最后，由外部控制指令根据数传码速率大小选择对应的调制方式。如果是低码率遥测数据，则选用调制方式为PCM/PSK/PM；较高码速率和高码率分别选择BPSK/NRZ或SRRC-QPSK调制方式。

然而，基于这篇文章所披露的技术方案在使用包络过零点的非恒包络SRRC-QPSK调制方式且功放工作于饱和状态时，会导致已调信号频谱扩展和边带抬升。目前，在空间通信中，解决饱和功放非线性效应的频带利用率较高的恒（准）包络调制方式主要有GMSK（Guassian Filterd Minimum Shift Keying）和SRRC-OQPSK两种调制方式。考虑到技术应用成熟程度和实现复杂度，本发明采用了准恒包络的SRRC-OQPSK调制方式。该调制方式的包络不过零点且起伏较小。此外，文章中对于如何更好的控制上述各种一体化的电路的协同工作并没有给出相应的技术手段，而高效的控制上述各电路单元的一体化工作也是实现一体化技术的必要技术手段。

发明内容

本发明的目的在于，为克服上述技术问题本发明体用一种基带数字信号编码调制一体化的控制方法及系统。

为实现上述目的，本发明提供了一种基带数字信号编码调制一体化的系统，该系统包含：级联编码模块、PCM/PSK/PM调制模块和BPSK/NRZ调制模块，其特征在于，所述系统还包含：用于控制所述级联编码模块、PCM/PSK/PM调制模块和BPSK/NRZ调制模块编码调制方式的控制子系统，该子系统进一步包含：

接口模块,用于实现基带数据输入输出接口功能选择，且该接口模块设置工程模式和调制模式两种输出模式，所述工程模式即数据输出模式；

第一多路器（MUX），用于从接口模块输出的两路数据中选择一路输出至后级电路，所述后级电路为级联编码模块；

SRRC-OQPSK调制模块，用于对级联编码模块编码后的信号进行SRRC-OQPSK调制，该调制模式在QPSK基础上，采用了根升余弦滤波器对IQ两路信号进行滤波并对IQ两路基带信号中的一路信号进行半个码元相对偏移；

第一数据分配器（DEMUX），用于为输入的经级联编码模块编码的信号指定一输出通道，所述输出通道分别连接SRRC-OQPSK调制模块和第二数据分配器（DEMUX），该第二数据分配器用于为输入的经级联编码模块编码的信号指定与BPSK/NRZ调制模块或PCM/PSK/PM调制模块相连的某一输出通道；

第二多路器（MUX），用于从输入的SRRC-OQPSK调制模块的调制信号和BPSK/NRZ调制模块的调制信号中选择一种调制信号进行输出；

控制逻辑模块，用于将输入的外部控制信号转化为某一控制指令，所述控制指令用于控制所述第一多路器、第二多路器、第一数据分配器和第二数据分配器进行输出选择，并控制接口模块以及级联编码模块。

上述SRRC-OQPSK调制模块包括：星座映射子模块、成形滤波子模块、多级插值子模块、乘法器和加法器；

级联编码后的基带数据经所述星座映射子模块转换成I和Q两路信号，两路信号再分别由上述成形滤波子模块和多级插值子模块进行成形滤波和多级插值，其中Q路信号相对I路信号进行半个码元周期延时，再将多级插值处理后的数字信号经中频调制后叠加输出，即得到SRRC-OQPSK调制信号。

上述级联编码模块进一步包含：

RS编码交织子模块，用于对接口模块输入的信号进行信道编码；

同步加扰子模块，用于数据解帧时识别帧起始位置以正确地提取出信道编码后的发射数据以及提高0和1之间的转换密度；

CC卷积子模块，用于单比特纠错的信道编码，该编码能够纠正传输帧中分散的单比特误码。

上述接口模块包括：数据接口FIFO子模块和内部数据接口子模块，两个子模块对应两种数据输出模式，即工程模式和调试模式，所述调试模式在系统调试和功能验证时应用；

当控制逻辑模块输出的控制指令为M1为0时，工作模式测试模式，即输入数据由内部数据模块产生；当控制指令M1为1时，工作模式为工程模式，输入数据为外部接口FIFO输入数据；当控制逻辑模块输出的控制指令M2为0，M3为0，M4为00时，输出信号调制方式为PCM/BPSK/PM；当控制逻辑模块输出的控制指令M2为0，M3为1，M4为01时，输出信号调制方式为BPSK/NRZ；当控制逻辑模块输出的控制指令M2为1，M3为任意值，M4为10时，输出信号调制方式为SRRC-OQPSK。

上述系统还包含一本地时钟配置单元，用于为各模块提供合适的时钟。

上述控制逻辑模块具体采用如下状态机控制状态机内部的计数器、数据接口FIFO子模块以及级联编码模块：

上述状态机用于完成512字节、交织深度为2的RS（255,223）编码前组帧，所述状态机包含9个状态S₀、S₁、S₂、S₃、S₄、S₅、S₆、S₇和S₈，状态机的输出状态信号包括计数使能、FIFO读使能、RS编码启动标志、计数器循环计数，且计数器位宽为9，最大计数值为511；

当系统上电或复位时，所有的输出状态信号全部置0，计数器输出为0，状态机处于S0状态；

当FIFO数据写入达到444个信息字节时，状态转换为S1，计数器使能标志置位，计数器开始计数，并输出1个字节虚拟字符且虚拟字节用全零表示；

再经过1个时钟周期，状态转换为S2，RS编码启动标志和FIFO读使能信号置1，并输出1个字节虚拟字符；

再经过1个时钟周期，状态转换为S3，接口模块开始输出FIFO中已写入的数据；

计数器一直处于计数状态，当计数值为445时，即FIFO输出第444个字节时，状态转换为S4，FIFO读使能信号置0，接口模块输出FIFO中已写入的数据；

再经过1个时钟周期，即计数器计数值为446时，状态转换为S5，接口模块输出任意数据，所述任意数据能够用全零字符表示；

计数器继续计数，当计数值为511，即填充字符数目为64个字节和2个虚拟字节，共66个字符时，状态转换到S6，接口模块的输出数据为任意数据；当FIFO中已有数据不少于444个字节时，状态转换为S7；否则，状态转换为S8，且FIFO中所述已有数据不包括已读取的数据；

当状态为S7时，接口模块输出两个虚拟字符，即计数到1时，经由状态S7转换为状态S3；

当状态为S8时，接口模块输出任意字符，当计数到511时，状态转换为S6；

当交织深度为n时，只需改变FIFO的深度、计数器的位宽和计数值，就能够实现不同交织深度的编码组帧；且在实现时，需保证FIFO深度大于256×n，并保证计数器位宽大于2ⁿ，S0转换到S1时的计数值为222×n，S3转换到S4的计数值为222×n+1，S4转换到S5的计数值为222×n+2，S5转换到S6的计数值为256×n-1，S6转换到S7的计数值不小于222×n，S6转换到S8的计数值为大于222×n，S8转换到S6的计数值为大于256×n-1，就可以完成交织深度为n的RS(255，223)编码组帧。

总之，本发明公开一种应用于星载数传发射机基带数字信号编码、调制一体化功能的控制技术。该控制技术用于完成基带数据的RS（Reed-Solomon）编码接口数据选择和编码组帧，并可以根据不同（低、中、高）传输码速率对应选择不同的调制模式功能。该控制技术实现基带信号编码后按照下行低、中、高数据码率对应选择PCM/PSK/PM（低码率遥测数据）、BPSK/NRZ（中码速率）和SRRC-OQPSK（高码率）调制方式。在默认情况下，基带信号按照两级交织深度的RS（223，255）编码后进行编码组帧，根据应用需求，由外部控制序列修改个别参数就可以完成多级交织深度的RS（223，255）编码组帧。通过多路器和数据分配器的组合，该控制技术能够对三种以上的调制方式进行控制。在单个FPGA芯片中采用该控制技术，实现对基带数据的不同交织深度的RS编码，也实现不同数据速率对应选择调制方式的功能。这种技术实现了空间通信系统基带数据的编码、调制形式的灵活处理，可以满足各种应用需求。

本发明的优点在于：

基于FPGA数字电路芯片的编码调制一体化功能的控制技术，可以方便地选择不同基带码速率的编码交织深度以及选择相应的调制方式。不同数据码速率对应选择调制模式的功能，应用在星载数传发射机的基带处理单元，即实现了系统的轻小型化和低功耗，又可满足不同空间通信系统的功能应用需求。总之本发明的方案在一片FPGA芯片中，可根据基带速率大小改变调制方式，具有较高集成度和灵活性，克服了传统基带数字信号处理单元功能单一、功能模块分散、不便调试的缺陷。

附图说明

图1本发明提供的编码调制一体化系统的组成框图；

图2本发明实施例的实现RS（255，223）编码的组帧的控制逻辑模块包含的状态机的控制状态实现原理图。

具体实施方式

下面结合附图对本发明的技术方案进行详细阐述。

本发明提供了一种实现基带数字信号编码、调制一体化的自适应控制技术，包括接口、控制逻辑、MUX（多路器）和DEMUX（数据分配器）等模块。

接口模块包括数据接口FIFO（First In First Out）和内部数据单元两部分。数据FIFO接口接收来自外部的基带数字串行数据和时钟，并将其转换成RS（255，223）编码所需的帧格式。内部数据单元为电路调试时提供固定的参考数据，该数据已经具备RS（255，223）编码所需的帧格式，可方便用于工程调试和验证。

控制逻辑模块在外部指令作用下，通过MUX和DEMUX，控制基带数字信号处理单元的工作模式、选择所需的RS（255，223）交织深度和编码调制方式。

接口模块包括数据接口模块FIFO和内部数据两部分。在功能验证时，可使用内部数据作为数据源；在正常工作时，可对外部输入数据进行串并转换和RS（255，223）编码前组帧。

接口模块FIFO将串行数据转换成8位的并行数据，完成RS编码所需的数据帧。数据帧的实现方法通过状态机和FIFO的联合设计来完成。

图1为应用于星载发射机中数字信号处理编码、调制一体化技术的原理框图，主要包括接口模块、级联编码模块、PCM/PSK/PM调制模块、BPSK/NRZ调制模块、SRRC-OQPSK调制模块、本地时钟配置单元、控制逻辑、MUX（多路器）和DEMUX（数据分配器）等模块。

其中，级联编码模块、PCM/PSK/PM/、BPSK/NRZ调制方式的实现方法在文章“深空通信Ka频段数传发射机基带电路单元实现”中已给出较为详细的说明。此处，仅对接口模块、控制逻辑组合、SRRC-OQPSK调制方式、MUX和DEMUX的功能和实现给予详细说明。

本发明中提及的SRRC-OQPSK调制模块包括星座映射、成形滤波、多级插值、乘法器和加法器等单元。级联编码后的基带数据经星座映射，转换成I和Q两路信号，分别进行成形滤波、多级插值、其中Q路信号相对I路信号进行半个码元周期延时。数字中频调制后叠加输出，即得到SRRC-OQPSK调制信号。与SRRC-QPSK调制相比，SRRC-OQPSK调制模块的关键部分是Q路的半个码元延时，采用计数器产生相差半个码元周期的IQ成形滤波器使能信号，用使能信号控制IQ两路信号成形滤波器的工作时间，以实现IQ两路信号的半个码元时间延时。

接口模块包括数据接口FIFO和内部数据两部分，设计了两种数据输出模式，即工程模式和调试模式，调试模式主要在系统调试和功能验证时应用。

数据接口FIFO将串行输入的数据转化为RS所需的8位并行数据，然后组成固定帧长的数据送给级联编码模块进行编码。在默认情况下，采用2级交织的RS编码，帧长为512字节。当码块长度为255的RS编码，该帧包含444个信息字节，将被RS校验字符取代的64字节任意符号（一般用64个字节的全零符号代替）以及将被同步标识所代替的4个虚拟字符（全零表示）。

内部数据为调试时提供固定的参考数据，使调试和验证更加方便。该数据帧格式与数据接口模块中FIFO所组成的帧格式一样，帧长为512字节，包括信息字节、任意字符和虚拟字符。

MUX用来选择哪路输入数据输出到后级电路。如M1对应的多路器，根据功能需求，可选择外部输入数据或内部模块产生数据。如M4对应的多路器，可选择PCM/BPSK/PM、NRZ/BPSK和SRRC-OQPSK三种调制数据中的一种进行输出。

DEMUX用来指定输入数据的输出通道，进而选择所需的调制方式。如M2和M3对应的数据分配器，主要功能是根据数据码速率的范围对应选择PCM/BPSK/PM、NRZ/BPSK和SRRC-OQPSK调制方式。

图2是采用状态机和FIFO实现的数据接口模块原理图。该状态机用来完成512字节、交织深度为2的RS（255,223）编码前组帧。状态机包含了9个状态（S₀、S₁、S₂、S₃、S₄、S₅、S₆、S₇和S₈），其输出状态信号包括计数使能、FIFO读使能、RS编码启动标志、计数器循环计数。计数器位宽为9，最大计数值为511。

在系统刚上电或复位时，所有的输出状态信号全部置0，计数器输出为0，状态机处于S0状态。

当FIFO数据写入达到444个信息字节时，状态转换为S1。计数器使能标志置位，计数器开始计数，并输出1个字节虚拟字符（虚拟字节用全零表示）。

再经过1个时钟周期，状态转换为S2，RS编码启动标志和FIFO读使能信号置1，并输出1个字节虚拟字符。插入两个虚拟字符之所以要经过两个状态（S1和S2）才能完成，这是由于FIFO存在输出寄存器，读数据时有1个时钟周期延时。再经过1个时钟周期，状态转换为S3，接口模块开始输出FIFO中已写入的数据。

计数器一直处于计数状态，当计数值为445时，即FIFO输出第444个字节时，状态转换为S4，FIFO读使能信号置0，接口模块输出FIFO中已写入的数据。

再经过1个时钟周期，即计数器计数值为446时，状态转换为S5，接口模块输出任意数据（任意数据可用全零或其他任意字符表示）。

计数器继续计数，当计数值为511，即填充字符数目为64个字节和2个虚拟字节，共66个字符时，状态转换到S6，接口模块的输出数据为任意数据。当FIFO中已有数据（不包括已读取的数据）不少于444个字节时，状态转换为S7；否则，状态转换为S8。

当状态为S7时，接口模块输出两个虚拟字符，即计数到1时，经由状态S7转换为状态S3。

当状态为S8时，接口模块输出任意字符，当计数到511时，状态转换为S6。

当交织深度为n时，只需改变FIFO的深度、计数器的位宽和计数值，就可实现不同交织深度的编码组帧。在实现时，保证FIFO深度大于256×n，并保证计数器位宽大于2ⁿ，S0转换到S1时的计数值为222×n，S3转换到S4的计数值为222×n+1，S4转换到S5的计数值为222×n+2，S5转换到S6的计数值为256×n-1，S6转换到S7的计数值不小于222×n，S6转换到S8的计数值为大于222×n，S8转换到S6的计数值为大于256×n-1，就可以完成交织深度为n的RS(255，223)编码组帧。

表1控制逻辑的控制字（控制模式）与调制模式选择对应关系

上述表1是控制逻辑中模式控制指令对应的功能状态。控制信号包括工作模式和控制模式两种。M1用来选择工作模式，当M1为O时，工作模式测试模式，即输入数据由内部数据模块产生；当M1为1时，工作模式为工程模式，输入数据为外部接口FIFO输入数据。M2、M3和M4用来选择调制方式；当M2为0，M3为0，M4为00时，输出信号调制方式为PCM/BPSK/PM；当SM为0，M3为1，M4为01时，输出信号调制方式为BPSK/NRZ；当M2为1，M3为任意值，M4为10时，输出信号调制方式为SRRC-OQPSK。表1给予的调制方式只是为了参考，并不局限于这几种调制方式，可根据空间应用工程进行修改或者添加，在修改和添加调制方式的同时，只需要添加一对二输出的MUX和DEMUX就可以满足需求。

总之，本发明基于FPGA实现了星载发射机中基带数字信号编码后按照码速率选择调制方式一体化功能的自主选择控制技术。

基带数字信号处理用于对来自有效载荷的基带数据或者遥测数据进行RS(255,223)和CC级联编码和调制。通过本发明描述的控制技术，可以选择基带数字信号处理的工作模式，RS(255,223)编码的交织深度，选择相应的调制方式。

本发明提供的控制技术实现基带数据输入输出接口功能选择、控制逻辑组合、MUX（多路器）和DEMUX（数据分配器）的功能组合等。

所述接口功能选择部分包括数据接口FIFO（First In First Out）和内部数据单元两部分。数据FIFO接口接收来自外部的基带数字串行数据和时钟，并将其转换成RS（223，255）编码所需的帧格式。内部数据单元为电路调试时提供固定的参考数据，该数据已经具备RS（223，255）编码所需的帧格式，可方便用于工程调试和验证。

所述控制逻辑组合即实现根据外部控制字（控制指令），通过MUX和DEMUX模块控制基带数字信号处理单元的工作模式、选择所需的RS（255，223）交织深度和编码调制方式。

所述MUX用来选择哪路输入数据进行输出。如M1对应的多路器，根据功能需求，可选择外部输入数据或内部模块产生数据。如M4对应的多路器，可选择多种调制数据中的一种进行输出。

所述DEMUX用来指定输入数据在哪路进行输出，进而选择所需的调制方式。如M2和M3对应的数据分配器，主要功能是用来选择采哪种调制方式。

总之，本发明基于FPGA芯片，实现了数字基带信号的多级交织深度的RS（223，255）编码组帧、利用简单的外部控制字对应低、中、高信息码速率选择PCM/PSK/PM、BPSK/NRZ和SRRC-QPSK调制后输出的电路单元。单片电路实现的复杂功能极大简化了星载发射机的电路结构，不仅能实现低功耗、小体积，而且可缩短设备研制周期。这种控制技术提高了系统功能的灵活性，可适应各种空间通信应用需求。

除上述实施例外，凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围内。

Claims

1.一种基带数字信号编码调制一体化的系统，该系统包含：级联编码模块、PCM/PSK/PM调制模块和BPSK/NRZ调制模块，其特征在于，所述系统还包含：用于控制所述级联编码模块、PCM/PSK/PM调制模块和BPSK/NRZ调制模块编码调制方式的控制子系统，该子系统进一步包含：

第一多路器，用于从接口模块输出的两路数据中选择一路输出至后级电路，所述后级电路为级联编码模块；

第一数据分配器，用于为输入的经级联编码模块编码的信号指定一输出通道，所述输出通道分别连接SRRC-OQPSK调制模块和第二数据分配器，该第二数据分配器用于为输入的经级联编码模块编码的信号指定与BPSK/NRZ调制模块或PCM/PSK/PM调制模块相连的某一输出通道；

第二多路器，用于从输入的SRRC-OQPSK调制模块的调制信号和BPSK/NRZ调制模块的调制信号中选择一种调制信号进行输出；

2.根据权利要求1所述的基带数字信号编码调制一体化的系统，其特征在于，所述SRRC-OQPSK调制模块包括：星座映射子模块、成形滤波子模块、多级插值子模块、乘法器和加法器；

3.根据权利要求1所述的基带数字信号编码调制一体化的系统，其特征在于，所述级联编码模块进一步包含：

4.根据权利要求1所述的基带数字信号编码调制一体化的系统，其特征在于，所述接口模块包括：数据接口FIFO子模块和内部数据接口子模块，两个子模块对应两种数据输出模式，即工程模式和调试模式，所述调试模式在系统调试和功能验证时应用；

5.根据权利要求1所述的基带数字信号编码调制一体化的系统，其特征在于，所述系统还包含一本地时钟配置单元，用于为各模块提供合适的时钟。

6.根据权利要求4所述的基带数字信号编码调制一体化的系统，其特征在于，所述控制逻辑模块具体采用如下状态机控制状态机内部的计数器、数据接口FIFO子模块以及级联编码模块：

当状态为S8时，接口模块输出任意字符，当计数到511时，状态转换为S6；当交织深度为n时，只需改变FIFO的深度、计数器的位宽和计数值，就能够实现不同交织深度的编码组帧；且在实现时，需保证FIFO深度大于256×n，并保证计数器位宽大于2ⁿ，S0转换到S1时的计数值为222×n，S3转换到S4的计数值为222×n+1，S4转换到S5的计数值为222×n+2，S5转换到S6的计数值为256×n-1，S6转换到S7的计数值不小于222×n，S6转换到S8的计数值为大于222×n，S8转换到S6的计数值为大于256×n-1，就可以完成交织深度为n的RS(255，223)编码组帧。