CN107395219A - 一种基于fpga的高速无线通信系统及方法 - Google Patents

Abstract

本发明属于无线通信技术领域，公开了一种基于FPGA的高速无线通信系统及方法，该系统包括硬件电路和软件算法两部分：硬件电路部分由两块同尺寸可插拔的A、B板组成，A板为基带处理板，用于基带数据的处理，B板为射频板，用于无线信号的收发，A、B板通过连接器对接互通数据；软件算法部分包括调制解调模块，编解码模块，同步模块及扩频解扩模块。本发明通过对FPGA的灵活配置，可支持多种通信方案(扩频方式，调制方式，编码方式)，可扩展性强，具有小型化、高速化、集成化、抗干扰的特点，能够在实现信息高效传输的同时有效降低设备体积、功耗和成本。

Description

一种基于FPGA的高速无线通信系统及方法

技术领域

本发明属于无线通信技术领域，尤其涉及一种基于FPGA的高速无线通信系统及方法。

背景技术

软件无线电作为现代无线通信的关键技术，其具有功能灵活，升级方便，通用型强等特点，在军用和个人通信市场飞速发展。特别是在军事通信领域，对于无线通信平台的功耗、速率、抗干扰性都有着更高的要求，设计和实现新型高效的基于软件无线电技术的硬件平台有着重要的商用价值和研究意义。

现有的无线通信平台逐渐形成了一些通用的模块，例如基带信号处理模块、中频变换模块，射频收发模块等。但存在着通信制式单一、处理能力不足、体积偏大、功耗过高等问题，因此需要在满足系统功能要求的前提下，提高信号的抗干扰传输能力，同时能够支持多种通信方式，并兼顾模块化、高速化、小型化的需求。

发明内容

针对现有技术存在的问题，本发明提供了一种基于FPGA的高速无线通信系统及方法。

本发明是这样实现的，所述基于FPGA的高速无线通信系统包括：基带处理板和射频板，基带处理板和射频板通过AB板连接器相连。

进一步，所述基带处理板包括主控连接器及FPGA，电源模块、FPGA配置模块、SD模块、晶振。其中主控连接器用于实现主控板对通信系统的实时数据传递与控制，并为系统提供供电电源；FPGA是系统的核心处理单元，不仅用于数据的基带信号处理，而且还要对系统各器件进行控制操作；电源模块为系统各器件提供合适的电源电压，确保其正常工作；FPGA配置模块用于调试、存储FPGA基带程序；SD模块用于加载保密算法与密钥，可以为系统提供密码通信支持。

所述主控连接器将外部主控板与FPGA及电源模块连接；所述电源模块与FPGA、FPGA配置模块、SD模块、AB板连接器相连；所述FPGA分别与AB板连接器、晶振、FPGA配置模块、SD模块相连。

进一步，所述射频板包括射频模块、低噪放模块、功率放大器、射频收发切换开关、晶振、发送与接收巴伦、天线接口。其中射频模块用于信号的A/D转换与上下变频；低噪放模块用于提高接收信号增益，便于后续模块解调；功率放大器用于增大信号射频输出功率，便于射频发射；射频收发切换开关用于切换系统的收发通道状态；发送与接收巴伦用于信号的单端与差分转换，可以提高信号的抗干扰能力；晶振是单独为射频模块配置，以确保其工作稳定性。

所述射频模块分别与发送巴伦、接收巴伦和晶振相连；所述发送巴伦连接功率放大器，接收巴伦连接低噪放模块；所述功率放大器连接射频收发切换开关；所述射频收发切换开关的发送端口连接功率放大器，接收端口连接低噪放模块；所述天线接口与射频收发切换开关相连。

进一步，所述AB板连接器采用80pin厚度5mm接口对插连接。

进一步，所述基于FPGA的高速无线通信系统还包括调制解调模块，编解码模块，同步模块及扩频解扩模块。

本发明的另一目的在于提供一种所述基于FPGA的高速无线通信系统的基于FPGA的高速无线通信方法，所述基于FPGA的高速无线通信方法的信号发送过程包括以下步骤：

步骤一，外部主控板(上位机)选取合适的通信方案下载到FPGA配置模块中，而后将待发数据通过主控连接器发送给FPGA；

步骤二，FPGA加载FPGA配置模块中的基带处理算法，对数据进行基于扩频方式、调制方式、编码方式的基带信号处理，添加同步头生成特定的帧结构，同时生成发送控制信号，将整个系统调节到发送进程；

步骤三，FPGA将处理后的数据通过AB板连接器发送给射频模块，同时发送控制信号将射频收发切换开关调节到发送状态并打开功率放大器，射频模块对信号进行D/A转换与上变频；

步骤四，上变频后的数据经发送巴伦完成信号的差分单端转换，通过功率放大器放大发射信号，经与射频收发切换开关相连的天线接口发射出去，信号发送完成后，FPGA发送控制信号关闭功率放大器，并将射频收发切换开关调节到接收状态。

进一步，信号接收过程具体包括：

步骤一，FPGA在系统发送完数据后，发出控制信号动态调整两级低噪放的开启，当信号强度较大时，将一级低噪放打开，二级低噪放保持关闭，以此来应对大信号输入，避免损坏后级器件；当接收信号的功率越来越弱时，根据射频模块指示或者上层反馈信息，将二级低噪放打开，实现满增益接收，确保信号强度满足后续模块的正确解调；

步骤二，射频模块依据信号强度判别信号到达后，对经过接收巴伦转换的差分信号进行A/D变换和下变频，将处理后的数据通过AB板连接器发送给FPGA；

步骤三，FPGA调用FPGA配置模块中的基带处理算法对数据进行同步、解扩、解码相关操作，还原出原始基带信号；

步骤四，FPGA将恢复后的基带数据通过主控连接器发送给主控板(上位机)。

本发明的优点及积极效果为：本发明是集基带处理与射频发射为一体的高速无线通信系统，依赖灵活配置的基带信号处理算法，高度集成的模块化硬件平台，高性能的核心处理器件，能够实现信息的高效准确传输，同时可以通过对FPGA的灵活配置，支持多种通信方案(扩频方式，调制方式，编码方式)，可扩展性强，具有小型化、高速化、集成化、抗干扰的优点，能够有效降低设备体积、功耗和成本。

附图说明

图1是本发明实施例提供的硬件电路A板分布图。

图2是本发明实施例提供的硬件电路B板分布图。

图3是本发明实施例提供的发送与接收过程中硬件电路信号流程图。

图4是本发明实施例提供的发送过程具体运行步骤流程图。

图5是本发明实施例提供的接收过程具体运行步骤流程图。

图6是本发明实施例提供的发送过程基带算法处理流程图。

图7是本发明实施例提供的接收过程基带算法处理流程图。

图8是本发明实施例提供的主控连接器原理图。

图9是本发明实施例提供的AB板连接器原理图。

图10是本发明实施例提供的FPGA配置模块原理图。

图11是本发明实施例提供的SD模块原理图。

图12是本发明实施例提供的射频模块原理图。

图13是本发明实施例提供的发送巴伦原理图。

图14是本发明实施例提供的接收巴伦原理图。

图15是本发明实施例提供的功率放大器原理图。

图16是本发明实施例提供的射频收发切换开关原理图。

图17是本发明实施例提供的低噪放模块原理图。

图18是本发明实施例提供的添加同步头信号时序图。

图19是本发明实施例提供的基带扩频输出信号时序图。

图20是本发明实施例提供的发射射频信号频谱图。

图21是本发明实施例提供的信号捕获过程时序图。

图22是本发明实施例提供的信号同步与解扩输出时序图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面结合附图对本发明的应用原理作详细的描述。

本发明实施例提供的基于FPGA的高速无线通信系统包括同尺寸的A、B板两部分，通过AB板连接器对接。

如图1所示，A板(基带处理板)部分包括主控连接器及FPGA，电源模块、FPGA配置模块、SD模块、晶振、AB板连接器。

其中如图8所示的主控连接器将主控板(上位机)与FPGA及电源模块连接起来，可以实现主控板(上位机)对FPGA的实时数据传递和控制，并为系统提供供电电源；电源模块为板载器件提供合适电源电压，并通过如图9所示的AB板连接器将电源输送到B板上；FPGA分别与FPGA配置模块、SD模块、晶振和AB板连接器相连，并通过AB板连接器与B板互通数据。

其中如图10所示FPGA配置模块中的JTAG模块可以用于在线调试FPGA程序，EPCQ256存储模块可用于储存程序，上电后FPGA自动挂载调用运行；如图11所示的SD模块可以用于存储通信保密算法与密钥，为系统提供密码通信支持。

如图2所示，B板(射频板)部分包括射频模块、低噪放模块、功率放大器、射频收发切换开关、晶振、发送与接收巴伦、天线接口、AB板连接器。

其中如图12所示的AD9364射频模块分别与如图13所示的发送巴伦、图14所示的接收巴伦相连，巴伦能够实现单端信号RF_IN/RF_OUT1与差分信号TXA_N、TXA_P和RXA_N、RXA_P的转换，保证信号的稳定性，提高信号的抗干扰能力。AD9364单独配置了一颗晶振，为其提供稳定的时钟源，确保其正常工作。

发送巴伦连接如图15所示的SKY65131功率放大器，功率放大器连接如图16所示的射频收发切换开关，由切换开关来完成信号收发不同路径RX与TX的切换，接收巴伦连接如图17所示的TQL9065低噪放模块，此模块集成了两级低噪放，通过对control-B、control2-B与control3-B引脚的控制，可以根据信号强度适时开启二级低噪放，动态调整信号强度范围，以确保后续模块的正确解调。

AB板连接器部分，如图9所示，采用80pin厚度5mm接口对插连接，互通两板数据。

本发明实施例提供的基于FPGA的高速无线通信系统由A、B板两部分组成，A板为基带处理板，B板为射频板，其大小相同，可以实现完美对接，采用两块板处理，能够显著减小通信平台的体积。

如图3与图4所示，在信号发送过程中，系统的数据流向与具体操作方法如下：

S101，外部主控板(上位机)选取合适的通信方案下载到FPGA配置模块中，而后将待发数据通过主控连接器发送给FPGA；

可将多种软件算法存储在主控板(上位机)上，根据不同的环境选取合适的通信方案下载到FPGA配置模块的EPCQ256存储模块中，FPGA上电后自动读取程序执行。例如要实现DQPSK数据收发，主控板将DQPSK调制解调算法程序下载到通信系统上，若执行一段时间后需切换成QAM调制解调算法，则重新下载QAM的调制解调算法，做到软件算法的灵活配置。

S102，FPGA加载FPGA配置模块中的基带处理算法，对数据进行基于扩频方式、调制方式、编码方式的基带信号处理，添加同步头生成特定的帧结构，同时生成发送控制信号，将整个系统调节到发送进程；

FPGA是整个系统的核心处理器，要完成对系统各器件的控制操作，功率放大器的开关、射频收发切换开关状态的转换，两级低噪放的开关等都由FPGA控制完成，在此，采用ALTERA公司的Cyclone V系列芯片5CEFA7U19I7，其运算处理功能强大，功耗低，体积小，性价比高。

S103，FPGA将处理后的数据通过AB板连接器发送给射频模块，同时发送控制信号将射频收发切换开关调节到发送状态并打开功率放大器，射频模块对信号进行D/A转换与上变频；

在此，采用ADI公司的AD9364射频模块，它是一种高性能、高集成度的射频捷变收发器，其工作频率范围为70MHz至6.0GHz，涵盖大部分特许执照和免执照频段，支持的通道带宽范围为200kHz以下至56MHz。

S104，上变频后的数据经发送巴伦完成信号的差分单端转换，通过功率放大器放大发射信号，经与射频收发切换开关相连的天线接口发射出去，信号发送完成后，FPGA发送控制信号关闭功率放大器，并将射频收发切换开关调节到接收状态。

如图19所示，将经过基带处理后的I、Q两路数据ad9364_TX_II与ad9364_TX_QQ发送给AD9364射频模块进行上变频操作，变频后的射频发射信号频谱如图20所示，信号的中心频率为2.4GHz，带宽为20.25MHz。

如图3与图5所示，在信号接收过程中，系统的数据流向与具体操作方法如下：

S201，FPGA在系统发送完数据后，发出控制信号打开一级低噪放，依据信号强度变化适时开启二级低噪放；

当信号强度较大时，将一级低噪放打开，二级低噪放保持关闭，以此来应对大信号输入，避免损坏后级器件；当接收信号的功率越来越弱时，根据AD9364模块指示或者上层反馈信息，将二级低噪放打开，实现满增益接收，确保信号强度满足后续模块的正确解调。

S202，射频模块依据信号强度判别信号到达后，对经过接收巴伦转换的差分信号进行A/D变换和下变频，将处理后的数据通过AB板连接器发送给FPGA；

S203，FPGA调用FPGA配置模块中的基带处理算法对数据进行同步、解扩、解码相关操作，还原出原始基带信号；

S204，FPGA将恢复后的基带数据通过主控连接器发送给主控板(上位机)。

进一步，下面结合附图对本发明实施例中的软件算法部分进行详细描述。

如图6所示，以DQPSK扩频通信为例，在信号发送过程中具体流程如下：

接收到主控板(上位机)发来的上层数据后，首先采用(40,36,2)的编码方式对数据进行RS编码，而后对数据进行(6,5,7)的打孔卷积编码操作，编码速率为5/6，约束长度为7，RS+CC的级联码结构具有很强的纠错能力，编码完成后的数据通过交织模块，对数据进行4-8矩阵交织，来抵抗突发错误对信号的影响，而后经串并转换为I、Q两路数据，进行差分编码，将提前存储在ROM中的300个1开销码和13位巴克码分别加到I、Q两路数据的前端，如图18所示，在信号sii与sqq两路前端加入了同步头，用于在信号接收过程中的载波同步和帧同步，再经过PN码扩频和成型滤波，如图19所示，ssi_pndata与ssq_pndata为经过PN码扩频后的数据，而后将经过过采样与成形滤波后的I、Q两路数据ad9364_TX_II与ad9364_TX_QQ发送给AD9364射频模块，至此，完成了信号发送过程的基带处理。

如图7所示，在信号接收过程中具体流程如下：

1、从射频模块接收到数字信号后，通过采用交叉结构的零中频鉴相环路来完成信号的载波同步和解扩处理。

接收信号经过一个交叉结构后，分别对I、Q两路信号进行解扩处理，包括粗捕获和细捕获：

粗捕获：如图21所示，将I、Q两路信号di与dq分别与本地PN码pn_mid做相关处理，对所得两路信号的相关值di_mid与dq_mid进行平方和运算，将运算结果sum_jifen与设定的门限gate相比较，若相关值平方和小于门限值，则粗捕获未完成，需调节本地PN码，使之步进半个PN码元周期，再继续做相关处理，直到当I、Q两路的相关值平方和sum_jifen大于门限值gate时，如图21所示标志信号locked拉高，则粗捕获完成，此时，两路信号与本地PN码的相位差在半个PN码元之内；

细捕获：粗捕获完成后，I、Q两路信号与本地PN码的相位差在半个PN码元内，此时，进入细捕获跟踪阶段，将本地PN码分别超前和滞后1/2个PN码元周期，生成超前和滞后两路PN码，再分别与数据进行相关运算，通过比较两路相关值平方和的大小来实时调整本地PN码相位，相关值平方和越大的一路，其PN码与数据的相位差越小，据此来判断当前本地PN码所处的状态，当超前支路相关值平方和大于滞后支路时，说明本地PN码处于滞后状态，则向前滑动一个采样点，反之，则处于超前状态，向后滑动一个采样点。如图21所示，pn_pre与pn_aft分别为产生的超前与滞后1/2个PN码元周期的PN码，di_pre与dq_pre为I、Q两路数据与超前支路PN码的相关值，di_aft与dq_aft为数据与滞后支路PN码的相关值，分别计算超前与滞后两路相关值的平方和，依据其大小关系，而后动态调整本地PN码，由于本实例中信号采用4倍过采样，则将本地PN码每次移动1/4个PN码元周期(相当于平移一个采样点)，直到两路相关值平方和大小相等时，则超前与滞后的PN码与传输数据的相位差相等，此时，传输数据与本地PN码同步，本地PN码调节完毕，细捕获完成。

2、如图22所示，I、Q两路信号douti_final与doutq_final经过点积叉积锁频和costas锁相环路反馈调整，锁频锁相后的信号之和经环路滤波器处理，调整环路参数控制NCO的输出，在图上4330点附近，信号变化幅度减小，整个环路收敛，则完成了载波同步，环路处理结束，输出I、Q两路解扩数据。

3、输出的I、Q两路信号与本地巴克码做相关处理，当相关值大于设定门限时则完成帧同步，数据开始解码操作，首先经过差分译码并串转换后通过解交织模块对数据进行行列反变换，而后送往viterbi与RS译码模块完成对数据的解码操作，恢复出原始数据，至此，接收过程基带信号处理完毕，上传至上层模块。

本发明具有小型化、高速化、集成化、抗干扰等优点，可应用于如信息安全领域、视频图像处理领域、卫星通信领域、无人机领域等。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于FPGA的高速无线通信系统，其特征在于，所述基于FPGA的高速无线通信系统包括：基带处理板和射频板，基带处理板和射频板通过AB板连接器相连。

2.如权利要求1所述的基于FPGA的高速无线通信系统，其特征在于，所述基带处理板包括主控连接器及FPGA，电源模块、FPGA配置模块、SD模块、晶振；

所述主控连接器将外部主控板与FPGA及电源模块连接；所述电源模块与FPGA、FPGA配置模块、SD模块、AB板连接器相连；所述FPGA分别与AB板连接器、晶振、FPGA配置模块、SD模块相连。

3.如权利要求1所述的基于FPGA的高速无线通信系统，其特征在于，所述射频板包括射频模块、低噪放模块，功率放大器、射频收发切换开关、晶振、发送与接收巴伦、天线接口；

所述射频模块分别与发送巴伦、接收巴伦和晶振相连；所述发送巴伦连接功率放大器，接收巴伦连接低噪放模块；所述功率放大器连接射频收发切换开关；所述射频收发切换开关的发送端口连接功率放大器，接收端口连接低噪放模块；所述天线接口与射频收发切换开关相连。

4.如权利要求1所述的基于FPGA的高速无线通信系统，其特征在于，所述AB板连接器采用80pin厚度5mm接口对插连接。

5.如权利要求1所述的基于FPGA的高速无线通信系统，其特征在于，所述基于FPGA的高速无线通信系统还包括调制解调模块，编解码模块，同步模块及扩频解扩模块。

6.一种如权利要求1所述基于FPGA的高速无线通信系统的基于FPGA的高速无线通信方法，其特征在于，所述基于FPGA的高速无线通信方法的信号发送过程包括以下步骤：

步骤一，外部主控板(上位机)选取合适的通信方案下载到FPGA配置模块中，而后将待发数据通过主控连接器发送给FPGA；

步骤二，FPGA加载FPGA配置模块中的基带处理算法，对数据进行基于扩频方式、调制方式、编码方式的基带信号处理，添加同步头生成特定的帧结构，同时生成发送控制信号，将整个系统调节到发送进程；

步骤三，FPGA将处理后的数据通过AB板连接器发送给射频模块，同时发送控制信号将射频收发切换开关调节到发送状态并打开功率放大器，射频模块对信号进行D/A转换与上变频；

步骤四，上变频后的数据经发送巴伦完成信号的差分单端转换，通过功率放大器放大发射信号，经与射频收发切换开关相连的天线接口发射出去，信号发送完成后，FPGA发送控制信号关闭功率放大器，并将射频收发切换开关调节到接收状态。

7.一种如权利要求1所述基于FPGA的高速无线通信系统的基于FPGA的高速无线通信方法，其特征在于，所述基于FPGA的高速无线通信方法的信号接收过程包括以下步骤：

步骤一，FPGA在系统发送完数据后，发出控制信号打开一级低噪放，依据信号强度变化适时开启二级低噪放；

步骤二，射频模块依据信号强度判别信号到达后，对经过接收巴伦转换的差分信号进行A/D变换和下变频，将处理后的数据通过AB板连接器发送给FPGA；

步骤三，FPGA调用FPGA配置模块中的基带处理算法对数据进行同步、解扩、解码相关操作，还原出原始基带信号；

步骤四，FPGA将恢复后的基带数据通过主控连接器发送给主控板(上位机)。