CN101931540B - 一种射频拉远单元 - Google Patents

Abstract

本发明提供了一种射频拉远单元RRU，其包括至少一个射频远端和一个IR处理单元，每个射频远端通过一条超五类线与IR处理单元连接，每个射频远端与一根天线连接，将接收的上行模拟射频信号处理成包含上行数字中频信号的上行数据发送给IR处理单元，接收来自IR处理单元的包含下行数字中频信号的下行数据，处理成下行模拟射频信号并发送给天线；IR处理单元将来自每一个射频远端的包含上行数字中频信号的上行数据处理成上行数字基带信号发送给BBU，将来自BBU的下行数字基带信号处理成包含下行数字中频信号的下行数据并选择一个射频远端进行发送。采用本发明的RRU，能够采用多个射频远端进行覆盖，因此能够扩充RRU的传输容量。

Description

一种射频拉远单元

技术领域

本发明涉及移动通信技术，特别应用于时分同步码分多址(TD-SCDMA，Time Division-Synchronous Code Division Multiple Access)系统和时分长期演进(TD-LTE，Time Division-Long Term Evolution)系统中的一种射频拉远单元(RRU，Radio Remote Unit)。

背景技术

目前，在TD-SCDMA系统和TD-LTE系统中，常用RRU与基带处理单元(BBU，Building Base band Unit)组成分布式基站架构。图1为现有的RRU结构示意图。如图1所示，一个BBU连接一个或多个RRU，图1中以一个BBU连接两个RRU为例，BBU与RRU之间通过光纤连接，相应地，BBU与RRU中均包括连接光纤的光收发器。RRU通过长馈线与天线连接，在馈线连接中，可以根据需要采用放大器、分路器等。

参见图1，现有的RRU中至少包括：模拟射频单元、数字中频单元、RRU与BBU之间的接口(IR，Interface between the RRU and the BBU)单元、处理器、抖动清除模块、锁相环模块(PLL，Phase-Locked Loop)和时分双工(TDD，Time Division Duplex)时序恢复模块，上述各单元位于同一个设备中。其中，IR表示RRU连接BBU的接口。

图1中，模拟射频单元包括：多频段射频带通滤波器、环形器、上行链路、下行链路和时钟，上下行链路在环形器汇合，环形器经过多频段射频带通滤波器连接到RRU设备外部，通过长距离的馈线与天线相连。上行链路依次包括：低噪声放大器(LNA，Low noise Amplifier)、混频器、中频带通滤波器、可调增益放大器和模数转换器(ADC，Analog to Digital Converter)，对上行接收的射频信号进行放大、滤波、下变频至中频、增益调节和模数转换。下行链路依次包括：数模转换器(DAC，Digital to Analog Converter)、中频带通滤波器、混频器、可调增益放大器、射频带通滤波器和功率放大器(PA，Power Amplifier)，对下行发送的中频信号进行数模转换、滤波、上变频至射频、增益调节和放大。并且，为了实现数字预失真(DPD，Digital Predistortion)功能，模拟射频单元还需要对下行发射的射频信号进行反馈，需要包括独立的反馈链路或利用现有的下行链路进行反馈。

数字中频单元包括：对来自模拟射频单元的上行信号进行数字下变频(DDC，Digital Down Converter)的DDC模块、对待发送给模拟射频单元的下行信号进行数字上变频(DUC，Digital Up Converter)的DUC模块，以及用于对DDC之后的上行信号和等待进行DUC的下行信号进行缓冲的数据缓冲池。

IR接口单元包括IR协议处理模块、两个串并行与并串行转换器和两个光收发器，IR协议处理模块完成RRU与BBU之间的IR协议的解析和基带数据处理，通过串并行与并串行转换器和光收发器与BBU进行通信。

RRU中还包括处理器，用于管理本RRU的运行与维护O&M信息并对本RRU进行硬件驱动。

RRU中还包括时分双工TDD时序恢复模块，用于恢复本射频远端中TDD空口时隙。

RRU中还包括抖动清除模块和PLL，RRU从BBU获取恢复时钟信号，经过抖动清除模块对恢复时钟信号进行初次锁定后，输入PLL进行再次锁定，产生RRU的时钟信号。

目前TD-SCDMA系统的RRU中，在用户业务密集区域，需要使用多个RRU才能完成覆盖。并且，由于目前的RRU通过长距离的馈线与天线连接，馈线的功率损耗随长度呈指数增长，因此RRU需要输出大功率的下行信号，目前RRU输出至天线的功率为20W，采用目前的RRU功耗较大。因此，当在用户业务密集区域使用多个RRU进行覆盖时，更加地加大了设备功耗，同时增加了设备成本。总之，目前的RRU的传输容量小，功率损耗大。

发明内容

本发明提供了一种RRU，使用该RRU能够扩大传输容量，减小功率损耗。

一种RRU，其特征在于，包括至少一个射频远端和一个IR处理单元，每个射频远端与一根天线连接，且每个射频远端还通过一条超五类线与所述IR处理单元连接；

所述射频远端，用于接收来自天线的上行模拟射频信号，进行放大、滤波、下变频、增益调节、模数转换、简单协议编码和并串转换，得到包含上行数字中频信号的上行数据，通过超五类线发送给所述IR处理单元；并且，通过超五类线接收来自IR处理单元的包含下行数字中频信号的下行数据，进行串并转换、简单协议解析、数模转换、增益调节、上变频、滤波和放大，得到下行模拟射频信号并发送给天线；

所述IR处理单元，用于通过超五类线接收每一个射频远端传送的包含上行数字中频信号的上行数据，进行简单协议解析、数字下变频、IR协议处理和串并转换，得到上行数字基带信号并发送给基带处理单元BBU；并且，接收来自BBU的下行数字基带信号，进行并串转换、IR协议处理、数字上变频和简单协议编码，得到包含下行数字中频信号的下行数据，并选择一个射频远端，通过超五类线进行发送；

所述IR处理单元包括电源模块，用于对IR处理单元提供电源，并与所述超五类线连接，同时通过以太网供电(POE，Power Over Ethernet)方式向射频远端供电；所述射频远端包括电源模块，用于采用POE方式，通过所述超五类线从IR处理单元的电源模块取电，作为射频远端的电源。

由以上发明内容可见，在RRU中包括多个射频远端和一个共用的IR处理单元，并且，本发明在射频远端与IR处理单元之间用超五类线连接，相应地，IR处理单元通过超五类线实现对射频远端的供电，将多个射频远端集成在一个RRU中，所以增大了RRU的传输容量，在业务密集区域只需要采用一个RRU即可完成覆盖，因此减小了功率损耗和设备体积，从而有效的提高了RRU的覆盖能力和覆盖效率。

附图说明

图1为现有的RRU的结构示意图；

图2为本发明实施例的RRU的结构示意图；

图3为本发明实施例射频远端21内部结构示意图；

图4为本发明实施例IR处理单元22内部结构示意图；

图5为本发明实施例IR处理单元22与射频远端21之间的数据传输格式示意图；

图6为本发明实施例IR处理单元22与射频远端21之间的时延测量示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明进一步详细说明。

本发明的基本思想是，每个RRU由一个或多个射频远端和一个IR处理单元组成。其中，多个射频远端置于天线侧，每个射频远端连接一根天线，IR处理单元可以置于室内。射频远端与IR处理单元之间通过超五类线连接，相应地，在射频远端和IR处理单元中分别设置电源模块；IR处理单元包含的电源模块，对IR处理单元提供电源，与所述超五类线连接，同时通过POE方式向射频远端供电；所述射频远端包含的电源模块，用于采用POE方式，通过所述超五类线从IR处理单元的电源模块取电，作为射频远端的电源。

图2为本发明实施例RRU的结构示意图。如图2所示，本发明实施例的RRU包括：一个或多个射频远端21和一个IR处理单元22。

每一个射频远端21接收来自天线的上行模拟射频信号，进行放大、滤波、下变频、增益调节、模数转换、简单协议编码和并串转换，得到包含上行数字中频信号的上行数据，发送给IR处理单元22。并且，接收来自IR处理单元22的包含下行数字中频信号的下行数据，进行串并转换、简单协议解析、数模转换、上变频、增益调节、滤波和放大，得到下行模拟射频信号并发送给天线。

IR处理单元22接收来自每一个射频远端21的包含上行数字中频信号的上行数据，进行简单协议解析、数字下变频、IR协议处理和串并转换，得到上行数字基带信号并发送给BBU。并且，IR处理单元22接收来自BBU的下行数字基带信号，进行并串转换、IR协议处理、数字上变频、简单协议编码，得到包含下行数字中频信号的下行数据，并选择一个射频远端21进行发送。

在本实施例中，以RRU中包括n个射频远端21为例。每个射频远端21连接一根天线，并且每个射频远端21通过一根超五类线与IR处理单元22连接。该超五类线，用于在射频远端21与IR处理单元22之间传输数据和控制命令；并且，在射频远端21与IR处理单元22之间采用超五类线后，相应地，在射频远端和IR处理单元内分别设置电源模块，具体地，所述IR处理单元包括电源模块2217，用于从本地取电，并与所述超五类线连接，对IR处理单元提供电源，同时通过POE方式向射频远端供电；所述射频远端包括电源模块2124，用于采用POE方式，通过所述超五类线从IR处理单元的电源模块取电，作为射频远端的电源。

IR处理单元22与每一个射频远端21分别通过一根超五类线连接，并且，IR处理单元22通过一根或多根光纤与BBU相连。

参见图2，每个IR处理单元22与一个或多个射频远端21相连，并且存在一个或多个与BBU连接的光纤接口。因此，一个射频远端21的数据能够通过IR处理单元22映射到多个BBU的光纤接口，一个BBU光纤接口的数据也能够通过IR处理单元22分发到多个射频远端21。并且，不同的BBU也可以使用同一个IR处理单元接入RRU，因此能够使得不同的移动通信服务商共享同一组RRU设备。

图3为本发明实施例射频远端21内部结构示意图。如图3所示，本发明实施例的射频远端21至少包括：环形器2102、上行混频器2105、ADC2108、DAC2109、下行混频器2111、本振发生器2115、简单协议处理模块2116、太网收发器(PHY，physical layer)2119、TDD时序恢复模块2123和电源模块2124。一种较佳的实施方式是，本发明实施例的射频远端21还包括：射频天线滤波器2101、上行LNA2103、上行射频滤波器2104、上行中频滤波器2106、上行可调增益放大器2107、下行中频滤波器2110、下行可调增益放大器2112、下行射频滤波器2113、下行PA2114、8B到10B转换器2117、10B到8B转换器2118和微处理器2120。以下对射频远端21的内部结构进行详细说明，参见图3。

其中，射频天线滤波器2101接收来自天线的上行模拟射频信号，进行滤波后传送给环形器2102，并且，接收来自环形器2102的下行模拟射频信号并传送给天线。

环形器2102接收来自射频天线滤波器2101的上行模拟射频信号并传送给上行LNA 2103，并且，接收来自下行PA 2114的放大的下行模拟射频信号并传送给射频天线滤波器2101。

上行LNA 2103接收来自环形器2102的上行模拟射频信号，进行放大后传送给上行射频滤波器2104。

上行射频滤波器2104接收来自上行LNA 2103的放大的上行模拟射频信号，进行滤波后传送给上行混频器2105。

上行混频器2105接收来自上行射频滤波器2104的滤波后的上行模拟射频信号，根据本振发生器2115提供的本振频率信号对上行模拟射频信号进行下变频，得到上行中频模拟信号并发送给上行中频滤波器2106。

上行中频滤波器2106接收来自上行混频器2105的上行中频模拟信号，进行滤波后传送给上行可调增益放大器2107。

上行可调增益放大器2107接收来自上行中频滤波器2106的滤波后的上行中频模拟信号，进行增益调节后发送给ADC 2108。

ADC 2108接收来自上行可调增益放大器2107的上行模拟中频信号，进行模数转换后得到上行数字中频信号并发送给简单协议处理模块2116。

DAC 2109接收来自简单协议处理模块2116的下行数字中频信号，进行数模转换后得到下行模拟中频信号并发送给下行中频滤波器2110。

下行中频滤波器2110接收来自DAC 2109的下行模拟中频信号，进行滤波后传送给下行混频器2111。

下行混频器2111接收来自下行中频滤波器2110的滤波后的下行模拟中频信号，根据本振发生器2115提供的本振频率信号对下行模拟中频信号进行上变频，得到下行模拟射频信号并发送给下行可调增益放大器2112。

下行可调增益放大器2112接收来自下行混频器2111的下行模拟射频信号，进行增益调节后发送给下行射频滤波器2113。

下行射频滤波器2113接收来自下行可调增益放大器2112的增益调节后的下行模拟射频信号，进行滤波后传送给下行PA 2114。

下行PA 2114接收来自下行射频滤波器2113的滤波后的下行模拟射频信号，进行放大后传送给环形器2102。

简单协议处理模块2116，根据简单协议组成协议规定的数据帧格式，将接收来自ADC 2108的上行中频数字信号放在简单协议帧的数据段，传送给8B到10B转换器2117，并且，接收来自8B到10B转换器2117的下行数据包，按照简单协议帧格式，将数据包中的下行数字中频数字信号分离出来，传送给DAC2109。进一步地，简单协议处理模块2116根据简单协议组成协议规定的数据帧格式，将接收来自微处理器2120的运行与维护(O&M，Operation&Maintenance)数据放在简单协议帧的管理数据段，传送给8B到10B转换器2117，并且，接收来自10B到8B转换器2118的下行数据，根据简单协议帧格式，将下行数据中的下行中频数字信号和O&M数据分离出来，将分离出的O&M数据传送给微处理器2120。图中的简单协议处理模块2116、8B到10B转换器2117、10B到8B转换器2118和TDD时序恢复模块2123可以采用现场可编程门阵列(FPGA，Field-Programmable Gate Array)实现。微处理器2120把相关的O&M数据发给简单协议处理模块2116，简单协议处理模块2116根据简单协议，把该O&M数据掺入数据的管理数据段，达到在射频远端21和IR处理单元22之间传送的目的，微处理器2120接收来自简单协议处理模块2116的O&M数据，对射频远端进行配置管理。该O&M数据包括配置信息、告警管理信息等。

8B到10B转换器2117，用于接收来自简单协议处理模块2116的上行中频数字信号，该上行中频数据信号为8比特数据，将8比特数据转换为10比特数据后传送给以太网收发器(PHY，physical layer)2119。

10B到8B转换器2118，用于接收来自以PHY2119的下行数字中频信号，该下行数字中频信号为10比特数据，将10比特数据转换为8比特后传送给简单协议处理模块2116。

由于射频远端21与IR处理单元22之间的超五类线传输的数据为10比特数据，而射频远端21与IR处理单元22内部进行处理的数据都是8比特数据，因此，需要设置8B到10B转换器2117和10B到8B转换器2118进行数据编码转换。

PHY2119接收来自8B到10B转换器2117的上行数据，进行并串转换后，按照以太网的信号电平，发送给IR处理单元22，并且，按照以太网的信号电平，接收来自IR处理单元22的下行数据，进行串并转换后发送给10B到8B转换器2118。

TDD时序恢复模块2123，与简单协议处理模块2116相连，用于恢复射频远端21中TDD空口时隙。

本振发生器2115给上行混频器2105和下行混频器2111提供本振频率信号。

微处理器2120管理本射频远端21的O&M信息并对本射频远端21进行硬件驱动。

进一步地，每个射频远端21中还包括：去抖电路模块2121和PLL2122。IR处理单元22从BBU获取第一恢复时钟信号并通过超五类线将同步时钟信号传送给射频远端21，每个射频远端21中的PHY2119从IR处理单元22获取第二恢复时钟信号，第二恢复时钟信号经过射频远端21的去抖电路模块2121对第一恢复时钟信号进行初次锁定后，输入射频远端21的PLL 2122，PLL 2122进行再次锁定，产生高稳定度的时钟信号，作为射频远端21时钟信号，即作为射频远端21的整板时钟信号，并分配至射频远端21内部的各个芯片，例如ADC 2108、DAC 2109、本振发生器2115、简单协议处理模块2116和PHY 2119。

进一步地，在一种较佳实施方式中，上述射频远端21与天线采用一体化设计，每根天线与射频远端21采用极短的馈线连接。

图4为本发明实施例IR处理单元22内部结构示意图。如图4所示，本发明实施例的IR处理单元22至少包括：一个电源模块2217、一个或多个简单协议处理模块2204、一个或多个数字下变频(DDC)模块2207、一个或多个数字上变频(DUC)模块2208、一个数据缓冲池2209、一个或多个IR协议处理模块2210、一个或多个并串行与串并行转换器(SERDES，Serial & Deserial)2211和一个处理器2215。进一步地，IR处理单元22还包括一个或多个PHY2201、一个或多个8B到10B(8B/10B)转换器2202、一个或多个10B到8B(10B/8B)转换器2203、一个或多个上行缓存器(Buffer)2205、一个或多个下行缓存器(Buffer)2206、一个或多个光收发器2212、一个PLL2213、一个TDD时序恢复模块2214和一个抖动清除模块2216。以下对IR处理单元22的内部结构进行详细说明，参见图4。其中，8B/10B转换器2202、10B/8B转换器2203、简单协议处理模块2204、上行Buffer2206、下行Buffer2205、DDC模块2208、DUC模块2207、数据缓冲池2209、IR协议处理模块2210、TDD时序恢复模块2214和PLL2213采用FPGA实现。

电源模块2217，可以从本地取电，完成对本IR处理单元的电源供电，还用于通过POE方式向射频远端供电。

一个或多个PHY2201，每个PHY2201通过超五类线接收来自一个对应的射频远端的上行数据，进行串并转换后，发送给一个对应的10B到8B转换器2203，并且，接收来自一个对应的8B到10B转换器2202的下行数据，进行并串转换后通过超五类线发送给一个对应的射频远端。PHY的输入输出接口可采用十位界面(TBI，Ten比特interface)接口，其输入、输出的参考时钟为125MHZ。

一个或多个10B到8B转换器2203，每个10B到8B转换器2203接收来自一个对应的以PHY2201发送的上行数据，转换为8比特数据后，传送给一个对应的简单协议处理模块2204。

一个或多个8B到10B转换器2202，每个8B到10B转换器2202接收来自一个对应的简单协议处理单元2204发送的下行数据，转换为10比特数据后，传送给一个对应的PHY2201。

在一个或多个简单协议处理模块2204中，每个简单协议处理模块2204通过超五类线接收来自一个对应的射频远端21的上行数据，该上行数据中包含上行数字中频信号，进行简单协议解析，将解析后的上行数字中频信号传送给一个对应的上行Buffer2206，并且，根据处理器2215的控制通过上行Buffer2206和DDC模块2208从数据缓冲池2209中选择下行数字中频信号，从一个对应的下行Buffer2205中读取下行数字中频信号，进行简单协议编码，将编号后的下行数据传送给一个对应的8B到10B转换器2202。进一步地，简单协议处理模块2204接收来自处理器2215的对射频远端21的O&M数据，进行简单协议编码后经过8B/10B转换器2202转换成10比特数据，再由PHY2201进行并串转换后传送给对应的射频远端21；所述简单协议编码具体包括：根据简单协议组成协议规定的数据帧格式，将接收到来自处理器2215的O&M数据放在简单协议帧的管理数据段。

一个或多个上行Buffer2206，每个上行Buffer2206用于接收来自一个对应的简单协议处理模块2204的上行数字中频信号，进行缓存，并在一个对应的DDC模块2208的控制下，将缓存的上行数字中频信号发送给对应的DDC模块2208。超五类线传输的数据速率为固定值，一般为1GB/秒，而输入DDC模块2208的速率一般为983.04Mb/每秒，为了使二者的速率匹配，设置上行Buffer2206，用于缓存简单协议处理模块2204输入的数据，DDC模块2208再从上行Buffer2206按照983.04Mb/秒的速率读取数据，从而，实现速率匹配。

一个或多个下行Buffer2205，每个下行Buffer2205用于接收来自一个对应的DUC模块2207的下行数字中频信号，进行缓存，并在一个对应的简单协议处理模块2204的控制下，将缓存的下行数字中频信号发送给对应的简单协议处理模块2204。超五类线传输的数据速率为固定速率，一般为1Gb/秒，而DUC模块2207输出的速率与一般为983.04Mb/每秒，为了使二者的速率匹配，设置下行Buffer2205，用于缓存DUC模块2207输入的数据，简单协议处理模块2204再从下行Buffer2205按照1GB/秒读取数据，从而，实现速率匹配。

在一个或多个DDC 2208中，每个DDC模块2208接收来自一个对应的上行缓存器2206的上行数字中频信号，进行数字下变频后传送给数据缓冲池2209。

在一个或多个DUC 2207中，每个DUC模块2207接收来自数据缓冲池2209的下行数字中频信号，进行数字上变频后传送给一个对应的下行缓存器2205。

数据缓冲池2209接收来自所有DDC 2208的上行数字中频信号，根据IR协议处理模块2210的选择将上行数字中频信号传送给对应的IR协议处理模块2210，并且，接收来自所有IR协议处理模块2210的下行数字中频信号，根据简单协议处理模块2204通过DUC 2207的选择将下行数字中频信号传送给对应的DUC 2207。

在一个或多个IR协议处理模块2210中，每个IR协议处理模块2210根据处理器2215的控制从数据缓冲池2209中选择上行数字中频信号，进行IR协议编码后得到上行数字基带信号，并传送给一个对应的SERDES2211，并且，接收来自一个对应的SERDES2211的下行数字基带信号，进行IR协议解析后得到下行数字中频信号，并传送给数据缓冲池2209。本发明实施例中的IR协议处理模块2210的个数可以根据RRU传输容量与IR协议处理模块2210的处理速度进行调整，不必要求与射频远端21的个数相同，只要能够完成IR协议处理即可。

在一个或多个SERDES 2211中，每个SERDES2211接收来自一个对应的IR协议处理模块2210的上行数字基带信号，进行串并转换后传送给光收发器2212，并且，接收来自光收发器2212的下行数字基带信号，进行并串转换后传送给一个对应的IR协议处理模块2210。在本发明实施例中，以2个SERDES 2211为例，在具体应用中，还可以对SERDES 2211的个数进行调整，在RRU工作时，可以所有SERDES2211同时进行上下行数据传输，也可以采用一部分SERDES2211同时进行上下行数据传输，另一部分SERDES 2211用作备份。

一个或多个光收发器2212，每个光收发器2212接收来自一个对应的SERDES2211的上行数字基带信号，转换为光信号后，发送给BBU，并且，接收来自BBU的上行数字基带光信号，转换为电信号后，发送给一个对应的SERDES2211。

处理器2215管理本RRU的O&M信息并对本IR处理单元22进行硬件驱动，控制每个IR协议处理模块2210从数据缓冲池2209中选择上行数字中频信号，并且控制每个简单协议处理模块2204通过DUC 2207从数据缓冲池2209中选择下行数字中频信号。进一步地，处理器2215生成对射频远端21的O&M信息，控制各个射频远端21的载波的动态配置、本地操作维护和研发测试，并且控制简单协议处理模块2204将通过多个不同光纤从BBU接收的数据合成，传送给对应的射频远端21。该O&M信息包括动态配置信息、本地操作维护信息、研发测试信息，还包括配置管理信息、告警管理信息等。

TDD时序恢复模块2214，与IR协议处理模块2210相连，用于根据主载波的控制信息产生满足第三代合作伙伴计划(3GPP)要求的TD时隙的控制信号，恢复IR处理单元22中TDD空口时隙。

进一步地，IR处理单元22中还包括：抖动清除模块2216和PLL 2213。IR处理单元22的SERDES 2211从BBU获取第一恢复时钟信号，第一恢复时钟信号经过IR处理单元22的抖动清除模块2216进行清除抖动初次锁定后，输入IR处理单元22的PLL 2213，PLL 2213进行再次锁定，产生高稳定度的时钟信号，作为IR处理单元22时钟信号，即作为IR处理单元22的整板时钟信号，并分配至IR处理单元22内部的各个芯片。

射频远端21与IR处理单元22之间通过超五类进行通信时，需要采用统一格式的信号；相应地，射频远端21包含的简单协议处理单元2116和IR处理单元22包含的简单协议处理单元2204，都按照该统一的格式进行编码和解码，所述统一的格式也就是前述简单协议规定的格式。图5为本发明实施例IR处理单元22与射频远端21之间的数据传输格式示意图。参见图5，一种较佳实施方式是，射频远端21与IR处理单元22之间的每个上下行数据帧依次包括：1字节的帧同步头、2字节的帧号、12288字节的数据信号和209字节的O&M信号。具体地，图5中的上下行数据帧格式为：

S：帧同步头，占用1字节，帧同步头的格式为K28.5。

N：帧号，帧号范围为0～19999，占用2字节，帧号0对应的帧头对应10ms的边沿。

D：数据，占用12288字节。

O&M：管理数据，占用209字节，如果存在空数据的情况，填0。

并且，由于射频远端21与IR处理单元22之间通过超五类线进行通信，超五类线会造成传输时延，因此需要对射频远端21与IR处理单元22之间的时间延迟进行测量，以对从IR处理单元发送至天线的下行数据帧进行时延补偿。图6为本发明实施例IR处理单元22与射频远端21之间的时延测量示意图。IR处理单元22向射频远端21发送下行数据帧，下行数据帧中包含下行帧号；并且，射频远端21向IR处理单元22发送上行数据帧，上行数据帧中包含上行帧号。参见图6，IR处理单元22在向射频远端21发送下行数据帧时记录下行帧号；射频远端21接收IR处理单元22发送的下行数据帧，将发送给射频远端的上行数据帧中的上行帧号设置为此时接收到的下行数据帧的下行帧号；IR处理单元22在接收来自射频远端的上行数据帧时记录上行帧号，计算出下行帧号与上行帧号相同的上行数据帧和下行数据帧之间的时间延迟，超五类线的传输时延便为该时间延迟的一半，然后IR处理单元22根据该传输时延对发送给射频远端21的数据进行时延补偿。图中，上行数据帧的边界和下行数据帧的边界对齐，同时帧号相同。前述计算下行帧号与上行帧号相同的上行数据帧和下行数据帧之间的时间延迟的方法具体包括：确定出下行帧号与上行帧号相同的上行数据帧和下行数据帧，将发送该下行数据帧的时间与发送该上行数据帧的时间之间的时间差作为该时间延迟，发送下行数据帧和发送上行数据帧的时间可以通过时间戳记录。图6的实例中，测量出的时间延迟为2×T_delay，T_delay为传输时延；相应地，对发送给射频远端21的数据进行时延补偿的方法具体包括：IR处理单元22提前T_delay的时间向射频远端21发送下行数据帧。

由以上具体实施方式可见，在RRU中包括多个射频远端和一个共用的IR处理单元，因为包括多个射频远端，所以增大了RRU的传输容量，并且可以对射频远端进行灵活配置，从而有效的提高了业务密集区域的覆盖能力和覆盖效率。并且，由于射频远端位于天线侧，与天线采用一体化设计，而IR处理单元位于室内，射频远端通过超五类线与距离较远的IR处理单元连接，因此缩短了RRU与天线之间的连接馈线，减小了馈线造成的功率损耗，从而减小了RRU设备的功耗和体积。并且，在射频远端与IR处理单元之间采用超五类线连接，通过超五类线便可实现IR处理单元对射频远端的供电，这样，无需对射频远端采用核外的供电技术，简化了供电实现。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (7)

1.一种射频拉远单元RRU，其特征在于，包括至少一个射频远端和一个IR处理单元，每个射频远端与一根天线连接，且每个射频远端还通过一条超五类线与所述IR处理单元连接；

所述射频远端，用于接收来自天线的上行模拟射频信号，进行放大、滤波、下变频、增益调节、模数转换、简单协议编码和并串转换，得到包含上行数字中频信号的上行数据，通过超五类线发送给所述IR处理单元；并且，通过超五类线接收来自IR处理单元的包含下行数字中频信号的下行数据，进行串并转换、简单协议解析、数模转换、增益调节、上变频、滤波和放大，得到下行模拟射频信号并发送给天线；

所述IR处理单元，用于通过超五类线接收每一个射频远端传送的包含上行数字中频信号的上行数据，进行简单协议解析、数字下变频、IR协议处理和串并转换，得到上行数字基带信号并发送给基带处理单元BBU；并且，接收来自BBU的下行数字基带信号，进行并串转换、IR协议处理、数字上变频和简单协议编码，得到包含下行数字中频信号的下行数据，并选择一个射频远端，通过超五类线进行发送；

所述IR处理单元包括电源模块，用于对IR处理单元提供电源，并与所述超五类线连接，同时通过以太网供电POE方式向射频远端供电；所述射频远端包括电源模块，用于采用POE方式，通过所述超五类线从IR处理单元的电源模块取电，作为射频远端的电源。

2.如权利要求1所述的RRU，其特征在于，所述射频远端与IR处理单元之间的每个上下行数据帧依次包括：1字节的帧同步头、2字节的帧号、12288字节的数据信号和209字节的运行与维护信号。

3.如权利要求1所述的RRU，其特征在于，

所述IR处理单元，进一步用于在向射频远端发送下行数据帧时记录下行帧号，并在接收来自射频远端的上行数据帧时记录上行帧号，计算出下行帧号与上行帧号相同的上行数据帧和下行数据帧之间的时间延迟，对发送给所述射频远端的数据进行时延补偿。

4.如权利要求1所述的RRU，其特征在于，所述射频远端包括：

射频天线滤波器，用于接收来自天线的上行模拟射频信号，进行滤波后传送给环形器，并且，接收来自环形器的下行模拟射频信号并传送给天线；

环形器，用于接收来自射频天线滤波器的上行模拟射频信号并传送给上行低噪声放大器LNA，并且，接收来自下行功率放大器PA的放大的下行模拟射频信号并传送给射频天线滤波器；

上行LNA，用于接收来自环形器的上行模拟射频信号，进行放大后传送给上行射频滤波器；

上行射频滤波器，用于接收来自上行LNA的放大的上行模拟射频信号，进行滤波后传送给上行混频器；

上行混频器，用于接收来自上行射频滤波器的滤波后的上行模拟射频信号，根据本振发生器提供的本振频率信号对上行模拟射频信号进行下变频，得到上行中频模拟信号并发送给上行中频滤波器；

上行中频滤波器，用于接收来自上行混频器的上行中频模拟信号，进行滤波后传送给上行可调增益放大器；

上行可调增益放大器，用于接收来自上行中频滤波器的滤波后的上行中频模拟信号，进行增益调节后发送给模数转换器ADC；

ADC，用于接收来自上行可调增益放大器的上行模拟中频信号，进行模数转换后得到上行数字中频信号并发送给简单协议处理模块；

数模转换器DAC，用于接收来自简单协议处理模块的下行数字中频信号，进行数模转换后得到下行模拟中频信号并发送给下行中频滤波器；

下行中频滤波器，用于接收来自DAC的下行模拟中频信号，进行滤波后传送给下行混频器；

下行混频器，用于接收来自下行中频滤波器的滤波后的下行模拟中频信号，根据本振发生器提供的本振频率信号对下行模拟中频信号进行上变频，得到下行模拟射频信号并发送给下行可调增益放大器；

下行可调增益放大器，用于接收来自下行混频器的下行模拟射频信号，进行增益调节后发送给下行射频滤波器；

下行射频滤波器，用于接收来自下行可调增益放大器的增益调节后的下行模拟射频信号，进行滤波后传送给下行PA；

下行PA，用于接收来自下行射频滤波器的滤波后的下行模拟射频信号，进行放大后传送给环形器；

简单协议处理模块，根据简单协议，组成协议规定的数据帧格式，将接收来自ADC的上行中频数字信号放在简单协议帧的数据段，传送给8B到10B转换器，并且，接收来自10B到8B转换器的数据包，按照简单协议帧格式，将数据包中的下行数字中频数字信号分离出来，传送给DAC；

8B到10B转换器，用于接收来自简单协议处理模块的上行8比特数据，转换为10比特数据后传送给以太网收发器；

10B到8B转换器，用于接收来自以太网收发器的下行10比特数据，转换为8比特后传送给简单协议处理模块；

以太网收发器PHY，用于接收来自8B到10B转换器的上行数据，进行并串转换后，按照以太网的信号电平，发送给IR处理单元，并且，按照以太网的信号电平，接收来自IR处理单元的下行数据，进行串并转换后发送给10B到8B转换器；

时分双工TDD时序恢复模块，用于恢复本射频远端中TDD空口时隙；

本振发生器，用于给上行混频器和下行混频器提供本振频率信号。

5.如权利要求4所述的RRU，其特征在于，

所述简单协议处理模块，进一步用于根据简单协议，组成协议规定的数据帧格式，将接收来自微处理器的运行与维护O&M数据放在简单协议帧的管理数据段，传送给8B到10B转换器，并且，接收来自10B到8B转换器的数据，按照简单协议帧格式，将数据包中的O&M数据分离出来，传送给微处理器；

所述微处理器，用于向简单协议处理模块发送O&M数据，并接收来自简单协议处理模块的O&M数据，对本射频远端进行配置管理。

6.如权利要求1所述的RRU，其特征在于，所述IR处理单元包括：

一个或多个以太网收发器PHY，每个PHY通过所述超五类线接收来自一个对应的射频远端的上行数据，进行串并转换后，发送给一个对应的10B到8B转换器，并且，接收来自一个对应的8B到10B转换器的下行数据，进行并串转换后通过所述超五类线发送给一个对应的射频远端；

一个或多个10B到8B转换器，每个10B到8B转换器接收来自一个对应的PHY发送的上行数据，转换为8比特数据后，传送给一个对应的简单协议处理模块；

一个或多个8B到10B转换器，每个8B到10B转换器接收来自一个对应的简单协议处理单元发送的下行数据，转换为10比特数据后，传送给一个对应的PHY；

一个或多个简单协议处理模块，每个简单协议处理模块接收来自一个对应的10B到8B的上行数据，进行简单协议解析，将解析后的上行数字中频信号传送给一个对应的上行缓存器，并且，根据处理器的控制通过数字下变频DDC模块从数据缓冲池中选择下行数字中频信号，从一个对应的下行缓存器中读取下行数字中频信号，进行简单协议编码，将编码后的下行数据传送给一个对应的8B到10B转换器；

一个或多个上行缓存器，每个上行缓存器用于接收来自一个对应的简单协议处理模块的上行数字中频信号，进行缓存，并在一个对应的DDC模块的控制下，将缓存的上行数字中频信号发送给对应的DDC模块；

一个或多个下行缓存器，每个下行缓存器用于接收来自一个对应的数字上变频DUC的下行数字中频信号，进行缓存，并在一个对应的简单协议处理模块的控制下，将缓存的下行数字中频信号发送给对应的简单协议处理模块；

一个或多个DDC模块，每个DDC模块接收来自一个对应的上行缓存器的上行数字中频信号，进行数字下变频后传送给数据缓冲池；

一个或多个DUC模块，每个DUC模块接收来自数据缓冲池的下行数字中频信号，进行数字上变频后传送给一个对应的下行缓存器；

一个数据缓冲池，用于接收来自所有DDC模块的上行数字中频信号，根据IR协议处理模块的选择将上行数字中频信号传送给对应的IR协议处理模块，并且，接收来自所有IR协议处理模块的下行数字中频信号，根据简单协议处理模块通过DUC模块的选择将下行数字中频信号传送给对应的DUC模块；

一个或多个IR协议处理模块，每个IR协议处理模块根据处理器的控制从数据缓冲池中选择上行数字中频信号，进行IR协议编码后得到上行数字基带信号，并传送给一个对应的并串行与串并行转换器SERDES，并且，接收来自一个对应的SERDES的下行数字基带信号，进行IR协议解析后得到下行数字中频信号，并传送给数据缓冲池；

一个或多个SERDES，每个SERDES接收来自一个对应的IR协议处理模块的上行数字基带信号，进行串并转换后传送给光收发器，并且，接收来自光收发器的下行数字基带信号，进行并串转换后传送给一个对应的IR协议处理模块；

一个或多个光收发器，每个光收发器接收来自一个对应的SERDES的上行数字基带信号，转换为光信号后，发送给BBU，并且，接收来自BBU的上行数字基带光信号，转换为电信号后，发送给一个对应的SERDES；

一个处理器，用于管理本RRU的O&M信息并对本IR处理单元进行硬件驱动，控制每个IR协议处理模块从数据缓冲池中选择上行数字中频信号，并且控制每个简单协议处理模块通过DUC模块从数据缓冲池中选择下行数字中频信号；

一个TDD时序恢复模块，用于恢复IR处理单元中的TDD空口时隙。

7.如权利要求1、2或3所述的RRU，其特征在于，所述射频远端和IR处理单元中均进一步包括：

锁相环模块和去抖电路模块；

所述IR处理单元进一步从BBU获取第一恢复时钟信号，经过IR处理单元的去抖电路模块对第一恢复时钟信号进行初次锁定后，输入IR处理单元的锁相环模块进行再次锁定，产生IR处理单元时钟信号；

所述每个射频远端进一步从IR处理单元获取第二恢复时钟信号，经过射频远端的去抖电路模块对第一恢复时钟信号进行初次锁定后，输入射频远端的锁相环模块进行再次锁定，产生射频远端时钟信号。

Images