CN102136845B - 有源天线的信号接收方法和信号接收机 - Google Patents

Abstract

本发明提供一种有源天线的信号接收方法和信号接收机，采用预设的一个以上本振频率，分别对来自有源天线振子的一个以上射频信号进行下变频，获取频率差相同的一个以上中频信号，对一个以上中频信号进行合路，获取模拟合路信号，对模拟合路信号进行模数转换，获取数字合路信号，采用预设的一个以上提取频率，分别对所述数字合路信号进行复数乘法运算，获取一个以上目标信号。采用本发明提供的有源天线的信号接收方法和信号接收机，只需要采用一个ADC对合路后的信号进行模数转换，从而节省了多个ADC，降低了信号接收机的制造成本和功耗。

Description

有源天线的信号接收方法和信号接收机

技术领域

本发明实施例涉及无线通信技术，尤其涉及一种有源天线的信号接收方法和信号接收机。

背景技术

有源天线是新一代基站的演进形式，与传统的射频拉远单元(RadioRemote Unit，简称RRU)相比，在振子数量相同的情况下，有源天线能够获得更多的增益。

目前，在接收有源天线的信号时，为有源天线的每个振子的每个极化方向都设置一个完整的接收链路。图1为现有技术中有源天线的信号接收机的结构示意图。如图1所示，在现有的有源天线的信号接收机中，有源天线的振子为双极化振子，每个有源天线的振子均连接两个接收链路。各个接收链路完全相同，其中，每一个接收链路包括：双工器、低噪声放大器(Low-Noise Amplifier，简称LNA)、声表面(Surface Acoustic WaveFilter，简称SAW)滤波器、增益模块、混频器(简称MIXER)、中频声表面(Intermediate Frequency Surface Acoustic Wave Filter，简称IFSAW)滤波器、数字增益放大器(Digital Gain Amplifier，简称DGA)、模数转换器(Analog-to-Digital Converter，简称ADC)和现场可编程门阵列(Field-Programmable Gate Array，简称FPGA)。

采用上述现有的有源天线的信号接收方法和信号接收机，在每个振子的每个极化方向上都连接一个包括上述器件的接收链路，导致信号接收机的制造成本高、电路复杂、功耗大，并且会占用印制电路板(Printed CircuitBoard，简称PCB)的较大面积。

发明内容

本发明实施例提供一种有源天线的信号接收方法，用以解决现有技术中的缺陷，降低信号接收机的制造成本和功耗。

本发明实施例还提供一种有源天线的信号接收机，用以解决现有技术中的缺陷，降低信号接收机的制造成本和功耗。

本发明实施例提供一种有源天线的信号接收方法，包括：

采用预设的一个以上本振频率，分别对来自有源天线振子的一个以上射频信号进行下变频，获取频率差相同的一个以上中频信号；

对所述一个以上中频信号进行合路，获取模拟合路信号；

对所述模拟合路信号进行模数转换，获取数字合路信号；

采用预设的一个以上提取频率，分别对所述数字合路信号进行复数乘法运算，获取一个以上目标信号。

本发明实施例还提供一种有源天线的信号接收机，包括：

一个以上本振发生器，用于为一个以上混频器分别提供预设的一个以上本振频率，每个本振发生器连接一个混频器；

一个以上混频器，用于采用所述一个以上本振发生器提供的预设的一个以上本振频率，分别对来自有源天线振子的一个以上射频信号进行下变频，获取频率差相同的一个以上中频信号；

一个合路器，用于对所述一个以上中频信号进行合路，获取模拟合路信号；

一个模数转换器ADC，用于对所述模拟合路信号进行模数转换，获取数字合路信号；

一个信号处理器件，用于采用预设的一个以上提取频率，分别对所述数字合路信号进行复数乘法运算，获取一个以上目标信号。

由上述技术方案可知，本发明实施例通过一个以上本振发生器为一个以上混频器提供不同的本振频率，使得下变频后获取的多个中频信号的频率各不相同且具有相同的频率差，通过合路器将多个中频信号合路为一路信号后通过一个ADC进行模数转换，再在信号处理器件中采用预设的一个以上提取频率与该路信号进行复数相乘，从而分别提取出所需的一个以上目标信号，因而只需要采用一个ADC对合路后的信号进行模数转换，从而节省了多个ADC，降低了信号接收机的制造成本和功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中有源天线的信号接收机的结构示意图；

图2为本发明实施例一的有源天线的信号接收方法的流程图；

图3为本发明实施例二的有源天线的信号接收机的结构示意图；

图4为本发明实施例三的有源天线的信号接收机的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2为本发明实施例一的有源天线的信号接收方法的流程图。如图2所示，该方法包括以下过程。

步骤201：采用预设的一个以上本振频率，分别对来自有源天线振子的一个以上射频信号进行下变频，获取频率差相同的一个以上中频信号。

在此步骤中，在实际应用中，根据实际接收的来自有源天线振子的一个以上射频信号的频率特点，确定上述预设的一个以上本振频率。具体确定原则为：一个以上本振频率与接收的来自有源天线振子的一个以上射频信号一一对应，采用上述一个以上本振频率中的不同的本振频率对上述一个以上射频信号中的不同的射频信号进行下变频，能够将上述一个以上射频信号下变频为一个以上不同频率的中频信号，并且上述一个以上不同频率的中频信号之间的频率差相同，一个以上中频信号的频率值能够构成一个等差数列。

步骤202：对一个以上中频信号进行合路，获取模拟合路信号。

步骤203：对模拟合路信号进行模数转换，获取数字合路信号。

步骤204：采用预设的一个以上提取频率，分别对数字合路信号进行复数乘法运算，获取一个以上目标信号。

在此步骤中，通过一个提取频率对数字合路信号进行复数乘法运算，将该数字合路信号中的一个中频信号搬移到零频，获取一个目标信号。采用同样的方法，采用不同的提取频率，对数字合路信号进行多次复数乘法运算，将数字合路信号中的频率值构成等差数列的一个以上中频信号中的每一个中频信号都搬移到零频，获取到一个以上目标信号。在实际应用中，根据有源天线的实际情况确定上述预设的一个以上提取频率，具体确定原则为：一个以上提取频率与数字合路信号中的频率值构成等差数列的一个以上中频信号一一对应，采用其中每一个预设的提取频率对数字合路信号进行复数乘法运算，能够将该数字合路信号中的该提取频率对应的中频信号搬移到零频。

在上述技术方案的基础上，进一步地，还可以在步骤201之前先对来自有源天线振子的一个以上射频信号进行处理。该处理过程具体可以包括如下步骤：第一步，对来自有源天线振子的一个以上射频信号进行第一级放大。第二步，对第一级放大后的一个以上射频信号进行滤波。第三步，对第一级放大并滤波后的一个以上射频信号进行第二级放大。第四步，对第二级放大后的一个以上射频信号进行滤波。在完成第四步之后，执行步骤201，在步骤201中分别对第二级放大并滤波后的一个以上射频信号进行下变频。在上述处理过程中，可以根据来自有源天线振子的射频信号的实际情况，决定是否进行上述第二步和第四步的滤波操作，并且还可以增加或减少信号放大操作的执行次数。

在上述技术方案的基础上，进一步地，在步骤201之后，还可以对步骤201获取的一个以上中频信号先进行处理，再执行步骤202。该处理过程具体可以包括如下步骤：第一步，对步骤201获取的一个以上中频信号进行滤波。第二步，对滤波后的一个以上中频信号进行第三级放大。在完成第二步之后，执行步骤202，在步骤202中，对滤波并第三级放大后的一个以上中频信号进行合路。在上述处理过程中，可以根据步骤201获取的一个以上中频信号的实际情况，决定是否进行上述第一步的滤波操作，并且还可以增加或减少信号放大操作的执行次数。

在上述技术方案的基础上，进一步地，在步骤204之后，还可以对步骤204获取的一个以上目标信号进行滤波。

在本发明实施例一中，采用预设的一个以上本振频率，分别对一个以上的射频信号进行下变频，获取频率各不相同的一个以上中频信号，上述一个以上中频信号之间具有相同的频率差，将上述一个以上中频信号合路为一路信号并进行模数转换，再根据预设的提取频率与该路信号进行复数相乘，分别提取出一个以上目标信号，因而不需要像现有技术那样为来自有源天线振子的每一个射频信号都设置一个完整的接收链路，在每条链路中分别进行模数转换，而只需要采用一个ADC，对合路后的信号进行模数转换，从而节省了多个ADC，降低了信号接收机的制造成本和功耗。

图3为本发明实施例二的有源天线的信号接收机的结构示意图。如图3所示，该信号接收机至少包括：一个以上本振发生器31、一个以上混频器32、一个合路器33、一个ADC 34和一个信号处理器件，其中，该信号处理器件可以为FPGA或专用集成电路(Application-SpecificIntegrated Circuit，简称AISC)，在本发明实施例二中，以该信号处理器件为F PGA 35为例予以说明，在实际应用中，可以采用其它任意信号处理器件。

其中，上述一个以上本振发生器31用于为上述一个以上混频器32分别提供预设的一个以上本振频率。具体地，各个本振发生器31预先设置各自不同的本振频率，每个本振发生器31连接一个混频器32，根据自身设置，为该混频器32提供一个本振频率。

上述一个以上混频器32用于采用上述一个以上本振发生器31提供的预设的一个以上本振频率，分别对来自有源天线振子的一个以上射频信号进行下变频，获取频率差相同的一个以上中频信号。上述一个以上中频信号的频率各不相同，并且各个中频信号之间具有相同的频率差。上述一个以上混频器32的输出端均与上述一个合路器33相连，将上述一个以上中频信号输入该合路器33。

上述一个合路器33用于对上述一个以上中频信号进行合路，获取模拟合路信号并输入上述ADC 34。

上述一个ADC 34用于对上述模拟合路信号进行模数转换，获取数字合路信号并输入上述FPGA 35。

上述一个FPGA 35用于采用预设的一个以上提取频率，分别对上述数字合路信号进行复数乘法运算，获取一个以上目标信号。

在本发明实施例二中，一个以上本振发生器分别生成预设的一个以上本振频率并分别提供给一个以上混频器，从而下变频后获取频率各不相同且具有相同的频率差的一个以上中频信号，通过合路器将上述一个以上中频信号合路为一路信号后通过一个ADC进行模数转换，再在信号处理器件中采用预设的一个以上提取频率与该路信号进行复数相乘，分别提取出所需的一个以上目标信号，因而不需要像现有技术那样为来自有源天线振子的每一个射频信号都设置一个包括ADC的完整的接收链路，而只需要采用一个ADC，对合路后的信号进行模数转换，从而与现有技术相比节省了多个ADC，降低了信号接收机的制造成本和功耗。

图4为本发明实施例三的有源天线的信号接收机的结构示意图。本发明实施例三中的信号接收机，在本发明实施例二中的信号接收机的基础上，还可以进一步包括用于对射频信号和中频信号进行放大、滤波等处理的元件。具体地，本发明实施例三中，有源天线的信号接收机不仅包括：一个以上本振发生器31、一个以上混频器32、一个合路器33、一个ADC34和一个信号处理器件，在本发明实施例三中，信号处理器件仍以FPGA35为例，有源天线的信号接收机还可以进一步包括：一个以上LNA 41、一个以上第一SAW滤波器42、一个以上增益模块43、一个以上第二SAW滤波器44、一个以上IF SAW滤波器45和一个以上DGA 46。

其中，每个LNA 41接收有源天线振子的一个射频信号，进行第一级放大后传送给一个第一SAW滤波器42，并经由该第一SAW滤波器42以及后续元件传送给一个混频器32。

每个第一SAW滤波器42接收一个LNA 41输出的第一级放大后的射频信号，进行滤波后传送给一个增益模块43，并经由该增益模块43以及后续元件传送给一个混频器32。

每一个增益模块43接收一个第一SAW滤波器42输出的第一级放大并滤波后的射频信号，进行第二级放大后传送给一个第二SAW滤波器44，并经由该第二SAW滤波器44传送给一个混频器32。

每个第二SAW滤波器44接收一个增益模块43的第二级放大后的射频信号，进行滤波后传送给一个混频器32。

一个以上本振发生器31用于为一个以上混频器32分别提供预设的一个以上本振频率。一个以上混频器32采用一个以上本振发生器31提供的预设的一个以上本振频率，分别对来自一个以上第二SAW滤波器44的一个以上射频信号进行下变频，获取频率各不相同且频率差相同的一个以上中频信号。每个混频器32的输出端与一个IF SAW滤波器45相连，将下变频获取的中频信号经由该IF SAW滤波器45以及后续元件传送给合路器33。

每个IF SAW滤波器45接收一个混频器32的中频信号，进行滤波后传送给一个DGA 46，并经由该DGA 46传送给合路器33。

每个DGA 46的输入端分别连接不同的IF SAW滤波器45，并且输出端均连接同一个合路器33，每个DGA 46分别接收一个IF SAW的中频信号，进行第三级放大后传送给同一个合路器33。

合路器33对上述一个以上中频信号进行合路，获取模拟合路信号并输入ADC 34。

ADC 34用于对上述模拟合路信号进行模数转换，获取数字合路信号并输入FPGA 35。

FPGA 35采用预设的一个以上提取频率，分别对上述数字合路信号进行复数乘法运算，获取一个以上目标信号。具体地，该FPGA 35中可以包括：一个或一个以上数控振荡器模块351和一个或一个以上运算模块352，还可以进一步包括：滤波模块353。数控振荡器模块351用于为运算模块352提供预设的一个以上提取频率。运算模块352用于采用数控振荡器模块351提供的预设的一个以上提取频率，分别对数字合路信号进行复数乘法运算，获取一个以上目标信号。在实际应用中，根据采用的数控振荡器模块351的运行速率与数字合路信号的数据速率，确定数控振荡器模块351和运算模块352的具体个数，可以设置一个或一个以上的数控振荡器模块351和运算模块352。滤波模块353用于对运算模块352获取的一个以上目标信号分别进行滤波。

在上述技术方案的基础上，进一步地，本发明实施例三中的信号接收机中还可以包括：一个以上双工器47，从而将该信号接收机与信号发射机集成到同一设备中。每个双工器47的单接口侧连接一个有源天线振子的一个极化方向。每个双工器47的双接口侧的发射端连接一个发射链路，其中，发射链路可以采用现有的任意结构的发射链路。每个双工器47的双接口侧的接收端连接一个接收链路，具体地，每个双工器47的双接口侧的接收端连接一个LNA 41，单接口侧的接口接收有源天线振子的一个射频信号，并通过双接口侧的接收端将该射频信号传送给一个LNA 41。

在上述信号接收机中，可以根据来自有源天线振子的射频信号的实际情况，决定是否设置上述的一个以上第一SAW滤波器42和一个以上第二SAW滤波器44，并且还可以根据射频信号的实际情况在各个混频器32之前增加或减少LNA 41或增益模块43。并且，还可以根据各混频器32获取的中频信号的实际情况，决定是否设置IF SAW滤波器45，并在各个混频器与合路器之间增加或减少DGA 46。

在本发明实施例三中，通过为不同的混频器提供不同的本振频率使得下变频后获取的多个中频信号的频率各不相同且具有相同的频率差，通过合路器将多个中频信号合路为一路信号后通过一个ADC进行模数转换，再在FPGA中采用预设的一个以上提取频率与该路信号进行复数相乘，从而分别提取出所需的一个以上目标信号，因而不需要像现有技术那样为每一个射频信号都设置一个包括ADC的完整的接收链路，而只需要采用一个ADC，对合路后的信号进行模数转换，从而与现有技术相比节省了多个ADC，降低了信号接收机的制造成本和功耗。进一步地，在进行混频之前通过LNA、增益模块和SAW滤波器对射频信号进行整理，并且在进入合路器之前通过IF SAW滤波器和DGA对中频信号进行整理，从而提高了该信号接收机获取的目标信号的信号质量。

需要说明的是：对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种有源天线的信号接收方法，其特征在于，包括：

采用预设的一个以上本振频率，分别对来自有源天线振子的一个以上射频信号进行下变频，获取频率差相同的一个以上中频信号，其中，所述一个以上本振频率与所述来自有源天线振子的一个以上射频信号一一对应，使所述一个以上中频信号的频率值构成一个等差数列；

对所述一个以上中频信号进行合路，获取模拟合路信号；

对所述模拟合路信号进行模数转换，获取数字合路信号；

采用预设的一个以上提取频率，分别对所述数字合路信号进行复数乘法运算，获取一个以上目标信号，其中，所述一个以上提取频率与所述数字合路信号中的频率值构成等差数列的所述一个以上中频信号一一对应；

所述采用预设的一个以上提取频率，分别对所述数字合路信号进行复数乘法运算，获取一个以上目标信号，具体包括：

采用预设的一个以上提取频率，对所述数字合路信号进行多次复数乘法运算，将所述数字合路信号中的频率值构成等差数列的所述一个以上中频信号中的每一个中频信号都搬移到零频，获取一个以上目标信号。

2.根据权利要求1所述的方法，其特征在于，所述分别对来自有源天线振子的一个以上射频信号进行下变频之前，还包括：

对来自有源天线振子的一个以上射频信号进行第一级放大。

3.根据权利要求2所述的方法，其特征在于，所述对来自有源天线振子的一个以上射频信号进行第一级放大之后，所述分别对来自有源天线振子的一个以上射频信号进行下变频之前，还包括：

对第一级放大后的一个以上射频信号进行第二级放大。

4.根据权利要求3所述的方法，其特征在于，所述获取频率差相同的一个以上中频信号之后，对所述一个以上中频信号进行合路之前，还包括：

对所述一个以上中频信号进行第三级放大。

5.根据权利要求4所述的方法，其特征在于，

所述对来自有源天线振子的一个以上射频信号进行第一级放大之后，对第一级放大后的一个以上射频信号进行第二级放大之前，还包括：对第一级放大后的一个以上射频信号进行滤波；

所述对第一级放大后的一个以上射频信号进行第二级放大之后，分别对来自有源天线振子的一个以上射频信号进行下变频之前，还包括：对第二级放大后的一个以上射频信号进行滤波；

所述获取频率差相同的一个以上中频信号之后，对所述一个以上中频信号进行第三级放大之前，还包括：对所述一个以上中频信号进行滤波；

所述获取一个以上目标信号之后还包括：对所述一个以上目标信号进行滤波。

6.一种有源天线的信号接收机，其特征在于，包括：

一个以上本振发生器，用于为一个以上混频器分别提供预设的一个以上本振频率，每个本振发生器连接一个混频器，其中，所述一个以上本振频率与来自有源天线振子的一个以上射频信号一一对应，使下变频获得的一个以上中频信号的频率值构成一个等差数列；

一个以上混频器，用于采用所述一个以上本振发生器提供的预设的一个以上本振频率，分别对来自有源天线振子的一个以上射频信号进行下变频，获取频率差相同的所述一个以上中频信号；

一个合路器，用于对所述一个以上中频信号进行合路，获取模拟合路信号；

一个模数转换器ADC，用于对所述模拟合路信号进行模数转换，获取数字合路信号；

一个信号处理器件，用于采用预设的一个以上提取频率，分别对所述数字合路信号进行复数乘法运算，获取一个以上目标信号，其中，所述一个以上提取频率与所述数字合路信号中的频率值构成等差数列的所述一个以上中频信号一一对应；

所述信号处理器件具体用于：采用预设的一个以上提取频率，对所述数字合路信号进行多次复数乘法运算，将所述数字合路信号中的频率值构成等差数列的所述一个以上中频信号中的每一个中频信号都搬移到零频，获取一个以上目标信号。

7.根据权利要求6所述的信号接收机，其特征在于，所述信号处理器件包括：

一个或一个以上数控振荡器模块，用于为一个或一个以上运算模块提供所述预设的一个以上提取频率；

一个或一个以上运算模块，用于采用所述一个或一个以上数控振荡器模块提供的所述预设的一个以上提取频率，分别对所述数字合路信号进行复数乘法运算，获取一个以上目标信号。

8.根据权利要求7所述的信号接收机，其特征在于，还包括：一个以上低噪声放大器LNA；

每个LNA接收有源天线振子的一个射频信号，进行第一级放大后传送给一个混频器。

9.根据权利要求8所述的信号接收机，其特征在于，还包括：一个以上增益模块；

每一个增益模块接收一个LNA输出的第一级放大后的射频信号，进行第二级放大后传送给一个混频器。

10.根据权利要求9所述的信号接收机，其特征在于，还包括：一个以上数字增益放大器DGA；

每一个DGA接收一个混频器的中频信号，进行第三级放大后传送给所述合路器。

11.根据权利要求10所述的信号接收机，其特征在于，

所述信号接收机还包括：一个以上第一声表面SAW滤波器，每个第一SAW滤波器接收一个LNA的第一级放大后的射频信号，进行滤波后传送给一个增益模块；

所述信号接收机还包括：一个以上第二SAW滤波器，每个第二SAW滤波器接收一个增益模块的第二级放大后的射频信号，进行滤波后传送给一个混频器；

所述信号接收机还包括：一个以上中频声表面IF SAW滤波器，每个IFSAW滤波器接收一个混频器的中频信号，进行滤波后传送给一个DGA；

所述信号处理器件还包括：滤波模块，用于对所述一个或一个以上运算模块的一个以上目标信号分别进行滤波。

12.根据权利要求8至11中任意一项所述的信号接收机，其特征在于，还包括：一个以上双工器；

每个双工器用于接收有源天线振子的一个射频信号并传送给一个低噪声放大器。