CN109831162B

CN109831162B - 一种微波电路

Info

Publication number: CN109831162B
Application number: CN201910287559.XA
Authority: CN
Inventors: 朱自谦
Original assignee: Wuxi Sien Electronic Technology Co ltd
Current assignee: Wuxi Sien Electronic Technology Co ltd
Priority date: 2019-04-11
Filing date: 2019-04-11
Publication date: 2024-05-28
Anticipated expiration: 2039-04-11
Also published as: CN109831162A

Abstract

本发明公开了一种微波电路，包括至少一组变频通道，每一组所述变频通道包括：初始模块，用于接收信号源，并输出初始信号；分路模块，接收所述初始信号并将其分成至少两路分路信号；混频模块，包括至少两个混频子模块，其中，每一所述混频子模块接收一所述分路信号和本振信号并将两者混频后，输出混频子信号；所有所述混频子模块接收的本振信号的频率均不相同，以使得所有所述混频子模块输出的混频子信号的频率均不同；第一级合路模块，将所有所述混频子信号合路，得到带宽大于所述初始信号的第一级混频信号。由于先分路再混频后合路，使得第一级混频信号的分辨率与信号源的分辨率相同，且避免了幅相失真的问题。

Description

一种微波电路

技术领域

本发明涉及微波生成领域，尤其涉及一种微波电路。

背景技术

随着频率合成技术的发展，数字直接频率合成(Direct Digital Synthesizer，DDS)成为大瞬时带宽信号的生成关键技术之一，但全数字DDS结构具有高杂散、高谐波和频率上限低的缺陷，不能满足大瞬时带宽信号生成的实际需求。

为此，技术人员对基于DDS的大瞬时带宽信号进行加倍频，以扩展信号带宽并提高信号的中心频率。然而，多次倍频导致所产生的信号幅相失真且频率分辨率降低。

发明内容

为了解决上述问题，本发明提供一种微波电路。

本发明的微波电路，包括包括至少一组变频通道，每一组所述变频通道包括：

初始模块，用于接收信号源，并输出初始信号；

分路模块，接收所述初始信号并将其分成至少两路分路信号；

混频模块，包括至少两个混频子模块，其中，每一所述混频子模块接收一所述分路信号和本振信号并将两者混频后，输出混频子信号；所有所述混频子模块接收的本振信号的频率均不相同，以使得所有所述混频子模块输出的混频子信号的频率均不同；

第一级合路模块，将所有所述混频子信号合路，得到带宽大于所述初始信号的第一级混频信号。

上述的微波电路，所述初始模块包括信号源端口、初始本振信号端口和初始混频器，所述信号源端口用于接收信号源，所述初始本振信号端口用于接收初始本振信号，所述初始混频器用于对所述信号源和所述初始本振信号进行混频，并输出初始信号。

上述的微波电路，所述初始模块中，所述初始混频器的数量为至少两个且依次串联设置，每一所述初始混频器输出初始子信号，所述初始本振信号端口的数量为至少两个，且分别连接至少两个所述初始混频器；自所述信号源至所述分路模块之间，所述信号源、所述至少两个初始子信号以及所述初始信号的频率递增。

上述的微波电路，每一所述初始混频器的输出端均连接有滤波器；和/或所述初始混频器为减法混频器；和/或所述初始本振信号端口为射频连接器。

上述的微波电路，所述变频通道的数量为至少两组，所述微波电路还包括：

第二级合路模块，所述第二级合路模块连接所述至少两个第一级合路模块，以接收至少两路所述第一级混频信号并将其合路输出第二级混频信号。

上述的微波电路，每一所述变频通道中的所有所述混频子模块接收的本振信号的频率构成等差数列，所有所述变频通道中的所有所述混频子模块接收的本振信号的频率构成所述等差数列，且所述等差数列的等差值等于所述信号源或所述初始信号的带宽。

上述的微波电路，所述信号源或所述初始信号的带宽为0.5至2GHz。

上述的微波电路，所述信号源或所述初始信号的带宽为1GHz；每一所述混频模块中的混频子模块的数量为3，所述第一级混频信号的带宽为3GHz；所述变频通道的数量为2，所述第二即混频信号的带宽为6GHz。

上述的微波电路，每一所述混频子模块包括第一输入端、第二输入端、输出端和子混频器，所述第一输入端连接所述分路模块的一个输出端，所述第二输入端用于接收本振信号，所述子混频器将所述分路信号和所述本振信号混频，并输出混频子信号。

上述的微波电路，每一所述子混频器的输出端均连接有滤波器；所述子混频器为减法混频器；所述第二输入端为射频连接器。

本发明的微波电路，将接收到的初始信号分路后进行混频，得到频率不同的混频子信号后，将至少两个混频子信号合路，得到带宽大于初始信号的第一级混频信号。由于先分路再混频后合路，使得第一级混频信号的分辨率与信号源的分辨率相同，且避免了幅相失真的问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例中微波电路的模块图；

图2为本发明实施例中微波电路的原理框图；

图3为图1中多组变频通道共用信号源端口的初始模块的电路原理图；

图4为图1中变频通道(1)中分路模块、混频模块和第一级合路模块的电路原理图；

图5为图1中变频通道(2)中分路模块、混频模块和第一级合路模块的电路原理图；

图6为图1中第二级合路模块的电路原理图。

附图标记：

100-微波电路；10-变频通道；11-初始模块；12-分路模块；13-混频模块；14-第一级合路模块；20-第二级合路模块。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供的微波电路100，包括至少一组变频通道10。每一组变频通道10可以包括：初始模块11、分路模块12、混频模块13和第一级合路模块14。

初始模块11用于接收信号源，并输出初始信号。分路模块12接收初始信号，将初始信号分成至少两路分路信号。分路模块12可以为分路器。混频模块13包括至少两个混频子模块，每个混频模块13接收分路信号和本振信号并将两者混频后，输出混频子信号。在同一组变频通道10中，所有的混频子模块接收的本振信号的频率均不相同，以使得所有混频子模块输出的混频子信号的频率均不同。第一级合路模块14将所有混频子信号合路，得到带宽大于初始信号的第一级混频信号。

由此，本发明实施例的微波电路100从小带宽的信号源中得到较大带宽的第一级混频信号。而且微波电路100中先分路再混频后合路，使得第一级混频信号的分辨率与信号源的分辨率相同，且避免了幅相失真和分辨率降低的问题。

初始模块11可以包括信号源端口、初始本振信号端口和初始混频器。信号源端口用于接收信号源，初始本振信号端口用于接收初始本振信号，初始混频器对信号元和初始本振信号进行混频，并输出初始信号。

初始模块11中，可以只包括一个初始本振信号端口和一个初始混频器。但是，为了尽量避免信号源经过初始模块11后输出的初始信号混杂失真，初始模块11中可以包括至少两个初始混频器和至少两个初始本振信号端口。其中，至少两个初始混频器依次串联，每一初始混频器连接以初始本振信号端口且输出一初始子信号。自信号源到分路模块12之间，信号源、至少两个初始子信号以及初始信号的频率递增。

第一级混频信号的频率与信号源的频率、初始本振信号、本振信号和混频器的组合种类相关。第二级混频信号的频率与所有第一级混频信号的频率相关。信号源可以是由DDS生产的基带信号，其频率可以为0.1-1.1GHz，当然也可以为其他频率区间。

初始模块11中还可以包括设置于信号源端口和初始混频器之间的放大器，以将信号源放大。具体的，放大器可以为射频放大器或其他类型的放大器。作为变形，多组变频通道10的信号源端口可以共用，多组变频通道10具有一个信号源端口，放大器可以为分路放大器，以对信号放大后分路到至少两个初始混频器中。

初始模块11中，最靠近分路模块12的初始混频器输出的初始子信号即为初始模块11输出的初始信号。

为了减小混频后初始信号幅相失真，在每一个初始混频器的输出端均连接有滤波器。使得初始子信号滤波后再进入下一初始混频器中混频或进入分路模块12中进行分路。

当然，初始模块11中的初始混频器的数量也可以为3个、4个等等。

上述初始混频器为减法混频器。当然，作为变形，也可以为加法混频器或其他组合方式的混频器。初始本振信号端口可以为射频连接器，当然，也可以是其他能够接收本振信号的连接器，不再赘述。对应的，混频子信号、第一级混频信号和第二级混频信号输出的为射频信号。

本发明实施例的微波电路100，变频通道10的数量至少两组。微波电路100还包括第二级合路模块20，第二级合理模块连接至少两个第一级合路模块14的输出端，以接收至少两路第一级混频信号并将其合路后输出第二级混频信号。

当然，微波电路100的变频通道10的数量具体可以为两组、三组等等。第二级合路模块20将所有的第一级混频信号合路后输出第二级混频模块13。

每一变频通道10中所有的混频子模块所接收的本振信号的频率构成等差数列，所有的变频通道10中所有的混频子模块接收的本振信号的频率构成同样的等差数列，且等差数列的等差值等于信号源或初始信号的带宽。

信号源或初始信号的带宽可以为0.5至2GHz，例如可以为1GHz。当每一混频模块13中的混频子模块的数量为3，第一级混频信号的带宽为3GHz；当变频通道10的数量为2，所述第二即混频信号的带宽为6GHz。

本发明实施例中，每一混频子模块包括第一输入端、第二输入端、输出端和子混频器。第一输入端连接分路模块12的一个输出端，第二输入端用于接收本振信号，子混频器将分路信号和本振信号混频后，从输出端输出混频子信号。

每一子混频器的输出端均连接有滤波器。子混频器可以为减法混频器，当然，作为变形，也可以为加法混频器或其他组合方式的混频器。第二输入端可以为射频连接器，当然，也可以是其他能够接收本振信号的连接器，不再赘述。

本发明实施例中，第一级合路模块14和第二级合路模块20之间还设置有滤波器。相比将两个通道上的六个混频子信号合路后一起滤波，本发明实施例将在两个通道上分别得到的第一级混频信号分别进行滤波，即将第一个通道上三个混频子信号合路后滤波，第二通道上的三个混频子信号合路后滤波，可以更加有效地去除每个通道上混杂的频率。

同理，在初始模块11中，相比直接采用一个初始混频器和一个滤波器，本发明实施例设置多个初始混频器和对应的多个滤波器，可以更加有效地去除偏离频率中心的混杂频率。

下面，以微波电路中的变频通道两组、每一组变频通道中的分路模块将初始信号分成三路分路信号，且横跨Ku波段的6GHz瞬时带宽信号微波生成电路为实施例进行具体说明。

图2为本实施例中微波电路的原理框图，包括变频通道(1)和变频通道(2)。变频通道(1)包括射频放大器(3)、混频器(4)、滤波器(5)、混频器(6)、滤波器(7)、分路器(8)、混频器(9)、混频器(10)、混频器(11)、滤波器(12)、滤波器(13)、滤波器(14)、合路器(15)、滤波器(16)、合路器(17)和射频放大器(18)。变频通道(2)包括射频放大器(19)、混频器(20)、滤波器(21)、混频器(22)、滤波器(23)、分路器(24)、混频器(25)、混频器(26)、混频器(27)、滤波器(28)、滤波器(29)、滤波器(30)、合路器(31)和滤波器(32)。

在变频通道(1)中，DDS生成的基带信号0.1-1.1GHz先经射频放大器(3)放大，再经混频器(4)与3.6GHz本振信号进行混频，之后经滤波器(5)得到2.5～3.5GHz射频信号，然后经混频器(6)与21GHz本振信号进行混频再经过滤波器(7)得到23.5～24.5GHz射频信号。此23.5～24.5GHz射频信号经分路器(8)分成三路：一路经混频器(10)与37.5GHz本振信号进行混频再经滤波器(13)得到13～14GHz射频信号，一路经混频器(9)与38.5GHz本振信号进行混频再经滤波器(12)得到14～15GHz射频信号，一路经混频器(11)与36.5GHz本振信号进行混频再经滤波器(14)得到12～13GHz射频信号。滤波器(13)输出的13～14GHz射频信号、滤波器(12)输出的14～15GHz射频信号和滤波器(14)输出的12～13GHz射频信号经过合路器(15)并经滤波器(16)滤波后生成12～15GHz射频信号。

在变频通道(2)中，DDS生成的基带信号0.1-1.1GHz先经射频放大器(19)放大，再经混频器(20)和3.6GHz本振信号进行混频，之后经滤波器(21)得到2.5～3.5GHz射频信号，然后经混频器(22)与21GHz本振信号进行混频再经滤波器(23)得到23.5～24.5GHz射频信号。此23.5～24.5GHz射频信号经分路器(24)分成三路：一路经混频器(26)与40.5GHz本振信号进行混频再经滤波器(29)得到16～17GHz射频信号，一路经混频器(25)与39.5GHz本振信号进行混频再经滤波器(28)得到15～16GHz射频信号，一路经混频器(27)与41.5GHz本振信号混频再经滤波器(30)得到17～18GHz射频信号。滤波器(29)输出的16～17GHz射频信号、滤波器(28)输出的15～16GHz射频信号和滤波器(30)输出的17～18GHz射频信号经过合路器(31)并经滤波器(32)滤波得到15～18GHz射频信号。

上述12～15GHz射频信号与15～18GHz射频信号经合路器(17)进行合成并经射频放大器(18)放大得到瞬时带宽6GHz的12～18GHz射频信号。

图3是本发明一种横跨Ku波段的6GHz瞬时带宽信号微波生成电路电路原理图，即多组变频通道共用信号源端口的初始模块的电路原理图，包括射频连接器P1、P2、P3，隔直电容C1、C5、C6、C7、C8、C9，退耦电容C2、C3、C4、C10、C11、C12，扼流电感L1、L2，滤波器U2、U3、U5、U9、U10，型号TRS2-252+的巴伦U4，型号TC1.33-282+的巴伦U7，型号PHA-22+的双路射频放大器U6，型号HMC213BMS8E的混频器U1、U8。其中C2、C3、C4、C10、C11、C12和L1、L2分别为双路射频放大器U6的+5V电源退耦电容和射频信号的扼流电感，而C5、C6、C7、C9为双路射频放大器U6的级间隔直电容。功率电平0dBm的DDS生成的基带信号0.1-1.1GHz经射频连接器P3、低通滤波器U5滤除高次谐波，再经巴伦U4、U7所构成的50欧姆转100欧姆匹配电路进入双路射频放大器U6进行功率放大并两路输出：输出的一路基带信号经滤波器U2进入混频器U1并与经射频连接器P1、隔直电容C1进入混频器U1的功率电平13dBm的3.6GHz本振信号进行混频，再经滤波器U3得到功率电平约-3dBm 2.5～3.5GHz射频信号OUT1，而输出的另一路基带信号经滤波器U9进入混频器U8并经射频连接器P2、隔直电容C8进入混频器U8的功率电平13dBm的3.6GHz本振信号进行混频，再经滤波器U10得到功率电平约-3dBm的2.5～3.5GHz射频信号OUT2。

图4是本发明一种横跨Ku波段的6GHz瞬时带宽信号微波生成电路的12～15GHz射频信号生成电路原理图，即变频通道(1)中分路模块、混频模块和第一级合路模块的电路原理图，包括射频连接器P4、P5、P6、P7，隔直芯片电容C13、C16、C17、C18、C19、C24、C27、C28、C29、C30、C31、C32、C35、C36、C37，退耦芯片电容C14、C15、C20、C21、C22、C23、C25、C26、C33、C34，滤波器U13、U14、U18、U21、U23、U25、U28、U29，型号BW528的芯片电阻R1，型号BW217的混频器裸片U16，型号BW095的可选衰减器裸片U17，型号BW292的低噪声放大器裸片U19，型号BW507的四功分路器裸片U20，型号HMC-ALH445的低噪声放大器裸片U11、U15、U26，型号ML1-1644LCH-2的混频器裸片U12、U22、U27，型号BW1600的三路功分路器裸片U24。其中C20、C22为混频器裸片U16的+5V电源退耦芯片电容，C25、C26为低噪声放大器裸片U19的+5V电源退耦芯片电容，C14、C15为低噪声放大器裸片U11的+5V电源退耦芯片电容，C21、C23为低噪声放大器裸片U15的+5V电源退耦芯片电容，C33、C34为低噪声放大器裸片U26的+5V电源退耦芯片电容。功率电平-3dBm的2.5～3.5GHz射频信号OUT1经隔直芯片电容C27进入混频器裸片U16并与经射频连接器P6、隔直芯片电容C24进入混频器裸片U16的功率电平0dBm的21GHz本振信号进行混频再经滤波器U18滤波得到23.5～24.5GHz的射频信号。此23.5～24.5GHz射频信号再经隔直芯片电容C29、可选衰减器裸片U17和低噪声放大器裸片U19进行放大，之后经由芯片电阻R1和四功分路器裸片U20构成的三路分路器分成三路射频信号：第一路射频信号经滤波器U13、隔直芯片电容C17进入混频器裸片U12并与经射频连接器P4、隔直芯片电容C13、低噪声放大器裸片U11、隔直芯片电容C16进入混频器裸片U12的功率电平0dBm的36.5GHz本振信号进行混频，再经过隔直芯片电容C18、滤波器U14进行滤波后得到12～13GHz射频信号；第二路射频信号经滤波器U21、隔直芯片电容C30进入混频器裸片U22并与经射频连接器P5、隔直芯片电容C19、低噪声放大器裸片U23、隔直芯片电容C28进入混频器裸片U22的功率电平0dBm的37.5GHz本振信号进行混频，再经过隔直芯片电容C31、滤波器U23进行滤波得到13～14GHz射频信号；第三路射频信号经滤波器U28、隔直芯片电容C36进入混频器裸片U27并与经射频连接器P7、隔直芯片电容C32、低噪声放大器裸片U26、隔直芯片电容C35进入混频器裸片U27的功率电平0dBm的38.5GHz本振信号进行混频，再经隔直芯片电容C37、滤波器U29进行滤波得到14～15GHz射频信号。上述的12～13GHz射频信号、13～14GHz射频信号和14～15GHz射频信号经三路功分路器裸片U24合成，之后经定制滤波U25得到功率电平-24dBm的12～15GHz射频信号OUT3。

图5是本发明一种横跨Ku波段的6GHz瞬时带宽信号微波生成电路的15～18GHz信号生成电路原理图，即变频通道(2)中分路模块、混频模块和第一级合路模块的电路原理图，包括射频连接器P8、P9、P10、P11，隔直芯片电容C38、C41、C42、C43、C44、C49、C52、C53、C54、C55、C56、C57、C60、C61、C62，退耦芯片电容C39、C40、C45、C46、C47、C48、C50、C51、C58、C59，型号BW528的芯片电阻R2，滤波器U32、U33、U38、U41、U42、U44、U47、U48，型号BW217的混频器裸片U35，型号BW095的可选衰减器裸片U36，型号BW292的低噪声放大器裸片U39，型号BW507的四功分路器裸片U40，型号HMC-ALH445的低噪声放大器裸片U30、U34、U45，型号ML1-1644LCH-2的混频器裸片U31、U37、U46，型号BW1600的三路功分路器裸片U43。其中C45、C47为混频器裸片U35的+5V电源退耦芯片电容，C50、C51为低噪声放大器裸片U39的+5V电源退耦芯片电容，C39、C40为低噪声放大器裸片U30的+5V电源退耦芯片电容，C46、C48为低噪声放大器裸片U34的+5V电源退耦芯片电容，C58、C59为低噪声放大器裸片U45的+5V电源退耦芯片电容。功率电平-3dBm的2.5～3.5GHz射频信号OUT2经隔直芯片电容C52进入混频器裸片U35并与经射频连接器P10、隔直芯片电容C49进入混频器裸片U35的功率电平0dBm的21GHz本振信号进行混频，再经滤波器U38滤波后23.5～24.5GHz射频信号。此23.5～24.5GHz射频信号经隔直芯片电容C54、可选衰减器裸片U36和低噪声放大器裸片U39进行放大，之后经由芯片电阻R2和四功分路器裸片U40构成的三路分路器分成三路射频信号：第一路射频信号经滤波器U32、隔直芯片电容C42进入混频器裸片U31并与经射频连接器P8、隔直芯片电容C38、低噪声放大器裸片U30、隔直芯片电容C41进入混频器裸片U31的功率电平0dBm的39.5GHz本振信号进行混频，再经隔直芯片电容C43、滤波器U33进行滤波后得到15～16GHz射频信号；第二路射频信号经滤波器U41、隔直芯片电容C55进入混频器裸片U37并与经射频连接器P9、隔直芯片电容C44、低噪声放大器裸片U34、隔直芯片电容C53进入混频器裸片U37的功率电平0dBm的40.5GHz本振信号进行混频，再经过隔直芯片电容C56、滤波器U42进行滤波得到16～17GHz射频信号；第三路射频信号经滤波器U47、隔直芯片电容C61进入混频器裸片U46并与经射频连接器P11、隔直芯片电容C57、低噪声放大器裸片U45、隔直芯片电容C60进入混频器裸片U46的功率电平0dBm的41.5GHz本振进行混频，再经隔直芯片电容C62、滤波器U48进行滤波得到17～18GHz射频信号。滤波器U33输出的15～16GHz射频信号、滤波器U42输出的16～17GHz射频信号和滤波器U48输出的17～18GHz射频信号这三路信号进入三路功分路器裸片U43合成，之后经定制滤波U44得到-24dBm的15～18GHz射频信号OUT4。

图6是本发明一种横跨Ku波段的6GHz瞬时带宽信号微波生成电路的输出电路原理图，即第二级合路模块的电路原理图，包括隔直芯片电容C67、C68、C69、C70，退耦芯片电容C63、C64、C65、C66，型号BW095的可选衰减器裸片U49、U50，型号BW506的功分器裸片U51，型号BW283的低噪声放大器裸片U52、U54，型号BWAES-6/18-6的单片集成幅度均衡器U53、U55。上述的12～15GHz射频信号OUT3和15～18GHz射频信号OUT4经功分器裸片U51后合成12～18GHz射频信号。此12～18GHz射频信号经隔直芯片电容C67、可选衰减器裸片U49、低噪声放大器裸片U52和隔直芯片电容C68进行宽频带放大，再经单片集成幅度均衡器U53对放大增益进行补偿。补偿后的12～18GHz射频信号经可选衰减器裸片U50、低噪声放大器裸片U54和隔直芯片电容C69进行宽频带放大，再通过单片集成幅度均衡器U55、隔直芯片电容C70对放大增益进行补偿后可得到功率电平0dBm的6GHz瞬时带宽信号。

此外，相比基于正交调制法的多路并行合成技术，本发明实施例的微波电路能够解决非严格正交、幅度不一致和载波泄露的缺陷。

以上所述的具体实例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种微波电路，其特征在于，包括至少一组变频通道，每一组所述变频通道包括：

初始模块，用于接收信号源，并输出初始信号；

第一级合路模块，将所有所述混频子信号合路，得到带宽大于所述初始信号的第一级混频信号；

所述变频通道的数量为至少两组，所述微波电路还包括：

第二级合路模块，所述第二级合路模块连接所述至少两个第一级合路模块，以接收至少两路所述第一级混频信号并将其合路输出第二级混频信号；

每一所述变频通道中的所有所述混频子模块接收的本振信号的频率构成等差数列，所有所述变频通道中的所有所述混频子模块接收的本振信号的频率构成所述等差数列，且所述等差数列的等差值等于所述信号源或所述初始信号的带宽；

每一所述混频子模块包括第一输入端、第二输入端、输出端和子混频器，所述第一输入端连接所述分路模块的一个输出端，所述第二输入端用于接收本振信号，所述子混频器将所述分路信号和所述本振信号混频，并输出混频子信号。

2.根据权利要求1所述的微波电路，其特征在于，所述初始模块包括信号源端口、初始本振信号端口和初始混频器，所述信号源端口用于接收信号源，所述初始本振信号端口用于接收初始本振信号，所述初始混频器用于对所述信号源和所述初始本振信号进行混频，并输出初始信号。

3.根据权利要求2所述的微波电路，其特征在于，所述初始模块中，所述初始混频器的数量为至少两个且依次串联设置，每一所述初始混频器输出初始子信号，所述初始本振信号端口的数量为至少两个，且分别连接至少两个所述初始混频器；自所述信号源至所述分路模块之间，所述信号源、所述至少两个初始子信号以及所述初始信号的频率递增。

4.根据权利要求3所述的微波电路，其特征在于，每一所述初始混频器的输出端均连接有滤波器；和/或所述初始混频器为减法混频器；和/或所述初始本振信号端口为射频连接器。

5.根据权利要求1所述的微波电路，其特征在于，所述信号源或所述初始信号的带宽为0.5至2GHz。

6.根据权利要求5所述的微波电路，其特征在于，所述信号源或所述初始信号的带宽为1GHz；每一所述混频模块中的混频子模块的数量为3，所述第一级混频信号的带宽为3GHz；所述变频通道的数量为2，所述第二级混频信号的带宽为6GHz。

7.根据权利要求1所述的微波电路，其特征在于，每一所述子混频器的输出端均连接有滤波器；所述子混频器为减法混频器；所述第二输入端为射频连接器。