CN112398447B - 基于cmos工艺的低压运算放大器降低thd的输出级电路 - Google Patents

基于cmos工艺的低压运算放大器降低thd的输出级电路 Download PDF

Info

Publication number
CN112398447B
CN112398447B CN201910743261.5A CN201910743261A CN112398447B CN 112398447 B CN112398447 B CN 112398447B CN 201910743261 A CN201910743261 A CN 201910743261A CN 112398447 B CN112398447 B CN 112398447B
Authority
CN
China
Prior art keywords
operational amplifier
output stage
voltage
output
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910743261.5A
Other languages
English (en)
Other versions
CN112398447A (zh
Inventor
孙德臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201910743261.5A priority Critical patent/CN112398447B/zh
Publication of CN112398447A publication Critical patent/CN112398447A/zh
Application granted granted Critical
Publication of CN112398447B publication Critical patent/CN112398447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

基于CMOS工艺的低压运算放大器降低THD的输出级电路，通过在反馈式AB类输出级结构的基础上引入第一运算放大器和第二运算放大器的组合以降低整个电路所需要的电压余度，并引入第三运算放大器和第四运算放大器的组合以使得低压运放输出级的电流得到有效控制，使得输出级在输出变化剧烈时也能使增益不变，这使得整个运放的非线性失真得到了有效的改善，从而降低总谐波失真THD。

Description

基于CMOS工艺的低压运算放大器降低THD的输出级电路
技术领域
本发明涉及运算放大器输出级技术，特别是一种基于CMOS工艺的低压运算放大器降低THD的输出级电路，THD是英文Total Harmonic Distortion的缩写，意为总谐波失真，通过在反馈式AB类输出级结构的基础上引入第一运算放大器和第二运算放大器的组合以降低整个电路所需要的电压余度，并引入第三运算放大器和第四运算放大器的组合以使得低压运放输出级的电流得到有效控制，使得输出级在输出变化剧烈时也能使增益不变，这使得整个运放的非线性失真得到了有效的改善，从而降低总谐波失真。
背景技术
运算放大器包括前馈式AB类输出级或反馈式AB类输出级。前馈式AB类输出级包括一个浮动电压源和两路偏置电路(Mp1和Mn1)以及两个共源级输出管(Mp4和Mn4，栅极均为输入，漏极均为输出)，浮动电压源利用外加的同相输入信号(Vin1和Vin2)控制两个共源级输出管的栅端电压，使其中一个MOS管截止而另一个MOS管导通来获得更大的动态电流。这样的前馈式AB类输出级中Mp2，Mp3，Mp1，Mp4组成一个环路，Mn3，Mn2，Mn1，Mn4组成另一个环路，由于其中的Mn2和Mn1均为二级管连接，因此需要较大的电压余度。反馈式AB类输出级是因为低电压的需要而从前馈式AB类输出级演变而来。Mn1和Mp1从偏置电路移动到浮动电压源结构中，通过一个电平移位的作用来控制输出级的栅源电压。反馈式AB类输出级如图1所示，第四PMOS管Mp4的漏极和第四NMOS管Mn4的漏极均连接输出电压端Vout，第四PMOS管Mp4的源极和衬底均连接电源电压端Vcc，第四NMOS管Mn4的源极和衬底均连接接地端Vss，第三PMOS管Mp3的栅漏互连后通过第四电流源I4连接接地端Vss，第三PMOS管Mp3的源极和衬底均连接电源电压端Vcc，第三NMOS管Mn3的栅漏互连后通过第二电流源I2连接电源电压端Vcc，第三NMOS管Mn3的源极和衬底均连接接地端Vss，第一PMOS管Mp1的源极和第二PMOS管Mp2的源极互连后一路连接第一输入电压端Vin1，另一路通过第一电流源I1连接电源电压端Vcc，第一PMOS管Mp1的衬底和第二PMOS管Mp2的衬底均连接电源电压端Vcc，第一PMOS管Mp1的栅漏互连后一路连接第四PMOS管Mp4的栅极，另一路连接第一NMOS管Mn1的漏极，第二PMOS管Mp2的漏极连接第二NMOS管Mn2的漏极，第一NMOS管Mn1的衬底和第二NMOS管Mn2的衬底均连接接地端Vss，第一NMOS管Mn1的源极和第二NMOS管Mn2的源极互连后一路连接第二输入电压端Vin2，另一路通过第三电流源I3连接接地端Vss，第一NMOS管Mn1的栅极连接第三NMOS管Mn3的漏极。图1中，由于Mp1和Mn2是二极管连接方式，这会大大降低增益，并且会浪费很多电压余度，没有给尾电流源提供足够的漏源电压。同时Mn3和Mp3为二极管连接方式，导致Mn3与Mn4、Mp3与Mp4之间的漏源电压(Vds)没有得到有效的匹配，致使当输出Vout变化剧烈时，此种输出控制结构不能有效的控制输出级的电流，进而导致输出级增益的变化，使输出信号产生非线性失真，使得电路的THD(总谐波失真)变得更为严重。本发明人认为，如果在反馈式AB类输出级结构的基础上引入第一运算放大器和第二运算放大器的组合以降低整个电路所需要的电压余度，并引入第三运算放大器和第四运算放大器的组合以使得低压运放输出级的电流得到有效控制，使得输出级在输出变化剧烈时也能使增益不变，这就能够使得整个运放的非线性失真得到了有效的改善，从而降低总谐波失真。有鉴于此，本发明人完成了本发明。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种基于CMOS工艺的低压运算放大器降低THD的输出级电路，THD是英文Total Harmonic Distortion的缩写，意为总谐波失真，通过在反馈式AB类输出级结构的基础上引入第一运算放大器和第二运算放大器的组合以降低整个电路所需要的电压余度，并引入第三运算放大器和第四运算放大器的组合以使得低压运放输出级的电流得到有效控制，使得输出级在输出变化剧烈时也能使增益不变，这使得整个运放的非线性失真得到了有效的改善，从而降低总谐波失真。
本发明技术方案如下：
基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，包括输出电压端，所述输出电压端分别连接第四PMOS管的漏极和第四NMOS管的漏极，所述第四PMOS管的源极和衬底均连接电源电压端，所述电源电压端通过第二电流源分别连接第三NMOS管的漏极和第四运算放大器的负输入端，所述第三NMOS管的源极和衬底均连接接地端，所述第三NMOS管的栅极连接所述第四运算放大器的输出端，所述第四运算放大器的正输入端连接所述输出电压端，所述接地端通过第四电流源分别连接第三运算放大器的负输入端和第三PMOS管的漏极，所述第三PMOS管的源极和衬底均连接所述电源电压端，所述第三PMOS管的栅极连接所述第三运算放大器的输出端，所述第三运算放大器的正输入端连接所述输出电压端。
所述第四PMOS管的栅极分别连接第二PMOS管的漏极和第二NMOS管的漏极。
所述第二PMOS管的源极与第一PMOS管的源极互连后一路连接第一输入电压端，另一路通过第一电流源连接所述电源电压端，所述第一PMOS管的衬底与所述第二PMOS管的衬底均连接所述电源电压端，所述第一PMOS管的栅极与所述第二PMOS管的栅极相互连接。
所述第二NMOS管的源极与第一NMOS管的源极互连后一路连接第二输入电压端，另一路通过第三电流源连接所述接地端，所述第一NMOS管的衬底与所述第二NMOS管的衬底均连接所述接地端。
所述第一NMOS管的栅极分别连接第一运算放大器的第一输出端和第二运算放大器的第二输出端。
所述第二NMOS管的栅极分别连接第一运算放大器的第二输出端和第二运算放大器的第一输出端。
所述第一运算放大器的正输入端连接所述第三运算放大器的负输入端，所述第一运算放大器的负输入端连接所述第四PMOS管的栅极。
所述第二运算放大器的正输入端连接所述第四NMOS管的栅极，所述第二运算放大器的负输入端连接所述第四运算放大器的负输入端。
本发明技术效果如下：本发明基于CMOS工艺的低压运算放大器降低THD的输出级电路，通过在反馈式AB类输出级结构的基础上引入第三运算放大器和第四运算放大器，这两个放大器将输出信号引入到控制端，由于放大器正负输入要相等，因此第三NMOS管Mn3与第四NMOS管Mn4之间的Vds，第三PMOS管Mp3与第四PMOS管Mp4之间的Vds都能得到有效匹配，这使得运放输出级的电流得到有效的控制，使得输出级在输出Vout变化剧烈时也能使增益不变，这使得整个运放的非线性失真得到了有效的改善。
本发明通过引入第一运算放大器和第二运算放大器以降低整个电路所需要的电压余度，同时利用低阈值电压的器件与本电路的结合使用使得在普通的0.5um工艺的电路做到工作电源电压为1.4V，功耗为300nA的电路设计。
第一运算放大器，第二运算放大器，第三运算放大器和第四运算放大器，都是小放大器。这些小放大器都是内部简易放大器，可以通过简单电路来实现。
附图说明
图1是现有技术中运算放大器中反馈式AB类输出级电路结构示意图。图1所示反馈式AB类输出级电路是因为低电压的需要而从前馈式AB类输出级演变而来。图1中的结构将第一NMOS管Mn1和第一PMOS管Mp1从偏置电路移动到浮动电压源结构中，作为一个电平移位的作用来控制输出级的栅源电压。
图2是实施本发明基于CMOS工艺的低压运算放大器降低THD的输出级电路的结构示意图。THD是英文Total Harmonic Distortion的缩写，意为总谐波失真。
附图标记列示如下：
Vcc-电源电压或电源电压端；Vss-接地端；I1-第一电流源；I2-第二电流源；I3-第三电流源；I4-第四电流源；Vin1-第一输入电压信号或第一输入电压端；Vin2-第二输入电压信号或第二输入电压端；Vout-电压输出信号或输出电压或输出电压端；Mp1-第一PMOS管；Mp2-第二PMOS管；Mp3-第三PMOS管；Mp4-第四PMOS管；Mn1-第一NMOS管；Mn2-第二NMOS管；Mn3-第三NMOS管；Mn4-第四NMOS管；OPAABp-第一运算放大器；OPAABn-第二运算放大器；OPAoutp-第三运算放大器；OPAoutn-第四运算放大器。
具体实施方式
下面结合附图(图2)对本发明进行说明。
图2是实施本发明基于CMOS工艺的低压运算放大器降低THD的输出级电路的结构示意图。如图2所示，基于CMOS工艺的低压运算放大器降低THD的输出级电路，包括输出电压端Vout，所述输出电压端Vout分别连接第四PMOS管Mp4的漏极和第四NMOS管Mn4的漏极，所述第四PMOS管Mp4的源极和衬底均连接电源电压端Vcc，所述电源电压端Vcc通过第二电流源I2分别连接第三NMOS管Mn3的漏极和第四运算放大器OPAoutn的负输入端(-)，所述第三NMOS管Mn3的源极和衬底均连接接地端Vss，所述第三NMOS管Mn3的栅极连接所述第四运算放大器OPAoutn的输出端，所述第四运算放大器OPAoutn的正输入端(+)连接所述输出电压端Vout，所述接地端Vss通过第四电流源I4分别连接第三运算放大器OPAoutp的负输入端(-)和第三PMOS管Mp3的漏极，所述第三PMOS管Mp3的源极和衬底均连接所述电源电压端Vcc，所述第三PMOS管Mp3的栅极连接所述第三运算放大器OPAoutp的输出端，所述第三运算放大器OPAoutp的正输入端(+)连接所述输出电压端Vout。所述第四PMOS管Mp4的栅极分别连接第二PMOS管Mp2的漏极和第二NMOS管Mn2的漏极。所述第二PMOS管Mp2的源极与第一PMOS管Mp1的源极互连后一路连接第一输入电压端Vin1，另一路通过第一电流源I1连接所述电源电压端Vcc，所述第一PMOS管Mp1的衬底与所述第二PMOS管Mp2的衬底均连接所述电源电压端Vcc，所述第一PMOS管Mp1的栅极与所述第二PMOS管Mp2的栅极相互连接。所述第二NMOS管Mn2的源极与第一NMOS管Mn1的源极互连后一路连接第二输入电压端Vin2，另一路通过第三电流源I3连接所述接地端Vss，所述第一NMOS管Mn1的衬底与所述第二NMOS管Mn2的衬底均连接所述接地端Vss。所述第一NMOS管Mn1的栅极分别连接第一运算放大器OPAABp的第一输出端和第二运算放大器OPAABn的第二输出端。所述第二NMOS管Mn2的栅极分别连接第一运算放大器OPAABp的第二输出端和第二运算放大器OPAABn的第一输出端。所述第一运算放大器OPAABp的正输入端(+)连接所述第三运算放大器OPAoutp的负输入端(-)，所述第一运算放大器OPAABp的负输入端(-)连接所述第四PMOS管Mp4的栅极。所述第二运算放大器OPAABn的正输入端(+)连接所述第四NMOS管Mn4的栅极，所述第二运算放大器OPAABn的负输入端(-)连接所述第四运算放大器OPAoutn的负输入端(-)。
本发明由反馈式AB类输出级结构引入小放大器OPAABp、OPAABn、OPAoutp和OPAoutn，其中这两个小放大器OPAoutp和OPAoutn将输出信号(电压输出信号Vout)引入到控制端。引入小放大器OPAABp、OPAABn会降低整个电路所需要的电压余度，这种设计在低电压微功耗的应用中解决了普通AB控制电路中所需要的电压余度。同时利用低阈值电压的器件与本电路的结合使用使得在普通的0.5um工艺的电路做到工作电源电压为1.4V，功耗为300nA的电路设计。引入小放大器OPAoutp和OPAoutn，这两个小的放大器将输出信号引入到控制端，由于放大器正负输入要相等，因此Mn3与Mn4、Mp3与Mp4之间的Vds得到有效的匹配，正是这个原因导致运放输出级的电流得到有效的控制，使得输出级在输出变化剧烈时也能使增益不变，这使得整个运放的非线性失真得到了有效的改善，从而降低总谐波失真THD。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，例如，采用其他振荡器调节电路实现方式等，均落入本发明创造的保护范围。

Claims (8)

1.基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，包括输出电压端，所述输出电压端分别连接第四PMOS管的漏极和第四NMOS管的漏极，所述第四PMOS管的源极和衬底均连接电源电压端，所述电源电压端通过第二电流源分别连接第三NMOS管的漏极和第四运算放大器的负输入端，所述第三NMOS管的源极和衬底均连接接地端，所述第三NMOS管的栅极连接所述第四运算放大器的输出端，所述第四运算放大器的正输入端连接所述输出电压端，所述接地端通过第四电流源分别连接第三运算放大器的负输入端和第三PMOS管的漏极，所述第三PMOS管的源极和衬底均连接所述电源电压端，所述第三PMOS管的栅极连接所述第三运算放大器的输出端，所述第三运算放大器的正输入端连接所述输出电压端。
2.根据权利要求1所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第四PMOS管的栅极分别连接第二PMOS管的漏极和第二NMOS管的漏极。
3.根据权利要求2所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第二PMOS管的源极与第一PMOS管的源极互连后一路连接第一输入电压端，另一路通过第一电流源连接所述电源电压端，所述第一PMOS管的衬底与所述第二PMOS管的衬底均连接所述电源电压端，所述第一PMOS管的栅极与所述第二PMOS管的栅极相互连接。
4.根据权利要求3所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第二NMOS管的源极与第一NMOS管的源极互连后一路连接第二输入电压端，另一路通过第三电流源连接所述接地端，所述第一NMOS管的衬底与所述第二NMOS管的衬底均连接所述接地端。
5.根据权利要求4所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第一NMOS管的栅极分别连接第一运算放大器的第一输出端和第二运算放大器的第二输出端。
6.根据权利要求5所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第二NMOS管的栅极分别连接第一运算放大器的第二输出端和第二运算放大器的第一输出端。
7.根据权利要求6所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第一运算放大器的正输入端连接所述第三运算放大器的负输入端，所述第一运算放大器的负输入端连接所述第四PMOS管的栅极。
8.根据权利要求7所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第二运算放大器的正输入端连接所述第四NMOS管的栅极，所述第二运算放大器的负输入端连接所述第四运算放大器的负输入端。
CN201910743261.5A 2019-08-13 2019-08-13 基于cmos工艺的低压运算放大器降低thd的输出级电路 Active CN112398447B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910743261.5A CN112398447B (zh) 2019-08-13 2019-08-13 基于cmos工艺的低压运算放大器降低thd的输出级电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910743261.5A CN112398447B (zh) 2019-08-13 2019-08-13 基于cmos工艺的低压运算放大器降低thd的输出级电路

Publications (2)

Publication Number Publication Date
CN112398447A CN112398447A (zh) 2021-02-23
CN112398447B true CN112398447B (zh) 2022-09-30

Family

ID=74602487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910743261.5A Active CN112398447B (zh) 2019-08-13 2019-08-13 基于cmos工艺的低压运算放大器降低thd的输出级电路

Country Status (1)

Country Link
CN (1) CN112398447B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410273A (en) * 1993-11-01 1995-04-25 Advanced Micro Devices Low distortion operational amplifier
CN105162424A (zh) * 2015-08-28 2015-12-16 西安电子科技大学 一种低功耗线性跨导误差放大器
CN105958948A (zh) * 2016-04-26 2016-09-21 西安电子科技大学昆山创新研究院 一种低功耗宽范围跨导运算放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410273A (en) * 1993-11-01 1995-04-25 Advanced Micro Devices Low distortion operational amplifier
CN105162424A (zh) * 2015-08-28 2015-12-16 西安电子科技大学 一种低功耗线性跨导误差放大器
CN105958948A (zh) * 2016-04-26 2016-09-21 西安电子科技大学昆山创新研究院 一种低功耗宽范围跨导运算放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CMOS class-AB tunable voltage-feedback current operational amplifier;Fermin Esparza-Alfaro等;《2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS)》;20150226;全文 *
基于SOC应用恒定跨导Rail-to-Rail CMOS运算放大器;肖本等;《电子器件》;20060930;全文 *

Also Published As

Publication number Publication date
CN112398447A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
CN110729995B (zh) 一种电平转换电路及电平转换方法
CN103283144A (zh) 电流镜以及高依从性单级放大器
CN111176358B (zh) 一种低功耗低压差线性稳压器
KR20070057022A (ko) 저전압 저전력 ａ/ｂ급 출력단
US8294518B2 (en) Class-AB/B amplifier and quiescent control circuit for implementation with same
CN110399003B (zh) 一种相对负电源轨和相对正电源轨产生电路
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
US8638126B2 (en) Rail-to-rail comparator
US7786800B2 (en) Class AB amplifier
CN112398447B (zh) 基于cmos工艺的低压运算放大器降低thd的输出级电路
US9543905B2 (en) Amplifier circuit
CN107404291B (zh) 偏置电路和低噪声放大器
US20240014783A1 (en) Bandwidth Adjustment Circuit and Bandwidth Adjustment Method of Operational Amplifier
CN115085678A (zh) 一种减小系统失调的放大器
CN110445482B (zh) 一种低功耗高摆率的比较器
Masoom et al. A 1.5-V, constant-gm, rail-to-rail input stage operational amplifier
CN105007052A (zh) 一种高增益甲乙类运算放大器电路
US7265621B1 (en) Fully differential operational amplifier with fast settling time
US7816989B2 (en) Differential amplifier
CN111506144A (zh) 一种应用于ldo中的低功耗方法
KR101596568B1 (ko) 입력 공통모드 어답터를 구비하는 연산 트랜스컨덕턴스 증폭기 회로
CN116760371B (zh) 用于轨到轨输入运算放大器的偏置电路
US11082018B2 (en) Circuit employing MOSFETs and corresponding method
KR20120086257A (ko) 출력 회로
US8786366B1 (en) Amplifier circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant