CN112398386A

CN112398386A - 具有正弦数模转换器的马达步进驱动器

Info

Publication number: CN112398386A
Application number: CN202010811128.1A
Authority: CN
Inventors: K·尚卡尔; V·N·科蒂克拉普德
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2019-08-15
Filing date: 2020-08-13
Publication date: 2021-02-23
Also published as: US20210050809A1; US10931216B1

Abstract

本申请公开具有正弦数模转换器的马达步进驱动器。一种用于马达的步进驱动器包括：H桥(HS1、HS2、LS1、LS2)；感测晶体管(SNS*FET)，其耦合到H桥；电压‑电流(VtoI)转换器(214)；以及正弦数模转换器(DAC，121)。VtoI转换器(214)具有VtoI转换器输入和VtoI转换器输出。VtoI转换器输出耦合到感测晶体管(SNS*FET)。正弦DAC(121)具有正弦DAC数字输入、参考输入和正弦DAC输出。正弦DAC输出耦合到VtoI转换器输入。正弦DAC包括：R‑2R网络；偏移控制电路，其耦合到R‑2R网络；以及增益控制电路，其也耦合到R‑2R网络。

Description

具有正弦数模转换器的马达步进驱动器

相关申请的交叉引用

本申请要求2019年8月15日提交的美国临时申请No.62/886,981和2019年12月27日提交的美国临时申请No.62/954,332的优先权，这些申请通过引用并入本文。

背景技术

至少一种类型的步进马达包括从步进驱动器接收电流的两个线圈。到每个线圈的电流应为正弦的，其中到一个线圈的电流相对于到另一线圈的电流异相90度。步进马达的角位置是通过线圈的电流的大小之比的函数(例如，大小之比的反正切)。线圈电流大小的不准确可能导致马达旋转位置的不准确。

发明内容

在至少一个示例中，一种用于马达的步进驱动器包括：H桥；感测晶体管，其耦合到H桥；电压-电流(VtoI)转换器；以及正弦数模转换器(DAC)。VtoI转换器具有VtoI转换器输入和VtoI转换器输出。VtoI转换器输出耦合到感测晶体管。正弦DAC具有正弦DAC数字输入、参考输入和正弦DAC输出。正弦DAC输出耦合到VtoI转换器输入。正弦DAC包括：R-2R网络；偏移控制电路，其耦合到R-2R网络；以及增益控制电路，其也耦合到R-2R网络。

附图说明

对于各种示例的详细描述，现在将参考附图，其中：

图1示出了步进马达系统的示例。

图2示出了包括正弦数模转换器(DAC)的步进驱动器的示例。

图3示出了包括R-2R网络、增益控制电路和偏移控制电路的正弦DAC的示例。

图4示出了R-2R网络的DAC输出与数字代码输入的线性关系以及为正弦DAC实现的期望的正弦关系。

图5示出了使用增益控制电路和偏移控制电路实现的分段线性关系。

图6进一步示出了使用增益控制电路和偏移控制电路实现的分段线性关系。

图7示出了可在图2的示例步进驱动器中使用的电压-电流转换器的示例。

图8示出了正弦DAC的另一示例实施方式。

图9示出了正弦DAC的又一示例实施方式。

图10示出了包括多个正弦DAC的步进驱动器集成电路(IC)的示例实施方式。

具体实施方式

一种类型的步进驱动器包括多个电流源设备(例如，晶体管)，其可以可操作地切入和切出电路以提供可变的跳闸(trip)电流，从而控制流向线圈的电流。每个电流源可以被配置为具有相同的电流(例如，1微安)。通过接通并联的两个电流源，生成两微安的跳闸电流。并联的三个电流源生成三微安的跳闸电流，依此类推。这种类型的步进驱动器可用于1/4微步进，其中针对正弦电流的每个四分之一周期可以有四个电流电平，从而有四个马达位置。

为了增加对步进马达的位置控制的分辨率，应当实现更高级别的微步进，诸如1/256、1/1024、1/4096等。在各种应用(例如相机变焦)中，更高分辨率步进马达很有用。增加步进马达的微步进级别的一种方法是增加电流源的数量，其中每个电流源提供的电流少于1/4微步进情况下的电流。然而，在电流电平越来越小时，电流源设备之间的电流失配成为一个更大的问题。较大面积的晶体管可以用于电流源，从而解决失配问题，但是较大的晶体管在管芯上占据更多的面积，并且具有较大的寄生电容，其进而在从一种电流电平变为另一种电流电平时增加稳定时间。此外，用于步进马达的基于电流源的电流控制的静态电流可能不期望地大。特别是当期望较低的电源电压时，电源裕量(headroom)也可能成问题。

本文公开的示例涉及包括正弦数模转换器(DAC)的步进驱动器。正弦DAC接收数字代码输入，并且产生与数字代码输入具有近似正弦关系的模拟输出电压。然后，电压-电流(VtoI)转换器将正弦DAC输出电压转换为跳闸电流，以控制流经步进马达的线圈的电流。正弦DAC包括R-2R网络、偏移控制电路和增益控制电路。没有增益控制电路和偏移控制电路，R-2R网络的输出电压与其数字代码输入之间的关系通常是线性的。增益控制电路和偏移控制电路操作以将R-2R网络的线性传递函数修改为近似正弦的函数。

图1示出了步进马达系统100的示例。示例步进马达系统100包括耦合到步进马达驱动器120的控制器102，步进马达驱动器120进而耦合到步进马达M。步进马达M包括线圈1和线圈2，并且步进驱动器120控制流经线圈的电流。流经线圈的电流近似为正弦的，并且流经线圈2的电流相对于线圈1异相90度。

在一个示例中，控制器102包括处理器或其他类型的数字控制电路。控制器102通过STEP信号、方向(DIR)信号和编程接口耦合到步进驱动器120。编程接口可以包括任何合适的接口，诸如串行外围互连(SPI)。STEP信号的每个上升沿使步进驱动器120将马达的位置前进一步，并且DIR信号指定马达变化的方向(正向或反向)。步进驱动器120包括正弦DAC121(如下所述)。

图2示出步进驱动器120的至少一部分的示例。在该示意图中示出了线圈1，但是线圈本身通常不是半导体管芯的组件，该半导体管芯包含用于步进驱动器120的示出的其他组件。在该示例中，步进驱动器120包括高侧晶体管HS1和HS2、低侧晶体管LS1和LS2、比较器210、数字逻辑和驱动器211、电压-电流(VtoI)转换器214和正弦DAC 121。晶体管HS1、HS2、LS1和LS2中的每个可以包括金属氧化物半导体场效应晶体管(FET)。在该示例中，晶体管HS1、HS2、LS1和LS2包括n型FET(NMOS)，但是可以根据需要实现为其他类型的晶体管。步进驱动器120还包括感测晶体管(SNS FET)。晶体管HS1、HS2、LS1和LS2耦合在一起以形成H桥。如在图2的示例中所示，HS1和HS2的漏极在正电源电压节点(VDD)处耦合在一起，并且LS1和LS2的源极在接地节点处耦合在一起。HS1的源极在节点A处连接到LS1的漏极。类似地，HS2的源极在节点B处连接到LS2的漏极。马达的一个线圈(例如，线圈1)耦合在节点A和B之间。为另一个线圈(线圈2)提供单独的H桥和感测FET。图9示出了既包括H桥又包括感测FET的步进驱动器的示例。

数字逻辑和驱动器211包括耦合到栅极驱动器213的逻辑212。栅极驱动器213分别断言(assert)晶体管HS1、HS2、LS1和LS2的栅极的栅极信号Hson1、Hson2、Lson1和Lson2。比较器210包括正(+)输入、负(-)输入和输出。比较器的输出耦合到数字逻辑和驱动器211。比较器的正输入耦合到节点B，该节点B也代表晶体管LS2的漏-源电压。晶体管LS2的栅极连接到SNS FET的栅极，并且SNS FET的漏极耦合到比较器的负输入。SNS FET的源极连接到接地。

正弦DAC 121包括接收微步进索引器位(s[n:0])的一个输入和接收参考电压VREF的另一个输入。微步进索引器位代表用于正弦DAC 121内部的开关的控制信号，如将在下面讨论的。微步进索引器位是基于DAC代码生成的，并且图9示出了将DAC代码转换成微步进索引器位的数字核的示例。在一个示例中，DAC代码是3位二进制值，并且对应的索引器位包括8位。正弦DAC121的输出标记为Vsine，并且耦合到VtoI转换器214的输入。VtoI转换器214的输出耦合到SNS FET的漏极和比较器210的负输入。

图3示出了正弦DAC 121的示例实施方式。该示例包括R-2R网络310、增益控制电路320和偏移控制电路330。增益控制电路320和偏移控制电路330耦合到R-2R网络。R-2R网络310包括耦合到2R电阻器的单位电阻器R的重复实例。单位电阻器R可以包括具有R的电阻的单个电阻器或具有R的有效电阻的串联或并联的多个电阻器。如图所示，单位电阻器串联耦合在节点Nout和接地之间，并且2R电阻器耦合到相邻单位电阻器R之间的每个节点。每个2R电阻器耦合到开关，该开关可操作以将相应的2R电阻器电耦合到参考电压VREF或接地。微步进索引器位控制开关。图3的示例包括八个开关和八个微步进索引器位[7:0]。节点Nout上的电压代表正弦DAC的Vsine输出。

没有增益控制电路320和偏移控制电路330，数字代码和Vsine之间的关系是线性的，如图4中的410所示。然而，对于步进马达的正确操作，期望的是使DAC代码和Vsine之间的关系是正弦的，如正弦曲线420所示。增益控制电路320操作以修改Vsine-DAC代码关系的斜率，并且偏移控制电路330操作以在需要的地方引入偏移，以便在Vsine和DAC之间建立分段线性的近似正弦关系，如图5所示。

参照图5，从图4重复线性关系410和期望的正弦关系。图5还示出了由增益控制电路320的操作产生的分段线性段509、510、511、512、513和514。如图所示，Vsine-DAC代码关系的增益(斜率)可以通过使用增益控制电路320在DAC代码之间改变。最初(即，在DAC代码为0时)，Vsine-DAC代码关系的斜率(509)大于线性R-2R网络固有的斜率。当DAC代码增加到下一个代码(例如，1)时，产生偏移，并且偏移控制电路330抵消该偏移以向上“推”分段线性段510以跟踪期望正弦曲线420的总体轮廓。在每个DAC代码处，增益控制电路320将R-2R网络固有的斜率修改期望量，并且偏移控制电路330引入适当的偏移量，以使所得的分段线性段近似正弦曲线420。图6示出了Vsine与DAC代码之间的包括分段线性601、602、603、604、605和606的关系600的示例。关系600近似正弦形。除其他因素外，每个分段线性段的增益修改和偏移的量取决于步进驱动器120实施的步数和期望的精度。因此，增益和偏移控制的量是特定于应用的。

图7示出了VtoI转换器214的示例。在该示例中，VtoI转换器214包括放大器705、电流镜707、晶体管M1和可修整电阻器R1。放大器705的正输入耦合到正弦DAC 121的输出。放大器705的输出耦合到M1(在该示例中是NMOS设备)的栅极。电流镜707包括一对PMOS设备，它们对流经SNS FET的电流进行镜像。R1(以及因此R1两端的电压)耦合到放大器705的负输入。VtoI转换器214生成I1，使用电流镜707将其镜像到SNSFET。

图8示出了正弦DAC 121的另一示例，其中示出了针对增益控制电路320和偏移控制电路330的附加细节。增益控制电路320包括多个电阻器。每个电阻器耦合到单位电阻R的串行链内的不同节点。该示例用于两位DAC代码，并且因此，在该示例中，R-2R网络310a包括耦合到2R电阻的四个开关。这样，R-2R网络310a包括三个电阻R间节点N1、N2和N3。然而，如图所示，在三个节点N1-N3中，仅节点N1和N2耦合到相应的电阻器720和725。电阻720和725耦合在Vsine和R-2R网络310a之间。在该示例中，节点N3未连接到增益控制电路320。电阻器720示出为“X*R”，这意味着电阻720是单位电阻的函数X。“X”是DAC代码的函数。这样，电阻器720的电阻可能因DAC代码而变化，并且对于某些DAC代码甚至可能被“关闭”(例如，从节点N1解耦)。类似地，电阻器725是Y*R，其中Y是与X不同的DAC代码的函数。偏移控制电路320还包括可配置电阻器730，并且其电阻是f1*R，其中f1是与X和Y不同的DAC代码的函数。如图所示，电阻器730连接在VREF和Vsine之间。

图9示出了正弦DAC 821的示例。在该示例中，正弦DAC 821包括R-2R网络810、增益控制电路820和偏移控制电路830。如图所示并且如上所述，开关SW将每个2R电阻器选择性地连接到VREF或接地，从而实现线性R-2R DAC。电阻器R(连同一个2R电阻器)串联连接在Vsine和接地之间。如图所示，电阻器R之间的节点标记为节点21-节点26。在该示例中，DAC是3位二进制值，并且因此有八个2R电阻和八个对应的开关SW。3位DAC代码被解码为八个位，其中每个位控制开关SW的相应开关。

增益控制电路820包括电阻器R20-R29和开关SW1-SW8。电阻器R20、R21、R22、R23和R24串联连接在节点25和SW1之间。电阻器R25和R26并联连接。电阻器R20、R21、R22、R23、R24以及R25和R26的并联组合串联连接在节点25和SW2之间。电阻器R21和R22之间的节点连接到开关SW3，并且因此电阻器R20和R21串联连接在节点25和开关SW3之间。电阻器R20、R21、R22、R23和R24串联连接在节点25和SW4之间。电阻器R27、R28和R29串联连接在节点24和SW5之间，并且也串联连接在节点24和开关SW6之间。电阻器R27和R28之间的节点连接到开关SW7，并且因此电阻器R27连接在节点24和开关SW7之间。电阻器R20和R21之间的节点连接到开关SW8，并且因此电阻器R20连接在节点25和开关SW8之间。在一个示例中，单位电阻(R)等于100千欧姆，并且2R电阻等于200千欧姆。可以使用串联和并联组合的单位电阻器(例如100千欧姆)以形成不同电阻来实现包括R20-R29的电阻。即，R20-R29可以是相同或不同的电阻，并且是特定于应用的。在一个示例中，SW1至SW8具有耦合在开关和对应的节点之间的不同的电阻。为了节省面积，一个或多个电阻器重用于多个开关。例如，如果SW3在SW3和节点25之间需要2R，则不是将2R从SW8连接到节点25，而是将用于SW1的2R重用，因为当SW3导通时SW1断开。重用电阻器以节省面积也被实现为用于偏移控制电路830。

基于DAC代码的至少一些位的状态，生成用于SW1-SW16的控制信号，从而在Vsine与R-2R网络810的各个内部节点之间耦合特定的电阻值，从而提供如上所述的预定增益量。

示例图9中的偏移控制电路830包括电阻器R30-R42和开关SW11-SW16。电阻器R30、R31、R32、R33、R34、R35、R36、R37和R38串联连接在VREF和开关SW11之间。电阻器R30、R31、R32、R33、R34、R35、R36和R37串联连接在VREF和开关SW12之间。电阻器R30-R35串联连接在VREF和开关SW13之间。电阻器R39和R40串联连接并与电阻器R31并联连接。类似地，电阻器R41和R42串联连接并与电阻器R33并联连接。电阻器R30-R33(以及电阻器R41和R42，电阻器R41和R42串联连接并与电阻器R33并联连接)串联连接在VREF和开关SW14之间。电阻器R30和R31(以及R39和R40，R39和R40串联连接并与R31并联连接)串联连接在VREF和开关SW15之间。电阻器R30连接在VREEF和开关SW16之间。在一个示例中，R30-R42中的每一个包括25千欧姆的电阻。控制开关SW11-SW16的控制信号分别与控制开关SW3-SW8的信号相同。由于在任何给定时间SW3-SW8中的仅一个导通，因此在SW3断开时重用用于SW3的电阻器，以与不将相同电阻器用于不同开关的情况相比，节省了大量面积。

图10示出了用于控制步进马达980的步进驱动器集成电路(IC)900的另一示例。步进马达980的线圈1由一个H桥、感测925和926、正弦DAC 915、VtoI转换器916和比较器927控制。线圈1的H桥包括FET 921、922、923和924，其中FET 921和923代表高侧FET，并且FET 922和924代表低侧FET。数字核910生成和/或以其他方式接收用于步进马达980的DAC代码，并且解码该DAC代码以生成微步进索引器位。正弦DAC 915通过(一条或多条)信号线911耦合到数字核910，信号线911将微步进索引器位提供给正弦DAC。

步进驱动器IC 900包括一组大致相同的组件，以驱动线圈2。步进马达980的线圈2由另一个H桥、感测935和936、正弦DAC 945、VtoI转换器946和比较器937控制。线圈2的H桥包括FET 931、932、933和934，其中FET 931和933代表高侧FET，并且FET 932和934代表低侧FET。正弦DAC945通过(一条或多条)信号线941耦合到数字核910，信号线941将微步进索引器位提供给正弦DAC 945。

在整个说明书中使用术语“耦合”。该术语可以涵盖实现与本公开的描述一致的功能关系的连接、通信或信号路径。例如，如果设备A生成信号来控制设备B以执行动作，则在第一示例中，设备A耦合到设备B，或者在第二示例中，如果中间组件C基本上不改变设备A和设备B之间的功能关系使得设备B由设备A经由设备A生成的控制信号来控制，则设备A通过中间组件C耦合到设备B。

在权利要求的范围内，所描述的实施例中的修改是可能的，并且其他实施例也是可能的。

Claims

1.一种用于马达的步进驱动器，包括：

H桥；

感测晶体管，其耦合到所述H桥；

电压-电流转换器即VtoI转换器，其具有VtoI转换器输入和VtoI转换器输出，所述VtoI转换器输出耦合到所述感测晶体管；以及

正弦数模转换器即正弦DAC，其具有正弦DAC数字输入、参考输入和正弦DAC输出，所述正弦DAC输出耦合到所述VtoI转换器输入，所述正弦DAC包括：R-2R网络；偏移控制电路，其耦合到所述R-2R网络；以及增益控制电路，其也耦合到所述R-2R网络。

2.根据权利要求1所述的步进驱动器，其中

所述增益控制电路包括第一多个电阻器和第二多个开关；并且

所述第二多个开关中的每个开关耦合到所述第一多个电阻器中的至少一个电阻器。

3.根据权利要求1所述的步进驱动器，其中

所述增益控制电路包括第一多个电阻器和第二多个开关；

所述第二多个开关中的所述开关在所述正弦DAC输出处耦合在一起；

所述第一多个电阻器中的第一电阻器耦合到所述R-2R网络内的第一节点；

所述第一多个电阻器中的第二电阻器耦合到所述R-2R网络内的第二节点；并且

4.根据权利要求1所述的步进驱动器，其中所述增益控制电路被配置为基于提供给所述正弦DAC的数字代码来调整所述正弦DAC的增益。

5.根据权利要求1所述的步进驱动器，其中：

所述偏移控制电路包括第一多个电阻器和第二多个开关；

所述第一多个电阻器中的至少一个耦合到所述参考输入；并且

所述第二多个开关中的所述开关在所述正弦DAC输出处耦合在一起。

6.根据权利要求1所述的步进驱动器，其中：

所述偏移控制电路包括第一多个电阻器和第二多个开关；

所述第一多个电阻器中的至少一个耦合到所述参考输入；

所述第二多个开关中的每个开关耦合到所述第一多个电阻器中的至少一个电阻器；并且

7.根据权利要求1所述的步进驱动器，其中所述偏移控制电路被配置为基于提供给所述正弦DAC的数字代码来调整所述正弦DAC的偏移。

8.根据权利要求1所述的步进驱动器，还包括具有第一比较器输入和第二比较器输入的比较器，所述第一比较器输入耦合到所述H桥，并且所述第二比较器输入耦合到所述感测晶体管和所述VtoI转换器输出。

9.一种用于马达的步进驱动器，包括：

H桥，其被配置为向马达线圈提供电流；

感测晶体管，其耦合到所述H桥，所述感测晶体管被配置为感测所述马达线圈的所述电流；

正弦数模转换器即正弦DAC，其具有正弦DAC数字输入、参考输入和正弦DAC输出，所述正弦DAC输出耦合到所述VtoI转换器输入，所述正弦DAC包括：R-2R网络；偏移控制电路，其耦合到所述R-2R网络；以及增益控制电路，其也耦合到所述R-2R网络，所述增益控制电路被配置为基于提供给所述正弦DAC的数字代码来调整所述正弦DAC的增益。

10.根据权利要求9所述的步进驱动器，其中

11.根据权利要求9所述的步进驱动器，其中

所述增益控制电路包括第一多个电阻器和第二多个开关；

12.根据权利要求9所述的步进驱动器，其中：

所述偏移控制电路包括第一多个电阻器和第二多个开关；

13.根据权利要求9所述的步进驱动器，其中：

所述偏移控制电路包括第一多个电阻器和第二多个开关；

所述第一多个电阻器中的至少一个耦合到所述参考输入；

14.根据权利要求9所述的步进驱动器，还包括具有第一比较器输入和第二比较器输入的比较器，所述第一比较器输入耦合到所述H桥，并且所述第二比较器输入耦合到所述感测晶体管和所述VtoI转换器输出。

15.一种系统，包括：

步进马达；

步进驱动器，其包括：

H桥，其耦合到所述步进马达；

感测晶体管，其耦合到所述H桥；

16.根据权利要求15所述的系统，其中：

所述增益控制电路被配置为基于提供给所述正弦DAC的数字代码来调整所述正弦DAC的增益；并且

所述偏移控制电路被配置为基于提供给所述正弦DAC的数字代码来调整所述正弦DAC的偏移。

17.根据权利要求15所述的系统，其中：

所述增益控制电路包括第一多个电阻器和第二多个开关；

18.根据权利要求17所述的系统，其中：

所述偏移控制电路包括第一多个电阻器和第二多个开关；

所述第一多个电阻器中的至少一个耦合到所述参考输入；

19.根据权利要求17所述的系统，其中所述步进驱动器被配置为实现1/32、1/64、1/128、1/256、1/512、1/1024和1/2148以及1/4196微步进中的至少一个。

20.根据权利要求15所述的系统，其中所述步进马达包括第一线圈和第二线圈，并且所述H桥、所述感测晶体管、所述VtoI转换器和所述正弦DAC用于第一线圈，并且所述步进驱动器还包括用于第二线圈的以下项的第二组合：H桥、感测晶体管、VtoI转换器和正弦DAC。