CN112397578A - 半导体功率器件及其制造方法 - Google Patents

半导体功率器件及其制造方法 Download PDF

Info

Publication number
CN112397578A
CN112397578A CN202010806477.4A CN202010806477A CN112397578A CN 112397578 A CN112397578 A CN 112397578A CN 202010806477 A CN202010806477 A CN 202010806477A CN 112397578 A CN112397578 A CN 112397578A
Authority
CN
China
Prior art keywords
doped semiconductor
region
semiconductor region
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010806477.4A
Other languages
English (en)
Inventor
刘明焦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/667,631 external-priority patent/US11233158B2/en
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN112397578A publication Critical patent/CN112397578A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明题为“半导体功率器件及其制造方法”。本发明公开了一种器件，所述器件包括由未掺杂或轻掺杂半导体漂移区隔开的第一掺杂半导体区和第二相反掺杂的半导体区。所述器件还包括与所述第一掺杂半导体区形成欧姆接触的第一电极结构和与所述第二掺杂半导体区形成通用接触的第二电极结构。所述第二电极结构的所述通用接触允许电子和空穴两者流入和流出所述器件。

Description

半导体功率器件及其制造方法
相关申请
本申请要求于2019年10月29日提交的美国专利申请16/667,631的优先权和权益，该专利申请要求于2019年8月16日提交的美国临时专利申请62/887,759的优先权和权益，这两份申请全文均以引用方式并入本文。
技术领域
本公开涉及用于电力电子器件的器件，诸如可在电感器两端连接并用于消除反激的续流或反激二极管，该反激是当电感负载的供电电流突然减小或中断时在该电感负载两端看到的突然电压尖峰。
背景技术
续流或反激二极管(本文也称为快速恢复二极管(FRD))用于防止损坏通常包括具有电感器和开关电位的负载的电路。电感器不能立即改变电流。试图快速改变电流，诸如当开关在电感器已积聚能量之后断开时，将导致该电感器生成大电动势(EMF)。与电感器反并联放置的续流二极管为电感器衰减电流的流动提供短路路径，并且因此耗散该电感器中存储的能量。
在用于许多开关应用(例如，工业和汽车逆变器应用)的功率电子电路中，半导体器件(例如，金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)等)用作开关以向感应负载施加功率。在电力电子电路中，续流二极管被放置成与开关(例如，IGBT)反并联，从而为电感器放电电流提供返回路径。FRD可有助于切换电路中(例如，在IGBT的功率反相器应用中)的显著功率损耗。重要的是，FRD被设计用于无振荡的稳定操作，并且用于切换电路中的低电磁干扰(EMI)。期望的FRD可具有低损耗、快速切换和软反向电流恢复的特性。获得这些FRD特性可涉及在二极管参数诸如低正向电压(VF)、低反向恢复电荷(Qrr)之间以及在高操作电压和软反向电流恢复之间进行权衡。
发明内容
在一个整体方面，器件包括由未掺杂或轻掺杂半导体漂移区隔开的第一掺杂半导体区和第二相反掺杂的半导体区。所述器件还包括与所述第一掺杂半导体区形成欧姆接触的第一电极结构和与所述第二掺杂半导体区形成通用接触的第二电极结构。所述第二电极结构的所述通用接触允许电子和空穴两者流入和流出所述器件。
在一个方面，所述第二电极结构中的P+掺杂半导体区和N+掺杂半导体区的交替阵列与所述第二掺杂半导体区形成所述通用接触。
在一个整体方面，器件包括由未掺杂或轻掺杂半导体漂移区隔开的第一掺杂半导体区和第二相反掺杂的半导体区。所述器件还包括与所述第一掺杂半导体区形成欧姆接触的第一电极结构，以及包括与第二掺杂半导体区接触的P+掺杂半导体区和N+掺杂半导体区的交替阵列的第二电极结构。所述第二电极结构包括设置在金属层与所述交替阵列的所述P+掺杂半导体区以及所述N+掺杂半导体区之间的氧化物层。
在一个方面，在所述第二电极结构中，所述氧化物层覆盖所述P+掺杂半导体区并且部分地在所述交替阵列的所述N+掺杂半导体区上方延伸。
在一个整体方面，一种方法包括：在N型半导体衬底上生长n型外延层；在所述n型外延层的顶表面上形成阳极结构；背面研磨所述N型半导体衬底以减小其厚度；以及在所述背面研磨的N型半导体衬底的背表面上形成阴极结构。形成所述阴极结构包括在所述背面研磨的半导体衬底的所述背表面上形成通用接触结构，以及在所述通用接触结构的所述背表面上沉积背面金属。
附图说明
图1A和图1B是示出符合本公开的p-i-n二极管的电极结构的示意图。
图2示出了符合本公开的图1A中的p-i-n二极管的反向恢复电流。
图3示出了符合本公开的具有包括到二极管的通用接触的示例性阴极结构的二极管。
图4是符合本公开的用于制造具有软恢复特性的二极管的示例性方法的图示。
图5A至图5F示意性地示出在图4的方法的不同阶段或步骤中处理半导体衬底以制造二极管时该半导体衬底的部分的剖视图。
图6A和图6B示出了在其阴极结构中不具有通用接触的示例性二极管的矩形横截面中的示例性掺杂物浓度。
图7A和图7B示出了在其阴极结构中具有通用接触的示例性二极管的矩形横截面中的示例性掺杂物浓度。
图8是示出不具有背侧p-n结的示例性二极管和在其阴极结构中具有背侧p-n结的示例性二极管的模拟反向恢复电流和电压的曲线图。
图9A是示出在二极管的通用接触中具有不同的p-n面积比的一组二极管的模拟反向恢复电流的曲线图。
图9B是图9A的曲线图的一部分的分解图。
图10是示出在二极管的通用接触中具有不同的p-n面积比的一组二极管的模拟正向电流(IF)随正向电压(VF)变化的曲线图。
图11是示出与图10相同的一组二极管的模拟反向负载电流(IR)随负载电压(VR)变化的曲线图。
图12是示出在其通用接触中不包括氧化物层的二极管以及具有覆盖其通用接触的p区的氧化层的二极管的模拟反向恢复电流的曲线图。
图13是示出图12的二极管的模拟正向电流的曲线图。
具体实施方式
p-i-n二极管包括由未掺杂或轻掺杂半导体漂移区隔开的两个相反掺杂的半导体区。该两个相反掺杂的半导体区中的每一者都与器件的相应电极(即，阳极或阴极)电接触(欧姆接触)，这允许电荷载流子(即，空穴或电子)流入和流出二极管的相应掺杂半导体区。
根据本公开的原理，这些电极中的至少一个电极被配置为允许空穴和电子两者流入和流出二极管的相应掺杂半导体区的通用接触。
与二极管的掺杂半导体区的通用接触可具有包括与该二极管的相应掺杂半导体区接触的P掺杂半导体区和N掺杂半导体区两者的结构。该P掺杂半导体区和N掺杂半导体区可存在于通用接触的不同区域中。p-n面积比可用作品质因数来描述由P掺杂半导体区占据的通用接触的面积与由N掺杂半导体区占据的通用接触的面积的比率。考虑到器件的反向电流恢复时间，以及考虑到器件的正向电流，选择p-n面积比。
图1A示出了根据本公开的原理的示例性续流二极管(例如，FRD100)的示例性结构。FRD 100可具有用于电源切换电路的软恢复特性。
参考图1A，FRD 100可具有p-i-n二极管样结构，该结构包括由半导体漂移区120隔开的两个相反掺杂的半导体区(110,130)。半导体区110可例如为p掺杂半导体区，并且半导体区130可为n掺杂半导体区。半导体漂移区120可例如为与两个相反掺杂的半导体区110、130相比未掺杂或轻掺杂的半导体区。该两个相反掺杂的半导体区110、130可为重掺杂的，因为它们用于制备FRD 100的电极结构(例如，分别为阳极结构112和阴极结构132)。
阳极结构112可例如为与半导体区110(例如，p掺杂半导体区)形成欧姆接触的金属或金属合金层，从而允许将空穴传输到半导体区110中。
此外，根据本公开的原理，器件电极结构(例如，阴极结构132)可包括插置在金属或金属合金层134与半导体区130(例如，n掺杂半导体区)之间的通用接触结构133。通用接触结构133可包括沿着通用接触结构133与半导体区130之间的界面135的至少一部分形成p-n结135A的半导体区(例如，极性与半导体区130相反的半导体区133A)。在示例性具体实施中，通用接触结构133可包括在横向方向上(沿着通用接触结构133与半导体区130之间的界面135)交替的至少一对半导体区(133A,133B)。半导体区133A可例如为重P+掺杂半导体区，而半导体区133B可例如为重N+掺杂半导体区。半导体区133A(背侧p掺杂区)沿着界面135与半导体区130的横向区域或范围的一部分形成p-n结135A(背侧p-n结)。
在示例性具体实施中，通用接触结构133的半导体区(133A,133B)可沿着界面135占据不同的区域。
图1B(该图为图1A中所示的FRD 100的分解局部剖视图)示出了例如沿着界面135的长度L1存在的半导体区133A，同时沿着界面135的不同长度L2存在的半导体区133B。因此，在图1B所示的示例中，通用接触结构133的半导体区133A和半导体区133B沿着界面135以L1:L2的面积比存在(假设半导体区垂直于图1B的平面的深度相同)。沿着界面135的半导体区133A和半导体区133B的面积比在下文中可称为通用接触结构133的p-n面积比。
通用接触结构133可与半导体区130接触，从而允许空穴和电子两者传输到半导体区130中。这些空穴可例如经由P+掺杂半导体区133A传输到半导体区130中，并且这些电子可例如经由N+掺杂半导体区133B传输到半导体区130中。
当从导电状态切换到阻挡状态时，FRD 100已将电荷(例如，反向恢复电荷(Qrr))存储在例如半导体漂移区120中，这些电荷必须在FRD100阻挡反向电流之前先放电。该放电需要有限量的时间，被称为反向恢复时间或trr。通过允许将空穴经由P+掺杂半导体区133A传输到FRD 100中(除了经由通过阳极结构112形成的欧姆接触将空穴传输到半导体区110中之外)，阴极结构132将增加FRD 100的反向恢复时间，其超过具有常规欧姆阳极和阴极接触(即，非通用接触)的常规p-i-n二极管结构(未示出)通过增大反向恢复电流的尾部而增加的反向恢复时间。
FRD 100的增加的反向恢复时间trr可有助于FRD 100的软恢复特性。图2示意性地示出了FRD 100的反向恢复电流210，该反向恢复电流具有反向恢复时间trr。为了比较，图2还示意性地示出了常规p-i-n二极管的反向恢复电流220，该反向恢复电流具有相当的反向恢复时间trr。
如图2所示，FRD 100的反向恢复电流210具有逐渐返回到零值的平滑曲线，并且因此可被表征为“软”恢复。相比之下，常规p-i-n二极管的反向恢复电流220具有返回到零值的嘈杂(即，快速、不平滑)，因此可被表征为“硬”恢复。
图3示出了根据本公开的原理的具有用于与二极管的通用接触的另一示例性阴极结构的FRD 100。如图3所示，FRD 100可包括除图1A中所示的阴极结构132之外的不同阴极结构332。
阴极结构332虽然大致类似于FRD 100的阴极结构132(图1A中所示)，但还包括插置在通用接触结构133与金属层134之间的氧化物层336。在示例性具体实施中，氧化物层336可覆盖P+半导体区133A并且可部分地在N+半导体区133B上方延伸。覆盖P+半导体区133A的氧化物层336可充当空穴流动的屏障，防止空穴通过阴极332渗漏出FRD 100，并且进一步改善二极管的特性。
图4示出了用于制造具有软恢复特性的FRD(例如，FRD 100)的方法400。图5A至图5F可结合图1A和图1B(以及图3)来观察，这些图示意性地示出了在方法400的不同阶段或步骤处理半导体衬底以制造FRD100时该半导体衬底的部分的剖视图。
如图4所示，方法400包括在N型半导体衬底(例如，N+掺杂硅衬底)上生长n型外延层(410)。n型外延层(该外延层形成漂移区，例如FRD 100的半导体区120)可以为未掺杂的或者以低于N型半导体衬底浓度的浓度轻掺杂的。
方法400还包括形成FRD的阳极结构(420)。形成阳极结构可包括在n型外延层的顶表面上形成P+层以及在该P+层上沉积金属层以形成FRD 100的阳极结构。P+层可通过将p掺杂物物质热扩散和/或注入到n型外延层的顶表面中而形成。
方法400还包括背面研磨半导体衬底以减小其厚度(430)。背面研磨的半导体衬底减小的厚度可对应于FRD 100的缓冲层的厚度。
方法400还包括在背面研磨的半导体衬底的背表面上形成通用接触(例如，通用接触结构133)(440)。形成通用接触可涉及缓冲注入(例如，注入n掺杂物诸如磷)，之后是将p掺杂物(例如，硼)注入到背面研磨的半导体衬底的背表面中。形成通用接触还可涉及光刻图案化步骤以勾划(delineate)通用接触结构133的P+区134A和N+区134B，之后是注入n掺杂物(例如，磷)以形成N+区134B。可进行激光退火步骤以活化通用接触结构133中的前述掺杂物。
方法400还包括在通用接触结构133的背表面上沉积背面金属以形成FRD 100的阴极结构(450)。
在示例性具体实施中，其中FRD 100包括阴极结构332(图3中所示)，在方法400中在背面研磨的半导体衬底440的背表面上形成通用接触可包括在P+区134A上方并且部分地在N+区134B上方图案化并沉积氧化物层(例如，氧化物层336)。可以在通用接触结构133的背表面上沉积背面金属之前沉积氧化物层。
如先前所述，图5A至图5F示意性地示出在方法400的不同阶段或步骤处理半导体衬底以制造FRD 100时该半导体衬底的部分的剖视图。
图5A示出了例如通过方法400进行处理以制造FRD 100的半导体衬底510的一部分。在示例性具体实施中，半导体衬底510可以是具有在约0.001Ω·cm至50Ω·cm范围内的电阻率的N+硅晶圆。
图5B示出了例如在方法400的步骤410处生长在半导体衬底510上的外延层520。在示例性具体实施中，外延层520可以是未掺杂或轻掺杂外延层，该外延层具有例如在20Ω·cm至200Ω·cm范围内的电阻率并且具有例如在约10μm至100μm范围内的厚度。
图5C示出了例如在方法400的步骤420处，形成FRD 100的阳极结构530。阳极结构530可例如包括外延层520的顶表面上的P+层532和沉积在P+层532上的金属层534。
图5D示出了例如在方法400的步骤430处已被背面研磨后具有减小的厚度T的半导体衬底510。
图5E示出了例如在方法400的步骤440处，在半导体衬底510的背侧上形成具有减小的厚度T的通用接触533(具有交替的P掺杂区和N掺杂区)。
图5F示出了例如在方法400的步骤450处，在通用接触533的背表面上沉积背面金属535以形成FRD 100的阴极结构537(450)。
图6A是二极管610的横截面的X-Y曲线图，其中迹线C1从二极管610的顶部延伸到二极管610的底部。示例性二极管610可具有约0.114毫米的竖直管芯厚度t和约11平方毫米的横向管芯面积(例如，在垂直于图6A的平面中，未示出)。二极管610具有常规的阴极结构(即，不具有背侧p-n结)。图6B是示出沿着迹线C1的二极管610中的掺杂物浓度的X-Y曲线图。
图7A是二极管710的横截面的X-Y曲线图，其中迹线C1从二极管710的顶部延伸到二极管710的底部。示例性二极管710可具有通用接触，该通用接触包括形成背侧p-n结732的N+半导体区712A和P+半导体区722。二极管710可具有约0.114毫米的竖直管芯厚度t和约11平方毫米的横向管芯面积(例如，在垂直于图7A的平面中，未示出)。图7B是示出沿着迹线C1的二极管710的通用接触区中的掺杂物浓度的X-Y曲线图。
图8是示出二极管610(不具有背侧p-n结)的模拟反向恢复电流810和电压830，以及二极管710(在其阴极结构中具有包括背侧p-n结的通用接触)的反向恢复电流820和电压840的曲线图。使用技术计算机辅助设计(TCAD)工具进行模拟，其中二极管放置在具有以下参数的电感器-电阻器电路中：二极管面积11mm2；管芯厚度0.114mms；反向电压(VR)＝800V；并且正向电流(IF)＝40A。
如图8所见，在比较反向恢复电流820和反向恢复电流810时，二极管710(具有包括背侧p结的通用接触)表现出比二极管610(不具有通用接触)更软的恢复。
图9A示出了在二极管的通用接触中具有不同的p-n面积比的一组二极管的模拟反向恢复电流。反向恢复电流910对应于具有0:200的通用接触p-n面积比的二极管(即，不具有通用接触的二极管)；反向恢复电流920对应于具有50:100的通用接触p-n面积比的二极管；反向恢复电流930对应于具有100:100的通用接触p-n面积比的二极管；并且反向恢复电流940对应于具有150:100的通用接触p-n面积比的二极管。
图9A的一部分被包围在虚线矩形框97中。图9B示出了图9A的被包围在虚线矩形框97中的部分的分解图。
在图9A和图9B中，箭头91覆盖在反向恢复电流曲线上作为视觉辅助，以指示二极管的通用接触中增大p-n面积比(即，0:100至150:100)的方向。
反向电流曲线的尾部接近零的长度是衡量二极管反向电流恢复柔软性的量度。如图9A和图9B所见，反向恢复电流的尾部93的长度随着二极管的通用接触中p-n面积比的增大而增加。因此，增大二极管的通用接触中的p-n面积比可能增大二极管的反向电流恢复的柔软性。
图10示出了在二极管的通用接触中具有不同的p-n面积比的一组二极管的模拟正向电流(IF)随正向电压(VF)的变化。正向电流1010对应于没有通用接触的二极管(即，不具有通用接触的二极管)；正向电流1020对应于具有50:150(即，0.33:1)的通用接触p-n面积比的二极管；正向电流1030对应于具有100:100(即，1:1)的通用接触p-n面积比的二极管；并且正向电流1040对应于具有150:100(即，1.5:1)的通用接触p-n面积比的二极管。
图11示出了与图10相同的一组二极管的模拟反向负载电流(IR)随负载电压(VR)的变化。反向负载电流1110对应于没有通用接触p-n面积比的二极管(即，不具有通用接触的二极管)；反向负载电流1120对应于具有50:150(即，0.33:1)的通用接触p-n面积比的二极管；反向恢复电流1130对应于具有100:100(即，1:1)的通用接触p-n面积比的二极管；并且反向恢复电流1140对应于具有150:100(即，1.5:1)的通用接触p-n面积比的二极管。
箭头92覆盖在图10中的正向电流曲线(以及图11中的反向负载电流曲线)上作为视觉辅助，以指示二极管的通用接触中增大p-n面积比(即，0:200至150:100)的方向。
如图10所见，二极管的正向电压随着二极管的通用接触中p-n面积比的增大(例如，从0:200到150:50)而增大。然而，如图11所见，不同p-n面积比的反向负载电流曲线(1110、1120、1130和1140)聚集在一起，并且在1500V至170V的电压范围内彼此基本上重叠。二极管的通用接触中p-n面积比的增大似乎对二极管的击穿电压(Vbr)没有影响(换句话讲，二极管的击穿电压Vbr似乎不取决于p-n面积比)。
如前所述(参考图3)，可通过在通用接触中包括氧化物层来进一步改善二极管的特性。图12示出了二极管的模拟反向恢复电流1210，该二极管在其通用接触(该通用接触例如具有75:25(即，3:1)的p-n面积比)中不包括氧化物层。为了比较，图12还示出了二极管的模拟反向恢复电流1220，该二极管具有覆盖其通用接触(该通用接触例如具有50:50(即，1:1)的p-n面积比)的p-区的氧化物层。
图13示出了二极管的模拟正向电流1310，该二极管在其通用接触(该通用接触例如具有75:25(即，3:1)的p-n面积比)中不包括氧化物层。为了比较，图13还示出了二极管的模拟正向电流1320，该二极管具有覆盖其通用接触(该通用接触例如具有50:50(即，1:1)的p-n面积比)的p-区的氧化物层。
如图12所见(比较电流1210和电流1220)，在通用接触中引入氧化物层导致二极管中的反向电流恢复更柔和。如图13所示(比较电流1310和电流1320)，在通用接触中引入氧化物层导致二极管中的正向电流较小。
上文参考图6A至图13所述的模拟电流和电压表明在阴极结构中结合包括背侧p-n结的通用接触改善了二极管的软反向电流恢复特性。在通用接触的P区上方包括氧化物层附加地改善了二极管的反向电流恢复。
还应当理解，当元件(诸如晶体管或电阻器)被提及为在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦接到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦合到另一个元件或层时，不存在中间元件或层。虽然在整个具体实施方式中可能不会使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本申请的权利要求(如果包括的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近能包括横向邻近或水平邻近。
本文所述的各种技术的实施方式可在数字电子电路中、计算机硬件、固件、软件中或它们的组合中实现(例如，包括在其中)。方法的部分也可通过专用逻辑电路例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)来进行，并且装置可实现为该专用逻辑电路。
可在计算系统中实现实施方式，该计算系统包括工业电机驱动器、太阳能逆变器、镇流器、通用半桥拓扑结构、辅助和/或牵引电机逆变器驱动器、开关模式电源、车载充电器、不间断电源(UPS)、后端部件(例如，作为数据服务器)，或者包括中间件部件(例如，应用服务器)，或者包括前端部件(例如，具有用户可通过其与实施方式进行交互的图形用户界面或Web浏览器的客户端计算机)，或者包括此类后端、中间件或前端部件的任何组合。部件可通过任何形式或介质的数字数据通信(例如，通信网络)互连。通信网络的示例包括局域网(LAN)和广域网(WAN)，例如互联网。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入具体实施的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式能包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种器件，所述器件包括：
第一掺杂半导体区和第二相反掺杂的半导体区，所述第一掺杂半导体区和所述第二相反掺杂的半导体区由未掺杂或轻掺杂半导体漂移区隔开；
第一电极结构，所述第一电极结构与所述第一掺杂半导体区形成欧姆接触；
第二电极结构，所述第二电极结构与所述第二掺杂半导体区形成通用接触，所述通用接触允许电子和空穴两者流动。
2.根据权利要求1所述的器件，其中所述第二电极结构包括：与所述第二掺杂半导体区接触的至少一个P+掺杂半导体区以及至少一个N+掺杂半导体区；金属或金属合金层，所述至少一个P+掺杂半导体区以及所述至少一个N+掺杂半导体区设置在所述金属或金属合金层与所述第二掺杂半导体区之间；和氧化物层，所述氧化物层设置在所述至少一个P+掺杂半导体区与所述金属或金属合金层之间，并且其中所述第一电极结构包括形成在所述第一掺杂半导体区层的顶表面上的P+层和沉积于所述P+层上的金属层。
3.根据权利要求2所述的器件，其中所述第二电极结构包括与设置在所述金属或金属合金层与所述第二掺杂半导体区之间的多个N+掺杂半导体区交替的多个P+掺杂半导体区。
4.根据权利要求1所述的器件，其中所述至少一个P+掺杂半导体区具有与所述第二掺杂半导体区接触的第一区域，并且所述至少一个N+掺杂半导体区具有与所述第二掺杂半导体区接触的第二区域，所述第一区域和所述第二区域的比率形成所述通用接触的p-n面积比，并且其中所述p-n面积比确定所述器件的反向电流恢复时间以及所述器件的正向电流。
5.根据权利要求1所述的器件，其中所述第一掺杂半导体区为p掺杂半导体区，所述第二掺杂半导体区为具有在0.001Ω-cm至50Ω-cm范围内的电阻率的N型半导体衬底区，并且所述未掺杂或轻掺杂半导体漂移区为具有在20Ω-cm至200Ω-cm范围内的电阻率的n型外延半导体区。
6.一种器件，所述器件包括：
第一掺杂半导体区和第二相反掺杂的半导体区，所述第一掺杂半导体区和所述第二相反掺杂的半导体区由未掺杂或轻掺杂半导体漂移区隔开；
第一电极结构，所述第一电极结构与所述第一掺杂半导体区形成欧姆接触；
第二电极结构，所述第二电极结构包括与第二掺杂半导体区接触的P+掺杂半导体区和N+掺杂半导体区的交替阵列，所述第二电极结构包括设置在金属层与所述交替阵列的所述P+掺杂半导体区以及所述N+掺杂半导体区之间的氧化物层。
7.根据权利要求12所述的器件，其中所述氧化物层覆盖所述P+掺杂半导体区并且部分地在所述交替阵列的所述N+掺杂半导体区上方延伸。
8.一种方法，所述方法包括：
在N型半导体衬底上生长n型外延层；
在所述n型外延层的顶表面上形成阳极结构；
背面研磨所述N型半导体衬底以减小其厚度；以及
形成阴极结构，包括：
在背面研磨的半导体衬底的背表面上形成通用接触结构；
以及
在所述通用接触结构的背表面上沉积背面金属。
9.根据权利要求8所述的方法，其中形成所述通用接触结构包括：
将n型掺杂物注入到所述背面研磨的半导体衬底的所述背表面中；
将p型掺杂物注入到所述背面研磨的半导体衬底的所述背表面中；
进行光刻图案化以勾划所述通用接触结构的P+区和N+区；
注入n型掺杂物以形成所述通用接触结构的所述N+区；以及
进行激光退火以活化所注入的p型掺杂物和n型掺杂物，以形成所述通用接触结构的所述P+区和所述N+区。
10.根据权利要求8所述的方法，其中形成所述通用接触结构还包括：
在所述通用接触结构的所述P+区上方以及部分地在所述N+区上方图案化并沉积氧化物层；以及
在所述氧化物层上方沉积所述背面金属。
11.根据权利要求8所述的方法，其中所述N型半导体衬底具有在0.01Ω-cm至10Ω-cm范围内的电阻率，并且所述n型外延层具有在20Ω-cm至200Ω-cm范围内的电阻率。
12.根据权利要求8所述的方法，其中形成所述阳极结构包括：通过将p型掺杂物物质热扩散和/或注入到所述n型外延层的顶表面中而在所述n型外延层的所述顶表面上形成P+层；以及
在所述P+层上沉积金属层。
CN202010806477.4A 2019-08-16 2020-08-12 半导体功率器件及其制造方法 Pending CN112397578A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962887759P 2019-08-16 2019-08-16
US62/887,759 2019-08-16
US16/667,631 US11233158B2 (en) 2019-08-16 2019-10-29 Semiconductor power device and method for manufacture
US16/667,631 2019-10-29

Publications (1)

Publication Number Publication Date
CN112397578A true CN112397578A (zh) 2021-02-23

Family

ID=74566763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010806477.4A Pending CN112397578A (zh) 2019-08-16 2020-08-12 半导体功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112397578A (zh)

Similar Documents

Publication Publication Date Title
US10818516B2 (en) Semiconductor device having biasing structure for self-isolating buried layer and method therefor
JP6678810B2 (ja) 炭化珪素半導体装置および電力変換装置
US9263515B2 (en) Super-junction schottky PIN diode
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
US9577117B2 (en) Super-junction schottky oxide pin diode having thin P-type layers under the schottky contact
US20140231867A1 (en) Diode and semiconductor device including built-in diode
JP6618960B2 (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
US9337186B2 (en) Semiconductor device and a method for manufacturing a semiconductor device having a semi-insulating region
CN103930974A (zh) 制造GaN混合P-I-N肖特基(MPS)二极管的方法
US10847660B2 (en) Trench semiconductor device having multiple active trench depths and method
US6919587B2 (en) Low-capacitance bidirectional protection device
US20160260844A1 (en) Trench semiconductor device having multiple trench depths and method
US7982253B2 (en) Semiconductor device with a dynamic gate-drain capacitance
US20230119046A1 (en) Low leakage schottky diode
US10930796B2 (en) Merged p-intrinsic-N (PIN) Schottky diode
US11233158B2 (en) Semiconductor power device and method for manufacture
CN104078494A (zh) 功率半导体设备及其制作方法
CN112397578A (zh) 半导体功率器件及其制造方法
JPS58148469A (ja) シヨツトキダイオ−ド
CN108475703B (zh) 碳化硅半导体装置
CN111293115A (zh) 半导体器件和用于生产半导体器件的方法
US11990553B2 (en) Merged PiN Schottky (MPS) diode and method of manufacturing the same
US20220375923A1 (en) Conductivity reducing features in an integrated circuit
US11444158B2 (en) Semiconductor device including an anode contact region having a varied doping concentration
US20220406922A1 (en) Semiconductor device including protruding region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination