CN112395823B - 一种标准单元抗单粒子效应加固的方法 - Google Patents

一种标准单元抗单粒子效应加固的方法 Download PDF

Info

Publication number
CN112395823B
CN112395823B CN202011286350.0A CN202011286350A CN112395823B CN 112395823 B CN112395823 B CN 112395823B CN 202011286350 A CN202011286350 A CN 202011286350A CN 112395823 B CN112395823 B CN 112395823B
Authority
CN
China
Prior art keywords
standard cell
standard
connection mode
sub
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011286350.0A
Other languages
English (en)
Other versions
CN112395823A (zh
Inventor
王定洪
丁李利
陈伟
罗尹虹
王坦
张凤祁
徐静妍
钟向丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Northwest Institute of Nuclear Technology
Original Assignee
Xiangtan University
Northwest Institute of Nuclear Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University, Northwest Institute of Nuclear Technology filed Critical Xiangtan University
Priority to CN202011286350.0A priority Critical patent/CN112395823B/zh
Publication of CN112395823A publication Critical patent/CN112395823A/zh
Application granted granted Critical
Publication of CN112395823B publication Critical patent/CN112395823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明属于半导体集成电路领域，涉及一种标准单元抗单粒子效应加固的方法。甄别标准单元库中所有标准单元版图文件中的晶体管共源极连接、独立源漏连接方式，将其替换成共漏极连接方式；将标准单元库中高驱动能力单元内部两个较低驱动能力子模块用驱动能力相当的两个子模块替换；还可增加所有标准单元阱接触与第一层金属之间的金属接触孔数目。本发明有效地减小了标准单元敏感反偏漏极面积，增加了高驱动能力单元内部子模块的稳定性，缓解了由电荷共享引起的标准单元金属线上的电压降，能有效地对标准单元库单元进行抗单粒子效应加固。

Description

一种标准单元抗单粒子效应加固的方法
技术领域
本发明属于半导体集成电路领域，涉及一种标准单元抗单粒子效应加固的方法。
背景技术
随着我国航空航天技术的迅猛发展，越来越多的航天设备长期在太空环境中运行，空间辐射是造成集成电路故障与失效的主要因素。据NASA统计，辐射损伤导致的航天器电路故障中有80％以上的故障是由单粒子效应引起的。单粒子效应，指的是单个高能粒子穿过器件敏感区域产生电子-空穴对，被电路中的节点收集后形成电流脉冲,引发瞬时扰动、逻辑功能错误等，甚至导致整个器件失效的辐射效应。并且随着工艺特征尺寸的不断进步，单粒子瞬态、单粒子多位翻转等已成为引发集成电路出现软错误的主要来源。
在数字电路设计中，由于电路的复杂性和基本逻辑单元的重复性，需要使用标准单元来组成电路。为保证集成电路在单粒子辐射作用下的可靠性与稳定性，要求标准单元库中标准单元在辐射作用下有较好的可靠性，故标准单元抗辐射加固设计对提升集成电路抗辐照性能具有重要意义。
目前，对单粒子效应的辐照加固技术分为工艺加固与设计加固两大类，其中设计加固以其时间开销小、实现成本低、设计灵活等特点广受电路设计者的青睐。标准单元设计加固包括电路设计加固与版图设计加固两种，电路设计加固通过在时序单元的输入端加入保护电路达到对标准单元的加固作用，如在输入端加入冗余电路或时域采样电路，减少单粒子瞬态脉冲输入标准单元电路的可能性。好的标准单元库通常会对一个单元根据其驱动能力强度、功耗、性能等要求不同而提供不同尺寸、不同版图的设计。这些版图实现的质量高低直接决定了标准单元的面积与功耗，故版图设计加固同样是标准单元加固的重点。赵馨远等人在微电子学与计算机上发表的“晶体管栅形状对单粒子瞬态脉冲特性的影响研究”中采用条形栅和环形栅结构对PMOS、NMOS及反相器进行版图加固，研究结果表明采用环形保护栅结构对单元进行版图加固较条形栅更加有效，但是保护栅尤其是环形栅要求标准单元的版图面积较大，这在一定程度上增加了标准单元的功耗。申请号为201611244566.4，名称为“一种面积高效的抗单粒子闩锁加固版图结构”的专利中提出N型MOS晶体管与P型MOS晶体管间形成叉指交错的阱、衬底结构以保护寄生PNPN结构不被高能粒子轰击成为正反馈通路。其问题在于阱接触与衬底接触采用的多指数量至少为两指，与添加保护栅加固方式相比，虽在一定程度上减小了面积开销，但版图面积增加的问题依旧有待解决。申请号为201710001744.9，名称为“用旋转晶体管抑制单粒子瞬态的纳米CMOS版图加固方法”的专利中通过减小PMOS、NMOS有源区间距削弱PMOS部分由单粒子轰击产生的寄生双极放大效应对PMOS进行加固，其问题在于只对CMOS电路中PMOS晶体管进行加固，而NMOS部分的单粒子瞬态效应依旧严重，然而在辐射环境下NMOS的单粒子敏感性高于PMOS。
发明内容
为解决现有标准单元版图加固技术中单元面积开销较大及加固区域较为局限的问题，本发明提供一种标准单元抗单粒子效应加固的方法。
本发明的发明构思是：
在单粒子辐射效应下，标准单元最容易受到单粒子影响的区域为反偏漏极区域，若晶体管采用共源极连接方式则会导致晶体管漏极区域面积过大，进而导致标准单元的敏感区域面积增大。因此，本发明方法在不改变单元面积的条件下，将单元内部晶体管的连接方式替换为共漏极连接，有效地进行抗单粒子效应加固。
H.Cannon等人在IEEE Transaction on Nuclear Science发表的“Heavy Ion andHigh Energy Proton-Induced Single Event Transients in 90nm Inverter,NAND andNOR Gates”指出随着标准单元的驱动能力的增加，单元抗单粒子瞬态效应的能力增强。但现有的高驱动能力标准单元内部子模块的驱动能力相差较大，较低驱动能力模块会增强整个单元对单粒子效应的敏感性。因此，本发明将高驱动能力标准单元内部驱动能力较低且驱动能力相差较大的偶数个子模块替换为驱动能力总和不变且驱动能力相当的子模块，进一步提高高驱动能力标准单元的抗单粒子敏感性，在不改变标准单元其他参数的情况下有效地进行抗单粒子效应加固。
本发明的技术方案是提供一种标准单元抗单粒子效应加固的方法，其特征在于，包括步骤a和/或步骤b：
步骤a、替换晶体管的连接方式；
步骤a1、根据晶体管连接方式筛选目标标准单元；
检查标准单元库中所有标准单元的版图文件，筛选出晶体管间使用并联结构的版图文件；
步骤a2、确定筛选出的标准单元版图文件中晶体管的源极与漏极；
确定筛选出的标准单元版图文件中各个晶体管的源极与漏极：定义PMOS晶体管中与N阱接触连接的为源极，有源区内以多晶硅与源极隔离开的区域为漏极；定义NMOS晶体管中与P阱接触连接的为源极，有源区内以多晶硅与源极隔离开的区域为漏极；
步骤a3、甄别PMOS晶体管及NMOS晶体管的连接方式；
甄别P掺杂有源区内两个PMOS晶体管的连接方式，若两个POMS晶体管是共源极、独立源极或独立漏极连接，则进入步骤4；
甄别N掺杂有源区内两个NMOS晶体管的连接方式，若两个NOMS晶体管是共源极、独立源极或独立漏极连接，则进入步骤4；
步骤a4、将晶体管的连接方式替换为共漏极连接方式；
将P掺杂有源区内两个PMOS晶体管的连接方式替换为共漏极连接方式；
将N掺杂有源区内两个NMOS晶体管的连接方式替换为共漏极连接方式；即调换两个PMOS管的源、漏极方向即可。
通过替换晶体管连接方式的方法进行抗单粒子效应加固，标准单元版图面积不变甚至有所减小。且标准单元晶体管数量、阱接触宽度、衬底接触宽度、标准单元宽度等均不发生变化。
步骤b、替换子模块；
步骤b1、根据驱动能力筛选目标标准单元；
检查标准单元库中所有标准单元的版图文件，筛选出标准单元库中高驱动能力标准单元的版图文件；所述高驱动能力标准单元指为保证标准单元响应速度而在标准单元中内置子模块的标准单元；
步骤b2、计算筛选出的目标标准单元版图文件中所需子模块驱动能力之和；
计算筛选出的选标准单元版图文件中n个驱动能力较低子模块的驱动能力总和，所述n个驱动能力较低子模块的驱动能力相差较大；其中n为偶数；
步骤b3、替换子模块；
用n个驱动能力相当的子模块替换n个驱动能力较低子模块，且n个驱动能力相当的子模块驱动能力总和与n个驱动能力较低子模块驱动能力总和相等。
通过替换子模块的方法进行抗单粒子效应加固，标准单元版图面积不发生变化。
为了进一步地对标准单元进行有效加固，上述方法还包括：
步骤c、增加N阱接触、P阱接触区域内的金属接触孔数目；
步骤c1、确定N阱接触与P阱接触的位置；
步骤c2、增加N阱接触、P阱接触区域内的金属接触孔数目。
上述步骤c标准单元版图面积及其他参数均不发生变化。
本发明的有益效果是：
1、本发明提出的一种标准单元库抗单粒子效应加固的方法，能够将标准单元库中包含的所有共源极、独立源极及独立漏极晶体管连接方式的标准单元版图替换成共漏极晶体管连接方式的标准单元版图。在单粒子辐射效应下，标准单元最容易受到单粒子影响的区域为反偏漏极区域，若晶体管采用共源极连接方式则会导致晶体管漏极区域面积过大，进而导致标准单元的敏感区域面积增大，将共源极连接替换为共漏极连接，晶体管的漏极区域重叠可以大幅度减小标准单元反偏漏极面积，独立源漏的连接方式替换为共漏极连接更能减小其敏感漏极的面积甚至能有效缩减单元版图面积，从而对标准单元起到抗单粒子效应加固的作用。
2、本发明提出的将高驱动能力单元内部具有较低驱动能力且驱动能力相差较大的子模块替换为驱动能力相当子模块的方法，有利于从子模块开始对标准单元进行抗单粒子效应加固。据众多对不同驱动能力标准单元的单粒子敏感性研究结果发现，增加驱动能力能有效地减弱单粒子效应对电路单元的影响。本发明提出的加固方法有利于对高驱动能力标准单元进一步加固。
3、本发明提出的一种标准单元库抗单粒子效应加固的方法，增加标准单元库中所有单元N、P阱接触与第一层金属之间的金属接触孔数目，此方法有利于减小金属线上的分布电阻，导致由电荷共享机制引发的金属线上电压降随之降低，进而降低单粒子效应截面，此方法对所有标准单元均有效，在不增加甚至缩小单元版图面积的同时可对标准单元库进行有效加固。
附图说明
图1为标准单元库中采用共源连接方式的常规反相器版图；
图2为采用本发明共漏极连接的反相器版图；
图3为含有常规20倍驱动能力反相器版图；
图4为改变子模块驱动能力后的20倍驱动能力反相器版图；
图5为标准单元库中含有1对金属接触孔的D触发器版图；
图6为采用本发明设计的含22对金属接触孔的D触发器版图；
具体实施方式
本方法重点解决集成电路抗单粒子效应加固中面积开销问题，在不增加标准单元版图面积的基础上，针对标准单元库中采用共源极连接方式的单元、高驱动能力单元甚至标准单元库中所有单元进行了有效的加固。
下面结合附图对本发明的优选实例做进一步的阐述。
标准单元库中通常包含数百甚至上千个不同逻辑类型、驱动能力的标准单元，其中反相器是最基础的单元之一，也是大规模集成电路中最典型的电路单元。下面以反相器为例说明本发明方法中替换晶体管的连接方式与替换子模块及单粒子效应加固效果。
步骤a：甄别标准单元版图中晶体管之间采用共漏极、独立源极及独立漏极连接方式，替换为共源极连接方式；
图1所示为内部晶体管采用并联结构的反相器标准单元的版图文件。定义PMOS晶体管中与N阱接触连接的为源极，有源区内以多晶硅与源极隔离开的区域为漏极；定义NMOS晶体管中与P阱接触连接的为源极，有源区内以多晶硅与源极隔离开的区域为漏极；通过甄别其源漏极位置确定该反相器中晶体管的连接方式为共源极连接。
采用本发明所设计的方法，改变晶体管源漏区位置，并使两晶体管共用一个漏极，即使用共漏极连接方式替换图1版图文件中的共源极连接得到如图2所示的反相器单元加固版图。替换后，晶体管的漏极区域重叠可以大幅度减小标准单元反偏漏极面积。使用Hspice软件分别对图1、图2所示反相器单元进行了单粒子效应敏感性计算，计算结果显示经加固后的反相器单元(图2)较未加固的单元(图1)其单粒子敏感性下降了百分之三十五。
步骤b：在高驱动能力标准单元内部使用两个驱动能力相当的子模块替换两个驱动能力较低且驱动能力相差较大的子模块；
设计高驱动能力反相器时因考虑到单元的正常运行往往采用3级不同驱动能力的子模块构成单元版图，其中第3级子模块(驱动能力最高)往往保证了单元的驱动能力，其驱动能力与整个标准单元驱动能力一致，其他两级(1级、2级)子模块为第3级子模块的辅助级以保证第3级子模块的正常运行，并且为了保证相位不发生改变，辅助级子模块均为偶数通常情况下为两级。如在图3所示的20倍驱动能力反相器结构中包含了三种驱动能力的子模块(子模块是一个完整的反相器，包含了一定数量的PMOS管和NMOS管，图3中虚线框所示即为各个子模块)，1至3级子模块的驱动能力分别为3倍、8倍、20倍，其中3倍驱动能力子模块对单粒子效应敏感度远高于8倍与20倍驱动能力子模块。
采用本发明所设计的方法，用驱动能力为5倍、6倍的两个子模块代替3倍、8倍驱动能力子模块，在替换过程中单元相位不发生改变且低驱动能力子模块的总驱动能力保持不变，得到如图4所示20倍驱动能力反相器版图。
如图4所示，1级子模块为5倍驱动能力的反相器，2级子模块为6倍驱动能力的反相器，3级子模块驱动能力不变，仍为20倍驱动能力的反相器。
采用单粒子效应仿真手段对加固后与为加固的20倍驱动能力反相器进行了单粒子效应敏感性评估，加固后的反相器单粒子敏感截面面积明显小于未加固反相器敏感截面。
以下以D触发器为例说明本发明方法中增加N阱接触、P阱接触与第一层金属之间的金属接触孔数目及单粒子效应加固效果。
如图5所示为标准单元库中常规D触发器标准单元的版图文件，其中N阱、P阱接触与第一层金属之间的金属接触孔数目为1对。
采用本发明所设计的方法，将其金属接触数量从1对增至22对如图6所示，且单元的版图面积、晶体管数量及位置等均不发生改变。
采用单粒子效应仿真手段对图5、图6所示的D触发器单元进行单粒子效应敏感性评估，结果显示含有22对金属接触孔的D触发器单元较1对金属孔的触发器单例子敏感截面面积下降了百分之二十。原因在于此方法有效减小金属线上的分布电阻，导致由电荷共享机制引发的金属线上电压降随之降低，进而降低单粒子效应截面。
以上三个步骤的加固结果都显示本发明所提出加固方法的合理可信性和有效性。

Claims (2)

1.一种标准单元抗单粒子效应加固的方法，其特征在于，包括步骤a和/或步骤b：
步骤a、替换晶体管的连接方式；
步骤a1、根据晶体管连接方式筛选目标标准单元；
检查标准单元库中所有标准单元的版图文件，筛选出晶体管间使用并联结构的版图文件；
步骤a2、确定筛选出的标准单元版图文件中晶体管的源极与漏极；
确定筛选出的标准单元版图文件中各个晶体管的源极与漏极：定义PMOS晶体管中与N阱接触连接的为源极，有源区内以多晶硅与源极隔离开的区域为漏极；定义NMOS晶体管中与P阱接触连接的为源极，有源区内以多晶硅与源极隔离开的区域为漏极；
步骤a3、甄别PMOS晶体管及NMOS晶体管的连接方式；
甄别P掺杂有源区内两个PMOS晶体管的连接方式，若两个POMS晶体管是共源极、独立源极或独立漏极连接，则进入步骤4；
甄别N掺杂有源区内两个NMOS晶体管的连接方式，若两个NOMS晶体管是共源极、独立源极或独立漏极连接，则进入步骤4；
步骤a4、将晶体管的连接方式替换为共漏极连接方式；
将P掺杂有源区内两个PMOS晶体管的连接方式替换为共漏极连接方式；
将N掺杂有源区内两个NMOS晶体管的连接方式替换为共漏极连接方式；
步骤b、替换子模块；
步骤b1、根据驱动能力筛选目标标准单元；
检查标准单元库中所有标准单元的版图文件，筛选出标准单元库中高驱动能力标准单元的版图文件；所述高驱动能力标准单元指为保证标准单元响应速度而在标准单元中内置子模块的标准单元；
步骤b2、计算筛选出的目标标准单元版图文件中所需子模块驱动能力之和；
计算筛选出的选标准单元版图文件中n个驱动能力较低子模块的驱动能力总和，所述n个驱动能力较低子模块的驱动能力相差较大；其中n为偶数；
步骤b3、替换子模块；
用n个驱动能力相当的子模块替换n个驱动能力较低子模块，且n个驱动能力相当的子模块驱动能力总和与n个驱动能力较低子模块驱动能力总和相等。
2.根据权利要求1所述的标准单元抗单粒子效应加固的方法，其特征在于，还包括：
步骤c、增加N阱接触、P阱接触区域内的金属接触孔数目；
步骤c1、确定N阱接触与P阱接触的位置；
步骤c2、增加N阱接触与P阱接触区域内的金属接触孔数目。
CN202011286350.0A 2020-11-17 2020-11-17 一种标准单元抗单粒子效应加固的方法 Active CN112395823B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011286350.0A CN112395823B (zh) 2020-11-17 2020-11-17 一种标准单元抗单粒子效应加固的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011286350.0A CN112395823B (zh) 2020-11-17 2020-11-17 一种标准单元抗单粒子效应加固的方法

Publications (2)

Publication Number Publication Date
CN112395823A CN112395823A (zh) 2021-02-23
CN112395823B true CN112395823B (zh) 2022-08-16

Family

ID=74605821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011286350.0A Active CN112395823B (zh) 2020-11-17 2020-11-17 一种标准单元抗单粒子效应加固的方法

Country Status (1)

Country Link
CN (1) CN112395823B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114818566B (zh) * 2022-05-26 2024-06-11 西北核技术研究所 一种单粒子效应引发阱电势调制的建模方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204990A (en) * 1988-09-07 1993-04-20 Texas Instruments Incorporated Memory cell with capacitance for single event upset protection
US6335640B1 (en) * 1997-03-11 2002-01-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device with its layout designed by the cell base method
JP2007027272A (ja) * 2005-07-13 2007-02-01 Toshiba Corp 半導体集積回路
CN103151351A (zh) * 2013-03-29 2013-06-12 西安电子科技大学 运用动态衬底电阻技术的自衬底触发esd保护器件及应用
CN107068674A (zh) * 2016-12-29 2017-08-18 北京时代民芯科技有限公司 一种面积高效的抗单粒子闩锁加固版图结构
CN109558649A (zh) * 2018-11-08 2019-04-02 北京控制工程研究所 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090431A1 (en) * 2005-10-24 2007-04-26 Honeywell International Inc. Device layout for reducing device upset due to single event effects
CN105897243B (zh) * 2016-03-31 2017-06-06 中国人民解放军国防科学技术大学 一种抗单粒子瞬态的时钟驱动电路
DE102016208668A1 (de) * 2016-05-19 2017-11-23 Ihp Gmbh-Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik MOS-Transistor für strahlentolerante digitale CMOS-Schaltungen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204990A (en) * 1988-09-07 1993-04-20 Texas Instruments Incorporated Memory cell with capacitance for single event upset protection
US6335640B1 (en) * 1997-03-11 2002-01-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device with its layout designed by the cell base method
JP2007027272A (ja) * 2005-07-13 2007-02-01 Toshiba Corp 半導体集積回路
CN103151351A (zh) * 2013-03-29 2013-06-12 西安电子科技大学 运用动态衬底电阻技术的自衬底触发esd保护器件及应用
CN107068674A (zh) * 2016-12-29 2017-08-18 北京时代民芯科技有限公司 一种面积高效的抗单粒子闩锁加固版图结构
CN109558649A (zh) * 2018-11-08 2019-04-02 北京控制工程研究所 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Modeling the dependence of single-event transients on strike location for circuit-level simulation;DING L L;《IEEE Trans Nucl Sc》;20191231;第66卷(第6期);第866-874页 *
基于130 nm PD-SOI工艺存储单元电路的抗辐射加固设计;张宇飞等;《半导体技术》;20180503(第05期);第22-27页及第87页 *
空间辐射效应防护的标准单元库设计与实现;唐威等;《吉林大学学报(信息科学版)》;20100715(第04期);第40-46页 *

Also Published As

Publication number Publication date
CN112395823A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
Calin et al. Upset hardened memory design for submicron CMOS technology
US20090152609A1 (en) Semiconductor integrated circuit device
WO2013078439A2 (en) Memory circuit incorporating radiation hardened memory scrub engine
Li et al. A CMOS triple inter-locked latch for SEU insensitivity design
US7142004B2 (en) Radiation hardening of logic circuitry using a cross enabled, interlocked logic system and method
CN101552034A (zh) 抗辐射加固fpga芯片中抗单粒子翻转的存储单元电路
CN112395823B (zh) 一种标准单元抗单粒子效应加固的方法
US20090230988A1 (en) Electronic device having logic circuitry and method for designing logic circuitry
US8014184B1 (en) Radiation hardened memory cell
Mukku et al. Design and analysis of radiation hardened 10 T SRAM cell for space and terrestrial applications
CN102394635A (zh) 冗余soi电路单元
Kumar et al. Design of soft-error resilient SRAM cell with high read and write stability for robust operations
Nakajima et al. Radiation Hardened Flip-Flops Minimizing Area, Power, and Delay Overheads with 1/100 Lower α-SER in a 130 nm Bulk Process
CN111988030A (zh) 一种单粒子三点翻转加固锁存器
Li et al. Investigation into SEU effects and hardening strategies in SRAM based FPGA
US11626403B2 (en) Self restoring logic structures
Park et al. Transistor sizing scheme for DICE-based radiation-resilient latches
CN113541652B (zh) 一种基于商用工艺的低资源消耗dice触发器设计方法
Rao et al. Review on Radiation Hardness Assurance by Design, Process and NextGen Devices
Tajima et al. Soft error tolerant latch designs with low power consumption
US11652481B2 (en) Designing single event upset latches
Rao et al. Neutron-induced strike: Study of multiple node charge collection in 14nm FinFETs
Liu et al. Utilizing Two Three-Transistor Structures for Designing Radiation Hardened Circuits
Reddy et al. Novel radiation-hardened low-power 12 transistors SRAM cell for aerospace application
CN117200753A (zh) 一种基于交叉互锁的低开销四点翻转自恢复锁存器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant