CN109558649A - 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法 - Google Patents

一种面向宇航芯片的寄存器单粒子效应模拟仿真方法 Download PDF

Info

Publication number
CN109558649A
CN109558649A CN201811327576.3A CN201811327576A CN109558649A CN 109558649 A CN109558649 A CN 109558649A CN 201811327576 A CN201811327576 A CN 201811327576A CN 109558649 A CN109558649 A CN 109558649A
Authority
CN
China
Prior art keywords
register
chip
aerospace
fault
particle effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811327576.3A
Other languages
English (en)
Other versions
CN109558649B (zh
Inventor
高瑛珂
梁贤赓
刘奇
周丽艳
刘鸿瑾
刘波
于广良
华更新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Control Engineering
Original Assignee
Beijing Institute of Control Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Control Engineering filed Critical Beijing Institute of Control Engineering
Priority to CN201811327576.3A priority Critical patent/CN109558649B/zh
Publication of CN109558649A publication Critical patent/CN109558649A/zh
Application granted granted Critical
Publication of CN109558649B publication Critical patent/CN109558649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种面向宇航芯片的寄存器单粒子效应模拟仿真方法,通过构建参数化的寄存器故障仿真模型,将芯片网表中的正常寄存器仿真模型随机替换为寄存器故障仿真模型,替换的数量由空间环境设置的宇航芯片的错误翻转率和芯片中寄存器的总数决定,寄存器的错误发生时间在0到最大仿真时间中随机选择,通过仿真工具模拟仿真故障模块行为,进而验证芯片级寄存器容错策略的有效性。本发明无需分析代码,也无需单独设计测试用例,既可以对单粒子效应软错误进行仿真,也可对高能单粒子效应形成的硬错误进行仿真。本发明的方法可以支持宇航辐射加固研究,可以应用于单粒子效应故障容错设计的验证分析。

Description

一种面向宇航芯片的寄存器单粒子效应模拟仿真方法
技术领域
本发明涉及一种寄存器单粒子效应模拟仿真方法,属于抗辐照芯片的验证技术领域。
背景技术
在空间环境中,高能粒子穿过半导体材料,在粒子的运动轨迹上以释放电子-空穴对的方式消耗能量,当能量释放完,粒子就会停下来。电荷累积并在径迹内流动,寄生器件或薄弱环节被激活,从而导致了各类损伤,可以分为:硬错误和软错误。硬错误表现为器件本身永久性损坏,软错误表现为电路逻辑状态的翻转、存储数据的随机改变,器件本身没有损坏。硬错误需要入射粒子具有极高的能量,高能量粒子通量相对低能量粒子较少,硬错误发生的概率较低。软错误是单粒子效应的主要损伤模式。高能粒子主要通过直接电离的方式触发器件的单粒子效应,产生软错误。低能粒子(如质子和中子等)通过间接电离的方式也可以在半导体器件中形成软错误。
单粒子效应是影响宇航芯片可靠性的一大关键因素,研究分析宇航芯片在单粒子效应下的功能、性能的特点,对抗辐射容错方法实现仿真验证,是宇航芯片抗辐射容错技术研究不可或缺的一部分。
现有的技术往往通过强制性命令语句对寄存器进行赋值,验证效率较低,网表中寄存器数量庞大,现有技术中错误注入的比例和数量配置灵活性差,现有的技术往往需要对测试激励进行更改以便进行错误注入,既对测试激励有一定侵入性,又使得仿真的结果不方便观察、验证和移植,同时现有技术往往只对软错误进行仿真,忽略硬错误的影响,真实可信性较差。
发明内容
本发明所要解决的技术问题是:克服现有技术的不足,本发明提供了一种面向宇航芯片的寄存器单粒子效应模拟仿真方法,解决空间应用芯片单粒子效应故障注入和模拟仿真的问题,为研究空间环境单粒子效应故障机理,验证辐射容错方法的有效性提供一种工程可行的模拟仿真环境。该方法采用寄存器故障仿真模型替换了网表中的部分寄存器模型,不影响正常的验证流程,通过参数化故障类型(软错误、硬错误)和参数化故障发生的时间从而减少了传统方法中分析代码单独设计测试用例的时间开销。
本发明的上述目的是通过如下技术方案予以实现的:一种面向宇航芯片的寄存器单粒子效应模拟仿真方法,包括步骤如下:
1)基于芯片实现方提供的工艺单元库文件,通过芯片综合工具将寄存器传输级设计进行综合,得到宇航芯片门级网表;
2)根据工艺单元库文件的数据使用手册得到该工艺单元库文件下的所有寄存器种类及对应端口定义,查找步骤1)中得到的宇航芯片门级网表中使用到的寄存器类型;
3)根据工艺单元库文件的数据使用手册中的所有寄存器种类,查找步骤1)得到的宇航芯片门级网表中所有使用到的寄存器数目M,形成寄存器列表,M为正整数;
4)根据芯片的功能要求,构建测试验证环境以及测试验证激励,得到需要模拟仿真的总时间T;
5)根据步骤2)中查找到的寄存器类型,对应构建参数化的寄存器故障仿真模型,寄存器故障仿真模型的端口定义与工艺单元库文件的数据使用手册中的寄存器类型端口定义一致,寄存器故障仿真模型中设置故障注入参数;
6)根据空间环境的情况得到芯片的模拟仿真故障环境,芯片的模拟仿真故障环境是指设置寄存器单粒子软错误翻转率a和寄存器单粒子硬错误翻转率b;
7)根据步骤6)得到的单粒子软错误翻转率a和步骤3)得到的寄存器数目M,将a和M相乘取整数部分作为寄存器单粒子软错误翻转的数目X,根据步骤6)得到的单粒子硬错误翻转率b和步骤3)得到的寄存器数目M,将b和M相乘取整数部分作为寄存器单粒子硬错误翻转的数目Y;
8)将步骤1)生成的宇航芯片门级网表中的寄存器进行替换,得到替换后的宇航芯片门级网表;
9)在模拟仿真工具中对步骤8)得到的替换后的宇航芯片门级网表和步骤5)得到的寄存器故障仿真模型进行编译,构建面向宇航芯片的寄存器单粒子效应仿真验证平台;
10)在步骤9)形成的平台上运行步骤4)中的测试验证激励,分析宇航芯片在故障注入下的运行情况,通过分析宇航芯片功能是否正确得到在单粒子故障注入时的芯片实际运行结果是否受到故障影响。
所述步骤5)中,故障注入参数包括故障注入起始时间和故障注入类型。
所述步骤6)中,寄存器单粒子软错误翻转率a和寄存器单粒子硬错误翻转率b的取值在0到1之间,且a与b之和小于1。
所述步骤(8)将步骤1)生成的宇航芯片门级网表中的寄存器进行替换的替换方法如下:
根据步骤2)得到的寄存器列表随机选取X个采用步骤5)中的寄存器故障仿真模型,对步骤1)中的宇航芯片门级网表中的寄存器进行替换,其中故障注入起始时间随机选择0到T之间的时间,故障类型为软错误故障,根据步骤2)得到的寄存器列表随机选取Y个采用步骤5)中的寄存器故障仿真模型,对步骤1)中的宇航芯片门级网表中寄存器进行替换,其中故障注入起始时间随机选择0到T之间,故障类型为硬错误故障。
本发明相比现有技术具有如下优点:
(1)本发明特别适用于面向空间应用的宇航芯片的辐射故障的模拟仿真,可以验证抗辐射容错方法的有效性,采用寄存器故障仿真模型替换了网表中的寄存器模型,仿真过程中不影响正常的验证流程,也无需中断,提高了模拟仿真的效率;
(2)本发明采用寄存器故障仿真模型替换了网表中的寄存器模型,替换的比例和数量可由空间环境试验得到,且可根据实际情况进行人为设定,提高了模拟仿真的灵活性;
(3)本发明与成熟的仿真软件(VCS、Modelsim)联合,容错效果更为直观,无需分析代码,也无需单独设计测试用例,因此,仿真结果更便于观察、验证和移植,对测试激励也没有侵入性;
(4)本发明通过故障类型的参数化配置,既可以对单粒子效应软错误进行仿真,也可对高能粒子形成的硬错误进行仿真,因此,仿真更好的模拟了真实环境,仿真的真实性可信性高。
附图说明
图1为本发明的面向宇航芯片的寄存器单粒子效应模拟仿真方法流程图;
图2为本发明参数化的寄存器故障仿真模型示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
如图1所示,一种面向宇航芯片的寄存器单粒子效应模拟仿真方法,包括步骤如下:
1)基于芯片实现方(如中芯国际公司、台积电公司)提供的工艺单元库文件,通过芯片综合工具(例如Synopsys的Design Complier)将寄存器传输级设计进行综合,得到宇航芯片门级网表;
2)根据工艺单元库文件的数据使用手册得到该工艺单元库文件下的所有寄存器种类及对应端口定义,查找步骤1)中得到的宇航芯片门级网表中使用到的寄存器类型;
3)根据工艺单元库文件的数据使用手册中的所有寄存器种类,查找步骤1)得到的宇航芯片门级网表中所有使用到的寄存器数目M,形成寄存器列表,M为正整数;
4)根据芯片的功能要求,构建测试验证环境以及测试验证激励,得到需要模拟仿真的总时间T;
5)根据步骤2)中查找到的寄存器类型,对应构建参数化的寄存器故障仿真模型,寄存器故障仿真模型的端口定义与工艺单元库文件的数据使用手册中的寄存器类型端口定义一致,寄存器故障仿真模型中设置两个故障注入参数,故障注入参数包括故障注入起始时间和故障注入类型,如图2所示,为参数化的寄存器故障仿真模型功能图,其中START_TIME参数单位为纳秒,FAULT_TYPE为“00”时代表软错误,为“11”时代表硬错误,其余值代表无故障,若故障类型为软错误,当仿真时间到达故障注入起始时间START_TIME时,寄存器的输出Q位翻转(即低电平变高电平或者高电平变低电平),直到复位有效信号到来或者下一个有效时钟沿信号到来,输出Q位恢复正常输出,若故障类型为硬错误,当仿真时间到达故障注入起始时间START_TIME时,寄存器的输出Q位翻转,此后Q位输出保持不变直到仿真结束;
6)根据空间环境的情况得到芯片的模拟仿真故障环境,芯片的模拟仿真故障环境是指设置寄存器单粒子软错误翻转率a和寄存器单粒子硬错误翻转率b,a和b的取值在0到1之间,且a与b之和小于1硬错误表现为器件本身永久性损坏,无法在下一个周期恢复;软错误表现为电路逻辑状态的翻转、存储数据的随机改变,可以在下一个周期恢复;
7)根据步骤6)得到的单粒子软错误翻转率a和步骤3)得到的寄存器数目M,将a和M相乘取整数部分作为寄存器单粒子软错误翻转的数目X,同理,根据步骤6)得到的单粒子硬错误翻转率b和步骤3)得到的寄存器数目M,将b和M相乘取整数部分作为寄存器单粒子硬错误翻转的数目Y;
8)将步骤1)生成的宇航芯片门级网表中的寄存器进行替换,得到替换后的宇航芯片门级网表,其替换策略如下:根据步骤2)得到的寄存器列表随机选取X个采用步骤5)中的寄存器故障仿真模型,对步骤1)中的宇航芯片门级网表中的寄存器进行替换,其中故障注入起始时间随机选择0到T之间的时间,故障类型为软错误故障,根据步骤2)得到的寄存器列表随机选取Y个采用步骤5)中的寄存器故障仿真模型,对步骤1)中的宇航芯片门级网表中寄存器进行替换,其中故障注入起始时间随机选择0到T之间,故障类型为硬错误故障;
9)在模拟仿真工具中对步骤8)得到的替换后的宇航芯片门级网表和步骤5)得到的寄存器故障仿真模型进行编译,构建面向宇航芯片的寄存器单粒子效应仿真验证平台;
10)在步骤9)形成的平台上运行步骤4)中的测试验证激励,分析宇航芯片在故障注入下的运行情况,通过分析宇航芯片功能是否正确得到在单粒子故障注入时的芯片实际运行结果是否受到故障影响。
实施例:
对一种面向宇航芯片的寄存器单粒子效应模拟仿真方法结合具体的实施案例(SapceWire协议芯片)进行详细解释:
1)基于SIMC 0.13um工艺库文件文件,通过Design Compiler工具将SapceWire协议芯片(以下简称SPW芯片)的RTL设计得到SPW芯片的门级网表;
2)基于SIMC 0.13um工艺库所的数据手册得到SIMC 0.13um所有寄存器的类型及输入输出口定义(寄存器类型比较多,列举了其中的2类):
3)基于SIMC 0.13um工艺单元库文件的数据使用手册得到该工艺下的所有寄存器种类,查找步骤1)得到的SPW芯片网表中所有使用到的寄存器数目为138907个;且使用到的类型只包含DFFSHQX1、DFFSHQX2,DFFSHQX4,DFFSHQX8。寄存器列表数量较多,此处只列举3个,DFFSHQX1为寄存器类型,SP24x58_inst_m24x58_inst_20_N7_ctrl_reg_1_.tmr_dff_p0_S0为例化名:
DFFSHQX1 SP24x58_inst_m24x58_inst_20_N7_ctrl_reg_1_.tmr_dff_p0_S0
DFFSHQX1 SP24x58_inst_m24x58_inst_20_N7_ctrl_reg_1_.tmr_dff_p1_S0
DFFSHQX1 SP24x58_inst_m24x58_inst_20_N7_ctrl_reg_1_.tmr_dff_p2_S0
4)根据芯片的测试验证环境,构建测试验证激励,得到需要模拟仿真的总时间500毫秒;
5)根据步骤2)中查找到的寄存器类型DFFSHQX1、DFFSHQX2,DFFSHQX4,DFFSHQX8,由于四种类型寄存器逻辑功能一致,只是驱动能力不同,因此其对应的参数化的寄存器故障仿真模型可以统一为1个,寄存器故障仿真模型的端口定义与工艺单元库文件的数据使用手册中的寄存器类型端口定义一致,寄存器故障仿真模型中设计两个故障注入参数,故障注入起始时间START_TIME和故障类型FAULT_TYPE,如图2所示,为参数化的寄存器故障仿真模型功能图,其中START_TIME参数单位为纳秒,FAULT_TYPE为“00”时代表软错误,为“11”时代表硬错误,其余值代表无故障,若故障类型为软错误,当仿真时间到达故障注入起始时间START_TIME时,寄存器的输出Q位翻转(即低电平变高电平或者高电平变低电平),直到复位有效信号到来或者下一个有效时钟沿信号到来,输出Q位恢复正常输出,若故障类型为硬错误,当仿真时间到达故障注入起始时间START_TIME时,寄存器的输出Q位翻转,此后Q位输出保持不变直到仿真结束;
6)根据空间环境的情况得到芯片的模拟仿真故障环境,设置寄存器单粒子软错误翻转率1.45X10-5和寄存器单粒子硬错误翻转率0;
7)以只发生软错误为例,根据步骤6)得到的单粒子软错误翻转率7.25X10-6和步骤3)得到的寄存器数目138907,两项相乘取整数部分作为寄存器单粒子软错误翻转的数目1,同理,根据步骤6)得到的单粒子硬错误翻转率0和步骤3)得到的寄存器数目138907,两项相乘取整数部分作为寄存器单粒子硬错误翻转的数目0;
8)将步骤1)生成的网表中的寄存器进行替换,其替换策略如下:根据步骤2)得到的寄存器列表随机选取1个采用步骤5)中的寄存器故障仿真模型进行替换,其中故障注入起始时间随机选择0到T之间的时间,故障类型为软错误故障,假设随机选择的就是步骤3)举例列出的第一个寄存器,随机选择的时间为800ns,则替换后的网表代码为
DFFSHQ_F
#(parameter START_TIME =800,\
parameter FAULT_TYPE =2'b00,\)
SP24x58_inst_m24x58_inst_20_N7_ctrl_reg_1_.tmr_dff_p0_S0
9)根据步骤8)得到的替换后网表与步骤5)得到的寄存器故障仿真模型联合在模拟仿真工具VCS中进行编译,构建面向宇航芯片的寄存器单粒子效应仿真验证平台;
10)在步骤9)形成的平台上到的运行结果分析宇航芯片在故障注入下的运行情况,通过分析运行情况得到在单粒子故障注入时的芯片实际运行结果是否受到故障影响。由于该案例中SPW芯片的寄存器进行了三模冗余,因此单个寄存器的软错误翻转不会对功能造成影响。测试激励的运行结果显示SPW芯片功能正常,通过测试。
以上所述,仅为本发明最佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (4)

1.一种面向宇航芯片的寄存器单粒子效应模拟仿真方法,其特征在于,包括步骤如下:
1)基于芯片实现方提供的工艺单元库文件,通过芯片综合工具将寄存器传输级设计进行综合,得到宇航芯片门级网表;
2)根据工艺单元库文件的数据使用手册得到该工艺单元库文件下的所有寄存器种类及对应端口定义,查找步骤1)中得到的宇航芯片门级网表中使用到的寄存器类型;
3)根据工艺单元库文件的数据使用手册中的所有寄存器种类,查找步骤1)得到的宇航芯片门级网表中所有使用到的寄存器数目M,形成寄存器列表,M为正整数;
4)根据芯片的功能要求,构建测试验证环境以及测试验证激励,得到需要模拟仿真的总时间T;
5)根据步骤2)中查找到的寄存器类型,对应构建参数化的寄存器故障仿真模型,寄存器故障仿真模型的端口定义与工艺单元库文件的数据使用手册中的寄存器类型端口定义一致,寄存器故障仿真模型中设置故障注入参数;
6)根据空间环境的情况得到芯片的模拟仿真故障环境,芯片的模拟仿真故障环境是指设置寄存器单粒子软错误翻转率a和寄存器单粒子硬错误翻转率b;
7)根据步骤6)得到的单粒子软错误翻转率a和步骤3)得到的寄存器数目M,将a和M相乘取整数部分作为寄存器单粒子软错误翻转的数目X,根据步骤6)得到的单粒子硬错误翻转率b和步骤3)得到的寄存器数目M,将b和M相乘取整数部分作为寄存器单粒子硬错误翻转的数目Y;
8)将步骤1)生成的宇航芯片门级网表中的寄存器进行替换,得到替换后的宇航芯片门级网表;
9)在模拟仿真工具中对步骤8)得到的替换后的宇航芯片门级网表和步骤5)得到的寄存器故障仿真模型进行编译,构建面向宇航芯片的寄存器单粒子效应仿真验证平台;
10)在步骤9)形成的平台上运行步骤4)中的测试验证激励,分析宇航芯片在故障注入下的运行情况,通过分析宇航芯片功能是否正确得到在单粒子故障注入时的芯片实际运行结果是否受到故障影响。
2.根据权利要求1所述的一种面向宇航芯片的寄存器单粒子效应模拟仿真方法,其特征在于:所述步骤5)中,故障注入参数包括故障注入起始时间和故障注入类型。
3.根据权利要求1或2所述的一种面向宇航芯片的寄存器单粒子效应模拟仿真方法,其特征在于:所述步骤6)中,寄存器单粒子软错误翻转率a和寄存器单粒子硬错误翻转率b的取值在0到1之间,且a与b之和小于1。
4.根据权利要求1或2所述的一种面向宇航芯片的寄存器单粒子效应模拟仿真方法,其特征在于:所述步骤(8)将步骤1)生成的宇航芯片门级网表中的寄存器进行替换的替换方法如下:
根据步骤2)得到的寄存器列表随机选取X个采用步骤5)中的寄存器故障仿真模型,对步骤1)中的宇航芯片门级网表中的寄存器进行替换,其中故障注入起始时间随机选择0到T之间的时间,故障类型为软错误故障,根据步骤2)得到的寄存器列表随机选取Y个采用步骤5)中的寄存器故障仿真模型,对步骤1)中的宇航芯片门级网表中寄存器进行替换,其中故障注入起始时间随机选择0到T之间,故障类型为硬错误故障。
CN201811327576.3A 2018-11-08 2018-11-08 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法 Active CN109558649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811327576.3A CN109558649B (zh) 2018-11-08 2018-11-08 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811327576.3A CN109558649B (zh) 2018-11-08 2018-11-08 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法

Publications (2)

Publication Number Publication Date
CN109558649A true CN109558649A (zh) 2019-04-02
CN109558649B CN109558649B (zh) 2023-06-09

Family

ID=65866117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811327576.3A Active CN109558649B (zh) 2018-11-08 2018-11-08 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法

Country Status (1)

Country Link
CN (1) CN109558649B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111079356A (zh) * 2019-12-13 2020-04-28 西安电子科技大学 一种单粒子加固有效性系统级验证方法
CN111813688A (zh) * 2020-06-15 2020-10-23 上海航天计算机技术研究所 航天软件抗单粒子翻转可靠性测评方法和系统
CN112329374A (zh) * 2020-10-29 2021-02-05 西安电子科技大学 一种针对大规模电路的单粒子效应快速仿真方法
CN112395823A (zh) * 2020-11-17 2021-02-23 湘潭大学 一种标准单元抗单粒子效应加固的方法
CN114676571A (zh) * 2022-03-25 2022-06-28 扬州大学 一种功率器件的单粒子硬错误鉴别方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101551764A (zh) * 2009-02-27 2009-10-07 北京时代民芯科技有限公司 基于同步冗余线程与编码技术的抗单粒子效应系统及方法
US20100148837A1 (en) * 2008-12-11 2010-06-17 Texas Instruments Incorporated Latch circuit with single node single-event-upset immunity
CN103955571A (zh) * 2014-04-22 2014-07-30 北京控制工程研究所 一种针对抗辐照芯片的软错误注入和验证方法
CN105974905A (zh) * 2016-05-10 2016-09-28 中国民航大学 面向航空数据总线单粒子翻转故障的仿真测试系统及方法
WO2018000495A1 (zh) * 2016-06-27 2018-01-04 中国科学院深圳先进技术研究院 芯片单粒子效应探测方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148837A1 (en) * 2008-12-11 2010-06-17 Texas Instruments Incorporated Latch circuit with single node single-event-upset immunity
CN101551764A (zh) * 2009-02-27 2009-10-07 北京时代民芯科技有限公司 基于同步冗余线程与编码技术的抗单粒子效应系统及方法
CN103955571A (zh) * 2014-04-22 2014-07-30 北京控制工程研究所 一种针对抗辐照芯片的软错误注入和验证方法
CN105974905A (zh) * 2016-05-10 2016-09-28 中国民航大学 面向航空数据总线单粒子翻转故障的仿真测试系统及方法
WO2018000495A1 (zh) * 2016-06-27 2018-01-04 中国科学院深圳先进技术研究院 芯片单粒子效应探测方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
华连发;张文艳;王兴涛;李珍;刘波;: "SDUV-FEL装置上利用电光频谱解码法测量束团长度实验设计与仿真", 核技术 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111079356A (zh) * 2019-12-13 2020-04-28 西安电子科技大学 一种单粒子加固有效性系统级验证方法
CN111813688A (zh) * 2020-06-15 2020-10-23 上海航天计算机技术研究所 航天软件抗单粒子翻转可靠性测评方法和系统
CN112329374A (zh) * 2020-10-29 2021-02-05 西安电子科技大学 一种针对大规模电路的单粒子效应快速仿真方法
CN112395823A (zh) * 2020-11-17 2021-02-23 湘潭大学 一种标准单元抗单粒子效应加固的方法
CN112395823B (zh) * 2020-11-17 2022-08-16 湘潭大学 一种标准单元抗单粒子效应加固的方法
CN114676571A (zh) * 2022-03-25 2022-06-28 扬州大学 一种功率器件的单粒子硬错误鉴别方法
CN114676571B (zh) * 2022-03-25 2024-03-22 扬州大学 一种功率器件的单粒子硬错误鉴别方法

Also Published As

Publication number Publication date
CN109558649B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
CN109558649A (zh) 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法
Civera et al. Exploiting circuit emulation for fast hardness evaluation
CN109858195A (zh) 一种sram型fpga上必要位单粒子翻转故障的在线仿真系统
CN103310028B (zh) 考虑器件老化的设计集成电路的方法
CN107167725B (zh) 一种快速低开销全自动数字集成电路单粒子故障注入系统
Monnet et al. Designing resistant circuits against malicious faults injection using asynchronous logic
CN105069256B (zh) 一种基于tmr的实现和故障注入仿真平台及仿真方法
US20080126068A1 (en) Accelerated simulation and verification of a system under test (sut) using cache and replacement management tables
CN1983286A (zh) 智能全自动单粒子事件故障注入器
CN114065677A (zh) 用于集成电路硬件设计的故障注入测试的方法和系统
Leveugle A new approach for early dependability evaluation based on formal property checking and controlled mutations
CN105279345A (zh) 一种航天器用数字软ip核评测方法
Villalta et al. SEU emulation in industrial SoCs combining microprocessor and FPGA
Portaluri et al. A New Domains-based Isolation Design Flow for Reconfigurable SoCs
CN106886487A (zh) 用于评价fpga软件可靠性的方法
Wang et al. Fast reliability exploration for embedded processors via high-level fault injection
Chipana et al. SET susceptibility analysis of clock tree and clock mesh topologies
CN111079356B (zh) 一种单粒子加固有效性系统级验证方法
CN106802848A (zh) 一种寄存器传输级n模冗余验证方法
Kadeed et al. Power and area evaluation of a fault-tolerant network-on-chip
Guibbaud et al. New combined approach for the evaluation of the soft-errors of complex ICs
Cassano Analysis and test of the effects of single event upsets affecting the configuration memory of SRAM-based FPGAs
Devarajegowda et al. A mutually-exclusive deployment of formal and simulation techniques using proof-core analysis
Zheng et al. Fitvs: A fpga-based emulation tool for high-efficiency hardness evaluation
Chang et al. System-bus fault injection framework in systemc design platform

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant