CN106886487A - 用于评价fpga软件可靠性的方法 - Google Patents

用于评价fpga软件可靠性的方法 Download PDF

Info

Publication number
CN106886487A
CN106886487A CN201510940269.2A CN201510940269A CN106886487A CN 106886487 A CN106886487 A CN 106886487A CN 201510940269 A CN201510940269 A CN 201510940269A CN 106886487 A CN106886487 A CN 106886487A
Authority
CN
China
Prior art keywords
reliability
fpga
measurement
metric
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510940269.2A
Other languages
English (en)
Inventor
姚可成
刘伟
孟伟
朱琳
杨楠
张哲�
李卓
李丽华
张清
张国宇
宋悦
张玉
程海龙
李思
韩旭东
孙文靖
杨春霞
申璐
张磊
刘妍
李慧君
李晓伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Jinghang Computing Communication Research Institute
Original Assignee
Beijing Jinghang Computing Communication Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Jinghang Computing Communication Research Institute filed Critical Beijing Jinghang Computing Communication Research Institute
Priority to CN201510940269.2A priority Critical patent/CN106886487A/zh
Publication of CN106886487A publication Critical patent/CN106886487A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3668Software testing
    • G06F11/3672Test management
    • G06F11/3692Test management for test results analysis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Biophysics (AREA)
  • Quality & Reliability (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明实施例公开了一种用于评价FPGA软件可靠性的方法,涉及FPGA软件可靠性评价技术,能够客观、准确的评价FPGA软件的可靠性。该方法包括输入训练样本数据;FPGA软件可靠性度量模型与BP神经网络结合,利用所述训练样本数据对神经网络进行训练,提取FPGA软件可靠性度量元,并确定该FPGA软件中每个度量元的值,输出可靠性评价结果,主要用于FPGA软件可靠性评价。

Description

用于评价FPGA软件可靠性的方法
技术领域
本发明涉及FPGA软件的可靠性评价技术领域,尤其涉及一种用于评价FPGA软件可靠性的方法。
背景技术
由于FPGA(Field Programmable Gate Array)具有集成度高、体积小、功耗低、速度快等诸多优点,在航空、航天军用产品领域中获得了广泛应用,FPGA软件质量成为影响装备质量和武器战斗力的重要因素。然而,目前武器装备FPGA软件在设计开发、测试验证等方面存在诸多薄弱环节,研制质量难以保证。尤其对于可靠性设计考虑得较少,严重影响武器装备的质量。
目前对于FPGA软件可靠性评价技术的研究尚处于起步阶段,没有能够客观、准确的评价FPGA软件可靠性的有效方法。
发明内容
本发明的目的在于克服现有技术不足,提供了一种用于评价FPGA软件可靠性的方法,能够客观、准确的评价FPGA软件的可靠性。
本发明的技术解决方案:
一种适用于FPGA软件的可靠性评价方法,包括以下步骤:
输入训练样本数据;
FPGA软件可靠性度量模型与BP神经网络结合,利用所述训练样本数据对神经网络进行训练,以确保神经网络的准确性,所述软件可靠性度量模型包括系统要求过程和需求分析过程可靠性、设计过程可靠性、实现与集成过程可靠性和测试与验证过程可靠性,其中所述系统要求过程和需求分析过程可靠性包括性能需求可靠性、功能需求可靠性、数据需求可靠性和接口需求可靠性,所述设计过程可靠性包括接口设计可靠性、通讯设计可靠性、模块设计可靠性、时钟使用可靠性、IP核使用可靠性、冗余容错设计可靠性和可靠性需求可追踪性,所述实现与集成过程可靠性设计输入可靠性、逻辑综合可靠性、布局布线可靠性和配置文件加载可靠性,所述测试与验证过程可靠性包括可靠性测试充分性可靠性测试覆盖性;
提取FPGA软件可靠性度量元,并确定该FPGA软件中每个度量元的值,FPGA软件可靠性度量元为FPGA软件可靠性度量的内容,度量元及FPGA软件可靠性评价结果的取值范围均为闭区间[0,1],且度量值越接近1,表示相应度量元的度量结果越好,度量元取值方式有二元取值和比率取值两种;
输出可靠性评价结果。
本发明实施例提供的用于评价FPGA软件可靠性的方法,采用BP神经网络理论对FPGA软件可靠性进行评价,实现了准确给出定量评价结果的功能,而且该方法具有良好的实用性,利用BP网络的自学习能力对权值进行调整,使用起来快捷、简便,同时对FPGA软件的可靠性设计具有一定的指导作用。
附图说明
所包括的附图用来提供对本发明实施例的进一步的理解,其构成了说明书的一部分,用于例示本发明的实施例,并与文字描述一起来阐释本发明的原理。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种适用于FPGA软件的可靠性评价方法流程图;
图2为本发明实施例中FPGA软件可靠性度量模型结构示意图;
图3为本发明实施例中BP神经网络算法的流程框图;
图4为本发明实施例中FPGA软件可靠性评价网络结构示意图;
图5为本发明实施例中网络训练性能曲线示意图;
图6为本发明实施例中图1所示方法对应的输出结果界面示意图。
具体实施方式
下面将结合附图对本发明的具体实施例进行详细说明。在下面的描述中,出于解释而非限制性的目的,阐述了具体细节,以帮助全面地理解本发明。然而,对本领域技术人员来说显而易见的是,也可以在脱离了这些具体细节的其它实施例中实践本发明。
在此需要说明的是,为了避免因不必要的细节而模糊了本发明,在附图中仅仅示出了与根据本发明的方案密切相关的设备结构和/或处理步骤,而省略了与本发明关系不大的其他细节。
本发明实施例提供一种适用于FPGA软件的可靠性评价方法,如图1所示,包括以下步骤:
101、输入训练样本数据;
102、FPGA软件可靠性度量模型与BP神经网络结合,利用所述训练样本数据对神经网络进行训练,以确保神经网络的准确性,FPGA软件可靠性度量模型如图2所示,包括系统要求过程和需求分析过程可靠性、设计过程可靠性、实现与集成过程可靠性和测试与验证过程可靠性,其中所述系统要求过程和需求分析过程可靠性包括性能需求可靠性、功能需求可靠性、数据需求可靠性和接口需求可靠性,所述设计过程可靠性包括接口设计可靠性、通讯设计可靠性、模块设计可靠性、时钟使用可靠性、IP核使用可靠性、冗余容错设计可靠性和可靠性需求可追踪性,所述实现与集成过程可靠性设计输入可靠性、逻辑综合可靠性、布局布线可靠性和配置文件加载可靠性,所述测试与验证过程可靠性包括可靠性测试充分性可靠性测试覆盖性;
BP神经网络(Back Propagation Network)是指基于误差逆向传播算法的多层前向神经网络,由输入层、隐含层、输出层构成。BP神经网络算法的流程框图如图3所示。
准备50个待测FPGA软件,利用表1中的取值方式获得这些FPGA软件可靠性性度量元的度量值。邀请多位FPGA软件可靠性评价专家对这些FPGA软件的可靠性进行综合评价并打分,以此度量值和打分值作为训练神经网络的样本。经过分析和计算,确定神经网络输入层神经元结点数为41,输入数值的范围均为[0,1],隐含层神经元结点数为20,输出层神经元结点数为1,隐含层激活函数为双曲正切Sigmoid函数tansig,输出层激活函数为对数Sigmoid函数logsig,训练算法为LM(Levenberg-Marquardt)算法,训练过程中两次显示之间的训练间隔步数为1,训练次数为1000,训练目标误差为1.0×10-5。基于BP神经网络的FPGA软件可靠性评价网络如图4所示。使用以上样本和参数,在MATLAB中进行神经网络的训练,经过34步迭代训练后,网络达到预先设置的目标误差。网络训练性能曲线如图5所示,说明网络通过训练已经达到了较高精度,可以用来进行FPGA软件可靠性评价。
本文结合FPGA开发过程中的相关要求,建立了一种基于FPGA软件开发全生命周期的度量模型,全生命周期包括系统要求和需求分析、设计、实现与集成、测试与验证四个过程。该度量模型既可在FPGA软件设计开发过程中对FPGA软件可靠性进行度量,也可在交付后对影响FPGA软件可靠性的问题进行确认、更改,有效保证FPGA软件的可靠性。
103、提取FPGA软件可靠性度量元,并确定该FPGA软件中每个度量元的值,FPGA软件可靠性度量元为FPGA软件可靠性度量的内容,度量元及FPGA软件可靠性评价结果的取值范围均为闭区间[0,1],且度量值越接近1,表示相应度量元的度量结果越好,度量元取值方式有二元取值和比率取值两种;
FPGA软件可靠性度量的内容称为FPGA软件可靠性度量元,定量度量FPGA软件可靠性的基础是定义FPGA软件可靠性度量元的取值方式。本发明实施例中使用的度量元及FPGA软件可靠性评价结果的取值范围均为闭区间[0,1],且度量值越接近1,说明相应度量元的度量结果越好。取值方式有两种:二元取值和比率取值。
二元取值的规则是:二元取值要么取为度量的最大值1,要么取为度量的最小值0。当对一个问题的回答为“是”时,度量元取值为1;当对一个问题的回答为“否”时,度量元取值为0。
比率取值的规则是:对于度量值越大越好的度量元,将已证实的一类统计对象的数量除以这类统计对象的总数后得到的比率,表现为“A/B”形式;对于度量值越小越好的度量元,用1减去已证实的一类统计对象的数量除以这类统计对象的总数后得到的比率,表现为“1-A/B”形式。
基于FPGA评测过程中遇到的问题和积累的经验,提取出的FPGA软件可靠性度量元如表1所示。
表1FPGA软件可靠性度量元
对个各度量元的说明如下:
(1)系统要求过程和需求分析过程
系统要求过程和需求分析过程中共有11个度量元,这些度量元的取值方式均为二元取值,若FPGA需求规格说明中有对该项需求的描述,则度量值取值为1;反之度量值取值为0。
(2)设计过程
设计过程中共有11个度量元,这些度量元的取值方式如下:
接口的一致性:取值方式为比率取值,度量值=设计中正确实现的接口数/需求规格说明中要实现的接口数。
接口容错能力:取值方式为比率取值,度量值=通过的接口异常测试用例数/接口异常测试用例总数。
模块间信号连接正确性:取值方式为二元取值,若模块间信号全部连接正确,则度量值取值为1;若模块间信号连接有误,则度量值取值为0。
输入数据的有效性:取值方式为比率取值,度量值=输入的有效数据数/输入数据总数。
通讯协议一致性:取值方式为比率取值,度量值=符合协议规范的通讯协议数/通讯协议总数。
模块层次:应采用层次化设计方式开展可编程逻辑器件设计,以提高代码可读性,结构的层次不宜太深,为3至5层。取值方式为二元取值,若模块层次数符合要求,则度量值取值为1;否则度量值取值为0。
将存储逻辑独立划分模块:RAM和FIFO等存储单元应该独立划分模块。便于利用综合约束属性指定这些存储单元的结构和所使用的资源类型,也便于提高仿真速度。取值方式为二元取值,若设计中将存储逻辑独立划分模块,则度量值取值为1;否则度量值取值为0。
避免直接使用组合逻辑产生时钟:组合逻辑容易产生毛刺,引起触发器的错误翻转,影响FPGA设计的可靠性,因此在设计中应避免使用组合逻辑产生的时钟,在必须使用组合逻辑产生的时钟(如门控时钟)时可以通过使用时钟使能的方式实现。取值方式为比率取值,度量值=设计中使用寄存器的时钟使能代替门控时钟数/门控时钟总数。
IP核验证:FPGA设计过程中,使用芯片厂家提供的成品IP核前应充分掌握了解相关使用说明和技术要求,进行仿真分析,验证IP核的正确性和适用性后再进行应用。取值方式为二元取值,若在使用IP核前验证了IP核的正确性和适用性,则度量值取值为1;否则度量值取值为0。
安全关键功能冗余设计:为防止位翻转等带来的功能异常,应该对FPGA中的安全关键功能采用冗余设计方法。若有一个模块发生位翻转,则其他正常模块的输出可将故障模块的输出屏蔽,从而不会输出端产生差错。取值方式为比率取值,度量值=采用冗余设计的安全关键功能数/安全关键功能总数。
可靠性需求可追踪性:取值方式为比率取值,度量值=设计中实现的可靠性需求数/需求规格说明中规定的初始可靠性需求数。
(3)实现与集成过程
实现与集成过程中共有12个度量元,这些度量元的取值方式如下:
跨时钟域信号同步处理:跨时钟域信号容易出现不满足建立保持时间要求的情况,导致亚稳态现象,因此避免直接使用异步信号,应通过双采样、FIFO等方式进行同步处理。取值方式为比率取值,度量值=进行同步处理的跨时钟域信号数/跨时钟域信号总数。
异步复位同步释放:由于复位信号与时钟关系不确定,如果异步复位信号在触发器时钟有效沿附近释放,可能会导致触发器输出的亚稳态,从而影响设计的可靠性。在异步复位释放时应采用同步释放的方式,避免异步复位释放时的亚稳态。取值方式为比率取值,度量值=采用同步释放的复位信号数/异步复位信号总数。
寄存器初始化:FPGA设计中,所有寄存器应使用复位操作进行初始化,避免系统上电后出现不确定状态。取值方式为比率取值,度量值=进行初始化的寄存器数/寄存器总数。
无效状态处理有效性:对于状态机中无效的状态必须进行适当的处理,否则一旦由于某种原因进入了无效状态,则会导致状态机死锁。在状态机设计时应充分考虑各种可能出现的状态以及一旦进入非法状态后可以强迫状态机在下一个时钟周期内进入合法状态。取值方式为比率取值,度量值=正确处理的无效状态数/无效状态总数。
无不可达分支或冗余代码:程序中条件语句设置应合理,不能出现不可达条件,否则可能影响程序功能。取值方式为二元取值,若代码中无不可达分支或冗余代码,则度量值取值为1;否则度量值取值为0。
敏感列表完整正确:进程敏感列表不全时,综合工具通常在综合时会补充完整,使电路实现满足预期,但这种操作也会带来编码与综合后行为的不一致。所以应保证进程中的敏感列表完整正确,避免敏感信号多余或缺失。取值方式为比率取值,度量值=完整正确的敏感列表数/敏感列表总数。
无不可综合对象:不可综合对象可以用于仿真,但是无法被综合工具综合为实际电路,所以使用不可综合的代码会导致仿真和综合的不一致,导致仿真验证无法真实反映电路的实际输出。取值方式为二元取值,若代码中无不可综合对象,则度量值取值为1;否则度量值取值为0。
逻辑等价性:由于综合和布局布线过程的不确定性,应该对关键功能实现在布局布线后网表中进行确认,以确定功能实现与设计意图一致。取值方式为比率取值,通过逻辑等价性分析工具获取,度量值=逻辑等价的测试点数/测试点总数。
编译芯片型号正确性:若布局布线编译时选用的芯片型号与使用芯片型号不一致,将导致时序不满足,功能无法正确实现。取值方式为二元取值,若编译芯片型号正确,则度量值取值为1;否则度量值取值为0。
无建立/保持时间冲突:取值方式为比率取值,通过静态时序分析工具获取,度量值=静态时序分析报告中无建立/保持时间冲突的路径数/总路径数。
总线各个位线避免集中布线:总线的各个位线在进行布局时,应避免集中布线,减少由于多个信号同时变化时产生干扰信号情况的发生。取值方式为二元取值,若总线的各个位线避免集中布线,则度量值取值为1;否则度量值取值为0。
资源使用率:一般要求资源使用率不大于某上限值。取值方式为比率取值,通过布局布线工具获取,若资源使用率大于上限值,则度量值=(1-资源使用率)/(1-上限值);若资源使用率不大于上限值,则度量值取值为1。
(4)测试与验证过程
测试与验证中共有7个度量元,这些度量元的取值方式如下:
测试用例执行率:取值方式为比率取值,度量值=执行测试用例数/设计测试用例数。
测试用例通过率:取值方式为比率取值,度量值=通过测试用例数/执行测试用例数。
故障密度:取值方式为比率取值,度量值=1-测试发现的故障数/产品规模(行数)。
故障排除:取值方式为比率取值,度量值=已纠正的故障数/发现的故障总数。
可靠性需求覆盖率:取值方式为比率取值,度量值=测试的可靠性需求数/需求规格说明中规定的可靠性需求数。
语句覆盖率:取值方式为比率取值,通过仿真工具获取,度量值=测试覆盖的语句数/代码语句总数。
分支覆盖率:取值方式为比率取值,通过仿真工具获取,度量值=测试覆盖的分支数/代码分支总数。
104、输出可靠性评价结果。
表2列出了某FPGA软件样本数据各个可靠性度量元的度量值取值过程,该FPGA软件的安全关键等级是B级,对可靠性提出了较高的要求。
表2样本FPGA软件可靠性度量值的取值
邀请多个可靠性评价专家根据以上可靠性度量值对该FPGA软件的可靠性进行总体评价并打分,得分的平均值为0.87。
使用该评价工具对上述FPGA软件进行可靠性评价,得到的评价值为0.854,如图6所示,与专家给出的评价结果相近。由于BP神经网络创建函数对神经网络进行初始化时,所赋予的初始权值和阈值都是随机的,所以每次的训练结果和评价结果都不完全相同。通过对同一FPGA软件的可靠性进行多次训练和评价,发现每次的评价结果都很相近,将10次试验结果进行比对,10次评价结果的平均相对误差仅为1.7%,其中最大相对误差为3.9%,最小相对误差接近于0。在FPGA软件可靠性评价中,这样的误差范围是可以接受的。试验结果表明,该评价网络具有较高的稳定性和准确性。
本发明实施例提供的用于评价FPGA软件可靠性的方法,采用BP神经网络理论,将BP神经网络与FPGA软件可靠性度量模型相结合,不仅可以准确地对FPGA软件的可靠性做出定量的评价,而且适应性强、实用性好,若评价指标发生了变化,设计好的BP神经网络可以通过对新的样本持续不断地学习,掌握新的样本中所蕴含的专家知识和经验,从而提高评价的准确性,并拓宽其适用范围。
针对以上问题,急需将FPGA软件设计开发、测试验证过程中,出现的共性、重复性问题进行采集、分类、整理和分析,建立FPGA软件可靠性度量模型,提炼出有FPGA软件特点的可靠性度量元,用于指导FPGA软件可靠性评价。
神经网络法在保证准确度和精度的基础上,还具有一些其他优点:该方法是直接利用反映过程动态特性的输入输出数据来建立数学模型,不要求深入了解被测对象的过程机理,在最少限度的先验知识和假设的条件下就可以进行建模,并且通过大量样本训练自动确定权重,比完全凭个人经验和知识来主观确定权重更科学、更合理,还可以通过计算机编程将复杂的训练算法轻易地实现,可以大幅提高效率。
如上针对一种实施例描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施例中使用,和/或与其它实施例中的特征相结合或替代其它实施例中的特征使用。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤、组件或其组合的存在或附加。
本发明以上的装置和方法可以由硬件实现,也可以由硬件结合软件实现。本发明涉及这样的计算机可读程序,当该程序被逻辑部件所执行时,能够使该逻辑部件实现上文所述的装置或构成部件,或使该逻辑部件实现上文所述的各种方法或步骤。本发明还涉及用于存储以上程序的存储介质,如硬盘、磁盘、光盘、DVD、flash存储器等。
这些实施例的许多特征和优点根据该详细描述是清楚的,因此所附权利要求旨在覆盖这些实施例的落入其真实精神和范围内的所有这些特征和优点。此外,由于本领域的技术人员容易想到很多修改和改变,因此不是要将本发明的实施例限于所例示和描述的精确结构和操作,而是可以涵盖落入其范围内的所有合适修改和等同物。
本发明未详细说明部分为本领域技术人员公知技术。

Claims (1)

1.一种适用于FPGA软件的可靠性评价方法,其特征在于,包括以下步骤:
输入训练样本数据;
FPGA软件可靠性度量模型与BP神经网络结合,利用所述训练样本数据对神经网络进行训练,以确保神经网络的准确性,所述软件可靠性度量模型包括系统要求过程和需求分析过程可靠性、设计过程可靠性、实现与集成过程可靠性和测试与验证过程可靠性,其中所述系统要求过程和需求分析过程可靠性包括性能需求可靠性、功能需求可靠性、数据需求可靠性和接口需求可靠性,所述设计过程可靠性包括接口设计可靠性、通讯设计可靠性、模块设计可靠性、时钟使用可靠性、IP核使用可靠性、冗余容错设计可靠性和可靠性需求可追踪性,所述实现与集成过程可靠性设计输入可靠性、逻辑综合可靠性、布局布线可靠性和配置文件加载可靠性,所述测试与验证过程可靠性包括可靠性测试充分性可靠性测试覆盖性;
提取FPGA软件可靠性度量元,并确定该FPGA软件中每个度量元的值,FPGA软件可靠性度量元为FPGA软件可靠性度量的内容,度量元及FPGA软件可靠性评价结果的取值范围均为闭区间[0,1],且度量值越接近1,表示相应度量元的度量结果越好,度量元取值方式有二元取值和比率取值两种;
输出可靠性评价结果。
CN201510940269.2A 2015-12-15 2015-12-15 用于评价fpga软件可靠性的方法 Pending CN106886487A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510940269.2A CN106886487A (zh) 2015-12-15 2015-12-15 用于评价fpga软件可靠性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510940269.2A CN106886487A (zh) 2015-12-15 2015-12-15 用于评价fpga软件可靠性的方法

Publications (1)

Publication Number Publication Date
CN106886487A true CN106886487A (zh) 2017-06-23

Family

ID=59175225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510940269.2A Pending CN106886487A (zh) 2015-12-15 2015-12-15 用于评价fpga软件可靠性的方法

Country Status (1)

Country Link
CN (1) CN106886487A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107992299A (zh) * 2017-11-27 2018-05-04 郑州云海信息技术有限公司 神经网络超参数提取转换方法、系统、装置及存储介质
CN111026661A (zh) * 2019-12-06 2020-04-17 广东省科技基础条件平台中心 一种软件易用性全面测试方法及系统
CN111783930A (zh) * 2019-04-03 2020-10-16 南京大学 一种基于路径状态的神经网络测试充分性评估方法
CN112783474A (zh) * 2020-12-31 2021-05-11 北京航空航天大学 一种考虑多因素的软件体系结构适应性评估方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102360455A (zh) * 2011-10-21 2012-02-22 南京航空航天大学 基于专家知识和神经网络的太阳翼展开可靠性评估方法
US8131659B2 (en) * 2008-09-25 2012-03-06 Microsoft Corporation Field-programmable gate array based accelerator system
CN103714382A (zh) * 2013-12-31 2014-04-09 北京交通大学 一种城轨列车安全检测传感网可靠性多指标综合评估方法
CN103970537A (zh) * 2014-04-29 2014-08-06 探月与航天工程中心 一种面向航天软件的软件可信性度量方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8131659B2 (en) * 2008-09-25 2012-03-06 Microsoft Corporation Field-programmable gate array based accelerator system
CN102360455A (zh) * 2011-10-21 2012-02-22 南京航空航天大学 基于专家知识和神经网络的太阳翼展开可靠性评估方法
CN103714382A (zh) * 2013-12-31 2014-04-09 北京交通大学 一种城轨列车安全检测传感网可靠性多指标综合评估方法
CN103970537A (zh) * 2014-04-29 2014-08-06 探月与航天工程中心 一种面向航天软件的软件可信性度量方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107992299A (zh) * 2017-11-27 2018-05-04 郑州云海信息技术有限公司 神经网络超参数提取转换方法、系统、装置及存储介质
CN111783930A (zh) * 2019-04-03 2020-10-16 南京大学 一种基于路径状态的神经网络测试充分性评估方法
CN111783930B (zh) * 2019-04-03 2024-03-12 南京大学 一种基于路径状态的神经网络测试充分性评估方法
CN111026661A (zh) * 2019-12-06 2020-04-17 广东省科技基础条件平台中心 一种软件易用性全面测试方法及系统
CN111026661B (zh) * 2019-12-06 2023-09-19 广东省科技基础条件平台中心 一种软件易用性全面测试方法及系统
CN112783474A (zh) * 2020-12-31 2021-05-11 北京航空航天大学 一种考虑多因素的软件体系结构适应性评估方法

Similar Documents

Publication Publication Date Title
CN109002601B (zh) 一种基于Petri网的FPGA系统的验证模型建模方法
US20230342283A1 (en) Waveform based reconstruction for emulation
CN112417798B (zh) 一种时序测试方法、装置、电子设备及存储介质
US10699046B2 (en) System and method for achieving functional coverage closure for electronic system verification
CN106886487A (zh) 用于评价fpga软件可靠性的方法
US11416662B1 (en) Estimating diagnostic coverage in IC design based on static COI analysis of gate-level netlist and RTL fault simulation
CN115315702A (zh) 早期阶段电路设计中基于机器学习的度量的预测
CN110750949A (zh) 一种基于ibis模型模拟系统级封装剂量率效应的方法
CN105279345A (zh) 一种航天器用数字软ip核评测方法
CN103268272B (zh) 基于场景的处理器系统级验证完备性度量方法
US10515169B1 (en) System, method, and computer program product for computing formal coverage data compatible with dynamic verification
US10380301B1 (en) Method for waveform based debugging for cover failures from formal verification
US20220269846A1 (en) Structural analysis for determining fault types in safety related logic
US11841761B2 (en) Method and system for tracing error of logic system design
Gavrilov et al. Method of mathematical description for digital system blocks logical models
CN111079356B (zh) 一种单粒子加固有效性系统级验证方法
US11227090B2 (en) System and method for achieving functional coverage closure for electronic system verification
Dehbashi et al. Efficient automated speedpath debugging
Ubar et al. True path tracing in structurally synthesized BDDs for testability analysis of digital circuits
Biswal et al. A discrete event system approach to on-line testing of digital circuits with measurement limitation
Hamad et al. Efficient multilevel formal analysis and estimation of design vulnerability to single event transients
CN110377924A (zh) 硬错误模拟及其使用
Ammar et al. Comprehensive vulnerability analysis of systems exposed to seus via probabilistic model checking
CN104951583A (zh) 数字集成电路仿真方法及仿真器
CN117350222B (zh) 一种基于仿真的单粒子软错误分析方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170623