CN112385043A - 光接收元件和测距模块 - Google Patents

光接收元件和测距模块 Download PDF

Info

Publication number
CN112385043A
CN112385043A CN201980045810.XA CN201980045810A CN112385043A CN 112385043 A CN112385043 A CN 112385043A CN 201980045810 A CN201980045810 A CN 201980045810A CN 112385043 A CN112385043 A CN 112385043A
Authority
CN
China
Prior art keywords
pixel
semiconductor region
substrate
voltage
voltage application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980045810.XA
Other languages
English (en)
Inventor
渡辺竜太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112385043A publication Critical patent/CN112385043A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4811—Constructional features, e.g. arrangements of optical elements common to transmitter and receiver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C3/00—Measuring distances in line of sight; Optical rangefinders
    • G01C3/02—Details
    • G01C3/06—Use of electric means to obtain final indication
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/04—Optical or mechanical part supplementary adjustable parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/32—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S17/36—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated with phase comparison between the received signal and the contemporaneously transmitted signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/93—Lidar systems specially adapted for specific applications for anti-collision purposes
    • G01S17/931—Lidar systems specially adapted for specific applications for anti-collision purposes of land vehicles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/4912—Receivers
    • G01S7/4913—Circuits for detection, sampling, integration or read-out
    • G01S7/4914—Circuits for detection, sampling, integration or read-out of detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明涉及一种能够改善特性的光接收元件和测距模块。该光接收元件包括片上透镜、布线层和布置在片上透镜与布线层之间的半导体层，该半导体层包括施加有第一电压的第一电压施加部、施加有与第一电压不同的第二电压的第二电压施加部、布置在第一电压施加部附近的第一电荷检测部以及布置在第二电压施加部附近的第二电荷检测部，并且第一电压施加部和第二电压施加部均在半导体层中被绝缘膜覆盖。例如，本技术可以适用于通过ToF方法生成距离信息的光接收元件。

Description

光接收元件和测距模块
技术领域
本技术涉及一种光接收元件和测距模块，特别是涉及一种能够改善特性的光接收元件和测距模块。
背景技术
通常，已知使用间接飞行时间(ToF：time of flight)方法的测距系统。在这种测距系统中，能够将通过接收击中物体并在物体处反射的光而获得的信号电荷高速地分布在不同区域中的传感器是必不可少的，该光是使用一定相位的发光二极管(LED)或激光照射的有源光。
因此，例如，提出了一种通过直接在基板中施加电压以在基板中生成电流来使传感器的基板中的宽范围区域被高速调制的技术(例如，参见专利文献1)。这种传感器也称为电流辅助光子解调器(CAPD：current assisted photonic demodulator)传感器。
引用列表
专利文献
专利文献1：日本专利申请特开第2011-86904号
发明内容
发明要解决的问题
然而，通过上述技术难以获得具有足够特性的CAPD传感器。
例如，上述CAPD传感器是具有布置在基板的表面上的布线等的表面照射型传感器，基板的表面接收来自外部的光。
为了确保光电二极管转换区域，期望在光电二极管，即光电转换单元的光接收表面侧不具有阻挡入射光的光路的布线等。然而，在表面照射型CAPD传感器中，根据结构除了在PD的光接收表面侧布置用于电荷提取的布线、各种控制线和信号线之外，别无选择，而这限制了光电转换区域。即，不能确保足够的光电转换区域，并且使诸如灵敏度等像素的特性劣化。
此外，在考虑在具有外部光的地方使用CAPD传感器的情况下，外部光分量成为用于使用有源光测量距离的间接ToF方法的噪声分量。因此，为了确保足够的信噪比(SN)并获得距离信息，需要确保足够的饱和信号量(Qs)。然而，在表面照射型CAPD传感器中，布线布局受到限制。因此，有必要设计除布线电容以外的方法，例如提供额外晶体管以确保电容。
此外，在表面照射型CAPD传感器中，称为抽头(Tap)的信号提取部布置在基板的光入射侧。另一方面，在考虑在Si基板中进行光电转换的情况下，尽管取决于光的波长在衰减率上存在差异，但是在光入射面侧光电转换的发生率较高。因此，在表面型CAPD传感器中，在无源抽头区域中执行光电转换的可能性较高，无源抽头区域是其中设置有信号提取部的抽头区域中的未分布有信号电荷的抽头区域。由于间接ToF传感器使用根据有源光的相位分配给每个电荷累积区域的信号来获得测距信息，因此无源抽头区域中直接光电转换的分量成为噪声，由此，测距精度可能会变差。即，CAPD传感器的特性可能劣化。
考虑到这种情况做出了本技术，并且能够改善特性。
问题的解决方案
根据本技术的第一方面的光接收元件包括：
片上透镜；
布线层；和
半导体层，所述半导体层布置在所述片上透镜和所述布线层之间，其中，
所述半导体层包括：
第一电压施加部，其上施加有第一电压，
第二电压施加部，其上施加有与所述第一电压不同的第二电压，
第一电荷检测部，其布置在所述第一电压施加部附近，和
第二电荷检测部，其布置在所述第二电压施加部附近，并且
所述第一电压施加部和所述第二电压施加部中的每个均在所述半导体层中被绝缘膜覆盖。
在本技术的第一方面中，设置有片上透镜、布线层以及布置在所述片上透镜和所述布线层之间的半导体层，所述半导体层设置有施加有第一电压的第一电压施加部、施加有与所述第一电压不同的第二电压的第二电压施加部、布置在所述第一电压施加部附近的第一电荷检测部和布置在所述第二电压施加部附近的第二电荷检测部，所述第一电压施加部和所述第二电压施加部中的每个均在所述半导体层中被绝缘膜覆盖。
根据本技术的第二方面的测距模块包括：
光接收元件，所述光接收元件包括：
片上透镜，
布线层，和
半导体层，所述半导体层布置在所述片上透镜和所述布线层之间，
所述半导体层包括：
第一电压施加部，其上施加有第一电压，
第二电压施加部，其上施加有与所述第一电压不同的第二电压，
第一电荷检测部，其布置在所述第一电压施加部周围，以及
第二电荷检测部，其布置在所述第二电压施加部周围，并且
所述第一电压施加部和所述第二电压施加部中的每个在所述半导体层中被绝缘膜覆盖；
光源，其构造成照射亮度周期性变化的照射光；和
光发射控制单元，其构造成控制所述照射光的照射时刻。
在本技术的第二方面中，提供了一种光接收元件，其设置有片上透镜、布线层以及布置在所述片上透镜和所述布线层之间的半导体层，所述半导体层设置有施加有第一电压的第一电压施加部、施加有与所述第一电压不同的第二电压的第二电压施加部、布置在所述第一电压施加部周围的第一电荷检测部和布置在所述第二电压施加部周围的第二电荷检测部，并且所述第一电压施加部和第二电压施加部中的每个均在所述半导体层中被绝缘膜覆盖；构造成照射亮度周期性变化的照射光的光源；和构造成控制所述照射光的照射时刻的光发射控制单元。
发明效果
根据本技术的第一方面和第二方面，可以改善特性。
注意，这里所述的效果不一定是限制性的，并且可以展现出本公开中所述的任何效果。
附图说明
图1是示出光接收元件的构成例的框图。
图2是示出像素的构成例的图。
图3是示出像素的信号提取部的构成例的图。
图4是用于说明灵敏度提高的图。
图5是用于说明电荷分离效率的提高的图。
图6是用于说明电子提取效率的提高的图。
图7是用于说明表面照射型的信号载流子的移动速度的图。
图8是用于说明背面照射型的信号载流子的移动速度的图。
图9是示出像素的信号提取部的另一构成例的图。
图10是用于说明像素与片上透镜之间的关系的图。
图11是示出像素的信号提取部的另一构成例的图。
图12是示出像素的信号提取部的另一构成例的图。
图13是示出像素的信号提取部的另一构成例的图。
图14是示出像素的信号提取部的另一构成例的图。
图15是示出像素的信号提取部的另一构成例的图。
图16是示出像素的另一构成例的图。
图17是示出像素的另一构成例的图。
图18是示出像素的另一构成例的图。
图19是示出像素的另一构成例的图。
图20是示出像素的另一构成例的图。
图21是示出像素的另一构成例的图。
图22是示出像素的另一构成例的图。
图23是示出像素的另一构成例的图。
图24是示出像素的另一构成例的图。
图25是示出像素的另一构成例的图。
图26是示出像素的另一构成例的图。
图27是示出像素的另一构成例的图。
图28是示出像素的另一构成例的图。
图29是示出像素的另一构成例的图。
图30是示出像素的另一构成例的图。
图31是示出像素的等效电路的图。
图32是示出像素的另一等效电路的图。
图33是示出采用周期性布置的电压供给线的布置例的图。
图34是示出采用镜像布置的电压供给线的布置例的图。
图35是用于说明周期性布置和镜像布置的特性的图。
图36是第十四实施方案中的多个像素的截面图。
图37是第十四实施方案中的多个像素的截面图。
图38是第九实施方案中的多个像素的截面图。
图39是第九实施方案的变形例1中的多个像素的截面图。
图40是第十五实施方案中的多个像素的截面图。
图41是第十实施方案中的多个像素的截面图。
图42是用于说明多层布线层的五层金属膜的图。
图43是用于说明多层布线层的五层金属膜的图。
图44是用于说明多晶硅层的图。
图45是示出形成在金属膜中的反射构件的变形例的图。
图46是示出形成在金属膜中的反射构件的变形例的图。
图47是用于说明光接收元件的基板构造的图。
图48是用于说明像素晶体管区域周围的噪声的图。
图49是用于说明像素晶体管区域周围的噪声抑制结构的图。
图50是用于说明像素晶体管区域周围的电荷排出结构的图。
图51是用于说明像素晶体管区域周围的电荷排出结构的图。
图52是用于说明有效像素区域周围的电荷排出的图。
图53是示出设置在有效像素区域的外周中的电荷排出区域的构成例的平面图。
图54是其中电荷排出区域由遮光像素区域和N型区域构成的情况的截面图。
图55是用于说明在像素晶体管布置在具有光电转换区域的基板上的情况下的电流流动的图。
图56是第十八实施方案中的多个像素的截面图。
图57是用于说明由两个基板共享的电路的图。
图58是用于说明根据第十八实施方案的基板构造的图。
图59是示出MIX接合部和DET接合部的布置的平面图。
图60是示出MIX接合部和DET接合部的布置的平面图。
图61是用于说明电流消耗增加的问题的图。
图62是根据第十九实施方案的第一构成例的像素的平面图和截面图。
图63是根据第十九实施方案的第二构成例的像素的平面图和截面图。
图64是示出第十九实施方案的第一构成例和第二构成例的其他平面形状的图。
图65是示出第十九实施方案的第一构成例和第二构成例的其他平面形状的图。
图66是根据第十九实施方案的第三构成例的像素的平面图和截面图。
图67是示出第十九实施方案的第三构成例的其他平面形状的图。
图68是示出第十九实施方案的第三构成例的其他平面形状的图。
图69是示出在同时输出4抽头像素信号的情况下像素阵列单元的电路构成例的图。
图70是示出其中布置有四条垂直信号线的布线布局的图。
图71是示出其中布置有四条垂直信号线的布线布局的第一变形例的图。
图72是示出其中布置有四条垂直信号线的布线布局的第二变形例的图。
图73是说明像素晶体管的布置例的变形例的图。
图74是示出图73的B中的像素晶体管布局中的连接布局的图。
图75是示出图73的B中的像素晶体管布局中的布线布局的图。
图76是示出其中在一个像素列中布置有两条电源线的布线布局的图。
图77是示出VSS布线的布线例的平面图。
图78是示出VSS布线的布线例的平面图。
图79是用于说明光瞳校正(pupil correction)的第一方法的图。
图80是用于说明光瞳校正的第一方法的图。
图81是用于说明光瞳校正的第一方法的图。
图82是用于说明光瞳校正的第一方法的图。
图83是用于说明光瞳校正的第一方法中的片上透镜的偏移量的图。
图84是用于说明2相方法和4相方法的图。
图85是用于说明电压供给线的布线例的图。
图86是根据第二十实施方案的第一构成例的像素的截面图和平面图。
图87是示出第一抽头和第二抽头的布置例的图。
图88是用于说明第一抽头和第二抽头的驱动模式的图。
图89是根据第二十实施方案的第二构成例的像素的截面图和平面图。
图90是示出相位差遮光膜和片上透镜的布置例的图。
图91是根据第二十一实施方案的像素的截面图。
图92是根据第二十一实施方案的像素的平面图。
图93是根据第二十二实施方案的像素的截面图。
图94是根据第二十二实施方案的像素的平面图。
图95是示出测距模块的构成例的框图。
图96是示出车辆控制系统的示意性构成的示例的框图。
图97是示出车外信息检测单元和摄像单元的安装位置的示例的说明图。
具体实施方式
在下文中，将参照附图说明本技术适用的实施方案。
<第一实施方案>
<光接收元件的构成例>
本技术能够通过使CAPD传感器具有背面照射型构造来改善诸如像素灵敏度等特性。
例如，本技术可以适用于构成通过间接ToF方法测量距离的测距系统的光接收元件、包括这种光接收元件的摄像装置等。
例如，测距系统可以适用于安装在车辆上并且测量到车辆外部的物体的距离的车载系统、测量到诸如用户的手等物体的距离并且基于测量结果识别用户的手势的手势识别用系统等。在这种情况下，例如，手势识别结果可以用于操作汽车导航系统等。
图1是示出了本技术适用的光接收元件的实施方案的构成例的框图。
图1所示的光接收元件1是背面照射型CAPD传感器，并且例如设置在具有测距功能的摄像装置中。
光接收元件1具有以下的构造：包括形成在半导体基板(未示出)上的像素阵列单元20和集成在与像素阵列单元20相同半导体基板上的外围电路单元。例如，外围电路单元包括抽头驱动单元21、垂直驱动单元22、列处理单元23、水平驱动单元24和系统控制单元25。
光接收元件1还设置有信号处理单元31和数据存储单元32。注意，信号处理单元31和数据存储单元32可以与光接收元件1安装在同一基板上，或者可以布置在摄像装置中的与光接收元件1的基板不同的基板上。
像素阵列单元20具有以下的构造：其中像素51在行方向和列方向上布置成二维矩阵，每个像素51根据接收光的光量生成电荷并且输出与该电荷相对应的信号。即，像素阵列单元20包括多个像素51，每个像素51对入射光进行光电转换并且输出与作为光电转换的结果而获得的电荷相对应的信号。这里，行方向是指像素51在水平方向上的排列方向，列方向是指像素51在垂直方向上的排列方向。行方向是图1中的横向方向，并且列方向是图1中的垂直方向。
像素51接收从外部入射的光，特别是红外光，对接收到的光进行光电转换，并且根据作为光电转换的结果而获得的电荷输出像素信号。像素51包括施加预定电压MIX0(第一电压)以检测光电转换的电荷的第一抽头TA和施加预定电压MIX1(第二电压)以检测光电转换的电荷的第二抽头TB。
抽头驱动单元21经由预定电压供给线30向像素阵列单元20的每个像素51的第一抽头TA提供预定电压MIX0，并经由预定电压供给线30向第二抽头TB提供预定电压MIX1。因此，像素阵列单元20的一个像素列布线有两条电压供给线30，这两条电压供给线是传输电压MIX0的电压供给线30和传输电压MIX1的电压供给线30。
在像素阵列单元20中，相对于矩阵中的像素阵列，像素驱动线28沿着每个像素行的行方向进行布线，并且两条垂直信号线29沿着每个像素列的列方向进行布线。例如，当从像素读出信号时，像素驱动线28传输用于驱动像素的驱动信号。注意，在图1中，对于像素驱动线28示出了一条布线，但是布线的数量不限于一条。像素驱动线28的一端连接到与垂直驱动单元22的每一行相对应的输出端。
垂直驱动单元22由移位寄存器、地址解码器等构成，并且以行为单位等同时驱动像素阵列单元20的所有像素。即，垂直驱动单元22与控制垂直驱动单元22的系统控制单元25一起构成控制像素阵列单元20的每个像素的操作的驱动单元。
根据垂直驱动单元22的驱动控制，从像素行的每个像素51输出的信号经由垂直信号线29被输入到列处理单元23。列处理单元23对通过垂直信号线29从每个像素51输出的像素信号执行预定的信号处理，并且在信号处理后临时存储像素信号。
具体地，列处理单元23执行作为信号处理的噪声去除处理、模数(AD)转换处理等。
水平驱动单元24由移位寄存器、地址解码器等构成，并且依次选择与列处理单元23的像素列相对应的单位电路。通过水平驱动单元24的选择性扫描，在列处理单元23中针对每个单位电路的处理的像素信号被依次输出。
系统控制单元25由生成各种时序信号的时序发生器等构成，并且基于由时序发生器生成的各种时序信号驱动和控制抽头驱动单元21、垂直驱动单元22、列处理单元23、水平驱动单元24等。
信号处理单元31至少具有算术处理功能，并且基于从列处理单元23输出的像素信号执行诸如算术处理等各种类型的信号处理。数据存储单元32临时存储信号处理单元31中的信号处理所需的数据。
<像素的构成例>
接下来，将说明设置在像素阵列单元20中的像素的构成例。例如，设置在像素阵列单元20中的像素如图2所示构造。
图2示出了设置在像素阵列单元20中的一个像素51的截面，并且像素51接收从外部入射的光，特别是红外光，对所接收的光进行光电转换，并根据作为光电转换的结果而获得的电荷输出信号。
例如，像素51包括使用诸如硅基板等P型半导体层形成的基板61以及形成在基板61上的片上透镜62。
例如，基板61在图2的垂直方向上的厚度，即，在垂直于基板61的表面的方向上的厚度为20μm以下。注意，基板61的厚度可以是20μm以上，并且可以根据光接收元件1的目标特性等来确定厚度。
此外，例如，基板61是基板浓度为1E+13级以下的高电阻P-Epi基板，并且例如，基板61的电阻(电阻率)为500[Ωcm]以上。
这里，例如，基板浓度与基板61的电阻之间的关系为：当基板浓度为6.48E+12[cm3]时的电阻为2000[Ωcm]，当基板浓度为1.30E+13[cm3]时的电阻为1000[Ωcm]，当基板浓度为2.59E+13[cm3]时的电阻为500[Ωcm]，当基板浓度为1.30E+14[cm3]时的电阻为100[Ωcm]等。
在图2中，基板61的上表面是基板61的背面，并且是基板61的入射有来自外部的光的光入射面。另一方面，基板61的下表面是基板61的前表面，并且形成多层布线层(未示出)。由具有正固定电荷的单层膜或堆叠膜构成的固定电荷膜66形成在基板61的光入射面上，并且会聚从外部入射的光并将该光引导到基板61中的片上透镜62形成在固定电荷膜66的上表面上。固定电荷膜66使基板61的光入射面侧处于霍尔累积(hall-accumulated)状态，并且抑制暗电流的产生。
此外，在像素51中，用于防止相邻像素之间的串扰的像素间遮光膜63-1和像素间遮光膜63-2形成在像素51的端部中以及固定电荷膜66上。在下文中，在不需要区分像素间遮光膜63-1和像素间遮光膜63-2的情况下，它们也被简称为像素间遮光膜63。
在该示例中，来自外部的光经由片上透镜62进入基板61。像素间遮光膜63形成为不使从外部入射的光进入与基板61中的像素51相邻设置的另一像素区域。即，从外部进入片上透镜62并且被引导到与像素51相邻的另一像素的光由像素间遮光膜63-1或像素间遮光膜63-2遮挡，并且防止其进入另一相邻像素。
由于光接收元件1是背面照射型CAPD传感器，因此基板61的光入射面是所谓的背面，并且在背面上没有形成由布线等构成的布线层。此外，其中形成有用于驱动形成在像素51中的晶体管等的布线和用于读出来自像素51的信号的布线的布线层堆叠并形成在基板61的与光入射面相对的表面上。
氧化膜64、信号提取部65-1和信号提取部65-2形成在基板61的表面(该表面为与光入射面相对的表面)内侧的部分中，即，图2的下表面内侧。信号提取部65-1对应于图1中所示的第一抽头TA，并且信号提取部65-2对应于图1中所示的第二抽头TB。
在该示例中，氧化膜64形成在与基板61的光入射面相对的表面附近像素51的中央部分中，并且信号提取部65-1和信号提取部65-2分别形成在氧化膜64的两端中的一者中。
这里，信号提取部65-1包括作为N型半导体区域的N+半导体区域71-1和具有比N+半导体区域71-1更低的施主杂质浓度的N-半导体区域72-1以及作为P型半导体区域的P+半导体区域73-1和具有比P+半导体区域73-1更低的受主杂质浓度的P-半导体区域74-1。这里，施主杂质的示例包括诸如用于Si的磷(P)和砷(As)等属于元素周期表中的第5族的元素，并且受主杂质的示例包括诸如用于Si的硼(B)等属于元素周期表中的第3族的元素。用作施主杂质的元素称为施主元素，并且用作受主杂质的元素称为受主元素。
在图2中，N+半导体区域71-1形成在基板61的与光入射面相对的前表面内侧部分中的与氧化膜64的右侧相邻的位置处。此外，在图2中的N+半导体区域71-1上，N-半导体区域72-1形成为覆盖(围绕)N+半导体区域71-1。
此外，P+半导体区域73-1形成在N+半导体区域71-1的右侧。此外，在图2中的P+半导体区域73-1上，P-半导体区域74-1形成为覆盖(围绕)P+半导体区域73-1。
此外，N+半导体区域71-1形成在P+半导体区域73-1的右侧。此外，在图2中的N+半导体区域71-1上，N-半导体区域72-1形成为覆盖(围绕)N+半导体区域71-1。
类似地，信号提取部65-2包括作为N型半导体区域的N+半导体区域71-2和具有比N+半导体区域71-2更低的施主杂质浓度的N-半导体区域72-2以及作为P型半导体区域的P+半导体区域73-2和具有比P+半导体区域73-2更低的受主杂质浓度的P-半导体区域74-2。
在图2中，N+半导体区域71-2形成在基板61的与光入射面相对的前表面内侧部分中的与氧化膜64的左侧相邻的位置处。此外，在图2中的N+半导体区域71-2上，N-半导体区域72-2形成为覆盖(围绕)的N+半导体区域71-2。
此外，P+半导体区域73-2形成在N+半导体区域71-2的左侧。此外，在图2中的P+半导体区域73-2上，P-半导体区域74-2形成为覆盖(围绕)P+半导体区域73-2。
此外，N+半导体区域71-2形成在P+半导体区域73-2的左侧。此外，在图2中的N+半导体区域71-2上，N-半导体区域72-2形成为覆盖(围绕)N+半导体区域71-2。
在基板61的与光入射面相对的前表面内侧部分中的像素51的端部形成有与像素51的中央部分中的氧化膜类似的氧化膜64。
在下文中，在不需要区分信号提取部65-1和信号提取部65-2的情况下，它们也被简称为信号提取部65。
此外，在下文中，在不需要区分N+半导体区域71-1和N+半导体区域71-2的情况下，它们也被简称为N+半导体区域71，并且在不需要区分N-半导体区域72-1和N-半导体区域72-2的情况下，它们也被简称为N-半导体区域72。
此外，在下文中，在不需要区分P+半导体区域73-1和P+半导体区域73-2的情况下，它们也被简称为P+半导体区域73，并且在不需要区分P-半导体区域74-1和P-半导体区域74-2的情况下，它们也被简称为P-半导体区域74。
此外，在基板61中，用于分离N+半导体区域71-1与P+半导体区域73-1的分离部75-1使用氧化膜等形成在N+半导体区域71-1与P+半导体区域73-1之间。类似地，用于分离N+半导体区域71-2和P+半导体区域73-2的分离部75-2使用氧化膜等形成在N+半导体区域71-2和P+半导体区域73-2之间。在下文中，在不需要区分分离部75-1和分离部75-2的情况下，它们也被简称为分离部75。
设置在基板61中的N+半导体区域71用作电荷检测部，该电荷检测部用于检测从外部入射在像素51上的光量，即，由基板61进行光电转换而生成的信号载流子的量。注意，除了N+半导体区域71以外，具有低施主杂质浓度的N-半导体区域72也可以被认为是电荷检测部。此外，P+半导体区域73用作电压施加部，该电压施加部用于将大量的载流子电流注入到基板61中，即，将电压直接施加到基板61以在基板61中生成电场。注意，除了P+半导体区域73以外，具有低受主杂质浓度的P-半导体区域74也可以被认为是电压施加部。
在像素51中，作为浮动扩散区域(未示出)的浮动扩散(FD)部(在下文中，也被称为FD部A)直接连接到N+半导体区域71-1，并且此外，FD部A经由放大晶体管(未示出)等连接到垂直信号线29。
类似地，与FD部A不同的另一FD部(在下文中，也被称为FD部B)直接连接到N+半导体区域71-2，并且FD部B经由放大晶体管(未示出)等连接到垂直信号线29。这里，FD部A和FD部B连接到彼此不同的垂直信号线29。
例如，在通过间接ToF方法测量到物体的距离的情况下，红外光从设置有光接收元件1的摄像装置朝向物体发射。然后，当红外光被物体反射并作为反射光返回到摄像装置时，光接收元件1的基板61接收入射的反射光(红外光)并对其进行光电转换。抽头驱动单元21驱动像素51的第一抽头TA和第二抽头TB，并将与通过光电转换获得的电荷DET相对应的信号分配到FD部A和FD部B。
例如，在特定时刻，抽头驱动单元21经由接触点等向两个P+半导体区域73施加电压。具体地，例如，抽头驱动单元21将MIX0＝1.5V的电压施加到作为第一抽头TA的P+半导体区域73-1，并且将MIX1＝0V的电压施加到作为第二抽头TB的P+半导体区域73-2。
然后，在基板61中的两个P+半导体区域73之间产生电场，并且电流从P+半导体区域73-1流向P+半导体区域73-2。在这种情况下，基板61中的空穴在P+半导体区域73-2的方向上移动，并且电子在P+半导体区域73-1的方向上移动。
因此，在这种状态下，当来自外部的红外光(反射光)通过片上透镜62进入基板61，并且红外光被光电转换为基板61中的一对电子和空穴时，得到的电子通过P+半导体区域73之间的电场在P+半导体区域73-1的方向上被引导并移动到N+半导体区域71-1中。
在这种情况下，通过光电转换生成的电子用作信号载流子，该信号载流子用于检测与入射在像素51上的红外光量相对应的信号，即，与接收的红外光量相对应的信号。
由此，对应于已经移动到N+半导体区域71-1中的电子的电荷累积在N+半导体区域71-1中，并且该电荷由列处理单元23经由FD部A、放大晶体管、垂直信号线29等检测。
即，在N+半导体区域71-1中累积的电荷DET0被传送到直接连接到N+半导体区域71-1的FD部A，并且与传送到FD部A的电荷DET0相对应的信号由列处理单元23经由放大晶体管和垂直信号线29来读出。然后，列处理单元23对读出的信号进行诸如AD转换处理等处理，并且作为处理结果而获得的像素信号被提供给信号处理单元31。
像素信号是表示根据由N+半导体区域71-1检测到的电子的电荷量的信号，即，表示在FD部A中累积的电荷DET0的量的信号。换句话说，像素信号可以说是表示由像素51接收的红外光量的信号。
注意，此时，与N+半导体区域71-1的情况类似，与在N+半导体区域71-2中检测到的电子相对应的像素信号可以适当地用于距离测量。
此外，在下一个时刻，抽头驱动单元21经由接触点等向两个P+半导体区域73施加电压，从而在与先前在基板61中产生的电场相对的方向上产生电场。具体地，例如，抽头驱动单元21将MIX0＝0V的电压施加到作为第一抽头TA的P+半导体区域73-1，并且将MIX1＝1.5V的电压施加到作为第二抽头TB的P+半导体区域73-2。
因此，在基板61中的两个P+半导体区域73之间产生电场，并且电流从P+半导体区域73-2流向P+半导体区域73-1。
在这种状态下，当来自外部的红外光(反射光)通过片上透镜62进入基板61，并且红外光被光电转换为基板61中的一对电子和空穴时，获得的电子通过P+半导体区域73之间的电场在P+半导体区域73-2的方向上被引导并移动到N+半导体区域71-2中。
由此，对应于已经移动到N+半导体区域71-2中的电子的电荷累积在N+半导体区域71-2中，并且该电荷由列处理单元23经由FD部B、放大晶体管、垂直信号线29等检测。
即，N+半导体区域71-2中的累积电荷DET1被传送到直接连接到N+半导体区域71-2的FD部B，并且与传送到FD部B的电荷DET1相对应的信号由列处理单元23经由放大晶体管和垂直信号线29读出。然后，列处理单元23对读出的信号进行诸如AD转换处理等处理，并且作为处理结果而获得的像素信号被提供给信号处理单元31。
注意，此时，与N+半导体区域71-2的情况类似，与在N+半导体区域71-1中检测到的电子相对应的像素信号可以适当地用于距离测量。
当在同一像素51中获得通过在彼此不同的时段中的光电转换获得的像素信号时，信号处理单元31基于像素信号计算指示距物体的距离的距离信息，并将该距离信息输出到后续阶段。
这种将信号载流子分配到彼此不同的N+半导体区域71并且基于根据信号载流子的信号计算距离信息的这种方法被称为间接ToF方法。
例如，当从图2中的上下方向，即，垂直于基板61的表面的方向，查看像素51中的信号提取部65时，如图3所示，信号提取部65具有其中P+半导体区域73被N+半导体区域71包围的结构。注意，在图3中，与图2中的情况相对应的部分由相同的附图标记表示，并且适当地省略其说明。
在图3所示的示例中，氧化膜64(未示出)形成在像素51的中央部分中，并且信号提取部65形成在从像素51的中央稍靠端侧的部分中。特别地，这里，在像素51中形成两个信号提取部65。
然后，在每个信号提取部65中，P+半导体区域73在其中心位置处形成为矩形形状，并且作为中心的P+半导体区域73的周围被具有矩形形状的N+半导体区域71包围，更具体地，被具有矩形框架形状的N+半导体区域71包围。即，N+半导体区域71形成为围绕P+半导体区域73。
此外，在像素51中，片上透镜62形成为将从外部入射的红外光会聚到像素51的中心部分，即，由箭头A11指示的部分。换句话说，从外部入射到片上透镜62上的红外光通过片上透镜62会聚在由箭头A11指示的位置处，即，在图2的氧化膜64的图2的上部位置处。
因此，红外光会聚在信号提取部65-1和信号提取部65-2之间的位置处。由此，可以抑制红外光进入与像素51相邻的像素以及串扰的发生，并且还抑制红外光直接进入信号提取部65。
例如，如果红外光直接进入信号提取部65，则将降低电荷分离效率，即，降低有源抽头(active tap)和无源抽头(inactive tap)之间的对比度(Cmod)以及调制对比度。
这里，从其中读出根据通过光电转换获得的电荷DET的信号的信号提取部65，即，应当在其上检测到通过光电转换获得的电荷DET的信号提取部65也被称为有源抽头。
相反，基本上，不会从其中读出根据通过光电转换获得的电荷DET的信号的信号提取部65，即，不是有源抽头的信号提取部65也被称为无源抽头。
在上述示例中，其中向P+半导体区域73施加1.5V的电压的信号提取部65是有源抽头，并且向P+半导体区域73施加0V的电压的信号提取部65是无源抽头。
Cmod由下列表达式(1)计算，是表示在作为有源抽头的信号提取部65的N+半导体区域71中能够检测到通过入射的红外光的光电转换生成的电荷的百分比的指数，即，是否可以提取根据电荷的信号，并且表示电荷分离效率。在表达式(1)中，I0表示在两个电荷检测部(P+半导体区域73)中的一个中检测到的信号，并且I1表示在另一电荷检测部中检测到的信号。
Cmod＝{|I0-I1|/(I0+I1)}×100...(1)
因此，例如，当从外部入射的红外光进入无源抽头的区域并在无源抽头中进行光电转换时，通过光电转换生成的作为信号载流子的电子很可能移动到无源抽头中的N+半导体区域71中。然后，在有源抽头的N+半导体区域71中没有检测到通过光电转换获得的一些电子的电荷，并且Cmod，即，电荷分离效率降低。
因此，在像素51中，红外光会聚在像素51的中心部分附近，该中心部分位于距两个信号提取部65基本上相等的距离的位置处，由此降低了从外部入射的红外光在无源抽头的区域中进行光电转换的可能性，并且可以提高电荷分离效率。此外，可以改善像素51中的调制对比度。换句话说，通过光电转换获得的电子可以容易地被引导到有源抽头中的N+半导体区域71。
根据上述光接收元件1，可以获得下列效果。
即，首先，由于光接收元件1是背面照射型，因此光接收元件1可以使量子效率(QE)×开口率(填充因子(FF：fill factor))最大化，并且可以通过光接收元件1改善测距特性。
例如，如图4中的箭头W11所示，普通的表面照射型图像传感器具有以下结构：其中布线102和布线103形成在作为光电转换单元的PD 101的其中入射有来自外部的光的光入射面侧。
因此，例如，从外部如箭头A21和A22所示以特定角度倾斜入射到PD 101的一些光被布线102和布线103阻挡，而没有进入PD 101。
相反，例如，由箭头W12所示，背面照射型图像传感器具有以下结构：其中布线105和布线106形成在作为光电转换单元的PD 104的与入射有来自外部的光的光入射面相对的表面上。
因此，与表面照射型的情况相比，可以确保足够的开口率。即，例如，从外部如箭头A23和A24所示以特定角度倾斜入射到PD 104的光不被布线阻挡而进入PD 104。因此，可以接收更多的光并且可以提高像素的灵敏度。
通过背面照射型构造获得的提高像素灵敏度的这种效果也可以在作为背面照射型CAPD传感器的光接收元件1中获得。
此外，在表面照射型CAPD传感器中，例如，如箭头W13所示，称为抽头的信号提取部112，更具体地，抽头的P+半导体区域和N+半导体区域在入射有来自外部的光的光入射面上形成在作为光电转换单元的PD 111的内部。此外，表面照射型CAPD传感器具有以下结构：其中布线113和连接到信号提取部112的诸如接触点或金属等布线114形成在光入射面上。
因此，例如，从外部如箭头A25和A26所示以特定角度倾斜入射到PD 111的光被布线113等阻挡，而不会进入PD 111，此外，如箭头A27所示的垂直地进入PD 111的光也被布线114阻挡并且不进入PD 111。
相反，例如，如箭头W14所示，背面照射型CAPD传感器具有以下结构：其中信号提取部116形成在作为光电转换单元的PD 115的表面部分中，该表面部分与入射有来自外部的光的光入射面相对。此外，布线117和连接到信号提取部116的诸如接触点或金属等布线118形成在PD115的与光入射面相对的表面上。
这里，PD 115对应于图2所示的基板61，并且信号提取部116对应于图2所示的信号提取部65。
与表面照射型CAPD传感器的情况相比，具有这种结构的背面照射型CAPD传感器可以确保足够的开口率。因此，可以使量子效率(QE)×开口率(FF)最大化，并且可以改善测距特性。
即，例如，从外部如箭头A28和A29所示以特定角度倾斜入射到PD115的光不被布线阻挡而进入PD 115。类似地，如箭头A30所示，垂直进入PD 115的光不被布线等阻挡而进入PD 115。
如上所述，背面照射型CAPD传感器不仅可以接收以特定角度入射的光，而且还可以接收垂直进入PD 115且在表面照射型CAPD传感器中由连接到信号提取部(抽头)的布线等反射的光。由此，可以接收更多的光并且可以提高像素的灵敏度。换句话说，可以使量子效率(QE)×开口率(FF)最大化，由此可以改善测距特性。
特别地，在将抽头布置在像素的中央附近而不是像素的外边缘的情况下，表面照射型CAPD传感器无法确保足够的开口率，并且像素的灵敏度降低，而作为背面照射型CAPD传感器的光接收元件1可以确保足够的开口率，而与抽头的布置位置无关，并且可以提高像素灵敏度。
此外，在背面照射型光接收元件1中，信号提取部65形成在基板61中的在与入射有来自外部的红外光的光入射面相对的表面附近。因此，可以减少在无源抽头区域中红外光的光电转换的发生。由此，Cmod，即，电荷分离效率可以提高。
图5示出了像素的表面照射型和背面照射型CAPD传感器的截面图。
在图5中左侧的表面照射型CAPD传感器中，图5的基板141的上侧是光入射面，并且包括多层布线的布线层152、像素间遮光部153和片上透镜154堆叠在基板141的光入射面侧。
在图5中右侧的背面照射型CAPD传感器中，包括多层布线的布线层152形成在基板142的与图5中的光入射面相对的下侧，并且像素间遮光部153和片上透镜154堆叠在作为光入射面的基板142的上侧。
注意，图5中的灰色梯形形状示出了由于会聚红外光的片上透镜154而具有强的光强度的区域。
例如，表面照射型CAPD传感器具有其中无源抽头和有源抽头存在于基板141的光入射面上的区域R11。因此，当许多分量直接进入无源抽头并且在无源抽头区域中进行光电转换时，在有源抽头的N+半导体区域中未检测到通过光电转换获得的信号载流子。
在表面照射型CAPD传感器中，在基板141的光入射面附近的区域R11中，红外光的强度强，因此红外光在区域R11中进行光电转换的可能性高。即，由于进入无源抽头附近的红外光的量大，因此在有源抽头中无法检测到的信号载流子增加，并且电荷分离效率降低。
相反，背面照射型CAPD传感器具有其中无源抽头和有源抽头存在于远离基板142的光入射面的位置处，即，在与光入射面相对的表面附近的位置处的区域R12。这里，基板142对应于图2所示的基板61。
在该示例中，区域R12位于基板142的与光入射面相对的表面的部分中，并且位于远离光入射面的位置处。因此，入射的红外光的强度在区域R12附近相对较弱。
诸如基板142的中心附近以及光入射面附近的区域等具有强的红外光强度的区域中通过光电转换获得的信号载流子通过在基板142中产生的电场被引导到有源抽头，并且在有源抽头的N+半导体区域中被检测到。
另一方面，在包括无源抽头的区域R12附近，入射的红外光的强度相对较弱，因此红外光在区域R12中进行光电转换的可能性较低。即，由于进入无源抽头附近的红外光的量很少，因此在无源抽头附近通过光电转换生成且移动到无源抽头的N+半导体区域的信号载流子(电子)的数量变少，并且可以提高电荷分离效率。由此，可以改善测距特性。
此外，在背面照射型光接收元件1中，可以使基板61变薄。因此，可以提高作为信号载流子的电子(电荷)的提取效率。
例如，由于表面照射型CAPD传感器无法充分确保开口率，因此如图6中的箭头W31所示，基板171需要在一定程度上增厚，以确保更高的量子效率并抑制量子效率×开口率的降低。
然后，在基板171的与光入射面相对的表面附近的区域中，例如在区域R21中，电位的倾斜变得平缓，并且在基本上垂直于基板171的方向上的电场变弱。在这种情况下，由于信号载流子的移动速度变慢，因此从光电转换到有源抽头的N+半导体区域中的信号载流子的检测所需的时间变长。注意，在图6中，基板171中的箭头表示在垂直于基板171的方向上基板171中的电场。
此外，当基板171较厚时，信号载流子从远离基板171中的有源抽头的位置到有源抽头中的N+半导体区域的移动距离变长。因此，在远离有源抽头的位置处，从光电转换到有源抽头的N+半导体区域中的信号载流子的检测所需的时间变长。
图7示出了基板171在厚度方向上的位置与信号载流子的移动速度之间的关系。区域R21对应于扩散电流区域。
例如，当基板171以这种方式增厚时，当驱动频率较高时，即，当高速执行信号提取部的有源抽头和无源抽头的切换时，在诸如区域R21等远离有源抽头的位置处生成的电子不能被完全吸入有源抽头的N+半导体区域中。即，如果抽头激活的时间短，则在有源抽头的N+半导体区域中不能检测到在区域R21等中生成的电子(电荷)，并且电子提取效率降低。
相反，例如，如图6中的箭头W32所示，背面照射型CAPD传感器可以确保足够的开口率，并且因此即使基板172变薄也可以确保足够的量子效率×开口率。这里，基板172对应于图2中的基板61，并且基板172中的箭头表示在垂直于基板172的方向上的电场。
图8示出了基板172在厚度方向上的位置与信号载流子的移动速度之间的关系。
当以此方式使基板172在垂直于基板172的方向上的厚度变薄时，在垂直于基板172的方向上的电场基本上更强，并且仅使用仅在其中信号载流子的移动速度快的漂移电流(drift current)区域中的电子(电荷)，而不使用在其中信号载流子的移动速度慢的扩散电流(diffusion current)区域的电子。通过仅使用仅在漂移电流区域中的电子(电荷)，从光电转换到有源抽头的N+半导体区域中的信号载流子的检测所需的时间变短。此外，随着基板172的厚度变薄，信号载流子到有源抽头中的N+半导体区域的移动距离变短。
根据以上事实，即使驱动频率较高，背面照射型CAPD传感器也可以将在基板172中的每个区域中生成的信号载流子(电子)充分地吸入有源抽头的N+半导体区域中，并且可以改善电子提取效率。
此外，通过变薄的基板172即使在高驱动频率的情况下，背面照射型CAPD传感器也可以确保电子提取效率，并且可以提高高速驱动耐性。
特别地，背面照射型CAPD传感器可以将电压直接施加到基板172，即，基板61，并且因此具有切换有源抽头和无源抽头的高响应速度，并且可以以高驱动频率来驱动。此外，由于背面照射型CAPD传感器可以将电压直接施加到基板61，因此基板61中的可改变区域变宽。
此外，由于背面照射型光接收元件1(CAPD传感器)可以获得足够的开口率，因此可以使像素小型化，并且可以提高像素小型化耐性。
另外，通过对光接收元件1采用背面照射型，可以使电容设计的后道工序(BEOL：back end of Line)自由化，这可以提高饱和信号量(Qs)的设计自由度。
<第一实施方案的变形例1>
<像素的构成例>
注意，在以上说明中，如图3所示，已经以基板61中的信号提取部65具有矩形的N+半导体区域71和P+半导体区域73的情况为例进行了说明。然而，从垂直于基板61的方向观察时，N+半导体区域71和P+半导体区域73的形状可以是任何形状。
具体地，例如，如图9所示，N+半导体区域71和P+半导体区域73可以具有圆形形状。注意，在图9中，与图3中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图9示出了当从垂直于基板61的方向观察像素51中的信号提取部65时的N+半导体区域71和P+半导体区域73。
在该示例中，氧化膜64(未示出)形成在像素51的中央部分中，并且信号提取部65形成在从像素51的中央稍靠端侧的部分中。特别地，这里，在像素51中形成两个信号提取部65。
然后，在每个信号提取部65中，圆形的P+半导体区域73形成在其中心位置处，并且作为中心的P+半导体区域73的周围由具有圆形形状的N+半导体区域71包围，具体地，由具有环形形状的N+半导体区域71包围。
图10是其中片上透镜62叠置在具有以矩阵形式二维布置的像素51的像素阵列单元20的一部分上的平面图，其中每个像素51包括图9所示的信号提取部65。
如图10所示，以像素为单位形成片上透镜62。换句话说，其中形成一个片上透镜62的单位区域对应于一个像素。
注意，在图2中，使用氧化膜等形成的分离部75布置在N+半导体区域71和P+半导体区域73之间。然而，可以存在或可以不存在分离部75。
<第一实施方案的变形例2>
<像素的构成例>
图11是示出像素51中的信号提取部65的平面形状的变形例的平面图。
例如，信号提取部65可以具有通过将平面形状形成为图3所示的矩形形状、图9所示的圆形形状或图11所示的八边形形状而获得的形状。
此外，图11示出了在使用氧化膜等形成的分离部75形成在N+半导体区域71与P+半导体区域73之间的情况的平面图。
图11所示的线A-A’表示下文所述的图37的截面线，而线B-B’表示下文所述的图36的截面线。
<第二实施方案>
<像素的构成例>
此外，已经以其中在信号提取部65中，P+半导体区域73被N+半导体区域71包围的构造为例进行了说明。然而，N+半导体区域可以被P+半导体区域包围。
在这种情况下，例如，像素51如图12所示构造。注意，在图12中，与图3中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图12示出了当从垂直于基板61的方向观察像素51中的信号提取部65时的N+半导体区域和P+半导体区域的布置。
在该示例中，氧化膜64(未示出)形成在像素51的中央部分中，并且信号提取部65-1形成在从像素51的中央稍靠上侧的部分中，而信号提取部65-2形成在从像素51的中央稍靠下侧的部分中。特别地，在该示例中，像素51中的信号提取部65的形成位置与图3的情况中的位置相同。
在信号提取部65-1中，与图3所示的N+半导体区域71-1相对应的矩形的N+半导体区域201-1形成在信号提取部65-1的中心。然后，N+半导体区域201-1被与图3所示的P+半导体区域73-1相对应的具有矩形形状，更具体地，矩形框架形状的P+半导体区域202-1包围。即，P+半导体区域202-1形成为包围N+半导体区域201-1。
类似地，在信号提取部65-2中，与图3所示的N+半导体区域71-2相对应的矩形N+半导体区域201-2形成在信号提取部65-2的中心。然后，N+半导体区域201-2被与图3所示的P+半导体区域73-2相对应的具有矩形形状，更具体地，矩形框架形状的P+半导体区域202-2包围。
注意，在下文中，在不需要区分N+半导体区域201-1和N+半导体区域201-2的情况下，它们也被简称为N+半导体区域201。此外，在下文中，在不需要区分P+半导体区域202-1和P+半导体区域202-2的情况下，它们也被简称为P+半导体区域202。
即使在信号提取部65具有图12所示的构造的情况下，与图3所示的构造的情况相似，N+半导体区域201也用作用于检测信号载流子的量的电荷检测部，并且P+半导体区域202用作用于直接向基板61施加电压以产生电场的电压施加部。
<第二实施方案的变形例1>
<像素的构成例>
此外，与图9所示的示例相似，即使在其中N+半导体区域201被P+半导体区域202包围的布置的情况下，N+半导体区域201和P+半导体区域202也可以具有任何形状。
即，例如，如图13所示，N+半导体区域201和P+半导体区域202可以具有圆形形状。注意，在图13中，与图12中的情况相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图13示出了当从垂直于基板61的方向观察像素51中的信号提取部65时的N+半导体区域201和P+半导体区域202。
在该示例中，氧化膜64(未示出)形成在像素51的中央部分，并且信号提取部65形成在从像素51的中央稍靠端侧的部分中。特别地，这里，在像素51中形成两个信号提取部65。
然后，在每个信号提取部65中，圆形N+半导体区域201形成在其中心位置，并且作为中心N+半导体区域201的周围被具有圆形形状，更具体地，环形形状的P+半导体区域202包围。
<第三实施方案>
<像素的构成例>
此外，形成在信号提取部65中的N+半导体区域和P+半导体区域可以具有线形形状(矩形形状)。
在这种情况下，例如，像素51如图14所示构造。注意，在图14中，与图3中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图14示出了当从垂直于基板61的方向观察像素51中的信号提取部65时的N+半导体区域和P+半导体区域的布置。
在该示例中，氧化膜64(未示出)形成在像素51的中央部分中，并且信号提取部65-1形成在从像素51的中央稍靠上侧的部分中，而信号提取部65-2形成在从像素51的中央稍靠下侧的部分中。特别地，在该示例中，像素51中的信号提取部65的形成位置与图3的情况中的位置相同。
在信号提取部65-1中，与图3所示的P+半导体区域73-1相对应的具有线形形状的P+半导体区域231形成在信号提取部65-1的中心。然后，与图3所示的N+半导体区域71-1相对应的具有线形形状的N+半导体区域232-1和N+半导体区域232-2形成在P+半导体区域231周围，以将P+半导体区域231夹在中间。即，P+半导体区域231形成在由N+半导体区域232-1和N+半导体区域232-2夹着的位置处。
注意，在下文中，在不需要区分N+半导体区域232-1和N+半导体区域232-2的情况下，它们也被简称为N+半导体区域232。
图3示出了其中P+半导体区域73被N+半导体区域71包围的结构的示例。然而，图14示出了其中P+半导体区域231被相邻设置的两个N+半导体区域232夹在中间的结构的示例。
类似地，在信号提取部65-2中，与图3所示的P+半导体区域73-2相对应的具有线形形状的P+半导体区域233形成在信号提取部65-2的中心。然后，与图3所示的N+半导体区域71-2相对应的具有线形形状的N+半导体区域234-1和N+半导体区域234-2形成在P+半导体区域233的周围，以将P+半导体区域233夹在中间。
注意，在下文中，在不需要区分N+半导体区域234-1和N+半导体区域234-2的情况下，它们也被简称为N+半导体区域234。
在图14的信号提取部65中，P+半导体区域231和P+半导体区域233用作与图3所示的P+半导体区域73相对应的电压施加部，并且N+半导体区域232和N+半导体区域234用作与图3所示的N+半导体区域71相对应的电荷检测部。在这种情况下，例如，N+半导体区域232-1和N+半导体区域232-2均连接到FD部A。
此外，具有线形形状的P+半导体区域231、N+半导体区域232、P+半导体区域233和N+半导体区域234中的各者可以在图14中的横向方向上具有任何长度，或者这些区域中的每个可以不具有相同的长度。
<第四实施方案>
<像素的构成例>
此外，在图14所示的示例中，已经以其中P+半导体区域231和P+半导体区域233由N+半导体区域232和N+半导体区域234夹在中间的结构为例进行了说明。然而，相反地，N+半导体区域可以由P+半导体区域夹在中间。
在这种情况下，例如，像素51如图15所示构造。注意，在图15中，与图3中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图15示出了当从垂直于基板61的方向观察像素51中的信号提取部65时的N+半导体区域和P+半导体区域的布置。
在该示例中，氧化膜64(未示出)形成在像素51的中央部分，并且信号提取部65形成在从像素51的中央稍靠端侧的部分中。特别地，在该示例中，像素51中的两个信号提取部65中的每个的形成位置与图3的情况下的位置相同。
在信号提取部65-1中，与图3所示的N+半导体区域71-1相对应的具有线形形状的N+半导体区域261形成在信号提取部65-1的中心。然后，与图3所示的P+半导体区域73-1相对应的具有线形形状的P+半导体区域262-1和P+半导体区域262-2形成在N+半导体区域261周围，以将N+半导体区域261夹在中间。即，N+半导体区域261形成在由P+半导体区域262-1和P+半导体区域262-2夹着的位置处。
注意，在下文中，在不需要区分P+半导体区域262-1和P+半导体区域262-2的情况下，它们也被简称为P+半导体区域262。
类似地，在信号提取部65-2中，与图3所示的N+半导体区域71-2相对应的具有线形形状的N+半导体区域263形成在信号提取部65-2的中心。然后，与图3所示的P+半导体区域73-2相对应的具有线形形状的P+半导体区域264-1和P+半导体区域264-2形成在N+半导体区域263周围，以将N+半导体区域263夹在中间。
注意，在下文中，在不需要区分P+半导体区域264-1和P+半导体区域264-2的情况下，它们也被简称为P+半导体区域264。
在图15的信号提取部65中，P+半导体区域262和P+半导体区域264用作与图3所示的P+半导体区域73相对应的电压施加部，并且N+半导体区域261和N+半导体区域263用作与图3所示的N+半导体区域71相对应的电荷检测部。注意，具有线形形状的N+半导体区域261、P+半导体区域262、N+半导体区域263和P+半导体区域264中的各者可以在图15的横向方向上具有任何长度，或者这些区域中的每个可以不具有相同的长度。
<第五实施方案>
<像素的构成例>
此外，在上述说明中，已经以其中在构成像素阵列单元20的每个像素中设置两个信号提取部65为例进行了说明。然而，设置在像素中的信号提取部的数量可以是一个，或者可以是三个以上。
例如，在像素51中形成有一个信号提取部的情况下，像素如图16等所示构造。注意，在图16中，与图3中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图16示出了当从垂直于基板的方向观察设置在像素阵列单元20中的一些像素中的信号提取部时的N+半导体区域和P+半导体区域的布置。
在该示例中，示出了设置在像素阵列单元20中的像素51和可区分地表示为与上述像素51相邻的像素51的像素291-1～291-3，并且一个信号提取部形成在每个像素中。
即，在像素51中，在像素51的中央部分形成一个信号提取部65。然后，在信号提取部65中，圆形P+半导体区域301形成在其中心位置，并且作为中心的P+半导体区域301的周围由具有圆形形状，更具体地，环形形状的N+半导体区域302包围。
这里，P+半导体区域301对应于图3所示的P+半导体区域73，并用作电压施加部。此外，N+半导体区域302对应于图3所示的N+半导体区域71，并用作电荷检测部。注意，P+半导体区域301和N+半导体区域302可以具有任何形状。
此外，像素51周围的像素291-1～291-3具有与像素51相似的结构。
即，例如，在像素291-1的中央部分形成一个信号提取部303。然后，在信号提取部303中，圆形P+半导体区域304形成在其中心位置处，并且作为中心的P+半导体区域304的周围由具有圆形形状，更具体地，环形形状的N+半导体区域305包围。
P+半导体区域304和N+半导体区域305分别对应于P+半导体区域301和N+半导体区域302。
注意，在下文中，在不需要区分像素291-1～291-3的情况下，它们也被简称为像素291。
在以该方式针对每个像素形成一个信号提取部(抽头)的情况下，当试图通过间接ToF方法测量距物体的距离时，基于针对彼此相邻的一些像素获得的像素信号来计算距离信息。
例如，关注像素51，在像素51的信号提取部65是有源抽头的情况下，分别驱动例如与像素51相邻的包括像素291-1的一些像素291，使得像素291的信号提取部303用作无源抽头。
作为示例，在图16中的上方、下方、右侧或左侧与像素51相邻的诸如像素291-1和像素291-3等像素的信号提取部被驱动以用作无源抽头。
此后，当切换要施加的电压以将像素51的信号提取部65设定为无源抽头时，接下来，驱动与像素51相邻的包括像素291-1的一些像素291的信号提取部303，以用作有源抽头。
然后，基于在信号提取部65为有源抽头的状态下从信号提取部65读出的像素信号和在信号提取部303为有源抽头的状态下从信号提取部303读出的像素信号来计算距离信息。
即使在设置在像素中的信号提取部(抽头)的数量为一个的情况下，也可以通过使用彼此相邻的像素的间接ToF方法来测量距离。
<第六实施方案>
<像素的构成例>
此外，如上所述，在每个像素中可以设置三个或更多个信号提取部(抽头)。
例如，在像素中设置有四个信号提取部(抽头)的情况下，像素阵列单元20中的每个像素如图17所示构造。注意，在图17中，与图16中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图17示出了当从垂直于基板的方向观察设置在像素阵列单元20中的一些像素中的信号提取部时的N+半导体区域和P+半导体区域的布置。
将在下文说明的图36示出了由图17所示的线C-C’截取的截面图。
在该示例中，示出了设置在像素阵列单元20中的像素51和像素291，并且在每个像素中形成有四个信号提取部。
即，在像素51中，信号提取部331-1、信号提取部331-2、信号提取部331-3和信号提取部331-4形成在像素51的中央和像素51的端部之间的位置处，即，相对于图17中的像素51的中央的左下位置、左上位置、右上位置和右下位置。
这些信号提取部331-1～331-4对应于图16所示的信号提取部65。
例如，在信号提取部331-1中，圆形P+半导体区域341形成在其中心位置，作为中心的P+半导体区域341的周围由具有圆形形状，更具体地，环形形状的N+半导体区域342包围。
这里，P+半导体区域341对应于图16所示的P+半导体区域301，并用作电压施加部。此外，N+半导体区域342对应于图16所示的N+半导体区域302，并用作电荷检测部。注意，P+半导体区域341和N+半导体区域342可以具有任何形状。
此外，信号提取部331-2～331-4具有与信号提取部331-1相似的构造，并且每个包括用作电压施加部的P+半导体区域和用作电荷检测部的N+半导体区域。此外，形成在像素51周围的像素291具有与像素51相似的结构。
注意，在下文中，在不需要区分信号提取部331-1～331-4的情况下，它们也被简称为信号提取部331。
如上所述，在每个像素中设置有四个信号提取部的情况下，例如，在通过间接ToF方法测量距离时，使用像素中的四个信号提取部来计算距离信息。
例如，关注作为示例的像素51，在信号提取部331-1和331-3是有源抽头的状态下，驱动像素51，使得信号提取部331-2和331-4用作无源抽头。
此后，切换将要施加到每个信号提取部331的电压。即，驱动像素51，使得信号提取部331-1和331-3用作无源抽头，而信号提取部331-2和331-4用作有源抽头。
然后，基于在信号提取部331-1和331-3为有源抽头的状态下从信号提取部331-1和331-3读出的像素信号和在信号提取部331-2和331-4为有源抽头的状态下从信号提取部331-2和331-4读出的像素信号来计算距离信息。
<第七实施方案>
<像素的构成例>
此外，信号提取部(抽头)可以在像素阵列单元20的彼此相邻的像素之间共享。
在这种情况下，例如，像素阵列单元20中的每个像素如图18所示构造。注意，在图18中，与图16中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图18示出了当从垂直于基板的方向观察设置在像素阵列单元20中的一些像素中的信号提取部时的N+半导体区域和P+半导体区域的布置。
在该示例中，示出了设置在像素阵列单元20中的像素51和像素291，并且在每个像素中形成有两个信号提取部。
例如，在像素51中，信号提取部371形成在像素51的图18的上端部中，并且信号提取部372形成在像素51的图18的下端部中。
信号提取部371由像素51和像素291-1共享。即，信号提取部371用作像素51的抽头，并且还用作像素291-1的抽头。此外，信号提取部372由像素51和与图18中的像素51相邻的下侧像素(未示出)共享。
与图14所示的P+半导体区域231相对应具有线形形状的P+半导体区域381形成在信号提取部371中的中心位置。然后，与图14所示的N+半导体区域232相对应的具有线形形状的N+半导体区域382-1和N+半导体区域382-2形成在P+半导体区域381的图18的上下位置处，以将P+半导体区域381夹在中间。
特别地，在该示例中，P+半导体区域381形成在像素51和像素291-1之间的边界部分处。此外，N+半导体区域382-1形成在像素51中的区域中，而N+半导体区域382-2形成在像素291-1中的区域中。
这里，P+半导体区域381用作电压施加部，并且N+半导体区域382-1和N+半导体区域382-2用作电荷检测部。注意，在下文中，在不需要区分N+半导体区域382-1和N+半导体区域382-2的情况下，它们也被简称为N+半导体区域382。
此外，P+半导体区域381和N+半导体区域382可以具有任何形状。此外，N+半导体区域382-1和N+半导体区域382-2可以连接到同一FD部，或者可以连接到不同的FD部。
具有线形形状的P+半导体区域383、N+半导体区域384-1和N+半导体区域384-2形成在信号提取部372中。
P+半导体区域383、N+半导体区域384-1和N+半导体区域384-2分别对应于P+半导体区域381、N+半导体区域382-1和N+半导体区域382-2，并且具有相似的布置、形状和功能。注意，在下文中，在不需要区分N+半导体区域384-1和N+半导体区域384-2的情况下，它们也被简称为N+半导体区域384。
如上所述，即使在相邻像素之间共享信号提取部(抽头)的情况下，也可以通过与图3所示的示例相似的操作由间接ToF方法来测量距离。
在如图18所示在像素之间共享信号提取部的情况下，用于生成电场，即，电流的一对P+半导体区域之间的距离(如P+半导体区域381和P+半导体区域383之间的距离)变长。换句话说，可以通过使像素共享信号提取部来使P+半导体区域之间的距离最大化。
由此，电流不容易在P+半导体区域之间流动，因此可以减小像素的功耗，并且可以有利地使像素小型化。
注意，这里，已经说明了其中一个信号提取部由彼此相邻的两个像素共享的示例。然而，一个信号提取部可以由彼此相邻的三个以上像素共享。此外，在信号提取部由彼此相邻的两个以上像素共享的情况下，可以仅共享用于检测信号载流子的电荷检测部，或者可以仅共享用于生成信号提取部的电场的电压施加部。
<第八实施方案>
<像素的构成例>
此外，可以不用特别地设置在像素阵列单元20的诸如像素51等每个像素中设置的片上透镜和像素间遮光部。
具体地，例如，像素51可以如图19所示构造。注意，在图19中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图19所示的像素51的构造与图2所示的像素51的构造的不同之处在于，没有设置片上透镜62，并且在其他方面与图2中的像素51的构造相同。
由于在图19所示的像素51中的基板61的光入射面上未设置片上透镜62，因此能够进一步减少从外部入射到基板61的红外光的衰减。由此，基板61可接收的红外光量增加，并且可以提高像素51的灵敏度。
<第八实施方案的变形例1>
<像素的构成例>
此外，例如，像素51可以如图20所示构造。注意，在图20中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图20所示的像素51的构造与图2所示的像素51的构造的不同之处在于，没有设置像素间遮光膜63-1和像素间遮光膜63-2，在其他方面与图2中的像素51的构造相同。
在图20所示的示例中，因为像素间遮光膜63未设置在基板61的光入射面上，所以降低了串扰抑制效应，但是由像素间遮光膜63遮挡的红外光入射到基板61上，从而可以提高像素51的灵敏度。
注意，在像素51中可以既不设置片上透镜62，也不设置像素间遮光膜63。
<第八实施方案的变形例2>
<像素的构成例>
另外，例如，如图21所示，可以优化片上透镜在光轴方向上的厚度。注意，在图21中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图21所示的像素51的构造与图2所示的像素51的构造的不同之处在于，设置了片上透镜411以代替片上透镜62，并且在其他方面与图2中的像素51的构造相同。
在图21所示的像素51中，片上透镜411形成在基板61的光入射面上，即，图21的上侧。片上透镜411与图2所示的片上透镜62相比在光轴方向上的厚度上更小，即，片上透镜411在图21的垂直方向上变薄。
通常，设置在基板61的表面上的片上透镜越厚，则对于会聚进入片上透镜的光越有利。然而，通过使片上透镜411更薄，透射率变高并且可以提高像素51的灵敏度。因此，片上透镜411的厚度可以根据基板61的厚度、红外光会聚的位置等适当地确定。
<第九实施方案>
<像素的构成例>
此外，用于改善相邻像素之间的分离特性并抑制串扰的分离区域可以设置在形成在像素阵列单元20中的像素之间。
在这种情况下，例如，像素51如图22所示构造。注意，在图22中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图22所示的像素51的构造与图2所示的像素51的构造的不同之处在于，在基板61中设置有分离区域441-1和分离区域441-2，并且在其他方面与图2中的像素51的构造相同。
在图22所示的像素51中，用于分离相邻像素的分离区域441-1和分离区域441-2使用遮光膜等在基板61中形成在像素51和与像素51相邻的另一像素之间的边界部分中，即，形成在像素51的图22的左右端部。注意，在下文中，在不需要区分分离区域441-1和分离区域441-2的情况下，它们也被简称为分离区域441。
例如，在形成分离区域441时，长凹槽(沟槽)，以从基板61的光入射面，即，从图22中的上表面向图22的下方(垂直于基板61的表面的方向)预定深度形成在基板61中，并且遮光膜埋入凹槽部中以形成分离区域441。该分离区域441用作像素分离区域，该像素分离区域阻挡红外光从光入射面进入基板61并且朝向与像素51相邻的另一个像素前进。
通过以这种方式形成埋入的分离区域441，可以改善像素之间的红外光的分离特性，并且可以抑制串扰的发生。
<第九实施方案的变形例1>
<像素的构成例>
此外，例如，如图23所示，在像素51中形成埋入的分离区域的情况下，可以设置贯穿整个基板61的分离区域471-1和分离区域471-2。注意，在图23中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图23所示的像素51的构造与图2所示的像素51的构造的不同之处在于，在基板61中设置有分离区域471-1和分离区域471-2，并且在其他方面与图2中的像素51的构造相同。即，图23所示的像素51具有其中设置有分离区域471-1和分离区域471-2代替图22所示的像素51的分离区域441的构造。
在图23所示的像素51中，贯穿整个基板61的分离区域471-1和分离区域471-2使用遮光膜等在基板61中形成在像素51和与像素51相邻的另一像素之间的边界部分中，即，在像素51的图22中的左右端部。注意，在下文中，在不需要区分分离区域471-1和分离区域471-2的情况下，它们也被简称为分离区域471。
例如，在形成分离区域471时，长凹槽(沟槽)从与基板61的光入射面相对的表面，即，从图23的下表面向上形成。此时，凹槽形成为贯穿基板61，直到凹槽到达基板61的光入射面为止。然后，遮光膜埋入在如此形成的凹槽部中，以形成分离区域471。
即使利用这种埋入型分离区域471，也可以改善像素之间的红外光的分离特性，并且可以抑制串扰的发生。
<第十实施方案>
<像素的构成例>
此外，例如，其中形成有信号提取部65的基板的厚度可以根据像素的各种特性来确定。
因此，如图24所示，例如，可以使构成像素51的基板501比图2所示的基板61更厚。注意，在图24中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图24所示的像素51的构造与图2所示的像素51的构造的不同之处在于，设置有基板501代替基板61，并且在其他方面与图2中的像素51的构造相同。
即，在图24所示的像素51中，片上透镜62、固定电荷膜66和像素间遮光膜63形成在基板501的光入射面侧。此外，氧化膜64、信号提取部65和分离部75形成在基板501的与光入射面侧相对的前表面附近。
例如，基板501使用厚度为20μm以上的P型半导体基板形成。基板501和基板61仅在基板的厚度上不同，并且氧化膜64、信号提取部65和分离部75的形成位置在基板501与基板61之间为同一位置。
注意，适当地形成在基板501和基板61的光入射面侧等上的各种层(膜)的厚度可以根据像素51的特性等来优化。
<第十一实施方案>
<像素的构成例>
此外，在以上说明中，已经说明了其中使用P型半导体基板形成构成像素51的基板的示例。然而，例如，如图25所示，基板可以使用N型半导体基板来形成。注意，在图25中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图25所示的像素51的构造与图2所示的像素51的构造的不同之处在于，设置有基板531代替基板61，并且在其他方面与图2中的像素51的构造相同。
在图25所示的像素51中，片上透镜62、固定电荷膜66和像素间遮光膜63形成在使用诸如硅基板等N型半导体层形成的基板531的光入射面侧。
此外，氧化膜64、信号提取部65和分离部75形成在基板531的与光入射面侧相对的前表面附近。氧化膜64、信号提取部65和分离部75的形成位置在基板531与基板61之间为同一位置，并且信号提取部65的构造在基板531和基板61之间是相同的。
例如，基板531的在图25中的垂直方向上的厚度，即，垂直于基板531的表面的方向上的厚度为20μm以下。
此外，例如，基板531是基板浓度为1E+13级以下的高电阻N-Epi基板，例如，基板531的电阻(电阻率)为500[Ωcm]以上。由此，可以减少像素51的功耗。
这里，例如，基板浓度和基板531的电阻之间的关系是当基板浓度为2.15E+12[cm3]时的电阻为2000[Ωcm]，当基板浓度为4.30E+12[cm3]时的电阻为1000[Ωcm]，当基板浓度为8.61E+12[cm3]时的电阻为500[Ωcm]，当基板浓度为4.32E+13[cm3]时的电阻为100[Ωcm]等。
如上所述，即使将N型半导体基板用于像素51的基板531，也可以通过与图2所示的示例相似的操作来获得相似的效果。
<第十二实施方案>
<像素的构成例>
此外，与参照图24说明的示例相似，N型半导体基板的厚度可以根据像素的各种特性等来确定。
因此，如图26所示，例如，可以使构成像素51的基板561比图25所示的基板531更厚。注意，在图26中，与图25中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图26所示的像素51的构造与图25所示的像素51的构造的不同之处在于，设置了基板561代替基板531，并且在其他方面与图25中的像素51的构造相同。
即，在图26所示的像素51中，片上透镜62、固定电荷膜66和像素间遮光膜63形成在基板561的光入射面侧。此外，氧化膜64、信号提取部65和分离部75形成在基板561的与光入射面侧相对的前表面附近。
例如，使用厚度为20μm以上的N型半导体基板来形成基板561。基板561和基板531仅在基板的厚度上不同，并且氧化膜64、信号提取部65和分离部75的形成位置在基板561和基板531之间为同一位置。
<第十三实施方案>
<像素的构成例>
此外，例如，通过对基板61的光入射面侧施加偏压，可以强化基板61中在垂直于基板61的表面的方向(在下文中，也称为Z方向)上的电场。
在这种情况下，例如，像素51如图27所示构造。注意，在图27中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图27中的A示出了图2所示的像素51，并且像素51的基板61中的箭头表示基板61中的在Z方向上的电场强度。
相反，图27中的B示出了在对基板61的光入射面施加偏压(向其施加电压)的情况下的像素51的构造。图27的B中的像素51的构造基本上与图2所示的像素51的构造相同，但是P+半导体区域601新添加到基板61的光入射面上的界面上。
0V以下的电压(负偏压)从像素阵列单元20的内部或外部施加到形成在基板61的光入射面侧的界面上的P+半导体区域601，从而强化在Z方向上的电场。图27的B中的像素51的基板61中的箭头表示基板61中的在Z方向上的电场强度。图27的B中的基板61中绘制的箭头比图27的A中的像素51的箭头在厚度上更厚，并且图27的B中在Z方向上的电场比图27的A中的电场更强。通过向形成在基板61的光入射面侧的P+半导体区域601施加负偏压，可以强化在Z方向上的电场，并且可以提高信号提取部65中的电子提取效率。
注意，用于向基板61的光入射面侧施加电压的构造不限于设置有P+半导体区域601的构造，并且可以采用任何构造。例如，透明电极膜可以层叠在基板61的光入射面和片上透镜62之间，并且可以通过向透明电极膜施加电压来施加负偏压。
<第十四实施方案>
<像素的构成例>
此外，为了提高像素51对红外光的灵敏度，大面积反射构件可以设置在基板61的与光入射面相对的表面上。
在这种情况下，例如，像素51如图28所示构造。注意，在图28中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图28所示的像素51的构造与图2中的像素51的构造的不同之处在于，在基板61的与光入射面相对的表面上设置有反射构件631，并且在其他方面与图2中的像素51的构造相同。
在图28所示的示例中，反射红外光的反射构件631设置为覆盖基板61的与光入射面相对的整个表面。
反射构件631可以是任何构件，只要该构件具有高的红外光反射率即可。例如，设置在层叠在基板61的与光入射面相对的表面上的多层布线层中的诸如铜或铝等金属可以用作反射构件631，或者多晶硅、氧化膜等的反射结构可以形成在基板61的与光入射面相对的表面上，以形成反射构件631。
通过以这种方式在像素51中设置反射构件631，从光入射面经由片上透镜62进入基板61并透射通过基板61而没有在基板61中进行光电转换的红外光可以被反射构件631反射，以重新进入基板61。由此，可以增加在基板61中光电转换的红外光量，并且可以改善量子效率(QE)，即像素51对红外光的灵敏度。
<第十五实施方案>
<像素的构成例>
此外，为了抑制附近像素中的光的错误检测，大面积的遮光构件可以设置在基板61的与光入射面相对的表面上。
在这种情况下，例如，像素51可以具有其中图28所示的反射构件631被替换为遮光构件的构造。即，覆盖图28所示的像素51中的基板61的与光入射面相对的整个表面的反射构件631被替换为遮挡红外光的遮光构件631’。图28中的像素51的反射构件631用作遮光构件631’。
遮光构件631’可以是任何构件，只要该构件具有高的红外光遮光率即可。例如，设置在层叠在基板61的与光入射面相对的表面上的多层布线层中的诸如铜或铝等金属可以用作遮光构件631’，或者多晶硅、氧化膜等的遮光结构可以形成在基板61的与光入射面相对的表面上，以形成遮光构件631’。
通过以这种方式在像素51中设置遮光构件631’，可以抑制已经经由片上透镜62从光入射面进入基板61并且透射通过基板61而没有在基板中进行光电转换的红外光在布线层中发生散射并进入附近的像素。由此，可以防止附近的像素中的光的错误检测。
注意，例如，遮光构件631’还可以通过使用包括金属的材料形成而用作反射构件631。
<第十六实施方案>
<像素的构成例>
此外，由P型半导体区域构成的P阱区域可以代替氧化膜64设置在像素51的基板61中。
在这种情况下，例如，像素51如图29所示构造。注意，在图29中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图29所示的像素51的构造与图2所示的像素51的构造的不同之处在于，代替氧化膜64设置有P阱区域671、分离部672-1和分离部672-2，在其他方面与图2中的像素51的构造相同。
在图29所示的示例中，由P型半导体区域构成的P阱区域671形成在基板61的与光入射面相对的表面的内侧，即，图29的下表面的内侧的中央部分中。此外，用于分离P阱区域671和N+半导体区域71-1的分离部672-1使用氧化膜等形成在P阱区域671和N+半导体区域71-1之间。类似地，用于分离P阱区域671和N+半导体区域71-2的分离部672-2使用氧化膜等形成在P阱区域671和N+半导体区域71-2之间。在图29所示的像素51中，P-半导体区域74比N-半导体区域72在图29中的向上方向具有更大的区域。
<第十七实施方案>
<像素的构成例>
此外，除了在像素51的基板61中的氧化膜64以外，还可以设置由P型半导体区域构成的P阱区域。
在这种情况下，例如，像素51如图30所示构造。注意，在图30中，与图2中的情况下相对应的部分由相同的附图标记表示，并且适当地省略其说明。
图30所示的像素51的构造与图2所示的像素51的构造的不同之处在于，新设置了P阱区域701，并且在其他方面与图2中的像素51的构造相同。即，在图30所示的示例中，由P型半导体区域构成的P阱区域701形成在基板61的氧化膜64的上侧。
如上所述，根据本技术，CAPD传感器具有背面照射型构造，从而改善了诸如像素灵敏度等特性。
<像素的等效电路的构成例>
图31示出了像素51的等效电路。
像素51包括用于包括N+半导体区域71-1、P+半导体区域73-1等的信号提取部65-1的传输晶体管721A、FD 722A、复位晶体管723A、放大晶体管724A和选择晶体管725A。
此外，像素51包括用于包括N+半导体区域71-2、P+半导体区域73-2等的信号提取部65-2的传输晶体管721B、FD 722B、复位晶体管723B、放大晶体管724B和选择晶体管725B。
抽头驱动单元21将预定电压MIX0(第一电压)施加到P+半导体区域73-1，并且将预定电压MIX1(第二电压)施加到P+半导体区域73-2。在上述示例中，电压MIX0和MIX1中的一个为1.5V，另一个为0V。P+半导体区域73-1和73-2是施加有第一电压或第二电压的电压施加部。
N+半导体区域71-1和71-2是检测和累积通过对已经入射到基板61的光进行光电转换而生成的电荷的电荷检测部。
传输晶体管721A响应于提供给栅电极的驱动信号TRG的激活状态而导通，从而将在N+半导体区域71-1中累积的电荷传输到FD 722A。传输晶体管721B响应于提供给栅电极的驱动信号TRG的激活状态而导通，从而将在N+半导体区域71-2中累积的电荷传输到FD722B。
FD 722A临时保持从N+半导体区域71-1提供的电荷DET0。FD 722B临时保持从N+半导体区域71-2提供的电荷DET1。FD 722A对应于参照图2所述的FD部A，并且FD 722B对应于图2中的FD部B。
复位晶体管723A响应于提供给栅电极的驱动信号RST的激活状态而导通，从而将FD 722A的电位复位为预定电平(电源电压VDD)。复位晶体管723B响应于提供给栅电极的驱动信号RST的激活状态而导通，从而将FD 722B的电位复位为预定电平(电源电压VDD)。注意，随着复位晶体管723A、723B变为激活，传输晶体管721A和721B同时激活。
放大晶体管724A具有经由选择晶体管725A连接到垂直信号线29A的源极，以与连接到垂直信号线29A的一端的恒流源电路726A的负载MOS一起构成源极跟随器电路。放大晶体管724B具有经由选择晶体管725B连接到垂直信号线29B的源极，以与连接到垂直信号线29B的一端的恒流源电路726B的负载MOS一起构成源极跟随器电路。
选择晶体管725A连接在放大晶体管724A的源极和垂直信号线29A之间。选择晶体管725A响应于提供给栅电极的选择信号SEL的激活状态而导通，从而将从放大晶体管724A输出的像素信号输出到垂直信号线29A。
选择晶体管725B连接在放大晶体管724B的源极和垂直信号线29B之间。选择晶体管725B响应于提供给栅电极的选择信号SEL的激活状态而导通，从而将从放大晶体管724B输出的像素信号输出到垂直信号线29B。
例如，像素51的传输晶体管721A和721B、复位晶体管723A和723B、放大晶体管724A和724B以及选择晶体管725A和725B由垂直驱动单元22控制。
<像素的另一等效电路的构成例>
图32示出了像素51的另一等效电路。
注意，在图32中，与图31相对应的部分由相同的附图标记表示，并且适当地省略其说明。
在图32的等效电路中，相对于图31的等效电路，附加电容727和用于控制附加电容727的连接的开关晶体管728添加到信号提取部65-1和65-2中。
具体地，附加电容727A经由开关晶体管728A连接在传输晶体管721A与FD 722A之间，并且附加电容727B经由开关晶体管728B连接在传输晶体管721B与FD 722B之间。
开关晶体管728A响应于提供给栅电极的驱动信号FDG的激活状态而导通，从而将附加电容727A连接到FD 722A。开关晶体管728B响应于提供给栅电极的驱动信号FDG的激活状态而导通，从而将附加电容727B连接到FD 722B。
例如，当入射光量多且照度高时，垂直驱动单元22通过处于激活状态的开关晶体管728A和728B将FD 722A和附加电容727A连接，并且将FD 722B和附加电容727B连接。由此，可以在高照度下累积更多的电荷。
另一方面，当入射光量少且照度低时，垂直驱动单元22将开关晶体管728A和728B设定为非激活状态，并且使附加电容727A和727B分别与FD 722A和722B断开。
尽管可以如图31的等效电路中那样省略附加电容727，但是通过设置附加电容727并根据入射光量适当地使用附加电容727可以确保高动态范围。
<电压供给线的布置例>
接下来，将参照图33至图35说明用于将预定电压MIX0或MIX1施加到作为每个像素51的信号提取部65的电压施加部的P+半导体区域73-1和73-2的电压供给线的布置。图33和图34所示的电压供给线741对应于图1所示的电压供给线30。
注意，在图33和图34中，采用图9所示的圆形构造作为每个像素51的信号提取部65的构造，但是不用说，也可以使用其他构造。
图33中的A是示出了电压供给线的第一布置例的平面图。
在第一布置例中，在以矩阵二维地布置的多个像素51中，电压供给线741-1或741-2在水平方向上相邻的两个像素之间沿垂直方向(在边界中)进行布线。
电压供给线741-1连接到作为像素51中的两个信号提取部65中的一者的信号提取部65-1的P+半导体区域73-1。电压供给线741-2连接到作为像素51中的两个信号提取部65中的另一者的信号提取部65-2的P+半导体区域73-2。
在第一布置例中，针对两列像素布置两条电压供给线741-1和741-2，使得布置在像素阵列单元20中的电压供给线741的数量变得几乎等于像素51的列数。
图33中的B是示出了电压供给线的第二布置例的平面图。
在第二布置例中，针对以矩阵形式二维地布置的多个像素51中的一个像素列，两条电压供给线741-1和741-2沿垂直方向进行布线。
电压供给线741-1连接到作为像素51中的两个信号提取部65中的一者的信号提取部65-1的P+半导体区域73-1。电压供给线741-2连接到作为像素51中的两个信号提取部65中的另一者的信号提取部65-2的P+半导体区域73-2。
在第二布置例中，两条电压供给线741-1和741-2针对一个像素列进行布线，从而针对两个像素列布置有四条电压供给线741。在像素阵列单元20中，布置的电压供给线741的数量约是像素51的列数的两倍。
图33的A和B中的两个布置例都是周期性布置，其中相对于在垂直方向上布置的像素，周期性地重复以下构造：其中电压供给线741-1连接到信号提取部65-1的P+半导体区域73-1且电压供给线741-2连接到信号提取部65-2的P+半导体区域73-2。
在图33的A中的第一布置例中，可以减少要布线到像素阵列单元20的电压供给线741-1和741-2的数量。
在图33的B中的第二布置例中，要布线的电压供给线的数量大于第一布置例中的电压供给线的数量，但是连接到一条电压供给线741的信号提取部65的数量是其1/2。因此，可以减小布线负载，这对于高速驱动以及当像素阵列单元20的像素总数多时是有效的。
图34中的A是示出了电压供给线的第三布置例的平面图。
与图33的A中的第一布置例相似，第三布置例是其中针对两列像素布置两条电压供给线741-1和741-2的示例。
第三布置例与图33的A中的第一布置例的不同之处在于，信号提取部65-1和65-2的连接目的地在垂直方向上布置的两个像素中是不同的。
具体地，例如，在某个像素51中，电压供给线741-1连接到信号提取部65-1的P+半导体区域73-1，并且电压供给线741-2连接到信号提取部65-2的P+半导体区域73-2。在上述像素51上方或下方的像素51中，电压供给线741-1连接到信号提取部65-2的P+半导体区域73-2，并且电压供给线741-2连接到信号提取部65-1的P+半导体区域73-1。
图34中的B是示出了电压供给线的第四布置例的平面图。
与图33的B中的第二布置例相似，第四布置例是其中针对两列像素布置两条电压供给线741-1和741-2的示例。
第四布置例与图33的B中的第二布置例的不同之处在于，信号提取部65-1和65-2的连接目的地在垂直方向上布置的两个像素中是不同的。
具体地，例如，在某个像素51中，电压供给线741-1连接到信号提取部65-1的P+半导体区域73-1，并且电压供给线741-2连接到信号提取部65-2的P+半导体区域73-2。在上述像素51上方或下方的像素51中，电压供给线741-1连接到信号提取部65-2的P+半导体区域73-2，并且电压供给线741-2连接到信号提取部65-1的P+半导体区域73-1。
在图34的A中的第三布置例中，可以减少要布线到像素阵列单元20的电压供给线741-1和741-2的数量。
在图34的B中的第四布置例中，要布线的电压供给线的数量大于第三布置例中的电压供给线的数量，但是连接到一条电压供给线741的信号提取部65的数量是其1/2。因此，可以减小布线负载，这对于高速驱动以及当像素阵列单元20的像素总数多时是有效的。
图34的A和B中的两个布置例都是其中在上下方向(垂直方向)上相邻的两个像素的连接目的地是镜像翻转的镜像布置。
在周期性布置中，如图35中的A所示，要施加到跨像素边界相邻的两个信号提取部65的电压是不同的，因此电荷在相邻像素之间交换。因此，电荷传输效率在周期性布置中比在镜像布置中更好，但是相邻像素的串扰特性在周期性布置中比在镜像布置中更差。
另一方面，在镜像布置中，如图35中的B所示，要施加到跨像素边界相邻的两个信号提取部65的电压是相同的，因此抑制了相邻像素之间的电荷交换。因此，电荷传输效率在镜像布置中比在周期性布置中更差，但是相邻像素的串扰特性在镜像布置中比在周期性布置中更好。
<根据第十四实施方案的多个像素的截面构造>
在图2等所示的像素的截面构造中，省略了在基板61的与光入射面相对的前表面侧形成的多层布线层的图示。
因此，在下文中，针对一些上述实施方案，将以不省略多层布线层的形式示出多个相邻像素的截面图。
首先，图36和图37示出了根据图28所示的第十四实施方案的多个像素的截面图。
图28所示的第十四实施方案具有在基板61的光入射面的相对侧设置有大面积反射构件631的像素构造。
图36对应于沿图11中的线B-B’截取的截面图，并且图37对应于沿图11中的线A-A’截取的截面图。此外，沿图17中的线C-C’截取的截面图也可以如图36所示。
如图36所示，在每个像素51中，氧化膜64形成在中心部分，并且信号提取部65-1和信号提取部65-2形成在氧化膜64的两侧。
在信号提取部65-1中，N+半导体区域71-1和N-半导体区域72-1形成为以P+半导体区域73-1和P-半导体区域74-1为中心围绕P+半导体区域73-1和P-半导体区域74-1。P+半导体区域73-1和N+半导体区域71-1与多层布线层811接触。P-半导体区域74-1布置在P+半导体区域73-1上方(在片上透镜62侧)，以覆盖P+半导体区域73-1，并且N-半导体区域72-1布置在N+半导体区域71-1上方(在片上透镜62侧)，以覆盖N+半导体区域71-1。换句话说，P+半导体区域73-1和N+半导体区域71-1布置在基板61中的多层布线层811侧，并且N-半导体区域72-1和P-半导体区域74-1布置在基板61中的片上透镜62侧。此外，用于分离N+半导体区域71-1和P+半导体区域73-1的分离部75-1使用氧化膜等形成在N+半导体区域71-1和P+半导体区域73-1之间。
在信号提取部65-2中，N+半导体区域71-2和N-半导体区域72-2形成为以P+半导体区域73-2和P-半导体区域74-2为中心围绕P+半导体区域73-2和P-半导体区域74-2。P+半导体区域73-2和N+半导体区域71-2与多层布线层811接触。P-半导体区域74-2布置在P+半导体区域73-2上方(在片上透镜62侧)，以覆盖P+半导体区域73-2，并且N-半导体区域72-2布置在N+半导体区域71-2上方(在片上透镜62侧)，以覆盖N+半导体区域71-2。换句话说，P+半导体区域73-2和N+半导体区域71-2布置在基板61中的多层布线层811侧，并且N-半导体区域72-2和P-半导体区域74-2布置在基板61中的片上透镜62侧。此外，用于分离N+半导体区域71-2与P+半导体区域73-2的分离部75-2使用氧化膜等形成在N+半导体区域71-2与P+半导体区域73-2之间。
在相邻像素51之间的边界区域中，在预定像素51的信号提取部65-1的N+半导体区域71-1和与预定像素51相邻的像素51的信号提取部65-2的N+半导体区域71-2之间形成氧化膜64。
固定电荷膜66形成在基板61的光入射面侧(图36和图37的上侧)的界面上。
如图36所示，当在基板61的光入射面侧针对每个像素形成的片上透镜62被划分为其中厚度在像素的整个区域中沿高度方向均匀地增加的升高部821和其中厚度根据像素中的位置而不同的曲面部822时，升高部821的厚度形成为比曲面部822的厚度更薄。由于随着升高部821变厚，倾斜的入射光更容易被像素间遮光膜63反射，因此倾斜的入射光可以通过形成在厚度上更薄的升高部821吸收到基板61中。此外，随着曲面部822形成得更厚，入射光可以会聚到像素中心。
多层布线层811形成在基板61的与其上针对每个像素形成有片上透镜62的光入射面侧相对的一侧。换句话说，作为半导体层的基板61布置在片上透镜62和多层布线层811之间。多层布线层811包括五层金属膜M1～M5以及其间的层间绝缘膜812。注意，在图36中，因为M5在视线之外，所以未示出多层布线层811的五层金属膜M1～M5中的最外侧的金属膜M5，但是在作为从与图36中的截面图不同的方向截取的截面图的图37中示出了M5。
如图37所示，像素晶体管Tr形成在多层布线层811与基板61的界面部分的像素边界区域。像素晶体管Tr是图31和图32所示的传输晶体管721、复位晶体管723、放大晶体管724和选择晶体管725中的一者。
多层布线层811的五层金属膜M1～M5中的最靠近基板61的金属膜M1包括用于提供电源电压的电源线813、用于向P+半导体区域73-1或73-2施加预定电压的电压施加布线814以及作为反射入射光的构件的反射构件815。在图36的金属膜M1中，除了电源线813和电压施加布线814以外的布线是反射构件815，但是为了避免附图的复杂化，省略了一些附图标记。反射构件815是为了反射入射光而设置的虚设布线，并且对应于图28所示的反射构件631。反射构件815布置在作为电荷检测部的N+半导体区域71-1和71-2的下方，以在平面图中与N+半导体区域71-1和71-2重叠。注意，在代替图28所示的第十四实施方案中的反射构件631而设置有第十五实施方案中的遮光构件631’的情况下，图36中的反射构件815成为遮光构件631’。
此外，在金属膜M1中，还形成有连接N+半导体区域71和传输晶体管721的电荷提取布线(图36中未示出)，以便将累积在N+半导体区域71中的电荷传输到FD 722。
注意，在该示例中，反射构件815(反射构件631)和电荷提取布线布置在金属膜M1的同一层中。然而，该布置不必限于同一层中的布置。
例如，在从基板61侧起的第二层金属膜M2中，形成有连接到金属膜M1的电压施加布线814的电压施加布线816、用于传输驱动信号TRG、驱动信号RST、选择信号SEL、驱动信号FDG等的控制线817以及接地线。此外，在金属膜M2中，形成有FD 722B和附加电容727A。
例如，在从基板61侧起的第三层金属膜M3中，形成有垂直信号线29、用于遮挡的VSS布线等。
例如，在从基板61侧起的第四层金属膜M4和第五层金属膜M5中，形成有用于将预定电压MIX0或MIX1施加到作为信号提取部65的电压施加部的P+半导体区域73-1和73-2的电压供给线741-1和741-2(图33和34)。
注意，下面将参照图42和图43说明多层布线层811的五层金属膜M1～M5的平面布置。
<根据第九实施方案的多个像素的截面构造>
图38是示出了根据图22所示的第九实施方案的像素结构的用于多个像素而没省略多层布线层的截面图。
图22所示的第九实施方案具有在基板61的像素边界部分中设置有分离区域441的像素构造，该分离区域441通过从基板61的背面(光入射面)侧起形成直到预定深度的长凹槽(沟槽)并埋入遮光膜而获得。
例如，包括信号提取部65-1和65-2以及多层布线层811的五层金属膜M1～M5的其他构造与图36所示的构造相似。
<根据第九实施方案的变形例1的多个像素的截面构造>
图39是示出了根据图23所示的第九实施方案的变形例1的像素结构的用于多个像素而没省略多层布线层的截面图。
图23所示的第九实施方案的变形例1具有在基板61的像素边界部分中设置有贯穿整个基板61的分离区域471的像素构造。
例如，包括信号提取部65-1和65-2以及多层布线层811的五层金属膜M1～M5的其他构造与图36所示的构造相似。
<根据第十六实施方案的多个像素的截面构造>
图40是示出了根据图29所示的第十六实施方案的像素结构的用于多个像素而没省略多层布线层的截面图。
图29所示的第十六实施方案具有在基板61的与光入射面相对的表面的内侧，即，图29的下表面的内侧的中央部分中设置有P阱区域671的构造。此外，分离部672-1使用氧化膜等形成在P阱区域671和N+半导体区域71-1之间。类似地，分离部672-2使用氧化膜等形成在P阱区域671和N+半导体区71-2之间。P阱区域671也形成在基板61的下表面的像素边界部分中。
例如，包括信号提取部65-1和65-2以及多层布线层811的五层金属膜M1～M5的其他构造与图36所示的构造相似。
<根据第十实施方案的多个像素的截面构造>
图41是示出了根据图24所示的第十实施方案的像素结构的用于多个像素而没省略多层布线层的截面图。
图24所示的第十实施方案具有代替基板61设置有具有厚基板的基板501的像素结构。
例如，包括信号提取部65-1和65-2以及多层布线层811的五层金属膜M1～M5的其他构造与图36所示的构造相似。
<五层金属膜M1～M5的平面布置例>
接下来，将参照图42和图43说明图36至图41所示的多层布线层811的五层金属膜M1～M5的平面布置例。
图42中的A示出了多层布线层811的五层金属膜M1～M5中的作为第一层的金属膜M1的平面布置例。
图42中的B示出了多层布线层811的五层金属膜M1～M5中的作为第二层的金属膜M2的平面布置例。
图42中的C示出了多层布线层811的五层金属膜M1～M5中的作为第三层的金属膜M3的平面布置例。
图43中的A示出了多层布线层811的五层金属膜M1～M5中的作为第四层的金属膜M4的平面布置例。
图43中的B示出了多层布线层811的五层金属膜M1～M5中的作为第五层的金属膜M5的平面布置例。
在图42的A～C以及图43的A和B中，像素51的区域以及具有图11所示的八边形形状的信号提取部65-1和65-2的区域通过虚线示出。
在图42的A～C以及图43的A和B中，图中的上下方向是像素阵列单元20的垂直方向，并且图中的横向方向是像素阵列单元20的水平方向。
如图42中的A所示，反射红外光的反射构件631形成在作为多层布线层811的第一层的金属膜M1中。在像素51的区域中，针对信号提取部65-1和65-2中的每个形成有两个反射构件631，并且用于信号提取部65-1的两个反射构件631和用于信号提取部65-1的两个反射构件631在垂直方向上对称地形成。
此外，像素晶体管布线区域831布置在像素51的相应反射构件631和在水平方向上相邻的像素51的反射构件631之间。在像素晶体管布线区域831中，形成有用于连接传输晶体管721、复位晶体管723、放大晶体管724或选择晶体管725的像素晶体管Tr的布线。用于像素晶体管Tr的布线也以两个信号提取部65-1和65-2的中间线(未图示)为基准在垂直方向上对称地形成。
此外，诸如接地线832、电源线833和接地线834等布线形成在像素51的相应反射构件631和在垂直方向上相邻的像素51的相应反射构件631之间的空间中。这些布线也以两个信号提取部65-1和65-2的中间线为基准在垂直方向上对称地形成。
以这种方式，第一层金属膜M1对称地布置在像素中的信号提取部65-1侧的区域和信号提取部65-2侧的区域中，从而均匀地调整信号提取部65-1和65-2之间的布线负载。由此，减小了信号提取部65-1和65-2的驱动偏差。
在第一层金属膜M1中，大面积反射构件631形成于形成在基板61中的信号提取部65-1和65-2的下侧，使得经由片上透镜62入射到基板61且透过基板61而在基板61中未进行光电转换的红外光可以被反射构件631反射以重新入射到基板61。由此，可以增加在基板61中光电转换的红外光量，并且可以提高量子效率(QE)，即，像素51对红外光的灵敏度。
另一方面，在第一层金属膜M1中，在与反射构件631相同的区域中布置遮光构件631’以代替反射构件631的情况下，可以抑制已经经由片上透镜62从光入射面入射到基板61且透过基板61而在基板61中未进行光电转换的红外光在布线层中散射以及入射到邻近的像素。由此，可以防止邻近的像素中的光的错误检测。
如图42中的B所示，在作为多层布线层811的第二层的金属膜M2中，其中形成有用于在水平方向上传输预定信号的控制线841～844等的控制线区域851布置在信号提取部65-1和65-2之间的位置处。例如，控制线841～844是用于传输驱动信号TRG、驱动信号RST、选择信号SEL或驱动信号FDG的线。
通过在两个信号提取部65之间布置控制线区域851，对信号提取部65-1和65-2中的每个的影响变得相等，并且可以减小信号提取部65-1和65-2的驱动偏差。
此外，其中形成有FD 722B和附加电容727A的电容区域852布置在与作为第二层的金属膜M2的控制线区域851不同的预定区域中。在电容区域852中，通过以梳齿形状形成金属膜M2来构造FD 722B或附加电容727A。
通过在作为第二层的金属膜M2中布置FD 722B或附加电容727A，可以在设计上根据期望的布线电容自由地布置FD 722B或附加电容727A的图案，并且可以改善设计自由度。
如图42中的C所示，在作为多层布线层811的第三层的金属膜M3中，至少形成有用于将从每个像素51输出的像素信号传输到列处理单元23的垂直信号线29。可以针对一个像素列布置三条以上垂直信号线29，以便提高像素信号的读出速度。此外，除了垂直信号线29以外，还可以布置遮挡布线以减小耦合电容。
在多层布线层811的第四层金属膜M4和第五层金属膜M5中，用于施加预定电压MIX0或MIX1的电压供给线741-1和741-2形成在每个像素51的信号提取部65的P+半导体区域73-1和73-2中。
图43的A和B所示的金属膜M4和金属膜M5示出了采用图33的A所示的第一布置例的电压供给线741的示例。
金属膜M4的电压供给线741-1经由金属膜M3和M2连接到金属膜M1的电压施加布线814(例如，图36)，并且电压施加布线814连接到像素51的信号提取部65-1的P+半导体区域73-1。类似地，金属膜M4的电压供给线741-2经由金属膜M3和M2连接到金属膜M1的电压施加布线814(例如，图36)，并且电压施加布线814连接到像素51的信号提取部65-2的P+半导体区域73-2。
金属膜M5的电压供给线741-1和741-2连接到像素阵列单元20周围的抽头驱动单元21。金属膜M4的电压供给线741-1和金属膜M5的电压供给线741-1通过在同时存在两个金属膜的平面区域中的预定位置处的通孔等(未示出)连接。来自抽头驱动单元21的预定电压MIX0或MIX1通过金属膜M5的电压供给线741-1和741-2传输，提供给金属膜M4的电压供给线741-1和741-2，并且经由金属膜M3和M2从电压供给线741-1和741-2提供给金属膜M1的电压施加布线814。
通过采用背面照射型CAPD传感器作为光接收元件1，如图43中的A和B所示，可以自由地设计驱动布线的布线宽度和布局，例如用于将预定电压MIX0或MIX1施加到每个像素51的信号提取部65的电压供给线741-1和741-2在垂直方向上进行布线。此外，也可以进行适于高速驱动的布线和考虑到减轻负载的布线。
<像素晶体管的平面布置例>
图44是其中图42的A所示的第一层金属膜M1和形成在金属膜M1上的用于形成像素晶体管Tr的栅电极的多晶硅层等重叠的平面图。
图44中的A是其中图44的C中的金属膜M1和图44的B中的多晶硅层重叠的平面图，图44中的B是仅多晶硅层的平面图，并且图44中的C是仅金属膜M1的平面图。图44的C中的金属膜M1的平面图与图42的A中所示的平面图相同，但是省略了阴影线。
如参照图42中的A所述，像素晶体管布线区域831形成在各个像素的相应反射构件631之间。
例如，在像素晶体管布线区域831中，如图44中的B所示布置分别对应于信号提取部65-1和65-2的像素晶体管Tr。
在图44的B中，以两个信号提取部65-1和65-2的中间线(未示出)为基准从靠近中间线的一侧形成复位晶体管723A和723B、传输晶体管721A和721B、开关晶体管728A和728B、选择晶体管725A和725B以及放大晶体管724A和724B的栅电极。
用于连接图44中的C所示的金属膜M1的像素晶体管Tr的布线以两个信号提取部65-1和65-2的中间线(未示出)为基准在垂直方向上也对称地形成。
通过以这种方式在信号提取部65-1侧的区域和信号提取部65-2侧的区域中对称地布置像素晶体管布线区域831中的多个像素晶体管Tr，可以减小信号提取部65-1和65-2的驱动偏差。
<反射构件631的变形例>
接下来，将参照图45和图46说明形成在金属膜M1中的反射构件631的变形例。
在上述示例中，如图42中的A所示，大面积反射构件631布置在像素51中的信号提取部65周围的区域中。
相反，例如，如图45中的A所示，反射构件631也可以布置成格子状图案。通过以这种方式以格子状图案形成反射构件631，可以消除图案各向异性并且可以减小反射能力的XY各向异性。换句话说，通过以格子状图案形成反射构件631，可以减少偏向某个区域的入射光的反射，并且可以各向异性地反射入射光，从而提高测距精度。
可选择地，例如，如图45中的B所示，反射构件631可以以条纹状图案布置。通过以这种方式以条纹状图案形成反射构件631，反射构件631的图案也可以用作布线电容，并且因此，可以实现具有最大动态范围的构造。
注意，图45中的B示出了垂直条纹形状的示例，但是也可以采用水平条纹形状。
可选择地，例如，如图45中的C所示，反射构件631可以仅布置在像素中心区域中，更具体地，仅布置在两个信号提取部65之间。通过在像素中心区域中形成反射构件631而在像素中心区域端部中不形成反射构件631，通过相对于像素中心区域的反射构件631在获得提高灵敏度的效果的同时，可以抑制在倾斜光入射的情况下反射到相邻像素的分量，由此能够实现强调串扰抑制的构造。
此外，如图46中的A所示，通过将反射构件631的一部分布置成梳齿形状，金属膜M1的一部分可以分配给FD 722或附加电容727的布线电容。在图46的A中，由实线圆包围的区域861～864内的梳齿形状构成FD 722或附加电容727的至少一部分。FD 722或附加电容727可以适当地分布并布置在金属膜M1和金属膜M2中。金属膜M1的图案可以以良好平衡的方式布置在反射构件631中以及FD 722或附加电容727的电容中。
图46中的B示出了在未布置反射构件631的情况下的金属膜M1的图案。为了增加在基板61中光电转换的红外光的量并提高像素51的灵敏度，有利的是布置射构件631，但也可以采用未布置反射构件631的构造。
图45和图46所示的反射构件631的布置例可以同样适用于遮光构件631’。
<光接收元件的基板的构成例>
图1中的光接收元件1可以采用图47的A～C中的任一项的基板构造。
图47中的A示出了其中使用一个半导体基板911和半导体基板911下方的支撑基板912构造光接收元件1的示例。
在这种情况下，在上侧半导体基板911中，形成有与上述像素阵列单元20相对应的像素阵列区域951、控制像素阵列区域951中的每个像素的控制电路952以及包括用于像素信号的信号处理电路的逻辑电路953。
控制电路952包括上述抽头驱动单元21、垂直驱动单元22、水平驱动单元24等。逻辑电路953包括对像素信号执行AD转换处理等的列处理单元23、以及执行根据在像素中的两个以上信号提取部65的每个中获取的像素信号的比率来计算距离的距离计算处理、校准处理等的信号处理单元31。
可选择地，如图47的B所示，光接收元件1可以具有其中层叠有第一半导体基板921和第二半导体基板922的构造，在第一半导体基板921中形成有像素阵列区域951和控制电路952，在第二半导体基板922中形成有逻辑电路953。注意，例如，第一半导体基板921和第二半导体基板922通过通孔或Cu-Cu金属接合进行电气连接。
可选择地，如图47的C所示，光接收元件1也可以具有其中层叠有第一半导体基板931和第二半导体基板932的构造，在第一半导体基板931中仅形成有像素阵列区域951，在第二半导体基板932中形成有区域控制电路954，区域控制电路954设置有控制每个像素的控制电路和以像素为单位或以多个像素的区域为单位处理像素信号的信号处理电路。例如，第一半导体基板931和第二半导体基板932通过通孔或Cu-Cu金属接合进行电气连接。
根据如在图47的C中的光接收元件1中那样，以像素为单位或以区域为单位设置有控制电路和信号处理电路的构造，可以针对每个划分控制单元设置最佳驱动时刻和增益，并且无论距离或反射率如何，都可以获取最佳距离信息。此外，距离信息可以通过仅驱动像素阵列区域951的一部分而非整个像素阵列区域951来计算。因此，可以根据操作模式抑制功耗。
<像素晶体管周围的噪声对策例>
顺便提及，如图37中的截面图所示，诸如复位晶体管723、放大晶体管724和选择晶体管725等像素晶体管Tr布置在在像素阵列单元20中的水平方向上布置的像素51的边界部分中。
当更详细地示出图37所示的像素边界部分的像素晶体管布置区域时，如图48所示，诸如复位晶体管723、放大晶体管724和选择晶体管725等像素晶体管Tr布置在基板61的前表面侧形成的P阱区域1011中。
P阱区域1011形成为在平面方向上与诸如在信号提取部65的N+半导体区域71周围形成的浅沟槽隔离(STI：Shallow Trench Isolation)等氧化膜64隔离开预定距离。此外，还用作像素晶体管Tr的栅极绝缘膜的氧化膜1012形成在基板61的背面侧界面中。
此时，在基板61的背面侧界面中，由于氧化膜1012中的正电荷产生的电位，电子更容易累积在氧化膜64与P阱区域1011之间的间隙区域1013中，并且在没有电子排出机构的情况下，电子溢出和扩散并被收集在N型半导体区域中，并且成为噪声。
因此，如图49中的A所示，P阱区域1021形成为在平面方向上延伸直到与相邻的氧化膜64接触，从而不允许间隙区域1013存在于基板61的背面侧界面中。由此，可以防止电子累积在图48所示的间隙区域1013中，因此可以抑制噪声。P阱区域1021中的杂质浓度形成为比作为光电转换区域的基板61的P型半导体区域1022中的杂质浓度更高。
可选择地，如图49中的B所示，信号提取部65的N+半导体区域71周围形成的氧化膜1032可以形成为在平面方向上延伸直到P阱区域1031，从而不允许间隙区域1013存在于基板61的背面侧界面。在这种情况下，P阱区域1031中的诸如复位晶体管723、放大晶体管724和选择晶体管725等像素晶体管Tr也由氧化膜1033隔离。例如，氧化膜1033使用STI形成，并且可以以与氧化膜1032相同的工艺形成。
通过图49的A或B中的构造，由于在基板61的背面侧界面中在像素的边界部分处的绝缘膜(氧化膜64和氧化膜1032)和P阱区域(P阱区域1021和P阱区域1031)接触，所以可以消除间隙区域1013。因此，可以防止电子的累积并且可以抑制噪声。图49的A或B中的构造可以适用于本说明书中所述的任何实施方案。
可选择地，在间隙区域1013保持原样的情况下，通过采用图50或图51所示的构造，可以抑制在间隙区域1013中生成的电子的积累。
图50示出了在其中分别包括一个像素中的两个信号提取部65-1和65-2的两个抽头像素51二维布置的平面图中，氧化膜64、P阱区域1011和间隙区域1013的布置。
在二维布置的像素未通过STI或深沟槽隔离(DTI：Deep Trench Isolation)隔离开的情况下，如图50所示，P阱区域1011以沿着在列方向上排列的多个像素成列的方式形成。
N型扩散层1061设置为用于在像素阵列单元20的有效像素区域1051的外侧布置的无效像素区域1052中的像素51的间隙区域1013中排出电荷的漏极，并且电子可以排出到N型扩散层1061。N型扩散层1061形成在基板61的背面侧界面中，并且GND(0V)或正电压施加到N型扩散层1061。在每个像素51的间隙区域1013中生成的电子沿垂直方向(列方向)移动到无效像素区域1052中的N型扩散层1061，并被收集在由像素列共享的N型扩散层1061中。因此，可以抑制噪声。
另一方面，在通过使用STI、DTI等的像素分离部1071分离像素的情况下，如图51所示，N型扩散层1061可以设置在每个像素51的间隙区域1013中。由此，在每个像素51的间隙区域1013中生成的电子从N型扩散层1061排出，从而可以抑制噪声。图50和图51中的构造可以适用于本说明书中所述的任何实施方案。
<有效像素区域周围的噪声>
接下来，将进一步说明有效像素区域周围的电荷排出。
例如，其中布置有遮光像素的遮光像素区域存在于与有效像素区域相邻的外周部中。
如图52所示，类似于有效像素区域中的像素51，在遮光像素区域中的遮光像素51X中形成有信号提取部65等。此外，像素间遮光膜63形成在遮光像素51X的像素区域的整个表面上，并且光未入射到遮光像素51X。此外，驱动信号通常不施加到遮光像素51X。
另一方面，在与有效像素区域相邻的遮光像素区域中，来自透镜的倾斜的入射光、来自像素间遮光膜63的衍射光以及来自多层布线层811的反射光入射以生成光电子。由于没有发射目的地，因此生成的光电子累积在遮光像素区域中、由于浓度梯度而在有效像素区域中扩散、与信号电荷混合，并且成为噪声。有效像素区域周围的噪声成为所谓的帧不均匀。
因此，作为针对有效像素区域周围产生的噪声的对策，光接收元件1可以在有效像素区域1051的外周中设置图53中的A～D中任一个的电荷排出区域1101。
图53中的A～D是示出了设置在有效像素区域1051的外周中的电荷排出区域1101的构成例的平面图。
在图53的A～D中的任一个中，电荷排出区域1101设置在布置在基板61的中央部分中的有效像素区域1051的外周中，并且OPB区域1102进一步设置在电荷排出区域1101的外侧。电荷排出区域1101是内侧虚线矩形和外侧虚线矩形之间的阴影区域。OPB区域1102是以下的区域：其中在该区域的整个表面上形成有像素间遮光膜63并且布置有OPB像素，该OPB像素与有效像素区域中的像素51类似地被驱动且检测黑电平信号。在图53的A～D中，灰色区域表示在形成像素间遮光膜63时遮挡的区域。
图53的A中的电荷排出区域1101包括其中布置有开口像素的开口像素区域1121和其中布置有遮光像素51X的遮光像素区域1122。开口像素区域1121的开口像素具有与有效像素区域1051的像素51相同的像素结构，并且是执行预定驱动的像素。遮光像素区域1122中的遮光像素51X具有与有效像素区域1051中的像素51相同的像素结构，不同之处在于像素区域的整个表面上形成有像素间遮光膜63，并且遮光像素区域1122中的遮光像素51X是执行预定驱动的像素。
开口像素区域1121在有效像素区域1051的外周的四边中的每列或每行中包括一个以上像素的像素列或像素行。遮光像素区域1122在开口像素区域1121的外周的四边中还包括一个以上像素的像素列或像素行。
图53的B中的电荷排出区域1101包括其中布置有遮光像素51X的遮光像素区域1122和其中布置有N型扩散层的N型区域1123。
图54是电荷排出区域1101由遮光像素区域1122和N型区域1123构造的情况的截面图。
N型区域1123是以下的区域：其中像素间遮光膜63遮挡该区域的整个表面并且形成作为高浓度的N型半导体区域的N型扩散层1131代替基板61的P型半导体区域1022中的信号提取部65。0V或正电压连续或间歇地从多层布线层811的金属膜M1施加到N型扩散层1131。例如，N型扩散层1131可以形成在N型区域1123的整个P型半导体区域1022中，并且在平面图中形成为连续的基本上环形形状，或者可以部分地形成在N型区域1123的P型半导体区域1022中，并且在平面图中，多个N型扩散层1131可以以基本上环形点状的方式布置。
返回图53中的B，遮光像素区域1122在有效像素区域1051的外周的四边中的每列或每行中包括一个以上像素的像素列或像素行。N型区域1123在遮光像素区域1122的外周的四边的每列或每行中也具有预定的列宽或行宽。
图53的C中的电荷排出区域1101包括其中布置有遮光像素的遮光像素区域1122。遮光像素区域1122在有效像素区域1051的外周的四边中的每列或每行中包括一个以上像素的像素列或像素行。
图53的D中的电荷排出区域1101包括其中布置有开口像素的开口像素区域1121和其中布置有N型扩散层的N型区域1123。
由开口像素区域1121中的开口像素和遮光像素区域1122中的遮光像素51X执行的预定驱动是包括将正电压持续地或间歇地施加到像素的N型半导体区域的操作的驱动，并且有利的是，在基于有效像素区域1051中的像素51的时刻，与像素51的驱动类似地，将驱动信号施加到像素晶体管和P型半导体区域或N型半导体区域的操作。
图53的A～D所示的电荷排出区域1101的构成例作为示例，并且构造不限于这些示例。电荷排出区域1101具有以下的构造：设置有执行预定驱动的开口像素、执行预定驱动的遮光像素或包括持续地或间歇地施加有0V或正电压的N型扩散层的N型区域中的任何一者。因此，例如，开口像素、遮光像素和N型区域可以在一个像素列或一个像素行中混合，或者不同类型的开口像素、遮光像素或N型区域可以布置在有效像素区域的周边的四边的像素列或像素行中。
通过以这种方式在有效像素区域1051的外周中设置电荷排出区域1101，可以抑制电子在除有效像素区域1051以外的区域中的电子累积，并且因此，可以抑制由于从有效像素区域1051的外部扩散到有效像素区域1051的光电荷的添加到信号电荷而产生的噪声。
此外，通过将电荷排出区域1101设置在OPB区域1102的前面，可以防止在有效像素区域1051外部的遮光区域中生成的电子向OPB区域1102的扩散，从而可以防止将噪声添加到黑色电平信号。图53的A～D中的构造可以适用于本说明书中所述的任何实施方案。
<第十八实施方案>
接下来，将参照图55说明在将像素晶体管布置在具有光电转换区域的基板61中的情况下的电流的流动。
在像素51中，例如，1.5V的正电压和0V的电压施加到两个信号提取部65的P+半导体区域73，以在两个P+半导体区域73中产生电场，并且电流从施加1.5V的P+半导体区域73流动到施加0V的P+半导体区域73。然而，由于形成在像素边界部分中的P阱区域1011也是GND(0V)，因此如图55的A所示，电流不仅在两个信号提取部65之间流动，而且还从施加1.5V的P+半导体区域73流动到P阱区域1011。
图55中的B是示出了图42的A所示的像素晶体管布线区域831的布置的平面图。
信号提取部65的面积可以通过改变布局来减小，而仅通过设计布局来减小像素晶体管布线区域831的面积是困难的，因为像素晶体管布线区域831的面积由一个像素晶体管所占据的面积、像素晶体管的数量和布线面积来确定。因此，当试图减小像素51的面积时，像素晶体管布线区域831的面积成为主要的限制因素。为了在保持传感器的光学尺寸的同时提高分辨率，需要减小像素尺寸，但是像素晶体管布线区域831的面积成为限制。此外，当在保持像素晶体管布线区域831的面积的同时减小像素51的面积时，由图55的B中的虚线箭头示出的在像素晶体管布线区域831中流动的电流的路径缩短了、电阻减小了、电流增加了。因此，像素51的面积减小导致功耗增加。
<像素的构成例>
因此，如图56所示，可以采用以下的构造：其中光接收元件1具有其中将两个基板层叠而成的层叠结构并且所有像素晶体管布置在与具有光电转换区域的基板不同的基板上。
图56是根据第十八实施方案的像素的截面图。
类似于上述图36等，图56示出了对应于图11中的线B-B’的多个像素的截面图。
在图56中，与图36所示的第十四实施方案中的多个像素的截面图相对应的部分由相同的附图标记表示，并且适当地省略其说明。
在图56的第十八实施方案中，光接收元件1通过使基板1201和基板1211的两个基板层叠来构造。例如，基板1201对应于图36所示的第十四实施方案中的基板61，并且使用具有作为光电转换区域的P型半导体区域1204的硅基板等来构造。基板1211也使用硅基板等构造。
具有光电转换区域的基板1201可以使用GaAs、InP或GaSb的化合物半导体、Ge的窄带隙半导体，或者涂覆有有机光电转换膜的玻璃基板或塑料基板来构造，而不是使用硅基板等。在使用化合物半导体来构造基板1201的情况下，可以期望通过直接跃迁型能带结构(direct transition-type band structure)来提高量子效率、提高灵敏度以及通过使基板变薄来降低传感器的高度。此外，由于电子迁移率高，因此可以提高电子收集效率，并且由于空穴迁移率低，因此可以降低功耗。在使用窄带隙半导体构造基板1201的情况下，可以期望通过窄带隙提高红外线区域的量子效率，并且提高灵敏度。
基板1201和基板1211进行接合，使得基板1201的布线层1202和基板1211的布线层1212彼此面对。然后，例如，基板1201侧的布线层1202的金属布线1203和基板1211侧的布线层1212的金属布线1213通过Cu-Cu接合进行电气连接。注意，例如，布线层之间的电气连接不限于Cu-Cu接合，并且可以是诸如Au-Au接合或Al-Al接合等同种金属接合，或者是诸如Cu-Au接合、Cu-Al接合或Au-Al接合等异种金属接合。此外，第十四实施方案的反射构件631或第十五实施方案的遮光构件631’可以进一步设置在基板1201的布线层1202或基板1211的布线层1212中。
具有光电转换区域的基板1201与第一至第十七实施方案的基板61的不同之处在于：诸如复位晶体管723、放大晶体管724和选择晶体管725等所有像素晶体管Tr未形成在基板1201中。
在图56的第十八实施方案中，诸如复位晶体管723、放大晶体管724和选择晶体管725等像素晶体管Tr形成在图56中的下侧基板1211上。图56示出了复位晶体管723、放大晶体管724和选择晶体管725，而传输晶体管721也形成在基板1211的区域(未示出)中。
还用作用于像素晶体管的栅极绝缘膜的绝缘膜(氧化膜)1214形成在基板1211和布线层1212之间。
因此，尽管未示出，但是当在与图11中的线A-A’相对应的截面图中观察根据第十八实施方案的像素时，形成在图37的像素边界部分中的像素晶体管Tr未形成在基板1201中。
当使用图31所示的像素51的等效电路示出布置在基板1201和基板1211的每个中的元件时，如图57所示，作为电压施加部的P+半导体区域73以及作为电荷检测部的N+半导体区域71形成在基板1201上，并且传输晶体管721、FD 722、复位晶体管723、放大晶体管724和选择晶体管725形成在基板1211上。
当根据图47示出根据第十八实施方案的光接收元件1时，如图58所示，通过层叠基板1201和基板1211来构造光接收元件1。
在基板1201的像素阵列区域1231中，形成有图47的C所示的像素阵列区域951中的除传输晶体管721、FD 722、复位晶体管723、放大晶体管724和选择晶体管725之外的部分。
在基板1211的区域控制电路1232中，除了图47的C所示的区域控制电路954以外，还设置有像素阵列单元20的每个像素的传输晶体管721、FD 722、复位晶体管723、放大晶体管724和选择晶体管725。图1所示的抽头驱动单元21、垂直驱动单元22、列处理单元23、水平驱动单元24、系统控制单元25、信号处理单元31以及数据存储单元32也形成在基板1211上。
图59是示出了交换电压MIX的作为基板1201与基板1211之间的电气接合部分的MIX接合部以及交换信号电荷DET的作为基板1201与基板1211之间的电气接合部的DET接合部的平面图。注意，在图59中，省略MIX接合部1251和DET接合部1252的一些附图标记以防止附图复杂化。
如图59所示，例如，在每个像素51中分别设置有用于提供电压MIX的MIX接合部1251和用于获取信号电荷DET的DET接合部1252。在这种情况下，电压MIX和信号电荷DET以像素为单位在基板1201和基板1211之间通过。
可选择地，如图60所示，用于获取信号电荷DET的DET接合部1252以像素为单位设置在像素区域中，但是用于提供电压MIX的MIX接合部1251可以设置在像素阵列单元20的外侧的周边部1261中。在周边部1261中，从基板1211提供的电压MIX经由在基板1201中在垂直方向上进行布线的电压供给线125提供给作为每个像素51的电压施加部的P+半导体区域73。通过以这种方式由多个像素共享用于提供电压MIX的MIX接合部1251，可以减少整个基板上的MIX接合部1251的数量，并且可以易于使像素尺寸和芯片尺寸小型化。
注意，图60示出了其中电压供给线1253在垂直方向上进行布线并且由像素列共享的示例。然而，电压供给线1253可以在水平方向上进行布线并且由像素行共享。
此外，在上述第十八实施方案中，已经说明了通过Cu-Cu接合将基板1201和基板1211电气连接的示例。然而，可以使用另一种电气连接方法，例如，贯通芯片的通孔(TCV：through chip via)或使用微凸块的凸块接合。
根据上述第十八实施方案，光接收元件1由基板1201和基板1211的层叠结构构造，并且执行读出作为电荷检测部的N+半导体区域71的信号电荷DET的操作的所有像素晶体管，即，传输晶体管721、复位晶体管723、放大晶体管724和选择晶体管725布置在与具有作为光电转换区域的P型半导体区域1204的基板1201不同的基板1211中。由此，可以解决参照图55所述的问题。
即，可以不管像素晶体管布线区域831的面积如何，都可以减小像素51的面积，并且可以在不改变光学尺寸的情况下实现高分辨率。此外，由于避免了从信号提取部65到像素晶体管布线区域831的电流的增加，因此还可以减少电流消耗。
<第十九实施方案>
接下来，将说明第十九实施方案。
为了增加CAPD传感器的电荷分离效率Cmod，需要增强作为电压施加部的P+半导体区域73或P-半导体区域74的电位。特别地，在以高灵敏度检测诸如红外光等长波长光的情况下，如图61所示，需要将P-半导体区域74延伸到半导体层的较深位置或升高要施加的正电压到高于电压VA1的电压VA2。在这种情况下，由于电压施加部之间的低电阻，电流Imix趋于流动，并且电流消耗的增加成为问题。此外，在为了提高分辨率而使像素尺寸小型化的情况下，电压施加部之间的距离变短，使得电阻降低，并且电流消耗的增加成为问题。
<第十九实施方案的第一构成例>
图62的A是根据第十九实施方案的第一构成例的像素的平面图，而图62的B是根据第十九实施方案的第一构成例的像素的截面图。
图62的A是沿着图62的B中的线B-B’截取的平面图，而图62的B是沿着图62的A中的线A-A’截取的截面图。
注意，图62仅示出了形成在像素51的基板61中的部分，并且例如，省略了光入射面侧形成的片上透镜62以及在光入射面的相对侧形成的多层布线层811等的图示。未示出的部分可以与上述其他实施方案相似地构造。例如，反射构件631或遮光构件631’可以设置在光入射面的相对侧的多层布线层811中。
在第十九实施方案的第一构成例中，用作施加预定电压MIX0的电压施加部的电极部1311-1和用作施加预定电压MIX1的电压施加部的电极部1311-2形成在作为基板61的光电转换区域的P型半导体区域1301的预定位置处。
电极部1311-1具有埋入基板61的P型半导体区域1301中的埋入部1311A-1和在基板61的第一面1321上方突出的突出部1311B-1。
类似地，电极部1311-2具有埋入基板61的P型半导体区域1301中的埋入部1311A-2和在基板61的第一面1321上方突出的突出部1311B-2。例如，电极部1311-1和1311-2使用诸如钨(W)、铝(Al)或铜(Cu)等金属材料或诸如硅或多晶硅等导电性材料形成。
如图62的A所示，具有圆形平面形状的电极部1311-1(的埋入部1311A-1)和电极部1311-2(的埋入部1311A-2)相对于作为对称点的像素的中心点以点对称的方式进行布置。
用作电荷检测部的N+半导体区域1312-1形成在电极部1311-1的外周中，并且绝缘膜1313-1和空穴浓度强化层1314-1插入在电极部1311-1和N+半导体区域1312-1之间。
类似地，用作电荷检测部的N+半导体区域1312-2形成在电极部1311-2的外周中，并且绝缘膜1313-2和空穴浓度强化层1314-2插入在电极部1311-2与N+半导体区域1312-2之间。
电极部1311-1和N+半导体区域1312-1构成上述信号提取部65-1，并且电极部1311-2和N+半导体区域1312-2构成上述信号提取部65-2。
如图62的B所示，电极部1311-1被绝缘膜1313-1覆盖，并且绝缘膜1313-1被基板61中的空穴浓度强化层1314-1覆盖。上述同样适用于电极部1311-2、绝缘膜1313-2和空穴浓度强化层1314-2之间的关系。
例如，绝缘膜1313-1和1313-2使用氧化膜(SiO2)形成，并且以与形成在基板61的第一面1321上的绝缘膜1322相同的工艺形成。注意，绝缘膜1332也形成在基板61的与第一面1321相对的第二面1331上。
空穴浓度强化层1314-1和1314-2使用P型半导体区域形成，并且例如，可以通过离子注入法、固相扩散法、等离子体掺杂法等形成。
在下文中，在不需要区分电极部1311-1和电极部1311-2的情况下，它们也被简称为电极部1311，并且在不需要区分N+半导体区域1312-1和N+半导体区域1312-2的情况下，它们也被简称为N+半导体区域1312。
此外，在不需要区分空穴浓度强化层1314-1和空穴浓度强化层1314-2的情况下，它们也被简称为空穴浓度强化层1314，并且在不需要区分绝缘膜1313-1和绝缘膜1313-2的情况下，它们也被简称为绝缘膜1313。
电极部1311、绝缘膜1313和空穴浓度强化层1314可以通过以下步骤形成。首先，从第一面1321侧蚀刻基板61的P型半导体区域1301，从而形成直到预定深度的沟槽。接下来，通过离子注入法、固相扩散法、等离子体掺杂法等在所形成的沟槽的内周上形成空穴浓度强化层1314，然后形成绝缘膜1313。接下来，将导电性材料埋入绝缘膜1313内部，从而形成埋入部1311A。之后，在基板61的第一面1321的整个表面上形成诸如金属材料等导电性材料，然后通过蚀刻仅留下电极部1311的上部，从而形成突出部1311B-1。
电极部1311的深度构造成在至少比作为电荷检测部的N+半导体区域1312更深的位置处，但是有利地，该深度构造成在比基板61的一半更深的位置处。
根据如上所述构造的第十九实施方案的第一构成例的像素51，在基板61的深度方向上形成沟槽，并且埋入有导电性材料的电极部1311相对于基板61的深度方向上的宽范围内光电转换的电荷提供电荷分布效果，从而可以提高用于长波长光的电荷分离效率Cmod。
另外，由于电极部1311的外周部被绝缘膜1313覆盖，因此能够抑制电压施加部之间流动的电流，并且由此能够降低电流消耗。此外，当与相同的电流消耗相比时，高电压可以施加到电压施加部。此外，由于即使缩短电压施加部之间的距离也可以抑制电流消耗，因此通过使像素尺寸小型化并且增加像素数量可以实现高分辨率。
注意，在第十九实施方案的第一构成例中，可以省略电极部1311的突出部1311B。然而，通过设置突出部1311B，强化垂直于基板61的电场，并且可以易于收集电荷。
此外，为了通过施加的电压来增加调制度并且进一步提高电荷分离效率Cmod，可以省略空穴浓度强化层1314。在设置有空穴浓度强化层1314的情况下，可以抑制由在用于形成沟槽的蚀刻期间产生的损伤和污染物导致的生成的电子。
在第十九实施方案的第一构成例中，基板61的第一面1321或第二面1331可以是光入射面，并且可以使用背面照射型和表面照射型。然而，背面照射型是更有利的。
<第十九实施方案的第二构成例>
图63的A是根据第十九实施方案的第二构成例的像素的平面图，而图63的B是根据第十九实施方案的第二构成例的像素的截面图。
图63的A是沿着图63的B中的线B-B’截取的平面图，而图63的B是沿着图63的A中的线A-A’截取的截面图。
注意，在图63的第二构成例中，与图62相对应的部分由相同的附图标记表示，并且将集中对与图62的第一构成例不同的部分给出说明，且适当地省略共同的部分的说明。
图63中的第二构成例的不同之处在于，电极部1311的埋入部1311A贯穿作为半导体层的基板61，并且在其他方面是共同的。电极部1311的埋入部1311A从基板61的第一面1321形成到第二面1331，并且绝缘膜1313和空穴浓度强化层1314形成在电极部1311的外周部上。在未形成作为电荷检测部的N+半导体区域1312侧的第二面1331的整个表面被绝缘膜1332覆盖。
如在该第二构成例中，作为电压施加部的电极部1311的埋入部1311A可以构造成贯穿基板61。即使在这种情况下，对于在基板61的深度方向上的宽范围内光电转换的电荷也可以获得电荷分布效果，从而可以提高用于长波长光的电荷分离效率Cmod。
另外，由于电极部1311的外周部被绝缘膜1313覆盖，因此能够抑制在电压施加部之间流动的电流，由此能够降低电流消耗。此外，当与相同的电流消耗相比时，高电压可以施加到电压施加部。此外，由于即使缩短电压施加部之间的距离也可以抑制电流消耗，因此通过使像素尺寸小型化并增加像素数量可以实现高分辨率。
在第十九实施方案的第二构成例中，基板61的第一面1321或第二面1331可以是光入射面，并且可以使用背面照射型和表面照射型。然而，背面照射型是更有利的。
<平面形状的其他示例>
在上述第十九实施方案的第一构成例和第二构成例中，作为电压施加部的电极部1311和作为电荷检测部的N+半导体区域1312形成为圆形平面形状。
然而，电极部1311和N+半导体区域1312的平面形状不限于圆形形状，并且可以是图11所示的八边形形状、图12所示的矩形形状、正方形形状等。此外，布置在一个像素中的信号提取部65(抽头)的数量不限于两个，并且例如，可以是如图17所示的四个。
图64的A～C是与图62的B中的线B-B’相对应的平面图，并且示出了其中信号提取部65的数量为两个并且构成信号提取部65的电极部1311和N+半导体区域1312的平面形状是圆形形状以外的形状的示例。
图64的A是其中电极部1311和N+半导体区域1312的平面形状是在垂直方向上长的矩形形状的示例。
在图64的A中，电极部1311-1和电极部1311-2相对于作为对称点的像素的中心点呈点对称地布置。此外，电极部1311-1和电极部1311-2布置成彼此面对。在电极部1311的外周上形成的绝缘膜1313、空穴浓度强化层1314和N+半导体区域1312的形状和位置关系也与电极部1311相似。
图64的B是其中电极部1311和N+半导体区域1312的平面形状为L形的示例。
图64的C是其中电极部1311和N+半导体区域1312的平面形状为梳齿形状的示例。
即使在图64的B和C中，电极部1311-1和电极部1311-2也相对于作为对称点的像素的中心点呈点对称地布置。此外，电极部1311-1和电极部1311-2布置成彼此面对。形成在电极部1311的外周上的绝缘膜1313、空穴浓度强化层1314和N+半导体区域1312的形状和位置关系也类似。
图65的A～C是与图62的B中的线B-B’相对应的平面图，并且示出了其中信号提取部65的数量为四个并且构成信号提取部65的电极部1311和N+半导体区域1312的平面形状是圆形形状以外的形状的示例。
图65的A是其中电极部1311和N+半导体区域1312的平面形状是在垂直方向上长的矩形形状的示例。
在图65的A中，垂直长的电极部1311-1～1311-4在水平方向上以预定间隔布置，并且相对于作为对称点的像素的中心点呈点对称地布置。此外，电极部1311-1和1311-2以及电极部1311-3和1311-4布置成彼此面对。
例如，电极部1311-1和电极部1311-3通过布线1351电气连接，并且构成施加电压MIX0的信号提取部65-1(第一抽头TA)的电压施加部。N+半导体区域1312-1和N+半导体区域1312-3通过布线1352电气连接，并且构成用于检测信号电荷DET1的信号提取部65-1(第一抽头TA)的电荷检测部。
例如，电极部1311-2和电极部1311-4通过布线1353电气连接，并且构成施加电压MIX1的信号提取部65-2(第二抽头TB)的电压施加部。N+半导体区域1312-2和N+半导体区域1312-4通过布线1354电气连接，并且构成用于检测信号电荷DET2的信号提取部65-2(第二抽头TB)的电荷检测部。
因此，换句话说，在图65的A的布置中，具有矩形平面形状的信号提取部65-1的电压施加部和电荷检测部的组以及具有矩形平面形状的信号提取部65-2的电压施加部和电荷检测部的组在水平方向上交替地布置。
形成在电极部1311的外周上的绝缘膜1313和空穴浓度强化层1314的形状和位置关系也相似。
图65的B是其中电极部1311和N+半导体区域1312的平面形状为正方形形状的示例。
在图65的B的布置中，具有矩形平面形状的信号提取部65-1的电压施加部和电荷检测部的组布置成在像素51的对角方向上彼此面对，并且具有矩形平面形状的信号提取部65-2的电压施加部和电荷检测部的组布置成在与信号提取部65-1不同的对角方向上彼此面对。
图65的C是其中电极部1311和N+半导体区域1312的平面形状为三角形形状的示例。
在图65的C的布置中，具有三角形平面形状的信号提取部65-1的电压施加部和电荷检测部的组布置成在像素51的第一方向(水平方向)上彼此面对，并且具有三角形平面形状的信号提取部65-2的电压施加部和电荷检测部的组布置成在与第一方向正交的且不同于信号提取部65-1的第二方向(垂直方向)上彼此面对。
即使在图65的B和C中，四个电极部1311-1～1311-4也相对于作为对称点的像素的中心点呈点对称地布置的点、电极部1311-1和电极部1311-3通过布线1351电气连接的点、N+半导体区域1312-1和N+半导体区域1312-3通过布线1352电气连接的点、电极部1311-2和电极部1311-4通过布线1353电气连接的点以及N+半导体区域1312-2和N+半导体区域1312-4通过布线1354电气连接的点相似。形成在电极部1311的外周上的绝缘膜1313和空穴浓度强化层1314的形状和位置关系也与电极部1311类似。
<第十九实施方案的第三构成例>
图66的A是根据第十九实施方案的第三构成例的像素的平面图，而图66的B是根据第十九实施方案的第三构成例的像素的截面图。
图66的A是沿着图66的B中的线B-B’截取的平面图，而图66的B是沿着图66的A中的线A-A’截取的截面图。
注意，在图66的第三构成例中，与图62中的第一构成例相对应的部分由相同的附图标记表示，并且将集中对与图62的第一构成例不同的部分给出说明，且适当地省略共同的部分。
在图62的第一构成例和图63的第二构成例中，作为电压施加部的电极部1311和作为电荷检测部的N+半导体区域1312布置在基板61的同一平面侧，即，在第一面1321侧的周围(附近)。
相反，在图66的第三构成例中，作为电压施加部的电极部1311布置在基板61的与其中形成有作为电荷检测部的N+半导体区域1312的第一面1321相对的平面侧，即，在第二面1331侧。电极部1311的突出部1311B形成在基板61的第二面1331上。
此外，电极部1311布置在其中在平面图中中心位置与N+半导体区域1312重叠的位置处。图66中的示例是其中电极部1311和N+半导体区域1312的圆形平面区域完全匹配的示例，但它们也不必完全匹配。只要中心位置重叠即可，平面区域中的一者可以很大。此外，中心位置可以不完全匹配，只要它们可以被认为是基本上匹配即可。
除电极部1311和N+半导体区域1312之间的位置关系以外，第三构成例与上述第一构成例相似。与第三构成例中一样，作为电压施加部的电极部1311的埋入部1311A形成为直到在与形成有电极部1311的第二面1331相对的第一面1321上形成的作为电荷检测部的N+半导体区域1312附近的较深位置处。即使在这种情况下，对于在基板61的深度方向上的宽区域中光电转换的电荷也可以获得电荷分布效果，从而可以提高用于长波长光的电荷分离效率Cmod。
此外，由于电极部1311的外周部被绝缘膜1313覆盖，因此能够抑制电压施加部之间流动的电流，由此能够降低电流消耗。此外，当与相同的电流消耗相比时，高电压可以施加到电压施加部。此外，由于即使缩短电压施加部之间的距离也可以抑制电流消耗，因此通过使像素尺寸小型化并增加像素数量可以实现高分辨率。
在第十九实施方案的第三构成例中，基板61的第一面1321或第二面1331可以是光入射面，并且可以适用背面照射型和表面照射型。然而，背面照射型是更有利的。在将第三构成例构造为背面照射型的情况下，第二面1331成为形成片上透镜62的一侧的表面，并且例如如图60所示，用于将所施加的电压提供给电极部1311的电压供给线1253在像素阵列单元20的垂直方向上进行布线，并且可以通过贯穿基板61的贯穿电极连接到像素阵列单元20外侧的周边部1261的表面侧上的布线。
<平面形状的其他示例>
在上述第十九实施方案的第三构成例中，作为电压施加部的电极部1311和作为电荷检测部的N+半导体区域1312形成为圆形平面形状。
然而，电极部1311和N+半导体区域1312的平面形状不限于圆形形状，并且可以是图11所示的八边形形状、图12所示的矩形形状、正方形形状等。此外，布置在一个像素中的信号提取部65(抽头)的数量不限于两个，并且例如，可以是图17所示的四个。
图67的A～C是与图66的B中的线B-B’相对应的平面图，并且示出了其中信号提取部65的数量为两个并且构成信号提取部65的电极部1311和N+半导体区域1312的平面形状是圆形形状以外的形状的示例。
图67的A是其中电极部1311和N+半导体区域1312的平面形状是在垂直方向上长的矩形形状的示例。
在图67的A中，作为电荷检测部的N+半导体区域1312-1和N+半导体区域1312-2相对于作为对称点的像素的中心点呈点对称地布置。此外，N+半导体区域1312-1和N+半导体区域1312-2布置成彼此面对。布置在与N+半导体区域1312的形成表面相对的第二面1331侧的电极部1311、形成在电极部1311的外周上的绝缘膜1313和空穴浓度强化层1314的形状和位置关系与N+半导体区域1312相似。
图67的B是其中电极部1311和N+半导体区域1312的平面形状为L形形状的示例。
图67的C是其中电极部1311和N+半导体区域1312的平面形状为梳齿形形状的示例。
即使在图67的B和C中，作为电荷检测部的N+半导体区域1312-1和N+半导体区域1312-2也相对于作为对称点的像素的中心点呈点对称地布置。此外，N+半导体区域1312-1和N+半导体区域1312-2布置成彼此面对。布置在与N+半导体区域1312的形成表面相对的第二面1331侧的电极部1311、形成在电极部1311的外周上的绝缘膜1313和空穴浓度强化层1314的形状和位置关系与N+半导体区域1312相似。
图68的A～C是与图66的B中的线B-B’相对应的平面图，并且示出了其中信号提取部65的数量为四个并且构成信号提取部65的电极部1311和N+半导体区域1312的平面形状为圆形形状以外的形状的示例。
图68的A是其中电极部1311和N+半导体区域1312的平面形状是在垂直方向上长的矩形形状的示例。
在图68的A中，垂直长的N+半导体区域1312-1～1312-4在水平方向上以预定间隔布置，并且相对于作为对称点的像素的中心点呈点对称地布置。此外，N+半导体区域1312-1和1312-2以及N+半导体区域1312-3和1312-4布置成彼此相对。
例如，形成在第二面1331侧的电极部1311-1和电极部1311-3(未示出)通过布线1351电气连接，并且构成施加有电压MIX0的信号提取部65-1(第一抽头TA)的电压施加部。N+半导体区域1312-1和N+半导体区域1312-3通过布线1352电气连接，并且构成用于检测信号电荷DET1的信号提取部65-1(第一抽头TA)的电荷检测部。
例如，形成在第二面1331侧的电极部1311-2和电极部1311-4(未示出)通过布线1353电气连接，并且构成施加有电压MIX1的信号提取部65-2(第二抽头TB)的电压施加部。N+半导体区域1312-2和N+半导体区域1312-4通过布线1354电气连接，并且构成用于检测信号电荷DET2的信号提取部65-2(第二抽头TB)的电荷检测部。
因此，换句话说，在图68的A的布置中，具有矩形平面形状的信号提取部65-1的电压施加部和电荷检测部的组与具有矩形平面形状的信号提取部65-2的电压施加部和电荷检测部的组在水平方向上交替地布置。
形成在电极部1311的外周上的绝缘膜1313和空穴浓度强化层1314的形状和位置关系也相似。
图68的B是其中电极部1311和N+半导体区域1312的平面形状为正方形形状的示例。
在图68的B的布置中，具有矩形平面形状的信号提取部65-1的电压施加部和电荷检测部的组布置成在像素51的对角方向上彼此面对，并且具有矩形平面形状的信号提取部65-2的电压施加部和电荷检测部的组布置成在与信号提取部65-1不同的对角方向上彼此面对。
图68的C是其中电极部1311和N+半导体区域1312的平面形状为三角形形状的示例。
在图68的C的布置中，具有三角形平面形状的信号提取部65-1的电压施加部和电荷检测部的组布置成在第一方向(水平方向)上彼此面对，并且具有三角形平面形状的信号提取部65-2的电压施加部和电荷检测部的组布置成在与第一方向正交且与信号提取部65-1不同的第二方向(垂直方向)上彼此面对。
同样在图68的B和C中，四个电极部1311-1～1311-4相对于作为对称点的像素的中心点呈点对称地布置的点、电极部1311-1和电极部1311-3通过布线1351电气连接的点、N+半导体区域1312-1和N+半导体区域1312-3通过布线1352电气连接的点、电极部1311-2和电极部1311-4通过布线1353电气连接的点以及N+半导体区域1312-2和N+半导体区域1312-4通过布线1354电气连接的点是类似的。形成在电极部1311的外周上的绝缘膜1313和空穴浓度强化层1314的形状和位置关系也与电极部1311相似。
<布线布局的其他示例>
在上述图31和图32中的像素电路以及图42中的金属膜M3的示例中，已经说明了其中对应于两个信号提取部65(两个抽头TA和TB)针对一个像素列布置两条垂直信号线29的构造。
然而，可以采用其中针对一个像素列布置有四条垂直信号线29并且同时输出在垂直方向上相邻的两个像素的总共四个抽头的像素信号的构造。
图69示出了在同时输出在垂直方向上相邻的两个像素的总共四个抽头的像素信号的情况下的像素阵列单元20的电路构成例。
图69示出了在像素阵列单元20中以矩阵二维地布置的多个像素51中的2×2的四个像素的电路构造。注意，在区分图69中的2×2的四个像素51的情况下，它们被表示为像素511～514。
每个像素51的电路构造是已经参照图32说明的设置有附加电容727和控制连接的开关晶体管728的电路构造。省略电路构造的重复说明。
电压供给线30A和30B针对像素阵列单元20的一个像素列垂直地进行布线。然后，预定电压MIX0经由电压供给线30A提供到在垂直方向上排列的多个像素51的第一抽头TA，并且预定电压MIX1经由电压供给线30B提供到第二抽头TB。
此外，四条垂直信号线29A～29D针对像素阵列单元20的一个像素列在垂直方向上进行布线。
在像素511和像素512的像素列中，例如，垂直信号线29A将像素511的第一抽头TA的像素信号传输到列处理单元23(图1)，并且垂直信号线29B将像素511的第二抽头TB的像素信号传输到列处理单元23，垂直信号线29C将同一列中的与像素511相邻的像素512的第一抽头TA的像素信号传输到列处理单元23，并且垂直信号线29D将像素512的第二抽头TB的像素信号传输到列处理单元23。
在像素513和像素514的像素列中，例如，垂直信号线29A将像素513的第一抽头TA的像素信号传输到列处理单元23(图1)，垂直信号线29B将像素513的第二抽头TB的像素信号传输到列处理单元23，垂直信号线29C将同一列中的与像素513相邻的像素514的第一抽头TA的像素信号传输到列处理单元23，并且垂直信号线29D将像素514的第二抽头TB的像素信号传输到列处理单元23。
另一方面，用于将驱动信号RST传输到复位晶体管723的控制线841、用于将驱动信号TRG传输到传输晶体管721的控制线842、用于将驱动信号FDG传输到开关晶体管728的控制线843以及用于将选择信号SEL传输到选择晶体管725的控制线844以像素行为单位布置在像素阵列单元20的水平方向上。
对于驱动信号RST、驱动信号FDG、驱动信号TRG和选择信号SEL，相同的信号从垂直驱动单元22提供到在垂直方向上相邻的两行中的每个像素51。
通过以这种方式在像素阵列单元20的一个像素列中布置四条垂直信号线29A～29D，像素信号可以在以两行为单位的同时进行读出。
图70示出了在将四条垂直信号线29A～29D布置在一个像素列中的情况下，作为多层布线层811的第三层的金属膜M3的布局。
换句话说，图70是图42中的C所示的金属膜M3的布局的变形例。
在图70的金属膜M3的布局中，四条垂直信号线29A～29D布置在一个像素列中。此外，用于提供电源电压VDD的四条电源线1401A～1401D布置在一个像素列中。
注意，在图70中，作为参考，由虚线示出像素51的区域和图11所示的具有八边形形状的信号提取部65-1和65-2的区域。类似地，示出了下文所述的图71～图76。
在图70的金属膜M3的布局中，GND电位的VSS布线(接地布线)1411布置在垂直信号线29A～29D和电源线1401A～1401D的旁边。VSS布线1411包括布置在垂直信号线29A～29D的旁边的具有窄线宽的VSS布线1411B、布置在垂直信号线29B和像素边界部分中的电源线1401C之间以布置及在垂直信号线29C和像素边界部分中的电源线1401D之间的具有宽线宽的VSS布线1411A。
为了改善信号稳定性，有效的是增加要提供到电源线1401的电源电压VDD或增加要经由电压供给线30A和30B提供的电压MIX0和MIX1。同时，电流增加并且使布线可靠性劣化。因此，如图70所示，通过针对至少一条VSS布线1411为一个像素列设置具有比电源线1401更宽的线宽的VSS布线1411A，可以降低电流密度，并且可以提高布线可靠性。图70示出了为一个像素列在像素区域中对称地设置两条VSS布线1411A的示例。
此外，在图70的布局中，VSS布线1411(1411A或1411B)布置在垂直信号线29A～29D中的每个的旁边。由此，能够使垂直信号线29不易受到来自外部的电位变动的影响。
注意，不仅图70所示的多层布线层811的第三层金属膜M3而且其他层的金属膜也可以具有作为与信号线、电源线和控制线相邻的布线的VSS布线。例如，VSS布线可以布置在作为图42的B所示的第二层的金属膜M2的每条控制线841～844的两侧。由此，控制线841～844可以更小地受到来自外部的电位变动的影响。
图71示出了在将四条垂直信号线29A～29D布置在一个像素列中的情况下，作为多层布线层811的第三层的金属膜M3的布局的第一变形例。
图71中的金属膜M3的布局与图70所示的金属膜M3的布局的不同之处在于，与四条垂直信号线29A～29D中的每条相邻的VSS布线1411具有相同的线宽。
更具体地，在图70的金属膜M3的布局中，具有宽线宽的VSS布线1411A和具有窄线宽的VSS布线1411B布置在垂直信号线29C的两侧，并且具有宽线宽的VSS布线1411A和具有窄线宽的VSS布线1411B也布置在垂直信号线29B的两侧。
相反，在图71的金属膜M3的布局中，具有窄线宽的VSS布线1411B布置在垂直信号线29C的两侧，并且具有窄线宽的VSS布线1411B布置在垂直信号线29B的两侧。具有窄线宽的VSS布线1411B布置在其他垂直信号线29A和29D中的每个的两侧。四条垂直信号线29A～29D的两侧的VSS布线1411B的线宽相同。
通过使垂直信号线29的两侧的VSS布线1411的线宽相同，可以使串扰的影响均匀，并且可以减小特性变化。
图72示出了在将四条垂直信号线29A～29D布置在一个像素列中的情况下，作为多层布线层811的第三层的金属膜M3的布局的第二变形例。
图72中的金属膜M3的布局与图70所示的金属膜M3的布局的不同之处在于，将具有宽线宽的VSS布线1411A替换为其中规则地设置有多个间隙1421的VSS布线1411C。
即，VSS布线1411C具有比电源线1401更宽的线宽，并且其中具有在垂直方向上以预定周期重复地排列的多个间隙1421。在图72的示例中，间隙1421的形状是矩形。然而，形状不限于矩形，并且可以是圆形或多边形。
通过在布线区域内设置多个间隙1421，可以提高大宽度的VSS布线1411C的形成(加工)稳定性。
注意，图72示出了其中图70所示的金属膜M3的VSS布线1411A替换为VSS布线1411C的布局。然而，也可以是其中图71所示的金属膜M3的VSS布线1411A替换为VSS布线1411C的布局。
<像素晶体管的其他布局示例>
接下来，将参照图73说明图44的B所示的像素晶体管的布置例的变形例。
图73的A是再次示出图44的B所示的像素晶体管的布置的图。
另一方面，图73的B示出了像素晶体管的布置的变形例。
在图73的A中，如图44的B所述，以两个信号提取部65-1和65-2的中间线(未示出)为基准从靠近该中间的一侧朝向外侧依次形成复位晶体管723A和723B、传输晶体管721A和721B、开关晶体管728A和728B、选择晶体管725A和725B以及放大晶体管724A和724B的栅电极。
在像素晶体管的这种布置的情况下，具有第一电源电压VDD(VDD_1)的接触点1451布置在复位晶体管723A和723B之间，并且具有第二电源电压VDD(VDD_2)的接触点1452和1453分别布置在放大晶体管724A和724B的栅电极外侧。
此外，与第一VSS布线(VSS_A)的接触点1461布置在选择晶体管725A和开关晶体管728A的栅电极之间，并且与第二VSS布线(VSS_B)的接触点1462布置在选择晶体管725B和开关晶体管728B的栅电极之间。
在像素晶体管的这种布置的情况下，如图70～72所示，针对一个像素列需要四条电源线1401A～1401D。
另一方面，在图73的B中，以两个信号提取部65-1和65-2的中间线(未示出)为基准从靠近该中间线的一侧朝向外侧依次形成开关晶体管728A和728B、传输晶体管721A和721B、复位晶体管723A和723B、放大晶体管724A和724B以及选择晶体管725A和725B的栅电极。
在像素晶体管的这种布置的情况下，与第一VSS布线(VSS_1)的接触点1471布置在开关晶体管728A和728B之间，并且与第二VSS布线(VSS_2)的接触点1472和1473分别布置在选择晶体管725A和725B的栅电极的外侧。
此外，具有第一电源电压VDD(VDD_A)的接触点1481布置在放大晶体管724A和复位晶体管723A的栅电极之间，并且具有第二电源电压VDD(VDD_B)的接触点1482布置在放大晶体管724B和复位晶体管723B的栅电极之间。
在像素晶体管的这种布置的情况下，与图73的A中的像素晶体管布局相比，可以减少电源电压的接触点的数量。因此，可以简化电路。此外，可以减少用于对像素阵列单元20进行布线的电源线1401的数量，并且像素阵列单元20可以构造成针对一个像素列具有两条电源线1401。
此外，在图73的B中的像素晶体管布局中，可以省略开关晶体管728A和728B之间的与第一VSS布线(VSS_1)的接触点1471。由此，可以减小在垂直方向上的像素晶体管的密度。此外，通过减少与VSS布线的接触点，可以减小在用于施加电压MIX0或MIX1的电压供给线741(图33和34)与VSS布线之间流动的电流。
在省略与第一VSS布线(VSS_1)的接触点1471的情况下，放大晶体管724A和724B可以形成为在垂直方向上较大。由此，可以减小像素晶体管的噪声，并且可以减小信号变化。
可选择地，在图73的B中的像素晶体管布局中，可以省略与第二VSS布线(VSS_2)的接触点1472和1473。由此，可以减小垂直方向上的像素晶体管的密度。此外，通过减少VSS布线的接触点，可以减小在用于施加电压MIX0或MIX1的电压供给线741(图33和34)与VSS布线之间流动的电流。
在省略与第二VSS布线(VSS_2)的接触点1472和1473的情况下，放大晶体管724A和724B可以形成为在垂直方向上较大。由此，可以减小像素晶体管的噪声，并且可以减小信号变化。
图74示出了在图73的B中的像素晶体管布局中用于连接金属膜M1中的像素晶体管Tr的布线布局。图74对应于在图44的C所示的金属膜M1中的连接像素晶体管Tr的布线。连接像素晶体管Tr的布线可以跨过诸如金属膜M2和M3等其他布线层进行连接。
图75示出了在采用图73的B中的像素晶体管布局并且针对一个像素列布置两条电源线1401的情况下，作为多层布线层811的第三层的金属膜M3的布局。
在图75中，与图70相对应的部分由相同的附图标记表示，并且适当地省略其说明。
当将图75中的金属膜M3的布局与图70中的金属膜M3的布局进行比较时，省略了图70中的四条电源线1401A～1401D中的两条电源线1401C和1401D，并且具有宽线宽的VSS布线1411A被替换为具有更宽线宽的VSS布线1411D。
通过以这种方式增加VSS布线1411的面积(线宽)，电流密度进一步减小，并且可以提高布线可靠性。
图76示出了在采用图73的B中的像素晶体管布局并且针对一个像素列布置两条电源线1401的情况下，作为多层布线层811的第三层的金属膜M3的另一布局。
在图76中，与图70相对应的部分由相同的附图标记表示，并且适当地省略其说明。
当将图76中的金属膜M3的布局与图70中的金属膜M3的布局进行比较时，省略了图70中的四条电源线1401A～1401D中的两条电源线1401A和1401B，并且用具有宽线宽的VSS布线1411E代替。
通过以这种方式增加VSS布线1411的面积(线宽)，电流密度进一步减小，并且可以提高布线可靠性。
注意，图75和图76所示的金属膜M3的布局是通过将图70所示的金属膜M3的布局中的电源线1401改变为两条电源线1401而获得的示例。此外，类似地，也可以是通过将图71和72所示的金属膜M3的布局中的电源线1401改变为两条电源线1401而获得的示例。
即，其中电源线1401改变为两条电源线1401的构造可以用于其中与四条垂直信号线29A～29D中的每个相邻的VSS布线1411具有相同的线宽的图71中的金属膜M3的布局，并且可以用于具有设置有多个间隙1421的VSS布线1411C的图72中的金属膜M3的布局。
因此，类似于图71，可以使串扰的影响均匀，并且可以减小特性变化，或者类似于图72，可以提高在形成大宽度VSS布线1411C时的稳定性。
<电源线和VSS布线的布线例>
图77是示出了多层布线层811中的VSS布线的布线例的平面图。
如图77所示，VSS布线可以形成在多层布线层811中的诸如第一布线层1521、第二布线层1522和第三布线层1523等多个布线层中。
在第一布线层1521中，例如，在像素阵列单元20中的垂直方向上延伸的多条垂直布线1511在水平方向上以预定间隔布置。在第二布线层1522中，例如，在像素阵列单元20中的水平方向上延伸的多条水平布线1512在垂直方向上以预定间隔布置。在第三布线层1523中，例如，具有比垂直布线1511和水平布线1512的更宽的线宽的在垂直方向或水平方向上延伸的布线1513布置成至少围绕像素阵列单元20的外侧，并且连接到GND电位。布线1513也在像素阵列单元20内部进行布线，以在外周部中连接面对的布线1513。
第一布线层1521的垂直布线1511和第二布线层1522的水平布线1512经由通孔等在其中垂直布线1511和水平布线1512在平面图中彼此重叠的每个重叠部1531处连接。
此外，第一布线层1521的垂直布线1511和第三布线层1523的布线1513经由通孔等在其中垂直布线1511和布线1513在平面图中彼此重叠的每个重叠部1532处连接。
此外，第二布线层1522的水平布线1512和第三布线层1523的布线1513经由通孔等在其中水平布线1512和布线1513在平面图中彼此重叠的每个重叠部1533处连接。
注意，在图77中，为了避免附图复杂化，对于各个重叠部1531～1533仅在一部分中给出附图标记。
如上所述，VSS布线形成在多层布线层811的多个布线层中，并且垂直布线1511和水平布线151可以在像素阵列单元20的平面图中以格子状的形式进行布线。由此，可以减小像素阵列单元20中的传播延迟，并且可以抑制特性变化。
图78是示出了多层布线层811中的VSS布线的另一布线例的平面图。
注意，在图78中，与图77相对应的部分由相同的附图标记表示，并且适当地省略其说明。
在图77中，第一布线层1521的垂直布线1511和第二布线层1522的水平布线1512未形成在像素阵列单元20的外周中形成的布线1513的外侧，而在图78中，垂直布线1511和水平布线1512形成为延伸到像素阵列单元20的外周中的布线1513的外侧。然后，每条垂直布线1511连接到像素阵列单元20外侧的基板1541的外周部1542中的GND电位，并且每条水平布线1512连接到像素阵列单元20外侧的基板1541的外周部1543中的GND电位。
换句话说，在图77中，第一布线层1521的垂直布线1511和第二布线层1522的水平布线1512经由外周布线1513连接到GND电位，而在图78中，垂直布线1511和水平布线1512本身直接连接到GND电位。注意，其中垂直布线1511和水平布线1512本身直接连接到GND电位的区域可以是诸如图78中的外周部1542和1543等基板1541的四边，或者可以是预定的一边、两边或三边。
如上所述，VSS布线形成在多层布线层811的多个布线层中，并且可以在像素阵列单元20的平面图中以格子状的形式进行布线。由此，可以减小像素阵列单元20中的传播延迟，并且可以抑制特性变化。
注意，将图77和图78作为VSS布线的布线例进行说明。然而，电源线也可以类似地进行布线。
图70～76所述的VSS布线1411和电源线1401可以在多层布线层811的多个布线层中如图77和图78所示的VSS布线或电源线那样布置。图70～76所述的VSS布线1411和电源线1401可以适用于本说明书中所述的任何实施方案。
<光瞳校正的第一种方法>
接下来，将说明光接收元件1中的光瞳校正的第一种方法。
类似于图像传感器，作为CAPD传感器的光接收元件1可以根据与像素阵列单元20的面内位置对应的主光束的入射角的差异，执行将片上透镜62或像素间遮光膜63朝向像素阵列单元20的平面中心偏移的光瞳校正。
具体地，如图79所示，在像素阵列单元20的各个位置1701-1～1701-9中，在像素阵列单元20的中心部分中的位置1701-5处的像素51中，片上透镜62的中心与形成在基板61中的信号提取部65-1和65-2之间的中心一致，而在像素阵列单元20的周边部中的位置1701-1～1701-4和1701-6～1701-9处的像素51中，片上透镜62的中心从像素阵列单元20的平面中心侧偏移。类似于片上透镜62，像素间遮光膜63-1和63-2也从像素阵列单元20的平面中心侧偏移。
此外，如图80所示，在像素51中，为了防止入射光入射到相邻像素，在像素边界部分中形成作为从基板61的作为片上透镜62侧的背面侧在基板深度方向上形成到预定深度的沟槽(凹槽)的DTI 1711-1和1711-2的情况下，在像素阵列单元20的周边部中的位置1701-1～1701-4和1701-6～1701-9的像素51中，除了片上透镜62和像素间遮光膜63-1和63-2以外，DTI 1711-1和1711-2也从像素阵列单元20的平面中心侧偏移。
可选择地，如图81所示，在像素51中，为了防止入射光入射到相邻像素，在像素边界部分中形成在作为从基板61的作为多层布线层811侧的表面侧在基板深度方向上形成到预定深度的沟槽(凹槽)的DTI1712-1和1712-2的情况下，在像素阵列单元20的周边部中的位置1701-1～1701-4和1701-6～1701-9的像素51中，除了片上透镜62和像素间遮光膜63-1和63-2以外，DTI 1712-1和1712-2也从像素阵列单元20的平面中心侧偏移。
注意，作为用于分离相邻像素的基板61以防止入射光入射到相邻像素的像素分离部，代替DTI 1711-1、1711-2、1712-1和1712-2，也可以是提供了贯穿基板61以分离相邻像素的贯通分离部的构造。即使在这种情况下，在像素阵列单元20的周边部中的位置1701-1～1701-4和1701-6～1701-9处的像素51中，贯通分离部同样也从像素阵列单元20的平面中心侧偏移。
如图79～81所示，通过使片上透镜62与像素间遮光膜63等一起朝向像素阵列单元20的平面中心侧偏移，可以使主光束与每个像素的中心一致。然而，由于通过在两个信号提取部65(抽头)之间设置电压以使电流流动来调制作为CAPD传感器的光接收元件1，因此每个像素中的最佳入射位置是不同的。因此，与在图像传感器中执行的光学上的光瞳校正不同，在光接收元件1中需要用于距离测量的最佳光瞳校正技术。
将参照图82说明由作为CAPD传感器的光接收元件1执行的光瞳校正与由图像传感器执行的光瞳校正之间的差异。
在图82的A～C中，3×3的九个像素51对应于图79～81中的像素阵列单元20的位置1701-1～1701-9处的像素51。
图82的A示出了在未执行光瞳校正的情况下的片上透镜62的位置以及在基板前表面侧的主光束的位置1721。
在未执行光瞳校正的情况下，在像素阵列单元20中的位置1701-1～1701-9中的任一个处的像素51中，片上透镜62布置成使得片上透镜62的中心与像素中的两个抽头的中心一致，即，与第一抽头TA(信号提取部65-1)和第二抽头TB(信号提取部65-2)的中心一致。在这种情况下，如图82中的A所示，在基板前表面侧上的主光束的位置1721根据像素阵列单元20中的位置1701-1～1701-9而不同。
在图像传感器中执行的光瞳校正中，如图82中的B所示，在像素阵列单元20中的位置1701-1～1701-9的任一个处的像素51中，片上透镜62布置成使得主光束的位置1721与第一抽头TA和第二抽头TB的中心一致。更具体地，如图79～81所示，片上透镜62布置成朝向像素阵列单元20的平面中心侧偏移。
相反，在光接收元件1中执行的光瞳校正中，如图82中的C所示，片上透镜62从图82的B所示的其中主光束的位置1721位于第一抽头TA和第二抽头TB的中心位置的片上透镜62的位置进一步朝向第一抽头TA侧偏移。主光束的位置1721在图82的B和图82的C之间的偏移量随着从像素阵列单元20的中心位置朝向外周部而变大。
图83是用于说明当主光束的位置1721朝向第一抽头TA侧偏移时的片上透镜62的偏移量的图。
例如，像素阵列单元20的中心部分中的部分1701-5处的主光束的位置1721c与像素阵列单元20的周边部中的位置1701-4处的主光束的位置1721x之间的偏移量LD等于在像素阵列单元20的周边部中的位置1701-4处用于光瞳校正的光路差LD。
换句话说，主光束从第一抽头TA(信号提取部65-1)和第二抽头TB(信号提取部65-2)的中心位置朝向第一抽头TA侧偏移，从而使主光束的光路长度在像素阵列单元20中的各个像素之间匹配。
这里，将主光束朝向第一抽头TA侧的偏移的前提是采用将光接收时刻设定为4相(4Phase)并且仅使用第一抽头TA的输出值根据距物体的距离来计算与延迟时间ΔT相对应的相位偏移(Phase)的方法。
图84示出了用于说明在使用间接ToF方法的ToF传感器中通过2相的检测方法(2相(2Phase)方法)和通过4相的检测方法(4相方法)的时序图。
从预定光源输出被调制(一个周期＝2T)以便重复以照射时间T的照射开/关的照射光，并且光接收元件1根据距物体的距离在延迟了延迟时间ΔT的时刻接收反射光。
在2相方法中，在其中相位偏移180度的时刻，光接收元件1接收在第一抽头TA和第二抽头TB处的光。与延迟时间ΔT相对应的相位偏移量θ可以以在第一抽头TA处接收的信号值qA与在第二抽头TB处接收的信号值qB的分配比来检测。
相反，在4相方法中，光接收元件1在与照射光的同一相位(即，Phase0)、偏移90度的相位(Phase90)、偏移180度的相位(Phase180)以及偏移270度的相位(Phase270)的四个时刻处接收光。在该方法中，在偏移180度的相位处检测的信号值TAphase180与在2相方法中在第二抽头TB处接收到的信号值qB相同。因此，通过利用4相方法检测光，与延迟时间ΔT相对应的相位偏移量θ可以仅通过第一抽头TA或第二抽头TB中的一者的信号值来检测。在4相方法中，将检测相位偏移量θ的抽头称为相位偏移检测抽头。
这里，在第一抽头TA和第二抽头TB中的第一抽头TA是检测相位偏移量θ的相位偏移检测抽头的情况下，主光束朝向第一抽头TA侧偏移，使得在光瞳校正中，主光束的光路长度在像素阵列单元20的各个像素之间基本上匹配。
通过下列表达式(2)计算在第一抽头TA处检测到的相位偏移量θA，其中通过4相方法在第一抽头TA处在Phase0、Phase90、Phase180以及Phase270处检测到的信号值分别为q0A、q1A、q2A和q3A。
[数学式1]
Figure BDA0002887603230000891
此外，通过下列表达式(3)来计算在第一抽头TA处检测光的情况下的4相方法中的CmodA。
[数学式2]
Figure BDA0002887603230000892
如表达式(3)所示，4相方法中的CmodA是(q0A-q2A)/(q0A+q2A)或(q1A-q3A)/(q1A+q3A)中的较大者。
如上所述，光接收元件1改变片上透镜62和像素间遮光膜63的位置，并且执行光瞳校正，使得主光束的光路长度在像素阵列单元20的平面中的各个像素之间基本上相同。换句话说，光接收元件1执行光瞳校正，使得在作为相位偏移检测抽头的第一抽头TA处的相位偏移量θA在像素阵列单元20的平面中的各个像素之间基本上相同。由此，可以消除芯片的面内依赖性，并且可以提高距离测量精度。这里，上述基本上匹配或基本上相同是指可以完全匹配或完全相同，或者可以在被认为是相同的预定范围内等同。光瞳校正的第一种方法可以适用于本说明书中所述的任何实施方案。
<光瞳校正的第二种方法>
接下来，将说明光接收元件1中的光瞳校正的第二种方法。
在确定使用第一抽头TA和第二抽头TB中的第一抽头TA的信号来计算相位偏移(Phase)的情况下，上述光瞳校正的第一种方法是有利的。然而，在某些情况下，可能无法确定使用哪个抽头。在这种情况下，可以通过以下第二种方法执行光瞳校正。
在光瞳校正的第二种方法中，片上透镜62和像素间遮光膜63的位置朝向平面中心侧偏移，使得第一抽头TA的DC对比度DCA和第二抽头TB的DC对比度DCB在像素阵列单元20中的各个像素之间基本上相同。在存在基板61中从片上透镜62侧形成的DTI 1711或者从前表面侧形成的DTI 1712的情况下，与第一种方法类似地，使DTI的位置偏移。
通过以下表达式(4)和(5)计算第一抽头TA的DC对比度DCA和第二抽头TB的DC对比度DCB。
[数学式3]
Figure BDA0002887603230000901
Figure BDA0002887603230000902
在表达式(4)中，AH表示在由连续不间断地发射的连续光直接照射光接收元件1的情况下，施加有正电压的第一抽头TA所检测到的信号值，并且BL表示施加了0或负电压的第二抽头TB所检测到的信号值。在表达式(5)中，BH表示在由连续不间断地发射的连续光直接照射光接收元件1的情况下，施加有正电压的第二抽头TB所检测到的信号值，并且AL表示施加了0或负电压的第一抽头TA所检测到的信号值。
期望第一抽头TA的DC对比度DCA和第二抽头TB的DC对比度DCB相等，并且第一抽头TA的DC对比度DCA和第二抽头TB的DC对比度DCB在像素阵列单元20的平面中的任何位置处基本上匹配。然而，在第一抽头TA的DC对比度DCA和第二抽头TB的DC对比度DCB根据像素阵列单元20的平面中的位置而不同的情况下，片上透镜62、像素间遮光膜63等的位置布置成朝向平面中心侧偏移，使得像素阵列单元20的中心部分和外周部之间的第一抽头TA的DC对比度DCA的偏移量以及在像素阵列单元20的中心部分和外周部之间的第二抽头TB的DC对比度DCB的偏移量基本上匹配。
如上所述，光接收元件1改变片上透镜62和像素间遮光膜63的位置，并执行光瞳校正，使得第一抽头TA的DC对比度DCA和第二抽头TB的DC对比度DCB在像素阵列单元20的平面中的各个像素之间基本上匹配。由此，可以消除芯片的面内依赖性，并且可以提高距离测量精度。这里，上述基本上匹配或基本上相同是指可以完全匹配或完全相同，或者在可以被认为是相同的预定范围内等同。光瞳校正的第二种方法可以适用于本说明书中所述的任何实施方案。
注意，图84所示的第一抽头TA和第二抽头TB的光接收时刻由经由电压供给线30从抽头驱动单元21提供的电压MIX0和电压MIX1来控制。由于电压供给线30在像素阵列单元20的垂直方向上与一个像素列共同进行布线，所以随着距抽头驱动单元21的距离变长，出现由于RC分量引起的延迟。
因此，如图85所示，根据距抽头驱动单元21的距离来改变电压供给线30的电阻和电容，以使各个像素51的驱动能力基本上均匀，使得执行校正以使相位偏移(Phase)或DC对比度DC在像素阵列单元20的平面内变得基本上均匀。具体地，电压供给线30布置成使得线宽根据距抽头驱动单元21的距离而变宽。
<第二十实施方案>
在下列第二十至第二十二实施方案中，将说明能够获取除从第一抽头TA和第二抽头TB的信号的分配比获得的测距信息以外的辅助信息的光接收元件1的构成例。
首先，将说明能够获取作为除从第一抽头TA和第二抽头TB的信号的分配比获得的测距信息以外的辅助信息的相位差信息的光接收元件1的构成例。
<第二十实施方案的第一构成例>
图86的A是根据第二十实施方案的第一构成例的像素的截面图，而图86的B和C是根据第二十实施方案的第一构成例的像素的平面图。
在图86的截面图A中，与上述其他实施方案相对应的部分由相同的附图标记表示，并且适当地省略其说明。
在图86中，一些像素51在基板61的片上透镜62侧的上表面上新设置有用于相位差检测的相位差遮光膜1801。例如，如图86的B或C所示，相位差遮光膜1801遮挡第一抽头TA侧或第二抽头TB侧的像素区域的该侧的一半的光。图86的B是其中第一抽头TA和第二抽头TB沿上下方向(垂直方向)排列的像素51的示例，并且图86的C是其中第一抽头TA和第二抽头TB沿左右方向(水平方向)排列的像素51的示例。
根据第二十实施方案的第一构成例的像素51可以以像素阵列单元20的图87中的布置A～F中的任一个排列。
图87的A示出了像素51的阵列示例，其中分别具有沿上下方向布置的第一抽头TA和第二抽头TB的像素51以矩阵排列。
图87的B示出了像素51的阵列示例，其中分别具有沿左右方向布置的第一抽头TA和第二抽头TB的像素51以矩阵排列。
图87的C示出了像素51的阵列示例，其中具有沿上下方向布置的第一抽头TA和第二抽头TB的像素51以矩阵排列并且像素位置在相邻列之间在上下方向上偏移半个像素。
图87的D示出了像素51的阵列示例，其中具有沿左右方向布置的第一抽头TA和第二抽头TB的像素51以矩阵排列并且像素位置在相邻列之间在上下方向上偏移半个像素。
图87的E示出了像素51的阵列示例，其中具有沿上下方向布置的第一抽头TA和第二抽头TB的像素51与具有沿左右方向布置的第一抽头TA和第二抽头TB的像素51在行方向和列方向上交替地排列。
图87的F示出了像素51的阵列示例，其中具有沿上下方向布置的第一抽头TA和第二抽头TB的像素51与具有沿左右方向布置的第一抽头TA和第二抽头TB的像素51在行方向和列方向上交替地排列，并且像素位置在相邻列之间在上下方向上偏移半个像素。
图86中的像素51以图87中的布置A～F中的任一个排列，并且在像素阵列单元20中，如图86中的B或C所示，其中遮挡第一抽头TA侧的一半的像素51以及其中遮挡第二抽头TB侧的一半的像素51布置在附近的位置处。此外，多个其中遮挡第一抽头TA侧的一半的像素51和其中遮挡第二抽头TB侧的一半的像素51的组以分散的形式布置在像素阵列单元20中。
根据第二十实施方案的第一构成例与图2所示的第一实施方案或图36所示的第十四或第十五实施方案相似地构造，不同之处在于一些像素51设置有相位差遮光膜1801。在图86中，以简化的方式示出其他构造。
当简要说明图86中的除相位差遮光膜1801以外的构造时，像素51包括由P型半导体层构成的基板61和形成在基板61上的片上透镜62。像素间遮光膜63和相位差遮光膜1801形成在片上透镜62和基板61之间。在其中形成有相位差遮光膜1801的像素51中，与相位差遮光膜1801相邻的像素间遮光膜63和相位差遮光膜1801连续地(一体地)形成。尽管省略了图示，但是图2所示的固定电荷膜66也形成在像素间遮光膜63和相位差遮光膜1801的下表面上。
第一抽头TA和第二抽头TB形成在基板61的与形成有片上透镜62的光入射面侧相对的表面上。第一抽头TA对应于上述信号提取部65-1，并且第二抽头TB对应于信号提取部65-2。预定电压MIX0从抽头驱动单元21(图1)经由形成在多层布线层811中的电压供给线30A提供给第一抽头TA，并且预定电压MIX1经由电压供给线30B提供给第二抽头TB。
图88示出了汇总在第二十实施方案的第一构成例中，当抽头驱动单元21驱动第一抽头TA和第二抽头TB时的驱动模式的表格。
包括相位差遮光膜1801的像素51可以通过包括图88所示的模式1～模式5的五种驱动方法来检测相位差。
模式1是与不包括相位差遮光膜1801的另一像素51相同的驱动。在模式1中，抽头驱动单元21在预定的光接收时段内将正电压(例如，1.5V)施加到第一抽头TA以使其成为有源抽头，并且将0V电压施加到第二抽头TB以使其成为无源抽头。在下一个光接收时段，抽头驱动单元21将正电压(例如，1.5V)施加到第二抽头TB以使其成为有源抽头，并且将0V电压施加到第一抽头TA以使其成为无源抽头。将0V(VSS电位)施加到形成在多层布线层811与像素61的像素边界区域中的诸如传输晶体管721和复位晶体管723等像素晶体管Tr(图37)。
在模式1中，可以根据当其中遮挡第一抽头TA侧的一半的像素51中的第二抽头TB是有源抽头时获得的信号以及当其中遮挡第二抽头TB侧的一半的像素51中的第一抽头TA是有源抽头时获得的信号检测相位差。
在模式2中，抽头驱动单元21向第一抽头TA和第二抽头TB两者施加正电压(例如，1.5V)。0V(VSS电位)施加到形成在多层布线层811与基板61的像素边界区域中的像素晶体管Tr。
在模式2中，由于可以通过第一抽头TA和第二抽头TB两者均等地检测信号，因此可以根据其中遮挡第一抽头TA侧的一半的像素51的信号和其中遮挡第二抽头TB侧的一半的像素51的信号检测相位差。
模式3是在模式2的驱动中根据像素阵列单元20中的图像高度对第一抽头TA和第二抽头TB的施加电压进行加权的驱动。更具体地，随着像素阵列单元20中的图像高度(距光学中心的距离)变大，提供施加到第一抽头TA和第二抽头TB的电位差。此外，随着像素阵列单元20中的图像高度变大，在像素阵列单元20的内侧(中心部分侧)的抽头侧上施加的电压也变大。从而，可以根据要施加到抽头上的电压之间的电位差来执行光瞳校正。
模式4是在模式2的驱动下对与基板61的像素边界区域中形成的像素晶体管Tr施加负偏压(例如，-1.5V)代替0V(VSS电位)的模式。通过对形成在像素边界区域中的像素晶体管Tr施加负偏压，可以强化从像素晶体管Tr到第一抽头TA和第二抽头TB的电场，并且可以容易地将作为信号电荷的电子引入抽头中。
模式5是在模式3的驱动下对与基板61的像素边界区域中形成的像素晶体管Tr施加负偏压(例如，-1.5V)代替0V(VSS电位)的模式。由此，可以强化从像素晶体管Tr到第一抽头TA和第二抽头TB的电场，并且可以容易地将作为信号电荷的电子引入抽头中。
在模式1至模式5的五种驱动方法中的任何一种中，其中遮挡第一抽头TA侧的一半的像素51和其中遮挡第二抽头TB侧的一半的像素51根据遮挡区域的不同而在读出信号之间出现相位差(图像偏移)。因此，可以检测到相位差。
根据如上所述构造的第二十实施方案的第一构成例，在光接收元件1中，其中排列有分别包括第一抽头TA和第二抽头TB的多个像素51的像素阵列单元20的一些像素51包括其中通过相位差遮光膜1801遮挡第一抽头TA侧的一半的像素51以及其中通过相位差遮光膜1801遮挡第二抽头TB侧的一半的像素51。由此，可以获取除从第一抽头TA和第二抽头TB的信号的分配比获得的测距信息以外的相位差信息作为辅助信息。根据检测到的相位差信息来确定焦点位置，并且可以提高在深度方向上的精度。
<第二十实施方案的第二构成例>
图89示出了根据第二十实施方案的第二构成例的像素的截面图。
在图89的截面图中，与第二十实施方案的第一构成例相对应的部分由相同的附图标记表示，并且适当地省略其说明。
在图86所示的第一构成例中，片上透镜62以像素为单位形成，而在图89的第二构成例中，针对多个像素51形成有一个片上透镜1821。一些像素51在基板61的片上透镜1821侧的上表面上新设置有用于相位差检测的相位差遮光膜1811。相位差遮光膜1811形成在共享同一个片上透镜1821的多个像素51中的预定像素51中。与相位差遮光膜1811相邻的像素间遮光膜63在与相位差遮光膜1811连续地(一体地)形成方面与第一构成例相似。
图90的A～F是示出了在第二十实施方案的第二构成例中可以采用的相位差遮光膜1811和片上透镜1821的布置的平面图。
图90的A示出了相位差遮光膜1811和片上透镜1821的第一布置例。
图90的A所示的像素组1831包括沿上下方向(垂直方向)排列的两个像素51，并且针对沿上下方向排列的两个像素51布置有一个片上透镜1821。此外，共享一个片上透镜1821的两个像素51的第一抽头TA和第二抽头TB的布置相同。然后，使用具有相位差遮光膜1811的对称的形成位置的两个像素组1831中的其中未形成相位差遮光膜1811的两个像素51来检测相位差。
图90的B示出了相位差遮光膜1811和片上透镜1821的第二布置例。
图90的A所示的像素组1831包括沿上下方向(垂直方向)排列的两个像素51，并且针对沿上下方向排列的两个像素51布置有一个片上透镜1821。此外，共享一个片上透镜1821的两个像素51的第一抽头TA和第二抽头TB的布置是相反的。然后，使用具有相位差遮光膜1811的对称的形成位置的两个像素组1831中的其中未形成相位差遮光膜1811的两个像素51来检测相位差。
图90的C示出了相位差遮光膜1811和片上透镜1821的第三布置例。
图90的C所示的像素组1831包括在左右方向(水平方向)上排列的两个像素51，并且针对在左右方向上排列的两个像素51布置有一个片上透镜1821。此外，共享一个片上透镜1821的两个像素51的第一抽头TA和第二抽头TB的布置相同。然后，使用具有相位差遮光膜1811的对称的形成位置的两个像素组1831中的其中未形成相位差遮光膜1811的两个像素51来检测相位差。
图90的D示出了相位差遮光膜1811和片上透镜1821的第四布置例。
图90的D所示的像素组1831包括在左右方向(水平方向)上排列的两个像素51，并且针对在左右方向上排列的两个像素51布置有一个片上透镜1821。此外，共享一个片上透镜1821的两个像素51的第一抽头TA和第二抽头TB的布置是相反的。然后，使用具有相位差遮光膜1811的对称的形成位置的两个像素组1831中的其中未形成相位差遮光膜1811的两个像素51来检测相位差。
图90的E示出了相位差遮光膜1811和片上透镜1821的第五布置例。
图90的E所示的像素组1831包括以2×2排列的四个像素51，并且针对这四个像素51布置有一个片上透镜1821。此外，共享一个片上透镜1821的四个像素51的第一抽头TA和第二抽头TB的布置相同。然后，使用具有相位差遮光膜1811的对称的形成位置的两个像素组1831中的其中未形成相位差遮光膜1811的四个像素51来检测相位差。
图90的F示出了相位差遮光膜1811和片上透镜1821的第六布置例。
图90的F所示的像素组1831包括以2×2排列的四个像素51，并且针对这四个像素51布置有一个片上透镜1821。此外，共享一个片上透镜1821的四个像素51的第一抽头TA和第二抽头TB的布置在左右像素之间是相反的。然后，使用具有相位差遮光膜1811的对称的形成位置的两个像素组1831中的其中未形成相位差遮光膜1811的四个像素51来检测相位差。
如上所述，在针对多个像素51形成一个片上透镜1821的情况下的布置包括针对两个像素形成一个片上透镜1821的布置以及针对四个像素形成一个片上透镜1821的布置，并且可以采用上述两种布置。相位差遮光膜1811遮挡作为一个片上透镜1821下方的一侧的一半的多个像素。
作为第二构成例中的驱动模式，可以使用参照图88说明的模式1至模式5的五种驱动方法。
因此，根据第二十实施方案的第二构成例，在光接收元件1中，其中排列有分别设置有第一抽头TA和第二抽头TB的多个像素51的像素阵列单元20的一些像素51包括具有相位差遮光膜1811的对称的形成位置的两个像素组1831。由此，可以获取除从第一次抽头TA和第二次抽头TB的信号的分配比获得的测距信息以外的相位差信息作为辅助信息。根据检测到的相位差信息来确定焦点位置，并且可以提高在深度方向上的精度。
注意，作为构成像素阵列单元20的多个像素51，可以混合第二十实施方案的第一构成例的像素51和第二十实施方案的第二构成例的像素51。
<不存在相位差遮光膜的变形例>
在第二十实施方案的第一构成例和第二构成例中，已经说明了其中相位差遮光膜1801或1811形成在片上透镜62和基板61之间的构造。
然而，即使未包括相位差遮光膜1801或1811的像素51也可以通过使用模式1至模式5的五种驱动方法中的将正电压同时施加到第一抽头TA和第二抽头TB的模式2至模式5的驱动方法来获取相位差信息。例如，可以通过在模式2至模式5中驱动一个片上透镜1821下方的多个像素中的一侧的一半的像素51来获取相位差信息。在模式2至模式5下，通过驱动即使是其中针对一个像素布置有一个片上透镜62的构造也可以获取相位差信息。
因此，可以通过在驱动模式2至模式5下不包括相位差遮光膜1801或1811的像素51来获取相位差信息。即使在这种情况下，也可以根据检测到的相位差信息来确定焦点位置，并且可以提高在深度方向上的精度。
注意，在使用模式1中的驱动来获取相位差信息的情况下，在不包括相位差遮光膜1801或1811的像素51中，可以通过采用连续不间断地发射的连续光作为从光源发射的照射光来获取相位差信息。
<第二十一实施方案>
接下来，将说明能够获取除从第一抽头TA和第二抽头TB的信号的分配比获得的测距信息以外的作为辅助信息的偏光度信息的光接收元件1的构成例。
图91示出了根据第二十一实施方案的像素的截面图。
在图91中，与第二十实施方案相对应的部分由相同的附图标记表示，并且适当地省略其说明。
在图91的第二十一实施方案中，偏光滤波器1841形成在片上透镜62和基板61之间。例如，根据第二十一实施方案的像素51的构造类似于在图2所示的第一实施方案或图36所示的第十四或第十五实施方案中的像素，不同之处在于设置有偏光滤波器184。
偏光滤波器1841、片上透镜62以及第一抽头TA和第二抽头TB布置在图92的A或B中。
图92的A是示出了根据第二十一实施方案的偏光滤波器1841、片上透镜62以及第一抽头TA和第二抽头TB的第一布置例的平面图。
如图92的A所示，偏光滤波器1841具有0度、45度、135度或135度中的任一个的偏光方向，并且分别具有相差45度的偏光方向的四种偏光滤波器1841形成在以2×2的四个像素为单位的像素阵列单元20中的预定像素51中。
片上透镜62以像素为单位进行设置，并且在所有像素中，第一抽头TA和第二抽头TB之间的位置关系相同。
图92的B是示出了根据第二十一实施方案的偏光滤波器1841、片上透镜62以及第一抽头TA和第二抽头TB的第二布置例的平面图。
如图92的B所示，偏光滤波器1841具有0度、45度、135度或135度中的任一个的偏光方向，并且分别具有相差45度的偏光方向的四种偏光滤波器1841形成在以2×2的四个像素为单位的像素阵列单元20中的预定像素51中。
片上透镜62以像素为单位进行设置，并且在水平方向上彼此相邻的像素之间，第一抽头TA和第二抽头TB之间的位置关系是相反的。换句话说，其中第一抽头TA和第二抽头TB的布置是相反的像素列在水平方向上交替地布置。
作为驱动包括偏光滤波器1841的像素51的方法，可以使用在第二十实施方案中参照图88所述的模式1至模式5的五种驱动方法。
在第二十一实施方案中，排列在像素阵列单元20中的多个像素51中的一些像素51包括图91或92所示的偏光滤波器1841。
可以通过在模式1～模式5中的任一个中驱动包括偏光滤波器1841的像素51来获取偏光度信息。所获取的偏光度信息能够获取与作为被摄体的物体表面的表面状态(凹凸)以及相对距离差有关的信息，计算反射方向，或者获取诸如玻璃等透明物体本身或透明物体前方的物体的测距信息。
此外，通过设定从光源发射的照射光的多种类型的频率并且针对每个频率使偏光方向不同，可以实现多个频率的并行测距。例如，通过同时发射20MHz、40MHz、60MHz和100MHz的四种照射光，并且根据偏光滤波器1841的偏光方向将各个偏光方向设定为0度、45度、135度和135度，同时接收四种照射光的反射光，并且能够获取测距信息。
注意，光接收元件1的像素阵列单元20的所有像素51可以是设置有偏光滤波器1841的像素51。
<第二十二实施方案>
接下来，将说明能够获取除从第一抽头TA和第二抽头TB的信号的分配比获得的测距信息以外的每个RGB波长的灵敏度信息作为辅助信息的光接收元件1的构成例。
图93示出了根据第二十二实施方案的像素的截面图。
在第二十二实施方案中，光接收元件1包括作为像素阵列单元20的像素51的一部分的图93的A或B中的至少一个的像素51。
在图93的A和B中，与第二十实施方案相对应的部分由相同的附图标记表示，并且适当地省略其说明。
在图93的A所示的像素51中，透射红色(R)、绿色(G)或蓝色(B)中的任一个的波长的滤色器1861形成在片上透镜62和基板61之间。例如，图93的A所示的像素51的构造与图2所示的第一实施方案或图36所述的第十四或第十五实施方案相似，不同之处在于设置有滤色器1861。
另一方面，在图93的B中，其中层叠有截止红外光的IR截止滤波器1871和滤色器1872的像素51与其中未形成IR截止滤波器1871和滤色器1872的像素51在片上透镜62和基板61之间彼此相邻地布置。然后，代替第一抽头TA和第二抽头TB，光电二极管1881形成在其中形成有IR截止滤波器1871和滤色器1872的像素51的基板61中。此外，用于分离相邻像素和基板61的像素分离部1882形成在其中形成有光电二极管1881的像素51的像素边界部分中。像素分离部1882通过用绝缘膜覆盖诸如钨(W)、铝(Al)或铜(Cu)等金属材料或诸如多晶硅等导电性材料的外周而形成。像素分离部1882限制电子往返于相邻像素的运动。包括光电二极管1881的像素51经由控制布线与包括第一抽头TA和第二抽头TB的像素51分开驱动。例如，其他构造与图2所示的第一实施方案或图36所示的第十四实施方案的构造相似。
图94的A是示出了在其中图93的A所示的像素51以2×2排列的四个像素区域中滤色器1861的布置的平面图。
滤色器1861具有以下的构造：其中在2×2的4像素区域中包括透射G的滤波器、透射R的滤波器、透射B的滤波器和透射IR的滤波器的四种滤波器以2×2排列。
图94的B是关于其中图93的A所示的像素51以2×2排列的4像素区域的沿图93的A中的线A-A’截取的平面图。
在图93的A所示的像素51中，第一抽头TA和第二抽头TB以像素为单位进行布置。
图94的C是示出了在其中图93的B所示的像素51以2×2排列的4像素区域中滤色器1872的布置的平面图。
滤色器1872具有以下的构造：其中在2×2的4像素区域中包括透射G的滤波器、透射R的滤波器、透射B的滤波器和空气(无滤波器)的四种滤波器以2×2排列。注意，可以布置透射所有波长(R、G、B和IR)的透明滤波器来代替空气。
如图93的B所示，在滤色器187中，IR截止滤波器1871布置在透射G的滤波器、透射R的滤波器和透射B的滤波器的上层。
图94的D是关于其中图93的B所示的像素51以2×2排列的4像素区域的沿图93的B中的线B-B’截取的平面图。
在2×2的4像素区域的基板61部分中，光电二极管1881形成在包括透射G、R或B的滤波器的像素51中，并且第一抽头TA和第二抽头TB形成在包括空气(无滤波器)的像素51中。此外，用于分离相邻像素和基板61的像素分离部1882形成在其中形成有光电二极管1881的像素51的像素边界部分中。
如上所述，图93的A所示的像素51包括图94的A所示的滤色器1861和图94的B所示的光电转换区域的组合，并且图93的B所示的像素51包括图94的C所示的滤色器1872和图94的D所示的光电转换区域的组合。
然而，图94的A和C中的滤色器与图94的B和D中的光电转换区域的组合可以互换。即，作为根据第二十二实施方案的像素51的构造，可以采用图94的A所示的滤色器1861和图94的D所示的光电转换区域的组合的构造，或者图94的C所示的滤色器1872和图94的B所示的光电转换区域的组合的构造。
作为包括第一抽头TA和第二抽头TB的像素51的驱动方法，可以使用参照图88所述的模式1至模式5的五种驱动方法。
包括光电二极管1881的像素51的驱动与包括第一抽头TA和第二抽头TB的像素51的驱动分开地与普通的图像传感器的像素的驱动相似地执行。
根据第二十二实施方案，如图93的A所示，作为其中排列有分别包括第一抽头TA和第二抽头TB的多个像素51的像素阵列单元20的一部分，光接收元件1可以包括其中形成有第一抽头TA和第二抽头TB的在基板61的光入射面侧设置有滤色器1861的像素51。由此，可以针对G、R、B和IR的每个波长获取信号，并且可以提高物体辨别能力。
此外，根据第二十二实施方案，如图93的B所示，作为其中排列有分别包括第一抽头TA和第二抽头TB的多个像素51的像素阵列单元20的一部分，光接收元件1可以包括在基板61中包括光电二极管1881代替第一抽头TA和第二抽头TB并且在光入射面侧上设置有滤色器1872的像素51。由此，可以获取类似于图像传感器的G信号、R信号和B信号，并且可以提高物体辨别能力。
此外，设置有图93的A所示的第一抽头TA、第二抽头TB和滤色器1861的像素51以及设置有图93的B所示的光电二极管1881和滤色器1872的像素51可以形成在像素阵列单元20的内部。
此外，光接收元件1的像素阵列单元20中的所有像素51可以通过由图94的A和B的组合的像素、由图94的C和D的组合的像素、由图94的A和D组合的像素或由图94的C和B组合的像素的至少一种来构造。
<测距模块的构成例>
图95是示出了使用图1中的光接收元件1输出测距信息的测距模块的构成例的框图。
测距模块5000包括发光单元5011、光发射控制单元5012和光接收单元5013。
发光单元5011包括发射预定波长的光的光源并且发射具有周期性变化的亮度且用照射光照射物体。例如，发光单元5011包括作为光源的发射波长为780nm～1000nm的红外光的发光二极管，并且与从光发射控制单元5012提供的具有方波的光发射控制信号CLKp同步地生成照射光。
注意，光发射控制信号CLKp不限于方波，只要光发射控制信号是周期信号即可。例如，光发射控制信号CLKp可以是正弦波。
光发射控制单元5012将光发射控制信号CLKp提供给发光单元5011和光接收单元5013，以控制照射光的照射时刻。例如，光发射控制信号CLKp的频率为20兆赫兹(MHz)。注意，光发射控制信号CLKp的频率不限于20兆赫兹(MHz)，并且可以是5兆赫兹(MHz)等。
光接收单元5013接收从物体反射的反射光，根据光接收结果计算每个像素的距离信息，并且使用每个像素的灰度值生成并输出表示距物体的距离的深度图像。
上述的光接收元件1用作光接收单元5013，并且作为光接收单元5013的光接收元件1基于光发射控制信号CLKp根据在像素阵列单元20的每个像素51的信号提取部65-1和65-2中的每个的电荷检测部(N+半导体区域71)中检测到的信号强度来计算每个像素的距离信息。
如上所述，图1的光接收元件1可以包含为通过间接ToF方法获得并输出距物体的距离信息的测距模块5000的光接收单元5013。作为测距模块5000的光接收单元5013，采用在上述实施方案中的一个中的光接收元件1，具体地，采用具有改善的像素灵敏度的背面照射型光接收元件，由此可以改善测距模块5000的测距特性。
<移动体的应用示例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可以实现为安装在包括汽车、电动汽车、混合动力电动汽车、摩托车、自行车、个人移动装置、飞机、无人机、船和机器人等任何一种类型的移动体上的装置。
图96是示出了作为可以应用根据本公开的技术的移动体控制系统的示例的车辆控制系统的示意性布置示例的框图。
车辆控制系统12000包括通过通信网络12001连接的多个电子控制单元。在图96示出的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能布置，示出了微型计算机12051、声音图像输出单元12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作以下装置的控制装置：如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生装置；用于将驱动力传递到车轮的驱动力传递机构；调整车辆的转向角的转向机构；产生车辆的制动力的制动装置等。
车身系统控制单元12020根据各种程序控制装备在车身上的各种装置的操作。例如，车身系统控制单元12020充当以下装置的控制装置：无钥匙进入系统、智能钥匙系统、自动车窗装置以及如前照灯、后照灯、刹车灯、转向信号灯和雾灯等各种灯。在这种情况下，可以将从替代钥匙的移动设备发送的无线电波或各种开关的信号输入到车身系统控制单元12020。车身系统控制单元12020接收无线电波或信号的输入，并且控制车辆的门锁装置、自动车窗装置、灯等。
车外信息检测单元12030检测安装了车辆控制系统12000的车辆的外部的信息。例如，摄像单元12031连接到车外信息检测单元12030上。车外信息检测单元12030使得摄像单元12031拍摄车辆外部的图像，并且接收拍摄到的图像。车外信息检测单元12030可以基于接收到的图像对人、车辆、障碍物、标志或路面上的字符等执行物体检测处理或距离检测处理。
摄像单元12031是接收光并且根据接收的光量输出电信号的光学传感器。摄像单元12031可以输出电信号作为图像，并且可以输出电信号作为距离测量信息。此外，由摄像单元12031接收到的光可以是可见光或可以是如红外光等的不可见光。
车内信息检测单元12040检测车辆内部的信息。例如，检测驾驶员的状态的驾驶员状态检测单元12041连接到车内信息检测单元12040。例如，驾驶员状态检测单元12041包括拍摄驾驶员的相机，并且车内信息检测单元12040可以基于从驾驶员状态检测单元12041输入的检测信息计算驾驶员的疲劳程度或集中程度，或可以判定驾驶员是否睡着。
微型计算机12051基于车外信息检测单元12030或车内信息检测单元12040获得的车辆外部和内部的信息计算驱动力产生装置、转向机构或制动装置的控制目标值，并且可以向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以执行协同控制以实现高级驾驶员辅助系统(ADAS)的功能，该功能包括车辆的碰撞避免或撞击减轻、基于车间距离的跟车行驶、车速保持行驶、车辆的碰撞警告和车辆的车道偏离警告等。
此外，微型计算机12051基于车外信息检测单元12030或车内信息检测单元12040获得的车辆附近的信息控制驱动力产生装置、转向机构或制动装置等以执行旨在实现不依赖驾驶员的操作的自主行驶的自动驾驶等的协同控制。
此外，微型计算机12051可以基于车外信息检测单元12030获得的车辆外部的信息向车身系统控制单元12020输出控制指令。例如，微型计算机12051可以例如通过根据车外信息检测单元12030检测到的前方车辆或对向车辆的位置控制前照灯并且将远光灯切换为近光灯等来执行旨在实现无眩光的协同控制。
声音图像输出单元12052将声音和图像中的至少一种的输出信号传输到输出装置，该输出装置能够在视觉上和听觉上向车辆的乘客或车辆的外部通知信息。在图96的示例中，作为输出装置，示例性地示出了音频扬声器12061、显示单元12062和仪表面板12063。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一者。
图97是示出了摄像单元12031的安装位置的示例的图。
在图97中，车辆12100包括摄像单元12101、12102、12103、12104和12105作为摄像单元12031。
例如，摄像单元12101、12102、12103、12104和12105设置在车辆12100的前鼻、侧视镜、后保险杠或后门以及车内挡风玻璃的上部等位置。设置在前鼻上的摄像单元12101和设置在车内挡风玻璃的上部的摄像单元12105主要获取车辆12100的前方图像。设置在侧视镜上的摄像单元12102和12103主要获取车辆12100的侧面的图像。设置在后保险杠或后门上的摄像单元12104主要获取车辆12100的后方图像。摄像单元12101和摄像单元12105获取的前方图像主要用于检测前方车辆、行人、障碍物、交通信号灯、交通标志或车道等。
需要指出的是，图97示出了摄像单元12101到12104的摄像范围的示例。摄像范围12111表示设置在前鼻上的摄像单元12101的摄像范围，摄像范围12112和12113分别表示设置在侧视镜上的摄像单元12102和12103的摄像范围，以及摄像范围12114表示设置在后保险杠或后门上的摄像单元12104的摄像范围。例如，通过叠加摄像单元12101到12104拍摄的图像数据可以获得从上方观察到的车辆12100的俯瞰图像。
摄像单元12101到12104中至少一个可以具有获得距离信息的功能。例如，摄像单元12101到12104中的至少一个可以是包括多个摄像元件的立体相机，或可以是具有用于相位差检测的像素的图像传感器。
例如，微型计算机12051基于从摄像单元12101到12104中获得的距离信息，获得到摄像范围12111到12114中的各个三维物体的距离以及距离的时间变化(相对于车辆12100的相对速度)，从而将在行驶路径上并且以预定的速度(例如，等于或大于0km/h)在与车辆12100基本上相同的方向上行驶的最接近车辆12100的特别是三维物体提取为前方车辆。此外，微型计算机12051可以预先设定与前方车辆之间要确保的车间距离，并且执行自动制动控制(包括跟车停止控制)和自动加速控制(包括跟车启动控制)等。以这种方式，可以执行旨在实现不依赖驾驶员的操作的自主行驶的自动驾驶等的协同控制。
例如，微型计算机12051基于从摄像单元12101到12104获得的距离信息将关于三维物体的三维物体数据分类为待提取的两轮车辆、普通车辆、大型车辆、行人和如电线杆等其他三维物体的三维物体数据，并且可以使用这些数据用于自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物区分为由车辆12100的驾驶员视觉上可以识别的障碍物和由驾驶员视觉上无法识别的障碍物。然后，微型计算机12051判定表示与每一个障碍物碰撞的风险的碰撞风险，并且在碰撞风险为设定值或高于设定值并且存在碰撞可能的情况下，微型计算机12051可以通过经由音频扬声器12061或显示单元12062向驾驶员输出警告并且通过驱动系统控制单元12010执行强制减速或避让转向来执行碰撞避免的驾驶辅助。
摄像单元12101到12104中的至少一个可以是检测红外光的红外相机。例如，微型计算机12051判定在摄像单元12101到12104的拍摄图像中是否存在行人，从而识别行人。例如，通过提取在作为红外相机的摄像单元12101到12104的拍摄图像中的特征点的过程和通过对表示物体轮廓的一系列特征点进行图案匹配处理并且判断是否是行人的过程进行这种行人的识别。例如，当微型计算机12051判定在摄像单元12101到12104的拍摄图像中存在行人并且识别出行人时，声音图像输出单元12052使显示单元12062叠加并且显示用于强调所识别出的行人的方形轮廓线。此外，声音图像输出单元12052可以使显示单元12062在期望的位置显示表示行人灯的图标等。
已经描述了可以应用根据本公开的技术的车辆控制系统的示例。根据本公开的技术能够适用于上述布置中的摄像单元12031。具体地，例如，通过将图1中所示光接收元件1应用于摄像单元12031，可以改善如灵敏度等特性。
本技术的实施方案不限于上述实施方案，并且可以在不脱离本技术的要旨的情况下进行各种修改。
例如，上述两个以上实施方案可以适当地组合。即，可以适当地选择据其优先考虑诸如像素的灵敏度等特性的以下规格：设置在像素中的信号提取部的数量和位置、信号提取部的形状、是否要采用共享结构、是否存在片上透镜、是否存在像素间遮光部、是否存在分离区域、片上透镜和基板的厚度、基板的类型和膜设计、是否存在对光入射面的偏压或是否存在反射构件。
此外，在上述实施方案中，已经说明了使用作为信号载流子的电子的示例。然而，通过光电转换产生的空穴可以用作信号载流子。在这种情况下，用于检测信号载流子的电荷检测部由P+半导体区域构造，并且用于在基板中产生电场的电压施加部由N+半导体区域构造，并且空穴检测为设置在信号提取部中的电荷检测部中的信号载流子。
根据本技术，可以通过将CAPD传感器构造为背面照射型光接收元件来改善测距特性。
注意，已经使用直接向形成在基板61中的P+半导体区域73施加电压以移动由产生的电场光电转换的电荷的驱动方法说明了上述实施方案。然而，本技术不限于该驱动方法，并且可以适用于其他驱动方法。例如，可以是使用形成在基板61中的第一和第二传输晶体管以及第一和第二浮动扩散区域、将通过将预定电压施加到第一和第二传输晶体管的每个栅极而进行光电转换的电荷分别经由第一传输晶体管分布和累积到第一浮动扩散区域或经由第二传输晶体管分布和累积到第二浮动扩散区域的驱动方法。在这种情况下，形成在基板61中的第一和第二传输晶体管分别用作施加预定电压的第一和第二电压施加部，并且形成在基板61中的第一和第二浮动扩散区域分别用作检测由光电转换生成的电荷的第一和第二电荷检测部。
此外，换句话说，在直接向形成在基板61中的P+半导体区域73施加电压以移动由产生的电场光电转换的电荷的驱动方法中，用作第一和第二电压施加部的两个P+半导体区域73是施加预定电压的控制节点，并且用作第一和第二电荷检测部的两个N+半导体区域71是用于检测电荷的检测节点。在将预定电压施加到形成在基板61中的第一和第二传输晶体管的栅极并且将光电转换的电荷分布和累积到第一浮动扩散区域或第二浮动扩散区域的驱动方法中，第一和第二传输晶体管的栅极是施加预定电压的控制节点，并且形成在基板61中的第一和第二扩散区域是用于检测电荷的检测节点。
此外，本说明书中所述的效果仅是示例性的而非限制性的，并且可以展现出其他效果。
注意，本技术也可以具有以下构造。
(1)一种光接收元件，包括：
片上透镜；
布线层；和
半导体层，所述半导体层布置在所述片上透镜和所述布线层之间，其中，
所述半导体层包括：
第一电压施加部，其上施加有第一电压，
第二电压施加部，其上施加有与所述第一电压不同的第二电压，
第一电荷检测部，其布置在所述第一电压施加部附近，和
第二电荷检测部，其布置在所述第二电压施加部附近，并且
所述第一电压施加部和所述第二电压施加部中的每个均在所述半导体层中被绝缘膜覆盖。
(2)根据(1)所述的光接收元件，其中，
所述布线层包括设置有反射构件的至少一个层，以及
所述反射构件设置成在平面图中与所述第一电荷检测部或所述第二电荷检测部重叠。
(3)根据(1)或(2)所述的光接收元件，其中，
所述布线层包括设置有遮光构件的至少一个层，以及
所述遮光构件设置成在平面图中与所述第一电荷检测部或所述第二电荷检测部重叠。
(4)根据(1)至(3)中任一项所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部以及所述第一电荷检测部和所述第二电荷检测部布置在所述半导体层的同一平面侧。
(5)根据(1)至(4)中任一项所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部构造成贯穿所述半导体层。
(6)根据(1)至(5)中任一项所述的光接收元件，其中，
所述第一电荷检测部布置在所述第一电压施加部周围，并且
所述第二电荷检测部布置在所述第二电压施加部的周围。
(7)根据(1)至(3)中任一项所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部布置在所述半导体层的与形成有所述第一电荷检测部和所述第二电荷检测部的表面相对的平面侧。
(8)根据(7)所述的光接收元件，其中，
所述第一电压施加部布置在其中在平面图中所述第一电压施加部的中心位置与所述第一电荷检测部重叠的位置处，并且
所述第二电压施加部布置在其中在平面图中所述第二电压施加部的中心位置与所述第二电荷检测部重叠的位置处。
(9)根据(1)至(6)中任一项所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部的各个深度构造成比所述第一电荷检测部和所述第二电荷检测部更深。
(10)根据(1)至(9)中任一项所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部包括在所述半导体层的界面上方的上表面上形成的突出部。
(11)根据(1)至(10)中任一项所述的光接收元件，还包括：
空穴浓度强化层，其位于所述第一电压施加部和所述第二电压施加部中的每个的所述绝缘膜的外周上。
(12)根据(1)至(11)中任一项所述的光接收元件，其中，
所述第一电压施加部、所述第二电压施加部、所述第一电荷检测部和所述第二电荷检测部的平面形状是圆形、矩形和三角形中的任一种，并且相对于像素中心呈点对称地布置。
(13)根据(1)至(11)中任一项所述的光接收元件，其中，
所述第一电压施加部、所述第二电压施加部、所述第一电荷检测部和所述第二电荷检测部的平面形状是L形或梳齿形，并且布置成彼此面对。
(14)根据(1)至(13)中任一项所述的光接收元件，其中，
具有矩形平面形状的所述第一电压施加部和所述第一电荷检测部的组与具有矩形平面形状的所述第二电压施加部和所述第二电荷检测部的组交替地布置。
(15)根据(1)至(12)中任一项所述的光接收元件，其中，
具有矩形平面形状的所述第一电压施加部和所述第一电荷检测部的组布置成在像素的对角方向上彼此面对，并且具有矩形平面形状的所述第二电压施加部和所述第二电荷检测部的组布置成在与所述第一电压施加部和所述第一电荷检测部不同的对角方向上彼此面对。
(16)根据(1)至(12)中任一项所述的光接收元件，其中，
具有三角形平面形状的所述第一电压施加部和所述第一电荷检测部布置成在像素的第一方向上彼此面对，并且具有三角形平面形状的所述第二电压施加部和所述第二电荷检测部布置成在与所述第一方向正交的第二方向上彼此面对。
(17)根据(1)至(16)中任一项所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部使用硅、多晶硅或金属材料形成。
(18)根据(1)至(17)中任一项所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部分别由形成在所述半导体层中的第一P型半导体区域和第二P型半导体区域来构造。
(19)根据(1)至(17)中任一项所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部分别由形成在所述半导体层中的第一传输晶体管和第二传输晶体管来构造。
(20)一种测距模块，包括：
光接收元件，所述光接收元件包括：
片上透镜，
布线层，和
半导体层，所述半导体层布置在所述片上透镜和所述布线层之间，
所述半导体层包括：
第一电压施加部，其上施加有第一电压，
第二电压施加部，其上施加有与所述第一电压不同的第二电压，
第一电荷检测部，其布置在所述第一电压施加部周围，以及
第二电荷检测部，其布置在所述第二电压施加部周围，并且
所述第一电压施加部和所述第二电压施加部中的每个在所述半导体层中被绝缘膜覆盖；
光源，其构造成照射亮度周期性变化的照射光；和
光发射控制单元，其构造成控制所述照射光的照射时刻。
附图标记列表
1 光接收元件
20 像素阵列单元
21 抽头驱动单元
22 垂直驱动单元
29 垂直信号线
30 电压供给线
51 像素
51X 遮光像素
61 基板
62 片上透镜
63 像素间遮光膜
64 氧化膜
65、65-1、65-2 信号提取部
66 固定电荷膜
71-1、71-2、71 N+半导体区域
73-1、73-2、73 P+半导体区域
441-1、441-2、441 分离区域
471-1、471-2、471 分离区域
631 反射构件
721 传输晶体管
722 FD
723 复位晶体管
724 放大晶体管
725 选择晶体管
727 附加电容
728 开关晶体管
741 电压供给线
811 多层布线层
812 层间绝缘膜
813 电源线
814 电压施加布线
815 反射构件
816 电压施加布线
817 控制线
M1～M5 金属膜
1021 P阱区域
1022 P型半导体区域
1031 P阱区域
1032、1033 氧化膜
1051 有效像素区域
1052 无效像素区域
1061 N型扩散层
1071 像素分离部
1101 电荷排出区域
1102 OPB区域
1121 开口像素区域
1122 遮光像素区域
1123 N型区域
1131 N型扩散层
1201、1211 基板
1231 像素阵列区域
1232 区域控制电路
1251 MIX接合部
1252 DET接合部
1253 电压供给线
1261 周边部
1311 电极部
1311A 埋入部
1311B 突出部
1312 P+半导体区域
1313 绝缘膜
1314 空穴浓度强化层
1401和1401A～1401D 电源线
1411和1411A～1411E VSS布线
1421 间隙
1511 垂直布线
1512 水平布线
1513 布线
1521 第一布线层
1522 第二布线层
1523 第三布线层
1542、1543 外周部
1801、1811 相位差遮光膜
1821 片上透镜
1841 偏光滤波器
1861 滤色器
1871 红外截止滤波器
1872 滤色器
1881 光电二极管
1882 像素分离部
5000 测距模块
5011 发光单元
5012 光发射控制单元
5013 光接收单元

Claims (20)

1.一种光接收元件，包括：
片上透镜；
布线层；和
半导体层，所述半导体层布置在所述片上透镜和所述布线层之间，其中，
所述半导体层包括：
第一电压施加部，其上施加有第一电压，
第二电压施加部，其上施加有与所述第一电压不同的第二电压，
第一电荷检测部，其布置在所述第一电压施加部附近，和
第二电荷检测部，其布置在所述第二电压施加部附近，并且
所述第一电压施加部和所述第二电压施加部中的每个均在所述半导体层中被绝缘膜覆盖。
2.根据权利要求1所述的光接收元件，其中，
所述布线层包括设置有反射构件的至少一个层，以及
所述反射构件设置成在平面图中与所述第一电荷检测部或所述第二电荷检测部重叠。
3.根据权利要求1所述的光接收元件，其中，
所述布线层包括设置有遮光构件的至少一个层，以及
所述遮光构件设置成在平面图中与所述第一电荷检测部或所述第二电荷检测部重叠。
4.根据权利要求1所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部以及所述第一电荷检测部和所述第二电荷检测部布置在所述半导体层的同一平面侧。
5.根据权利要求1所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部构造成贯穿所述半导体层。
6.根据权利要求1所述的光接收元件，其中，
所述第一电荷检测部布置在所述第一电压施加部周围，并且
所述第二电荷检测部布置在所述第二电压施加部的周围。
7.根据权利要求1所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部布置在所述半导体层的与形成有所述第一电荷检测部和所述第二电荷检测部的表面相对的平面侧。
8.根据权利要求7所述的光接收元件，其中，
所述第一电压施加部布置在其中在平面图中所述第一电压施加部的中心位置与所述第一电荷检测部重叠的位置处，并且
所述第二电压施加部布置在其中在平面图中所述第二电压施加部的中心位置与所述第二电荷检测部重叠的位置处。
9.根据权利要求1所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部的各个深度构造成比所述第一电荷检测部和所述第二电荷检测部更深。
10.根据权利要求1所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部包括在所述半导体层的界面上方的上表面上形成的突出部。
11.根据权利要求1所述的光接收元件，还包括：
空穴浓度强化层，其位于所述第一电压施加部和所述第二电压施加部中的每个的所述绝缘膜的外周上。
12.根据权利要求1所述的光接收元件，其中，
所述第一电压施加部、所述第二电压施加部、所述第一电荷检测部和所述第二电荷检测部的平面形状是圆形、矩形和三角形中的任一种，并且相对于像素中心呈点对称地布置。
13.根据权利要求1所述的光接收元件，其中，
所述第一电压施加部、所述第二电压施加部、所述第一电荷检测部和所述第二电荷检测部的平面形状是L形或梳齿形，并且布置成彼此面对。
14.根据权利要求1所述的光接收元件，其中，
具有矩形平面形状的所述第一电压施加部和所述第一电荷检测部的组与具有矩形平面形状的所述第二电压施加部和所述第二电荷检测部的组交替地布置。
15.根据权利要求1所述的光接收元件，其中，
具有矩形平面形状的所述第一电压施加部和所述第一电荷检测部的组布置成在像素的对角方向上彼此面对，并且具有矩形平面形状的所述第二电压施加部和所述第二电荷检测部的组布置成在与所述第一电压施加部和所述第一电荷检测部不同的对角方向上彼此面对。
16.根据权利要求1所述的光接收元件，其中，
具有三角形平面形状的所述第一电压施加部和所述第一电荷检测部布置成在像素的第一方向上彼此面对，并且具有三角形平面形状的所述第二电压施加部和所述第二电荷检测部布置成在与所述第一方向正交的第二方向上彼此面对。
17.根据权利要求1所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部使用硅、多晶硅或金属材料形成。
18.根据权利要求1所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部分别由形成在所述半导体层中的第一P型半导体区域和第二P型半导体区域来构造。
19.根据权利要求1所述的光接收元件，其中，
所述第一电压施加部和所述第二电压施加部分别由形成在所述半导体层中的第一传输晶体管和第二传输晶体管来构造。
20.一种测距模块，包括：
光接收元件，所述光接收元件包括：
片上透镜，
布线层，和
半导体层，所述半导体层布置在所述片上透镜和所述布线层之间，
所述半导体层包括：
第一电压施加部，其上施加有第一电压，
第二电压施加部，其上施加有与所述第一电压不同的第二电压，
第一电荷检测部，其布置在所述第一电压施加部周围，以及
第二电荷检测部，其布置在所述第二电压施加部周围，并且
所述第一电压施加部和所述第二电压施加部中的每个在所述半导体层中被绝缘膜覆盖；
光源，其构造成照射亮度周期性变化的照射光；和
光发射控制单元，其构造成控制所述照射光的照射时刻。
CN201980045810.XA 2018-07-18 2019-07-04 光接收元件和测距模块 Pending CN112385043A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-135396 2018-07-18
JP2018135396 2018-07-18
PCT/JP2019/026590 WO2020017342A1 (ja) 2018-07-18 2019-07-04 受光素子および測距モジュール

Publications (1)

Publication Number Publication Date
CN112385043A true CN112385043A (zh) 2021-02-19

Family

ID=69164348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980045810.XA Pending CN112385043A (zh) 2018-07-18 2019-07-04 光接收元件和测距模块

Country Status (6)

Country Link
US (1) US20210270940A1 (zh)
EP (1) EP3826062A4 (zh)
JP (1) JP7297751B2 (zh)
KR (1) KR102613095B1 (zh)
CN (1) CN112385043A (zh)
WO (1) WO2020017342A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210325800U (zh) * 2018-07-18 2020-04-14 索尼半导体解决方案公司 受光元件以及测距模块
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
WO2020149226A1 (ja) * 2019-01-16 2020-07-23 ソニー株式会社 撮像装置組立体、３次元形状測定装置及び動き検出装置
JP2021193719A (ja) * 2020-06-08 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP2024010307A (ja) * 2022-07-12 2024-01-24 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060284275A1 (en) * 2003-06-11 2006-12-21 Peter Deimel Optical sensor element and sensor array
CN101800231A (zh) * 2009-01-13 2010-08-11 佳能株式会社 光电转换器件、图像摄取系统和光电转换器件的制造方法
CN106575658A (zh) * 2014-06-27 2017-04-19 软动力学传感器公司 多数电流辅助辐射检测器设备
CN109643722A (zh) * 2016-11-29 2019-04-16 索尼半导体解决方案公司 传感器芯片和电子装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004109235A2 (de) 2003-06-11 2004-12-16 Daimlerchrysler Ag Optisches sensorelement und sensoranordnung
KR101436504B1 (ko) * 2008-01-25 2014-09-02 삼성전자주식회사 이미지 센서
US9117712B1 (en) * 2009-07-24 2015-08-25 Mesa Imaging Ag Demodulation pixel with backside illumination and charge barrier
GB2474631A (en) 2009-10-14 2011-04-27 Optrima Nv Photonic Mixer
US9236520B2 (en) * 2011-06-10 2016-01-12 ActLight S.A. Proximity sensor systems and methods of operating same
EP3104191B1 (en) * 2014-02-07 2019-06-26 National University Corporation Shizuoka University Charge modulation element and solid-state imaging device
DE102014113037B4 (de) 2014-09-10 2018-02-08 Infineon Technologies Ag Bildgebende Schaltungen und ein Verfahren zum Betrieb einer bildgebenden Schaltung
US11076115B2 (en) 2015-04-14 2021-07-27 Sony Corporation Solid-state imaging apparatus, imaging system, and distance measurement method
EP3193190B1 (en) 2016-01-15 2023-04-12 Sony Depthsensing Solutions N.V. A detector device with majority current and a circuitry for controlling the current
US10690753B2 (en) * 2016-03-04 2020-06-23 Sony Corporation Imaging apparatus and distance measurement system
KR20180077393A (ko) * 2016-12-28 2018-07-09 삼성전자주식회사 광센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060284275A1 (en) * 2003-06-11 2006-12-21 Peter Deimel Optical sensor element and sensor array
CN101800231A (zh) * 2009-01-13 2010-08-11 佳能株式会社 光电转换器件、图像摄取系统和光电转换器件的制造方法
CN106575658A (zh) * 2014-06-27 2017-04-19 软动力学传感器公司 多数电流辅助辐射检测器设备
CN109643722A (zh) * 2016-11-29 2019-04-16 索尼半导体解决方案公司 传感器芯片和电子装置

Also Published As

Publication number Publication date
EP3826062A1 (en) 2021-05-26
WO2020017342A1 (ja) 2020-01-23
JP7297751B2 (ja) 2023-06-26
KR102613095B1 (ko) 2023-12-14
TW202024566A (zh) 2020-07-01
JPWO2020017342A1 (ja) 2021-08-12
KR20210032947A (ko) 2021-03-25
US20210270940A1 (en) 2021-09-02
EP3826062A4 (en) 2022-04-06

Similar Documents

Publication Publication Date Title
CN210575955U (zh) 受光元件和测距模块
KR102613095B1 (ko) 수광 소자 및 거리 측정 모듈
CN210325801U (zh) 受光元件以及测距模块
CN112424937A (zh) 光接收元件和测距模块
CN210325802U (zh) 受光元件以及测距模块
TWI813698B (zh) 受光元件及測距模組
WO2020017340A1 (ja) 受光素子および測距モジュール
JP7279014B2 (ja) 受光素子および測距モジュール
TWI837140B (zh) 受光元件及測距模組

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination