CN112384977A - 用于可配置存储器阵列存储体架构的设备及方法 - Google Patents

用于可配置存储器阵列存储体架构的设备及方法 Download PDF

Info

Publication number
CN112384977A
CN112384977A CN201980042645.2A CN201980042645A CN112384977A CN 112384977 A CN112384977 A CN 112384977A CN 201980042645 A CN201980042645 A CN 201980042645A CN 112384977 A CN112384977 A CN 112384977A
Authority
CN
China
Prior art keywords
bank
memory
data
address
architecture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980042645.2A
Other languages
English (en)
Inventor
D·D·甘斯
齐藤俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112384977A publication Critical patent/CN112384977A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1012—Design facilitation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开描述用于可配置存储器阵列存储体架构的设备及方法。一种实例性设备包含经配置以存储与存储体架构相关的信息的模式寄存器，及包含多个存储器存储体的存储器阵列。所述多个存储器存储体经配置以至少部分基于存储在所述模式寄存器中的与存储体架构相关的所述信息布置在存储体架构中。

Description

用于可配置存储器阵列存储体架构的设备及方法
背景技术
半导体存储器在许多电子系统中用来存储可在以后时间检索的数据。一般通过为存储器提供命令、地址及时钟控制半导体存储器。可由(例如)存储器控制器提供命令、地址及时钟。命令可控制半导体存储器执行各种存储器操作。例如，读取命令引起半导体存储器执行读取操作以从存储器检索数据，且写入命令引起半导体存储器执行写入操作以将数据存储到存储器。地址识别用于存取操作的存储器位置，且时钟提供各种操作及数据提供的时序。
随着不同类型的电子系统的数量增加，设计可满足不同的存储器操作要求及所需求配置的半导体存储器变得越来越具有挑战性。传统半导体存储器一旦经设计通常限于根据内部架构操作，此架构可适合一些电子系统而非其它电子系统的需要。半导体存储器的限制可迫使电子系统设计人员损害此类系统的性能，这是解决问题的非所要方法。因此，可期望具有灵活架构以满足不同类型电子系统的设计需求的半导体存储器。
发明内容
描述用于可配置存储器阵列存储体架构的设备及方法。在本公开的方面中，一种实例性设备包含经配置以存储与存储体架构相关的信息的模式寄存器，且进一步包含存储器阵列，所述存储器阵列包含多个存储器存储体。所述多个存储器存储体经配置以至少部分基于存储在所述模式寄存器中的与存储体架构相关的所述信息布置在存储体架构中。
在本公开的另一方面中，一种实例性设备包含命令解码器、地址解码器及模式寄存器。所述命令解码器经配置以接收且解码存取命令且响应于所述命令提供内部信号。所述地址解码器经配置以接收与所述存取命令相关联的地址且响应于所述地址提供经解码地址信号。所述模式寄存器经配置以用存储体架构设置的值编程。所述实例性设备进一步包含存储器阵列，所述存储器阵列包含经配置以响应于所述内部信号而存取的多个存储器存储体。所述多个存储器存储体根据至少部分基于所述存储体架构设置选择的存储体架构布置。所述地址解码器经配置以基于所述选定存储体架构将所述经解码地址信号的至少部分映射到所述多个存储器存储体以根据所述选定存储体架构存取所述多个存储器存储体。
在本公开的另一方面中，一种实例性设备包含控制器、多个总线及存储器系统。所述控制器经配置以提供存取命令及相关联的地址。所述多个总线耦合到所述控制器且经配置以将信号及时钟提供到所述控制器且从所述控制器提供信号及时钟。所述存储器系统经耦合到所述多个总线且经配置以接收所述存取命令及所述相关联地址。所述存储器系统包含多个存储器存储体及模式寄存器，所述模式寄存器经配置以用对应于存储体架构设置的值编程。所述控制器根据基于所述模式寄存器中的对应于所述存储体架构设置的所述值的选定存储体架构存取所述存储器的所述多个存储器存储体。
在本公开的另一方面中，一种实例性方法包含接收存取命令及相关联地址，及存取存储器阵列的多个存储器存储体。所述多个存储器存储体布置在存储体架构中。所述实例性方法进一步包含将来自对应于所述相关联地址的所述多个存储器存储体中的存储器位置的数据提供到外部数据端子。来自所述存储器位置的所述数据经提供到具有至少部分基于所述多个存储器存储体的所述存储体架构的时序的所述外部端子。
在本公开的另一方面中，一种实例性方法包含针对对应于从一组三个存储体架构选择的一个存储体架构的运算元在存储器的模式寄存器中编程值。所述组的每一存储体架构包含根据由在所述模式寄存器中编程的所述值选择的所述存储体架构布置的所述存储器的多个存储器存储体。所述实例性方法进一步包含将读/写命令提供到所述存储器以根据所述存储体架构存取所述多个存储器存储体。起因于所述读/写命令的所述存储器的行为至少部分取决于所述选定的存储体架构。
在本公开的另一方面中，一种实例性方法包含接收存储器命令及相关联地址，且映射所述相关联地址的部分以至少部分基于对应于存储体架构设置在模式寄存器中编程的值存取存储器阵列的多个存储器存储体。所述实例性方法进一步包含根据由在所述模式寄存器中编程的所述值设置的存储体架构存取所述存储器阵列的所述多个存储器存储体。
附图说明
图1是根据本公开的实施例的系统的框图。
图2是根据本公开的实施例的设备的框图。
图3是根据本公开的实施例的半导体装置的部分的框图。
图4是根据本公开的实施例的布置在存储体架构中的图3的半导体装置的部分的框图。
图5是根据本公开的实施例的在布置在具有存储体群组模式配置的存储体架构中的图3的半导体装置的操作期间的各种信号的时序图。
图6是根据本公开的实施例的在布置在具有存储体群组模式配置的存储体架构中的图3的半导体装置的操作期间的各种信号的时序图。
图7是根据本公开的实施例的布置在存储体架构中的图3的半导体装置的部分的框图。
图8是根据本公开的实施例的在布置在具有存储体模式配置的存储体架构中的半导体装置的操作期间的各种信号的时序图。
图9是根据本公开的实施例的布置在存储体架构中的图3的半导体装置的部分的框图。
图10是根据本公开的实施例的在布置在具有存储体模式配置的存储体架构中的半导体装置的操作期间的各种信号的时序图。
图11是根据本公开的实施例的在布置在具有存储体模式配置的存储体架构中的半导体装置的操作期间的各种信号的时序图。
图12是根据本公开的实施例的用于存取不同存储体架构的存储器阵列的地址映射表。
具体实施方式
下文将阐述特定细节以提供对本公开的实例的充分理解。但是，所属领域的技术人员应明白，可在没有这些特定细节的情况下实践本公开的实例。此外，本文所描述的本公开的特定实施例不应解释为将本公开的范围限制在这些特定实例。在其它例项中，没有详细展示熟知的电路、控制信号、时序协议及软件操作以避免不必要地使本公开不清楚。另外，术语(例如，“耦合”及“经耦合”)意味着两个组件可直接或间接电耦合。间接耦合可暗示两个组件通过一或多个中间组件耦合。
图1是根据本公开的实施例的系统100的框图。系统100包含控制器10及存储器系统105。存储器系统105包含存储器110(0)到110(p)(例如，“Device 0”到“Device p”)，其中p是非零整数。存储器110可为动态随机存取存储器(DRAM)，例如在本公开的一些实施例中的低功率双数据速率(LPDDR)DRAM。控制器10及存储器系统105通过若干总线通信。例如，由存储器系统105在命令/地址总线115上接收命令及地址，且通过数据总线125在控制器10与存储器系统105之间提供数据。可通过时钟总线130在控制器与存储器系统105之间提供各种时钟。时钟总线130可包含用于将系统时钟CK及CKF提供到存储器系统105、将数据时钟WCK及WCKF提供到存储器系统105，及将由存储器系统105提供的存取数据时钟RDQS提供到控制器10的信号线。总线的每一者可包含在其上提供信号的一或多个信号线。存储器110(0)到110(p)的每一者经耦合到命令/地址、数据及时钟总线。
由控制器10提供到存储器系统105的CK及CKF时钟用于对命令及地址的提供及接收计时。WCK及WCKF时钟及RDQS时钟用于对数据的提供计时。例如，数据位可在WCK及WCKF时钟的上升及下降时钟边缘处从每一外部端子DQ提供。CK及CKF时钟是互补的，且WCK及WCKF时钟是互补的。当第一时钟的上升时钟边缘与第二时钟的下降时钟边缘同时发生时，且当第一时钟的下降时钟边缘与第二时钟的上升时钟边缘同时发生时，时钟是互补的。WCK及WCKF时钟可具有高于CK及CKF时钟的时钟频率。例如，在本公开的一些实施例中，WCK及WCKF时钟可具有是CK及CKF时钟的时钟频率的四倍的时钟频率。WCK及WCKF时钟可在存取操作期间由控制器10连续提供到存储器系统105以改进存取操作的时序性能。替代地，控制器10并不连续提供WCK及WCKF时钟，但可在存取操作需要时提供WCK及WCKF时钟。
控制器10将命令提供到存储器系统105以执行存储器操作。存储器命令的非限制性实例包含用于存取存储器的存取命令，例如，用于执行读取操作的读取命令及用于执行写入操作的写入命令、用于执行模式寄存器写入及读取操作的模式寄存器写入及读取命令以及其它命令。由控制器10提供到存储器系统105的命令进一步包含选择信号(例如，芯片选择CS信号CS0、CS1、CSp)。当为所有存储器110提供命令、地址、数据及时钟时，选择信号在相应选择信号线上提供，且用于选择哪一存储器110将响应于命令且执行对应操作。在本公开的一些实施例中，将相应选择信号提供到存储器系统105的每一存储器110。控制器10提供有效选择信号以选择对应储存器110。当相应选择信号是有效的时，选择对应存储器100来接收在命令/地址总线115上提供的命令及地址。
在操作中，当读取命令及相关联地址由控制器10提供到存储器系统105时，由有效选择信号选择的存储器110接收读取命令及相关联地址，且执行读取操作以为控制器10提供来自对应于相关联地址的存储器位置的读取数据。根据相对于读取命令的接收的时序由选定存储器110将读取数据提供到控制器10。例如，时序可基于读取时延(RL)值，其指示当由选定存储器110将读取数据提供到控制器10时在读取命令之后的CK及CKF时钟的时钟周期的数量(CK及CKF时钟的时钟周期被称为tCK)。RL值由控制器10在存储器110中编程。例如，RL值可在存储器110的相应模式寄存器中编程。如所知，包含在存储器110的每一者中的模式寄存器可用用于设置(例如，选自)各种操作模式及/或选择用于存储器操作的特征的信息编程。设置中的一者可用于RL值。
在准备将读取数据提供到控制器10的选定存储器110时，控制器将有效WCK及WCKF时钟提供到存储器系统105。WCK及WCKF时钟可由选定存储器110用来产生存取数据时钟RDQS。当时钟在低时钟电平及高时钟电平之间周期性地转变时，时钟有效。相反地，当时钟维持恒定的时钟电平且不周期性地转变时，时钟无效。RDQS时钟由执行读取操作的存储器110提供到控制器10以用于对将读取数据提供到控制器10进行计时。
在操作中，当写入命令及相关联地址由控制器10提供到存储器系统105时，由有效选择信号选择的存储器110接收写入命令及相关联地址，且执行写入操作以将由控制器10提供的数据写入到对应于相关联地址的存储器位置。根据相对于写入命令的接收的时序由控制器10将写入数据提供到选定存储器110。例如，时序可基于写入时延(WL)值，其指示当由控制器10将写入数据提供到选定存储器110时在写入命令之后的CK及CKF时钟的时钟周期的数量。WL值由控制器10在存储器110中编程。例如，WL值可在存储器110的相应模式寄存器中编程。
在准备从控制器10接收写入数据的选定存储器110时，控制器将有效WCK及WCKF时钟提供到存储器系统105。WCK及WCKF时钟可由选定存储器110用来产生用于对控制电路的操作计时以接收写入数据的内部时钟。数据由控制器10提供且选定存储器110根据WCK及WCKF时钟接收写入数据。将写入数据写入到对应于相关联地址的存储器。
图2是根据本公开的实施例的设备的框图。设备可为半导体装置200，且将称为半导体装置200。在一些实施例中，半导体装置200可包含但不限于存储器，例如(举例来说)整合到单个半导体裸片中的LPDDR存储器。在本公开的一些实施例中，半导体裸片可仅包含半导体装置200。在本公开的一些实施例中，半导体裸片可包含嵌入有与整合在同一半导体裸片上的其它系统的半导体装置200。在本公开的一些实施例中，半导体装置200可包含在图1的存储器系统100中。例如，每一存储器110可包含半导体装置200。半导体装置200可包含存储器阵列250。存储器阵列250包含多个存储器存储体。存储器阵列250的存储器存储体可布置在不同存储体架构中。例如，存储器阵列250的存储器存储体可布置在具有存储体群组模式配置、存储体模式配置以及其它存储器存储体配置的存储体架构中。每一存储器存储体包含多个字线WL、多个位线BL及布置在多个字线WL及多个位线BL的交叉点处的多个存储器单元MC。字线WL的选择由行解码器240执行且位线BL的选择由列解码器245执行。感测放大器(SAMP)连接到对应位线BL且进一步连接到至少一个相应局部I/O线对(LIOT/B)，其继而经由充当开关的传送门(TG)耦合到至少相应一个主I/O线对(MIOT/B)。
半导体装置200可采用多个外部端子，其包含：命令/地址端子CA，其耦合到命令/地址总线以接收命令及地址；选择端子，其接收选择信号CS；时钟端子，其接收时钟CK及CKF；数据时钟端子，其接收数据时钟WCK及WCKF；数据端子DQ；存取数据时钟端子，其提供存取数据时钟RDQS；电源端子VDD、VSS及VDDQ；及ZQ校准端子(ZQ)。
当提供到选择端子的CS信号有效时，激活半导体装置200以接收供应到命令/地址端子CA的命令及地址。响应于CK及CKF时钟接收命令及地址。
命令/地址端子CA可供应有来自(例如)存储器控制器的命令。命令可作为内部命令信号ICMD经由命令/地址输入电路205提供到命令解码器215。命令解码器215包含电路，其解码内部命令信号ICMD以产生用于执行操作的各种内部信号及命令，例如，基于命令控制半导体装置200的电路存取存储器阵列250的内部信号，例如，分别基于读取命令或写入命令从存储器阵列250读取数据或将数据写入到存储器阵列250。
命令解码器215也存取模式寄存器225，其存储用于设置(例如，选自)半导体装置200的各种操作模式及特征的信息。模式寄存器225可用用于设置各种操作模式及/或选择用于存储器操作的特征的信息编程且存储所述信息。例如，模式寄存器225可包含用对应于各种操作模式及特征的每一者的运算元的信息编程且存储所述信息的寄存器。例如，模式寄存器225可用对应于数据存取时延(例如，读取时延或写入时延)的运算元的信息编程。作为另一实例，模式寄存器225可用对应于突发长度的运算元的信息编程。突发长度定义每个存取操作(例如，读取或写入操作)从每一数据端子DQ提供或提供到每一数据端子DQ的数据位的数量。例如，突发长度16定义每个存取操作将从每一数据端子DQ提供或提供到每一数据端子DQ的16位数据，且突发长度32定义每个存取操作将从每一数据端子DQ提供或提供到每一数据端子DQ的32位数据。作为另一实例，模式寄存器225可用对应于存储体架构的模式的运算元的信息编程，以便从存储器阵列250的一组存储体架构选择。存储体架构的实例可包含存储体群组模式配置、存储体模式配置等。各种存储体架构允许存储器阵列250的存储器存储体以(例如)供各种系统配置存取的方式布置。由模式寄存器225存储的信息可通过为半导体装置200提供模式寄存器写入命令来编程，此引起半导体装置200执行模式寄存器写入操作。命令解码器215存取模式寄存器225，且基于经存储的信息以及内部命令信号，提供内部信号以相应地控制半导体装置200的电路。例如，当针对存取命令(例如读取或写入命令)存取存储器阵列250时，命令解码器215提供内部信号以控制半导体装置200的电路以存取如根据由针对与存储体架构相关的模式存储在模式寄存器225中的信息设置的存储体架构布置的存储器阵列250。
在本公开的一些实施例中，模式寄存器225可包含用于可通过模式寄存器设置的各种模式及特征的特定者的多个寄存器。例如，模式寄存器可包含对应于读取时延设置的多个寄存器。同样地，模式寄存器可包含对应于写入时延设置的多个寄存器。特定模式或特征的多个寄存器允许针对特定模式或特征编程且存储的多个设置。模式或特征的设置可通过指示半导体装置从用于特定模式或特征的一个寄存器切换到用于相同特定模式或特征的另一个寄存器而在多个设置之间快速切换。作为另一实例，模式寄存器225可包含用于存储体架构的多个寄存器来存储信息以在多个存储体架构设置之间切换。具有多个寄存器的模式及特征的每一设置可与相应频率设置点相关联。因此，若干模式及特征可通过指示半导体装置从用于若干模式及特征的一个寄存器切换到用于若干模式及特征的另一个寄存器而从一个设置切换到另一个设置以改变频率设置点。例如，存储器阵列的存储体架构可通过改变频率设置点切换，即，通过在用于存储体架构设置的模式寄存器中的多个寄存器之间切换而从一个设置切换到另一个设置。也可通过改变频率设置点切换额外或替代性模式及特征。
命令/地址端子CA可进一步供应有地址。地址通常包含若干位地址信息。供应到命令/地址端子CA的地址经由命令/地址输入电路205传送到地址解码器212。地址解码器212接收地址且将经解码的行地址信号XADD供应到行解码器240，将经解码的列地址信号YADD供应到列解码器245且将经解码的存储体地址信号BADD供应到行解码器240及列解码器245。经解码的行地址信号XADD、经解码的列地址信号YADD及经解码的存储体地址信号BADD可包含一或多个信号。地址解码器212、行解码器240及/或列解码器245可包含地址解码逻辑216，其基于在模式寄存器225中设置的存储体架构将地址映射到存储器阵列。例如，提供到命令/地址端子CA的地址位可通过地址解码器212解码且映射以基于存储器阵列的存储体架构存取不同逻辑分组中的存储器阵列的存储体。
当发出读取命令且适时用读取命令供应行地址及列地址时，从由行地址及列地址指定的存储器阵列250中的存储器单元读取读取数据。读取命令由命令解码器215接收，其将内部命令提供到输入/输出电路260，使得读取数据根据由半导体装置200提供的RDQS时钟经由读/写放大器255及输入/输出电路260从数据端子DQ输出到外部。如先前描述，读取数据在由读取时延迟信息RL定义的时间提供，读取时延迟信息RL可在半导体装置200(例如，在模式寄存器中225)中编程。可按照CK时钟的时钟周期定义读取时延信息RL。例如，读取时延信息RL可是在由半导体装置200提供相关联读取数据时接收读取命令之后的CK时钟的时钟周期数量。
当发出写入命令且用此命令适时供应行地址及列地址时，则可根据由半导体装置200接收的WCK及WCKF时钟将写入数据供应到数据端子DQ。写入命令由命令解码器215接收，其将内部命令提供到输入/输出电路260，使得写入数据由输入/输出电路260中的数据接收器接收，且经由输入/输出电路260及读/写放大器255供应到存储器阵列250。写入数据写入由行地址及列地址指定的存储器单元中。如先前描述，写入数据在由写入时延WL信息定义的时间提供到数据端子DQ。写入时延WL信息可在半导体装置200中(例如，在模式寄存器225中)编程。可按照CK时钟的时钟周期定义写入时延WL信息。例如，写入时延信息WL可为在将相关联写入数据提供到数据端子DQ时由半导体装置200接收写入命令之后的CK信号的时钟周期数量。
时钟端子及数据时钟端子供应有外部时钟。外部时钟CK、CKF、WCK、WCKF可供应到时钟输入电路220。CK及CKF时钟可为互补的，且WCK及WCKF时钟可为互补的。当启用时，包含在时钟输入电路220中的输入缓冲器接收外部时钟。例如，当由来自命令解码器215的CKE信号启用时，输入缓冲器接收CK及CKF时钟，且当由来自命令解码器215的WCKIBEN信号启用时，输入缓冲器接收WCK及WCKF时钟。时钟输入电路220可接收外部时钟且产生内部时钟ICK及IWCK及IWCKF。内部时钟ICK及IWCK及IWCKF经供应到内部时钟电路230。
内部时钟电路230包含基于经接收的内部时钟提供各种相位及频率受控内部时钟的电路。例如，内部时钟电路230可包含数据时钟路径，其接收IWCK及IWCKF时钟且基于内部时钟IWCK及IWCKF提供多相位时钟IWCKn。多相位时钟IWCKn可提供到输入/输出电路260以用于控制读取数据的输出时序及写入数据的输入时序。输入/输出电路160可包含用于产生且提供RDQS时钟的时钟电路及驱动器电路。
电源端子供应有电源电位VDD及VSS。这些电源电位VDD及VSS供应到内部电压发生器电路270。内部电压发生器电路270产生各种内部电位VPP、VOD、VARY、VPERI等，且基于电源电位VDD及VSS产生参考电位ZQVREF。内部电位VPP主要用于行解码器240中，内部电位压VOD及VARY主要用于包含在存储器阵列250中的感测放大器中，且内部电位VPERI用于许多其它电路块中。参考电位ZQVREF用于ZQ校准电路265中。
电源端子也供应有电源电位VDDQ。电源电位VDDQ连同电源电位VSS一起供应到输入/输出电路260。在本公开的实施例中，电源电位VDDQ可为与电源电位VDD相同的电位。在本公开的另一实施例中，电源电位VDDQ可为与电源电位VDD不同的电位。专用电源电位VDDQ用于输入/输出电路260，使得由输入/输出电路260产生的电源噪声并不传播到其它电路块。
校准端子ZQ连接到ZQ校准电路265。当由ZQ校准命令ZQ_com激活时，ZQ校准电路265参考RZQ的阻抗及参考电位ZQVREF执行校准操作。由校准操作获得的阻抗码ZQCODE供应到输入/输出电路260，且因此指定包含在输入/输出电路260中的输出缓冲器(未展示)的阻抗。
图3是根据本公开的实施例的半导体装置的部分的框图。图3的半导体装置的部分可包含在图2的半导体装置200的存储器阵列250中。
参考图3，半导体装置包含存储器阵列，所述存储器阵列包含多个物理存储器存储体310(0)到310(15)及320(0)到320(15)以及数据路径312及322。存储器存储体310(0)到310(15)可表示存储器阵列的第一半存储体且存储器存储体320(0)到320(15)可表示存储器阵列的第二半存储体。
存储器存储体310(0)到310(15)及320(0)到320(15)的每一者包含存储数据的存储器单元。存储器单元可布置在相应存储器存储体310(0)到310(15)及320(0)到320(15)中，如先前参考图2的半导体装置200描述，例如，布置在存储器行及列中。例如，每一存储器存储体310(0)到310(15)及320(0)到320(15)包含沿着行布置的存储器单元，其中每一行沿着y方向延伸。存储器单元进一步沿着列布置，其中每一列沿着x方向延伸。沿着存储器存储体的每一行的存储器单元可定义存储器的相应页，其中存储器的页的宽度对应于每行布置的存储器单元的数量。例如，在本公开的一些实施例中，存储器存储体310(0)到310(15)及320(0)到320(15)的存储器单元的每一行包含8,192个存储器单元来存储8,192位数据(每个存储器单元存储1位)，此导致8,192位的存储器页(等效地，1,024字节的存储器页，每一字节具有8位)。
数据路径312及322包含用于将数据提供到外部端子DQ及从外部端子DQ提供数据的电路及数据线。在本公开的一些实施例中，数据路径312及322可包含如先前参考图2的半导体装置200描述的电路及数据线。例如，数据路径312及322可包含先前参考图2描述的读取/写入放大器255及输入/输出电路260。
在本公开的一些实施例中，每一数据路径312及322提供数据到八个外部端子DQ且从八个外部端子DQ提供数据。数据路径312可表示第一字节0且数据路径322可表示第二字节1。此外，在本公开的一些实施例中，数据路径312及322包含用于多用途外部端子DMI的电路及信号线，其可用于在外部端子DQ处具有相应数据的各种操作信号(例如，数据掩膜、数据位反转、奇偶校验等)。
数据在数据输入/输出(IO)总线314(0)到314(3)上在存储器存储体310(0)到310(15)与数据路径312之间传送，且同样地，数据通过数据IO总线324(0)到324(3)在存储器存储体320(0)到320(15)与数据路径322之间传送。例如，数据在数据IO总线314(0)上在存储器存储体310(0)到310(3)与数据路径312之间传送，数据在数据IO总线314(1)上在存储器存储体310(4)到310(7)与数据路径312之间传送，数据在数据IO总线314(2)上在存储器存储体310(8)到310(11)与数据路径312之间传送，且数据在数据IO总线314(3)上在存储器存储体310(12)到310(15)与数据路径312之间传送。类似地，数据在数据IO总线324(0)上在存储器存储体320(0)到320(3)与数据路径322之间传送，数据在数据IO总线324(1)上在存储器存储体320(4)到320(7)与数据路径322之间传送，数据在数据IO总线324(2)上在存储器存储体320(8)到320(11)与数据路径322之间传送，且数据在数据IO总线324(3)上在存储器存储体320(12)到320(15)与数据路径322之间传送。数据IO总线314(0)到314(3)及324(0)到324(3)可沿着对应于存储器单元的列在本公开的一些实施例中延伸所沿的方向(例如，沿着x方向)的方向延伸。
当存取存储器存储体310(0)到310(15)及320(0)到320(15)的存储器存储体例如以将数据提供到相应数据路径以用于读取操作或从相应数据路径接收数据以用于写入操作时，一次从经存取的存储器存储体传送或传送到经存取的存储器存储体的数据位的数量可对应于相应数据IO总线的数据宽度。数据路径312及322的每一者可同时针对一或多个数据IO总线传送数据。例如，在本公开的一些实施例中，每一数据路径312及322可同时针对多达两个数据IO总线传送数据。来自少于两个数据IO总线的数据也可通过数据路径312及322传送。数据路径312及322的每一者将数据传送到相应外部端子DQ且从相应外部端子DQ传送数据。外部端子DQ的DQ宽度通常小于数据路径312及322的数据宽度，且也小于数据IO总线314(0)到314(3)及324(0)到324(3)的每一者的数据宽度。数据路径312及322的数据宽度可为DQ宽度的倍数。类似地，数据IO总线314(0)到314(3)及324(0)到324(3)的数据宽度可为DQ宽度的倍数。
在本公开的一些实施例中，数据IO总线314(0)到314(3)及324(0)到324(3)的每一者具有128位的数据宽度，且数据路径312及322的每一者具有256位的数据宽度。数据路径312及322可同时从多达两个数据IO总线314(0)到314(3)及324(0)到324(3)(即，多达256位)传送数据。来自少于完整256位的数据也可通过数据路径312及322传送(例如，传送128位)。在本公开的一些实施例中，外部端子DQ的DQ宽度为8位(例如，一个字节；8个外部端子DQ)。如先前描述，本公开的一些实施例也包含多用途外部端子DMI。
半导体装置可进一步包含用于从命令/地址总线接收(例如)存储器命令及存储器地址的外部端子CA。外部端子CA可如先前参考图2的半导体装置200描述。
如下文更详细描述，存储器存储体310(0)到310(15)及320(0)到320(15)可布置成各种存储体架构。在一些实施例中，例如，需要在广泛频率及功率分布范围内操作的移动系统(包括所公开的半导体装置)可允许在不同条件下以不同架构操作系统，以优化功率及性能。不同存储体架构可针对各种系统配置提供不同优选的存取方法。例如，一个存储体架构可为将存储器存储体310(0)到310(15)及320(0)到320(15)布置成存储体的存储体群组配置(被称为“存储体群组”或“存储体群组模式”配置)，且存储体经分组成存储体群组，其中每个存储体群组包含一或多个存储器存储体310(0)到310(15)及/或一或多个存储器存储体320(0)到320(15)。具有存储体群组模式配置的实例性存储体架构将存储器存储体310(0)到310(15)及320(0)到320(15)布置成4个存储体，及4个存储体群组。4个存储体群组的每一者包含与4个存储体的每一者相关联的存储器存储体，且每一存储体对应于来自存储器存储体310(0)到310(15)的存储器存储体及来自存储器存储体320(0)到320(15)的存储器存储体。在不脱离本公开的范围的情况下，存储体群组模式配置的其它实例可包含存储体及存储体群组的不同布置。例如，在本公开的一些实施例中，存储体群组模式配置包含4个存储体及8个存储体群组的布置。在本公开的一些实施例中，存储体群组模式配置包含2个存储体及8个存储体群组的布置。更一般来说，本公开的其它实施例包含具有仍不同的存储体及存储体群组布置的存储体群组模式配置。
存储体架构的其它实例可不具有存储体群组，而具有布置成存储体的存储器存储体310(0)到310(15)及320(0)到320(15)，每一存储体具有一个以上存储器存储体310(0)到310(15)及/或一个以上存储器存储体320(0)到320(15)。例如，一个非存储体群组存储体架构将存储器存储体310(0)到310(15)及320(0)到320(15)布置成8个存储体，其中每一存储体具有来自存储器存储体310(0)到310(15)及/或320(0)到320(15)的四个存储器存储体(被称为8个“存储体”模式配置)。另一非存储体群组存储体架构将存储器存储体310(0)到310(15)及320(0)到320(15)布置成16个存储体，其中每一存储体具有来自存储器存储体310(0)到310(15)及/或320(0)到320(15)的两个存储器存储体(被称为16个“存储体”模式配置)。在不脱离本公开的范围的情况下，其它实例可包含存储体的不同布置。例如，在本公开的一些实施例中，存储器存储体310(0)到310(15)及320(0)到320(15)布置成32个存储体。更一般来说，本公开的其它实施例包含具有仍不同的存储体布置的非存储体群组模式配置。
另外，存取操作期间的操作(例如，读取及写入操作)可至少部分基于存储器存储体的存储体架构。例如，用于数据预取的数据量(即，由存储器存储体提供到数据路径312及322以用于存取操作的数据量)可至少部分取决于存储器存储体的存储体结构。用于数据预取的数据量可影响存取操作的突发长度选项。在本公开的一些实施例中，具有将存储器存储体310(0)到310(15)及320(0)到320(15)布置成4个存储体及4个存储体群组的存储体群组模式配置的存储体架构包含16位及32位的突发长度。在本公开的一些实施例中，具有将存储器存储体310(0)到310(15)及320(0)到320(15)布置成8个存储体的存储体模式配置的存储体架构包含32位的突发长度。在本公开的一些实施例中，具有将存储器存储体310(0)到310(15)及320(0)到320(15)布置成16个存储体的存储体模式配置的存储体架构包含16位及32位的突发长度。
取决于存储器存储体的存储体架构的存取操作期间的操作的另一实例与从外部端子DQ提供且由外部端子DQ接收的数据的时序有关。例如，关于读取操作，对于具有存储体群组模式配置的存储体架构，数据可以由时间间隙分离的单独位群组从外部端子DQ提供。
在另一实例中，关于对同一存储体群组的连续读取操作，对于具有存储体群组模式配置的存储体架构，可从外部端子DQ提供数据以用于第一读取操作及第二读取操作而在其间具有时间间隙。在另一实例中，关于对同一存储体群组的连续读取操作，对于具有存储体模式配置的存储体架构，可从外部端子DQ连续地提供数据以用于第一读取操作及第二读取操作而在其间没有时间间隙。
取决于存储器存储体的存储体架构的存取操作期间的操作的另一实例与存取同一存储体群组或不同存储体群组的存取命令的时序及存取同一存储体或不同存储体的存取命令的时序有关。
在存取不同存储体架构时，半导体装置的电路可基于(例如)由存储在模式寄存器中的信息设置的存储体架构提供内部信号及经解码地址。例如，如先前参考图2的半导体装置200描述，命令解码器215可提供内部信号以控制半导体装置200的电路存取如根据由针对与存储体架构相关的模式存储在模式寄存器225中的信息设置的存储体架构布置的存储器阵列250。另外，例如，可包含在地址解码器212、行解码器240及/或列解码器245中的地址解码逻辑216用于基于在模式寄存器225中设置的存储体架构将地址映射到存储器阵列250，例如，提供到命令/地址端子CA的地址的位经解码及映射以基于针对存储器阵列250设置的存储体架构存取不同逻辑分组中的存储器阵列的存储体。
图4是根据本公开的实施例的布置在存储体架构中的图3的半导体装置的部分的框图。
图4中展示的存储体架构是根据本公开的实施例的存储体群组模式配置。存储器存储体310(0)到310(15)及320(0)到320(15)经布置成存储体，且存储体分组成多个存储体群组，其中每个存储体群组包含一或多个存储器存储体310(0)到310(15)及/或一或多个存储器存储体320(0)到320(15)。在图4的特定实例中，存储器存储体310(0)到310(15)及320(0)到320(15)布置成4个存储体及4个存储体群组。4个存储体群组的每一者包含与4个存储体的每一者相关联的存储器存储体，且每一存储体对应于来自存储器存储体310(0)到310(15)的存储器存储体及来自存储器存储体320(0)到320(15)的存储器存储体。例如，存储体群组0(BG0)包含与存储体0到3相关联的存储器存储体310(0)到310(3)及320(0)到320(3)；存储体群组1(BG1)包含与存储体0到3相关联的存储器存储体310(4)到310(7)及320(4)到320(7)；存储体群组2(BG2)包含与存储体0到3相关联的存储器存储体310(8)到310(11)及320(8)到320(11)；且存储体群组3(BG3)包含与存储体0到3相关联的存储器存储体310(12)到310(15)及320(12)到320(15)。
本公开的其它实施例可具有以不同于先前参考图4描述的方式布置的存储体、存储体群组及/或存储体群组的存储器存储体。例如，存储器存储体可布置在具有拥有更多或更少数量的存储体及/或存储体群组及/或每存储体群组的存储器存储体的存储体群组模式配置以及存储体及/或存储体群组及/或每存储体群组存储器存储体的不同布置的存储体架构中。更一般来说，本公开的范围不限于先前参考图4描述的特定实例。
在操作中，数据可传送到存储体群组0到3或从存储体群组0到3传送。当存取存储体群组时，数据在相应数据IO总线上在经存取存储体群组的存储器存储体与数据路径312及322之间传送。通常，当存取存储体群组时，整个数据宽度的数据在相应数据IO总线上在存储器存储体310与数据路径312之间及存储器存储体320与数据路径322之间传送。例如，在其中数据IO总线314(0)到314(3)及324(0)到324(3)的数据宽度为128位的实施例中，当存取存储体群组时，128位的数据在相应数据IO总线314上在经存取存储体群组的存储器存储体310与数据路径312之间传送，且128位的数据在相应数据IO总线324上在经存取存储体群组的存储器存储体320与数据路径322之间传送。当存取存储体群组时，传送总共256位(例如，2x 128位)。
可基于编程的模式设置(例如，在与突发长度相关联的运算元的模式寄存器中)以不同的突发长度在外部端子DQ上提供数据到数据路径且从数据路径提供数据。对存储体群组的实例性存取操作将参考图5及6描述。图5是根据本公开的实施例的在布置在具有拥有16位突发长度的存储体群组模式配置的存储体架构中的图3的半导体装置的操作期间的各种信号的时序图。图6是根据本公开的实施例的在布置在具有拥有32位突发长度的存储体群组模式配置的存储体架构中的图3的半导体装置的操作期间的各种信号的时序图。在本公开的一些实施例中，图5及6的实例性操作的存储体群组模式配置可如先前参考图4描述。
图5说明用于从两个存储体群组读取数据的实例性存取操作。以交错方式存取两个存储体群组，其中数据从第一存储体群组提供，接着从第二存储体群组提供，然后从第一存储体群组提供，依此类推。在实例性存取操作中，存储器存储体布置在具有4个存储体及4个存储体群组的存储体群组模式配置的存储体架构中。另外，数据选通时钟WCK与外部时钟CK之间的比CKR为4:1，且读取数据的突发长度为16。设置时延RL，使得在对应读取命令之后的时间RL提供数据。时延RL可由如先前描述的CK时钟的时钟周期数量定义。
可通过在模式寄存器中针对对应于存储体架构设置的运算元编程适当值来设置存储体架构。可通过在模式寄存器中针对对应于WCK到CK设置的运算元编程适当值来设置CKR。可通过在模式寄存器中针对对应于突发长度设置的运算元编程适当值来设置突发长度。可通过在模式寄存器中针对对应于RL时延设置的运算元编程适当值来设置时延RL。
在CKR 4:1的情况下，WCK时钟的频率是CK时钟的频率的四倍，换句话说，这意味着在CK时钟的一个时钟周期期间，存在WCK时钟的四个时钟周期。虽然在图5中未展示，但WCK在提供数据期间有效，且其时钟频率是CK时钟的时钟频率的四倍。如先前描述，数据从每一外部端子DQ提供，其中在WCK时钟的每一上升及下降时钟边缘提供一位数据。假设每个数据路径312及322有8个外部端子DQ且突发长度为16，那么由存储体群组针对存储器存取操作提供32个字节的数据(每个字节8位)(来自数据路径312的16个字节数据用于第一半存储体，且来自数据路径322的16个字节数据用于第二半存储体)。
在时间T0之前，且在图5中未展示，已经由半导体装置接收激活命令及相关联的存储器地址。例如，在本公开的一些实施例中，在时间T0之前接收具有行存储器地址的激活命令。另外，在时间T0之前，选择信号CS变为有效(例如，当CS信号是高逻辑电平时有效)以选择半导体装置。也将存储器存取命令及相关联存储器地址提供到半导体装置。当由有效CS信号选择时，半导体装置响应于CK时钟(及互补的CKF时钟)接收存储器命令及存储器地址。例如，在时间T0及CK时钟的后续下降时钟边缘，所选择的半导体装置接收读取命令(“有效”)及相关联存储器地址，包含存储体群组地址BG0(存储体群组0的存储体群组地址)。由于读取命令及BG0地址，将从存储体群组0中的存储器地址读取数据。在时间Ta0提供时间T0的读取命令的数据，时间Ta0是在时间T0接收读取命令及相关联存储器地址之后的RL。在时间Ta0之后从每一外部端子DQ提供16位数据。
在时间T2之前，CS信号再次变为有效以选择半导体装置，且将第二存储器命令及相关联的存储器地址提供到半导体装置。半导体装置在时间T2及CK时钟的后续下降时钟边缘接收第二存储器命令及相关联的存储器地址。特定来说，半导体装置接收第二读取命令，以及包含存储体群组地址BG1(存储体群组1的存储体群组地址)的存储器地址。由于第二读取命令及BG1地址，将从存储体群组1中的存储器地址读取数据。在时间Ta2提供时间T2的第二读取命令的数据，时间Ta2是在时间T2接收第二读取命令及相关联存储器地址之后的RL。在时间Ta2之后从每一外部端子DQ提供16位数据。
在时间T4之前，CS信号再次变为有效以选择半导体装置，且将第三存储器命令及相关联存储器地址提供到半导体装置。半导体装置在时间T4及CK时钟的后续下降时钟边缘接收第三存储器命令及相关联存储器地址。特定来说，半导体装置接收第三读取命令，以及包含存储体群组地址BG0的存储器地址。第三读取命令表示对存储体群组0的第二读取操作。归因于第三读取命令及BG0地址，将从存储体群组0中的存储器地址读取数据。在时间Ta4提供时间T4的第三读取命令的数据，时间Ta4是在时间T4接收第三读取命令及相关联存储器地址之后的RL。在时间Ta4之后从每一外部端子DQ提供16位数据。
在图5中展示存取命令之间的取消选择命令DES。但是，DES命令通过实例方式提供，且在那些时间期间可提供其它命令。另外，可提供存储器命令的相对于图5中展示的地址信息的不同、附加及/或替代地址信息。
如图5的实例性存取操作说明，对不同存储体群组的存取可交错。对不同存储体群组的交错存取可防止在仅存取一个存储体群组时可发生的外部端子DQ上的空闲时间。空闲时间可起因于对同一存储体群组的存取操作之间的最小时序tCCD_L。即，对存储体群组的第二存取命令无法比对同一存储体群组的第一存取命令后的tCCD_L更早提供。在图5中展示时间T0与T4之间的tCCD_L时间。因此，存储体群组0的第二读取命令(在时间T4)不应早于存储体群组0的第一读取命令(在时间T0)之后的tCCD_L提供。归因于对同一存储体群组的存取操作的tCCD_L限制，从同一存储体群组读取的数据将在外部端子DQ空闲时提供。例如，假设没有提供在时间T2的存储体群组1的读取命令，那么在时间T4的存储体群组0的第二读取命令的数据在从时间T0的存储体群组0的第一读取命令的数据的间隙之后提供，且外部端子DQ将在对存储体群组0的第一读取命令的第16位及对存储体群组0的第二读取命令的第1位之后的时间空闲(例如，从大约时间Ta2到大约时间Ta4空闲，即，在已经从存储体群组1提供数据的时间空闲)。
但是，与对同一存储体群组的存取命令的最小tCCD_L时间相比，对不同存储体群组的存取命令具有更短的最小时间tCCD_S。在图5中展示时间T0与T2之间的最小时间tCCD_S。更短的tCCD_S时间可允许对不同存储体群组的存取命令在对同一存储体群组的存取命令之间提供，借此使存取操作交错。在图5中，在时间T2对存储体群组1的读取命令在时间T0对存储体群组0的读取命令与在时间T4对存储体群组0的读取命令之间提供。对存储体群组1的读取命令导致在本来空闲的时间期间在外部端子DQ上提供的数据以用于对存储体群组0的连续存取操作。因此，可更有效地利用半导体装置的数据带宽。
图6说明用于从两个存储体群组读取数据的实例性存取操作。以交错方式存取两个存储体群组，其中数据从第一存储体群组提供，接着从第二存储体群组提供，然后从第一存储体群组提供，依此类推。在实例性存取操作中，存储器存储体布置在具有4个存储体及4个存储体群组的存储体群组模式配置的存储体架构中，如先前参考图5描述。另外，半导体装置的各种操作条件也如先前针对图5的实例描述(例如，4:1的CKR)，除了对于图6的实例，读取数据的突发长度是32且RL可更大外。假设每个数据路径312及322有8个外部端子DQ且突发长度为32，那么由存储体群组针对存储器存取操作提供64个字节的数据(来自数据路径312的32个字节数据用于第一半存储体，且来自数据路径322的32个字节数据用于第二半存储体)。
在时间T0之前，且在图6中未展示，已经由半导体装置接收激活命令及相关联存储器地址。例如，在本公开的一些实施例中，在时间T0之前接收具有行存储器地址的激活命令。另外，在时间T0之前，选择信号CS变为有效以选择半导体装置。也将存储器存取命令及相关联存储器地址提供到半导体装置。在时间T0及CK时钟的后续下降时钟边缘，所选择的半导体装置接收读取命令(“有效”)及包含存储体群组地址BG0的相关联存储器地址。由于读取命令及BG0地址，将从存储体群组0中的存储器地址读取数据。在时间Ta0提供时间T0的读取命令的第一数据群组，所述时间Ta0是在时间T0接收读取命令及相关联存储器地址之后的RL，且在从第一数据群组的末尾的间隙之后提供时间T0的读取命令的第二数据群组。例如，归因于32位的突发长度，从每一外部端子DQ提供32位数据。针对时间T0的读取命令，将32位分成每群组16位的两个群组。前16位数据群组在大约时间Ta0提供，所述时间Ta0是在时间T0的读取命令之后的RL，且后16位数据群组在前16位数据群组的末尾之后的WCK时钟(tWCK)的8个时钟周期的间隙之后提供(例如，在大约时间Ta4提供)。
在时间T2之前，CS信号再次变为有效以选择半导体装置，且将第二存储器命令及相关联存储器地址提供到半导体装置。半导体装置在时间T2及CK时钟的后续下降时钟边缘接收第二存储器命令及相关联存储器地址。特定来说，半导体装置接收第二读取命令，以及包含存储体群组地址BG1的存储器地址。由于第二读取命令及BG1地址，将从存储体群组1中的存储器地址读取数据。在时间Ta2提供时间T2的读取命令的第一数据群组，所述时间Ta2是在时间T2接收读取命令及相关联存储器地址之后的RL，且在从第一数据群组的末尾的间隙之后提供时间T2的读取命令的第二数据群组。从每一外部端子DQ提供32位数据，其中32位分成每群组16位的两个群组。针对时间T2的读取命令，前16位数据群组在大约时间Ta2提供，所述时间Ta2是在时间T2的读取命令之后的RL，且后16位数据群组在继前16位数据群组的末尾后的8tWCK的间隙之后提供(例如，在大约时间Ta6提供)。
在时间T8之前，CS信号再次变为有效以选择半导体装置，且将第三存储器命令及相关联存储器地址提供到半导体装置。半导体装置在时间T8及CK时钟的后续下降时钟边缘接收第三存储器命令及相关联存储器地址。半导体装置接收第三读取命令，以及包含存储体群组地址BG0的存储器地址。第三读取命令表示对存储体群组0的第二读取操作。响应于第三读取命令及BG0地址，将从存储体群组0中的存储器地址读取数据。在时间Ta8提供时间T8的读取命令的第一数据群组，所述时间Ta8是在时间T8接收读取命令及相关联存储器地址之后的RL，且在从第一数据群组的末尾的间隙之后提供时间T8的读取命令的第二数据群组。针对时间T8的读取命令，前16位数据群组在大约时间Ta8提供，所述时间Ta8是在时间T8的读取命令之后的RL，且后16位数据群组在前16位数据群组的末尾后的8tWCK的间隙之后提供(例如，在大约时间Ta12提供)。
在图6中展示存取命令之间的取消选择命令DES。但是，DES命令通过实例方式提供，且在那些时间期间可提供其它命令。另外，可提供存储器命令的相对于图6中展示的地址信息的不同、附加及/或替代地址信息。
类似于图5的实例性存取操作，图6说明交错存取不同存储体群组的实例性存取操作，如先前描述，此可防止在仅存取一个存储体群组时可发生的外部端子DQ上的空闲时间。但是，与图5实例性存取操作相比，图6的实例性存取操作具有32位突发长度。如先前描述，将用于存取操作的32位分为具备8tWCK间隙的两个16位群组。交错存取操作导致针对两个不同的存储体群组的存取操作交错16位的两个群组。但是，与16位突发长度相比，针对32位突发长度的对同一存储体群组的存取操作可导致更多空闲时间。
与图5的实例相比，对于图6的实例性存取操作，对同一存储体群组的存取操作之间的tCCD_L的最小时序更长，这是归因于更长的32位突发长度。在图6中展示时间T0与T8之间的tCCD_L时间。因此，存储体群组0的第二读取命令(在时间T4)不应早于存储体群组0的第一读取命令(在时间T0)之后的tCCD_L提供。归因于对同一存储体群组的存取操作的tCCD_L限制，从同一存储体群组读取的数据将在外部端子DQ空闲时提供。
参考图6，假设未提供存储体群组1的时间T2的读取命令，那么外部端子DQ将在对存储体群组0的第一读取命令的前16位数据群组的第16位与对存储体群组0的第一读取命令的第二数据群组的第1位之间的时间空闲，且也在对存储体群组0的第二读取命令的前16位数据群组的第16位与对存储体群组0的第二读取命令的第二数据群组的第1位之间的时间空闲(例如，从大约时间Ta2到大约时间Ta4空闲，且从大约时间Ta6到大约时间Ta8及从大约时间Ta10到大约时间Ta12空闲)。
然而，如先前描述，不同存储体群组的存取命令的最小时间tCCD_S短于tCCD_L。在图6中展示时间T0与T2之间的最小时间tCCD_S。更短的tCCD_S时间可允许在对同一存储体群组的存取命令之间提供对不同存储体群组的存取命令，借此使存取操作交错。在图6中，在时间T0对存储体群组0的读取命令与在时间T8对存储体群组0的读取命令之间提供在时间T2对存储体群组1的读取命令。对存储体群组1的读取命令导致在本来空闲的时间期间在外部端子DQ上提供数据以用于对存储体群组0的连续存取操作。因此，可更有效地利用半导体装置的数据带宽。
图7是根据本公开的实施例的布置在存储体架构中的图3的半导体装置的部分的框图。
图7中展示的存储体架构是根据本公开的实施例的存储体模式配置。存储器存储体310(0)到310(15)及320(0)到320(15)经布置成多个存储体，但没有存储体群组，且每一存储体包含一或多个存储器存储体310(0)到310(15)及/或一或多个存储器存储体320(0)到320(15)。在图7的特定实例中，存储器存储体310(0)到310(15)及320(0)到320(15)布置成8个存储体。8个存储体的每一者包含来自存储器存储体310(0)到310(15)的存储器存储体及来自存储器存储体320(0)到320(15)的存储器存储体。例如，存储体0包含存储器存储体310(0)、310(8)、320(0)及320(8)；存储体1包含存储器存储体310(1)、310(9)、320(1)及320(9)；存储体2包含存储器存储体310(2)、310(10)、320(2)及320(10)；存储体3包含存储器存储体310(3)、310(11)、320(3)及320(11)；存储体4包含存储器存储体310(4)、310(12)、320(4)及320(12)；存储体5包含存储器存储体310(5)、310(13)、320(5)及320(13)；存储体6包含存储器存储体310(6)、310(14)、320(6)及320(14)；且存储体7包含存储器存储体310(7)、310(15)、320(7)及320(15)。
本公开的其它实施例可具有以不同于先前参考图7描述的方式布置的存储体及/或存储体的存储器存储体。例如，存储器存储体可布置在具有拥有更多或更少数量的存储体及/或每存储体的存储器存储体的存储体模式配置以及存储体及/或每存储体存储器存储体的不同布置的存储体架构中。更一般来说，本公开的范围不限于先前参考图7描述的特定实例。
在操作中，数据可传送到存储体0到7及从存储体0到7传送。当存取存储体时，数据在相应数据IO总线上在经存取存储体的存储器存储体与数据路径312及322之间传送。通常，当存取存储体时，整个数据宽度的数据在相应数据IO总线上在存储器存储体310与数据路径312之间及在存储器存储体320与数据路径322之间传送。例如，在其中数据IO总线314(0)到314(3)及324(0)到324(3)的数据宽度为128位的实施例中，当存取存储体时，128位数据在四个数据IO总线的每一者上在存储器存储体与数据路径之间传送：当存取存储体0到3中任一者时，128位数据在数据IO总线314(0)上传送，128位数据在数据IO总线314(2)上传送，128位数据在IO总线324(0)上传送，且128位数据在IO总线324(2)上传送；当存取存储体4到7中任一者时，128位数据在数据IO总线314(1)上传送，128位数据在数据IO总线314(3)上传送，128位数据在IO总线324(1)上传送，且128位数据在IO总线324(3)上传送。当存取存储体时，传送总共512位。
对存储体的实例性存取操作将参考图8描述。图8是根据本公开的实施例的在布置在具有存储体模式配置的存储体架构中的半导体装置的操作期间的各种信号的时序图。在本公开的一些实施例中，图8的实例性操作的存储体模式配置可如先前参考图7描述。
图8说明用于从两个存储体读取数据的实例性存取操作。在实例性存取操作中，存储器存储体布置在具有8个存储体的存储体模式配置的存储体架构中。另外，数据选通时钟WCK与外部时钟CK之间的比CKR为4:1，且读取数据的突发长度为32。设置时延RL，使得在对应读取命令之后的时间RL提供数据。可通过在模式寄存器中针对对应于存储体架构设置的运算元编程适当值来设置存储体架构。可通过在模式寄存器中针对对应于设置的模式寄存器中的运算元编程适当值来设置CKR、突发长度及RL。虽然在图8中未展示，但WCK在提供数据期间有效，且其时钟频率是CK时钟的时钟频率的四倍，如由4:1的CKR指示。假设每个数据路径312及322有8个外部端子DQ且突发长度为32，那么由存储体针对存储器存取操作提供64个字节的数据(来自数据路径312的32个字节数据用于第一半存储体，且来自数据路径322的32个字节数据用于第二半存储体)。
在时间T0之前，且在图8中未展示，已经由半导体装置接收激活命令及相关联存储器地址。例如，在本公开的一些实施例中，在时间T0之前接收具有行存储器地址的激活命令。另外，在时间T0之前，选择信号CS变为有效以选择半导体装置。也将存储器存取命令及相关联存储器地址提供到半导体装置。在时间T0及CK时钟的后续下降时钟边缘，所选择的半导体装置接收读取命令(“有效”)及包含存储体地址BA0(存储体0的存储体地址)及列地址CAn的相关联存储器地址。由于读取命令及BG0及CAn地址，将从存储体0中的列地址CAn读取数据。在时间Ta0提供时间T0的读取命令的数据，时间Ta0是在时间T0接收读取命令及相关联存储器地址之后的RL。在时间Ta0之后从每一外部端子DQ提供32位数据。
在时间T4之前，CS信号再次变为有效以选择半导体装置，且将第二存储器命令及相关联存储器地址提供到半导体装置。半导体装置在时间T4及CK时钟的后续下降时钟边缘接收第二存储器命令及相关联存储器地址。特定来说，半导体装置接收第二读取命令，以及包含存储体地址BA0及列地址CAm的存储器地址。由于读取命令及BA0及CAm地址，将从存储体0中的列地址CAm读取数据。在时间Ta4提供时间T4的读取命令的数据，时间Ta4是在时间T4接收读取命令及相关联存储器地址之后的RL。在时间Ta4之后从每一外部端子DQ提供32位数据。
在时间T8之前，CS信号再次变为有效以选择半导体装置，且将第三存储器命令及相关联存储器地址提供到半导体装置。半导体装置在时间T8及CK时钟的后续下降时钟边缘接收第三存储器命令及相关联存储器地址。特定来说，半导体装置接收第三读取命令，以及包含存储体地址BA1(存储体1的存储体地址)及列地址CAn的存储器地址。由于读取命令及BA1及CAn地址，将从存储体1中的列地址CAn读取数据。在时间Ta8提供时间T8的读取命令的数据，时间Ta8是在时间T8接收读取命令及相关联存储器地址之后的RL。在时间Ta8之后从每一外部端子DQ提供32位数据。
在图8中展示存取命令之间的取消选择命令DES。但是，DES命令通过实例方式提供，且在那些时间期间可提供其它命令。另外，可提供存储器命令的相对于图8中展示的地址信息的不同、附加及/或替代地址信息。
如由图8的实例性存取操作说明，对同一存储体的存取操作可具有与对不同存储体的存取操作相同的最小命令时序。例如，在时间T0对存储体0中的列CAn的第一读取命令与在时间T4对存储体0中的列CAm的第二读取命令(即，同一存储体)之间的最小命令时序tCCD与在时间T4对存储体0中的列CAm的第二读取命令与在时间T8对存储体1中的列CAn的第三读取命令(即，不同存储体)之间的tCCD相同。相比之下，如先前参考图5及6描述，对同一存储体群组的存取操作的最小命令时序tCCD_L大于对不同存储体群组的存取操作的最小命令定时tCCD_S。此外，图8的实例性存取操作的每存取操作32位并不分为由时间间隙分离的多个位群组。连续提供图8的每存取操作32位，直到每外部端子DQ的32位完成。另外，提供来自对同一存储体的连续读取命令的数据而不由时间间隙分离(例如，在时间T4对存储体0的读取命令的数据紧跟在时间T0对存储体0的读取命令的数据之后提供)。因此，可用存储体模式配置避免外部端子DQ的空闲时间，而无需使存储器存取操作交错。
图9是根据本公开的实施例的布置在存储体架构中的图3的半导体装置的部分的框图。
图9中展示的存储体架构是根据本公开的实施例的存储体模式配置。存储器存储体310(0)到310(15)及320(0)到320(15)经布置成多个存储体，但没有任何存储体群组，且每一存储体包含一或多个存储器存储体310(0)到310(15)及/或一或多个存储器存储体320(0)到320(15)。在图9的特定实例中，存储器存储体310(0)到310(15)及320(0)到320(15)布置成16个存储体。16个存储体的每一者包含来自存储器存储体310(0)到310(15)的存储器存储体及来自存储器存储体320(0)到320(15)的存储器存储体。例如，存储体0包含存储器存储体310(0)及320(0)；存储体1包含存储器存储体310(1)及320(1)；存储体2包含存储器存储体310(2)及320(2)；存储体3包含存储器存储体310(3)及320(3)；存储体4包含存储器存储体310(4)及320(4)；存储体5包含存储器存储体310(5)及320(5)；存储体6包含存储器存储体310(6)及320(6)；存储体7包含存储器存储体310(7)及320(7)；存储体8包含存储器存储体310(8)及320(8)；存储体9包含存储器存储体310(9)及320(9)；存储体10包含存储器存储体310(10)及320(10)；存储体11包含存储器存储体310(11)及320(11)；存储体12包含存储器存储体310(12)及320(12)；存储体13包含存储器存储体310(13)及320(13)；存储体14包含存储器存储体310(14)及320(14)；且存储体15包含存储器存储体310(15)及320(15)。
本公开的其它实施例可具有以不同于先前参考图9描述的方式布置的存储体及/或存储体的存储器存储体。例如，存储器存储体可布置在具有拥有更多或更少数量的存储体及/或每存储体的存储器存储体的存储体模式配置以及存储体及/或每存储体存储器存储体的不同布置的存储体架构中。更一般来说，本公开的范围不限于先前参考图9描述的特定实例。
在操作中，数据可传送到存储体0到15及从存储体0到7传送。当存取存储体时，数据在相应数据IO总线上在经存取存储体的存储器存储体与数据路径312及322之间传送。通常，当存取存储体时，整个数据宽度的数据在相应数据IO总线上在存储器存储体310与数据路径312之间及在存储器存储体320与数据路径322之间传送。例如，在其中数据IO总线314(0)到314(3)及324(0)到324(3)的数据宽度为128位的实施例中，当存取存储体时，128位数据在两个数据IO总线的每一者上在存储器存储体与数据路径之间传送：当存取存储体0到3中任一者时，128位数据在数据IO总线314(0)上传送且128位数据在IO总线324(0)上传送；当存取存储体4到7中任一者时，128位数据在数据IO总线314(1)上传送且128位数据在IO总线324(1)上传送；当存取存储体8到11中任一者时，128位数据在数据IO总线314(2)上传送且128位数据在IO总线324(2)上传送；且当存取存储体12到15中任一者时，128位数据在数据IO总线314(3)上传送且128位数据在IO总线324(3)上传送。当存取存储体时，传送总共256位(例如，128位x2)。
对存储体的实例性存取操作将参考图10及11描述。图10是根据本公开的实施例的在布置在具有拥有16位突发长度的存储体模式配置的存储体架构中的半导体装置的操作期间的各种信号的时序图。图11是根据本公开的实施例的在布置在具有拥有32位突发长度的存储体模式配置的存储体架构中的半导体装置的操作期间的各种信号的时序图。在本公开的一些实施例中，图10及11的实例性操作的存储体模式配置可如先前参考图9描述。
图10及11说明用于从两个存储体读取数据的实例性存取操作。在实例性存取操作中，存储器存储体布置在具有16个存储体的存储体模式配置的存储体架构中其。另外，数据选通时钟WCK与外部时钟CK之间的比CKR为4:1。设置时延RL，使得在对应读取命令之后的时间RL提供数据。可通过在模式寄存器中针对对应于存储体架构设置的运算元编程适当值来设置存储体架构。可通过在模式寄存器中针对对应于设置的模式寄存器中的运算元编程适当值来设置CKR、突发长度及RL。虽然在图10及11中未展示，但WCK在提供数据期间有效，且其时钟频率是CK时钟的时钟频率的四倍，如由4:1的CKR指示。
图10说明16位的突发长度且图11说明32位的突发长度。假设每个数据路径312及322有8个外部端子DQ且突发长度为16，那么由存储体针对存储器存取操作提供32个字节的数据(来自数据路径312的16个字节数据用于第一半存储体，且来自数据路径322的16个字节数据用于第二半存储体)。相比之下，对于32的突发长度，由存储体针对存储器存取操作提供64个字节的数据(来自数据路径312的32个字节数据用于第一半存储体，且来自数据路径322的32个字节数据用于第二半存储体)。
参考图10，在时间T0之前，已经由半导体装置接收激活命令及相关联存储器地址(图10中未展示)。例如，在本公开的一些实施例中，在时间T0之前接收具有行存储器地址的激活命令。另外，在时间T0之前，选择信号CS变为有效以选择半导体装置。也将存储器存取命令及相关联存储器地址提供到半导体装置。在时间T0及CK时钟的后续下降时钟边缘，所选择的半导体装置接收读取命令(“有效”)及包含存储体地址BA0(存储体0的存储体地址)及列地址CAn的相关联存储器地址。由于读取命令及BG0及CAn地址，将从存储体0中的列地址CAn读取数据。在时间Ta0提供时间T0的读取命令的数据，时间Ta0是在时间T0接收读取命令及相关联存储器地址之后的RL。在时间Ta0之后从每一外部端子DQ提供16位数据。
在时间T2之前，CS信号再次变为有效以选择半导体装置，且将第二存储器命令及相关联存储器地址提供到半导体装置。半导体装置在时间T2及CK时钟的后续下降时钟边缘接收第二存储器命令及相关联存储器地址。特定来说，半导体装置接收第二读取命令，以及包含存储体地址BA0及列地址CAm的存储器地址。由于读取命令及BA0及CAm地址，将从存储体0中的列地址CAm读取数据。在时间Ta2提供时间T2的读取命令的数据，时间Ta2是在时间T2接收读取命令及相关联存储器地址之后的RL。在时间Ta2之后从每一外部端子DQ提供16位数据。
在时间T4之前，CS信号再次变为有效以选择半导体装置，且将第三存储器命令及相关联存储器地址提供到半导体装置。半导体装置在时间T4及CK时钟的后续下降时钟边缘接收第三存储器命令及相关联存储器地址。特定来说，半导体装置接收第三读取命令，以及包含存储体地址BA1(存储体1的存储体地址)及列地址CAn的存储器地址。由于读取命令及BA1及CAn地址，将从存储体1中的列地址CAn读取数据。在时间Ta4提供时间T4的读取命令的数据，时间Ta4是在时间T4接收读取命令及相关联存储器地址之后的RL。在时间Ta8之后从每一外部端子DQ提供16位数据。
如先前描述，与图10的实例性存取操作相比，图11的实例性存取操作具有32位的突发长度。参考图11，在时间T0之前，已经由半导体装置接收激活命令及相关联存储器地址(图11中未展示)。例如，在本公开的一些实施例中，在时间T0之前接收具有行存储器地址的激活命令。另外，在时间T0之前，选择信号CS变为有效以选择半导体装置。也将存储器存取命令及相关联存储器地址提供到半导体装置。在时间T0及CK时钟的后续下降时钟边缘，所选择的半导体装置接收读取命令(“有效”)及包含存储体地址BA0(存储体0的存储体地址)及列地址CAn的相关联存储器地址。由于读取命令及BG0及CAn地址，将从存储体0中的列地址CAn读取数据。在时间Ta0提供时间T0的读取命令的数据，时间Ta0是在时间T0接收读取命令及相关联存储器地址之后的RL。在时间Ta0之后从每一外部端子DQ提供32位数据。
在时间T4之前，CS信号再次变为有效以选择半导体装置，且将第二存储器命令及相关联存储器地址提供到半导体装置。半导体装置在时间T4及CK时钟的后续下降时钟边缘接收第二存储器命令及相关联存储器地址。特定来说，半导体装置接收第二读取命令，以及包含存储体地址BA0及列地址CAm的存储器地址。由于读取命令及BA0及CAm地址，将从存储体0中的列地址CAm读取数据。在时间Ta4提供时间T4的读取命令的数据，时间Ta4是在时间T4接收读取命令及相关联存储器地址之后的RL。在时间Ta4之后从每一外部端子DQ提供32位数据。
在时间T8之前，CS信号再次变为有效以选择半导体装置，且将第三存储器命令及相关联存储器地址提供到半导体装置。半导体装置在时间T8及CK时钟的后续下降时钟边缘接收第三存储器命令及相关联存储器地址。特定来说，半导体装置接收第三读取命令，以及包含存储体地址BA1(存储体1的存储体地址)及列地址CAn的存储器地址。由于读取命令及BA1及CAn地址，将从存储体1中的列地址CAn读取数据。在时间Ta8提供时间T8的读取命令的数据，时间Ta8是在时间T8接收读取命令及相关联存储器地址之后的RL。在时间Ta8之后从每一外部端子DQ提供32位数据。
如图11的实例性存取操作展示，具有32位突发长度的16个存储体的存储体模式配置的存取操作类似于具有32位突发长度的8个存储体的存储体模式配置的存取操作，如先前参考图8描述。如同图8中说明的实例性存取操作，图11的实例性存取操作的每存取操作32位并不分为由时间间隙分离的多个位群组。连续提供每存取操作32位，直到每外部端子DQ的32位完成。因此，可用存储体模式配置避免外部端子DQ的空闲时间，而无需使存储器存取操作交错。
在图10及11中展示存取命令之间的取消选择命令DES。但是，DES命令通过实例方式提供，且在那些时间期间可提供其它命令。另外，可提供存储器命令的相对于图10及11中展示的地址信息的不同、附加及/或替代地址信息。
如由图10及11的实例性存取操作说明，对同一存储体的存取操作可具有与对不同存储体的存取操作相同的最小命令时序。例如，在对存储体0中的列CAn的第一读取命令与对存储体0中的列CAm的第二读取命令(即，同一存储体)之间的最小命令时序tCCD与在对存储体0中的列CAm的第二读取命令与对存储体1中的列CAn的第三读取命令(即，不同存储体)之间的tCCD相同。相比之下，如先前参考图5及6描述，对同一存储体群组的存取操作的最小命令时序tCCD_L大于对不同存储体群组的存取操作的最小命令时序tCCD_S。此外，图10及11的实例性存取操作的每存取操作的数据并不分为由时间间隙分离的多个位群组。另外，来自对同一存储体的连续读取命令的数据经提供而未由时间间隙分离(例如，对存储体0的第二读取命令的数据紧跟在对存储体0的第一读取命令的数据之后提供)。因此，可用存储体模式配置避免外部端子DQ的空闲时间，而无需使存储器存取操作交错。
与8存储体模式配置的实例性存取操作相比，当对16个存储体模式配置存取存储体时，从存储器存储体传送到数据路径的位数可为256位，例如，如先前参考图9描述。通过提供每存储体存取256位，相较于8个存储体模式配置的实例性存取操作(例如，用于图7的存储体模式配置的图8的实例性存取操作)的每存储体存取512位，针对第二读取命令读取数据的位置可存在限制。可存在限制，因为在存取操作期间存取每存储体两个存储器存储体而不是每存储体四个存储器存储体，如先前针对图7的8个存储体模式配置参考图8描述。凭借16个存储体模式配置的图10及11的实例性操作，CK时钟的时钟频率也可存在限制。即，相同存储体存取操作的tCCD时间应足够长以允许数据IO总线及数据路径准备对同一存储体的另一存取操作。因而，虽然在处于16个存储体模式配置中时，相对较低频率的CK时钟可为对同一存储体的连续(back-to-back)存取操作提供足够的tCCD时间，但相对较高频率的CK时钟可不会如此。
如先前描述，半导体装置的电路可基于(例如)由存储在模式寄存器中的信息设置的存储体架构提供内部信号及经解码地址。例如，参考图2的半导体装置200，命令解码器215可提供内部信号以控制半导体装置200的电路以存取如根据由针对存储体架构存储在模式寄存器225中的信息设置的存储体架构布置的存储器阵列250。另外，地址解码器212、行解码器240及/或列解码器245可基于在模式寄存器225中设置的存储体架构将地址映射到存储器阵列250。
图12是根据本公开的实施例的用于存取不同存储体架构的存储器阵列的地址映射表。图12的地址映射表展示三个存储体架构的地址阵列映射，特定来说，(1)具有存储体群组模式配置(“BG”)的存储体架构；(2)具有8个存储体模式配置(“8B”)的存储体架构；及(3)具有16个存储体模式配置(“16B”)的存储体架构。如先前描述，地址可通过(例如)半导体装置中的地址解码器解码且映射。在图12的实例中，基于经存取的存储器阵列的存储体架构映射用于存取操作的地址的四个位。对于所有不同存储体架构，用于存取操作的地址的其它位可映射为相同的。如在图12的实例中展示，当存储器阵列具有拥有存储体群组模式配置的存储体架构时，地址的四个位映射为存储体地址的两个地址位(BA0及BA1)以及存储体群组地址的两个地址位(BG0及BG1)。相比来说，当存储器阵列具有拥有8存储体模式配置的存储体架构时，地址的四个位映射为存储体地址的两个地址位(BA0、BA1及BA2)以及存取操作的起始地址的一个地址位(突发起始地址B4)。当存储器阵列具有拥有16存储体模式配置的存储体架构时，地址的四个位映射为存储体地址的四个地址位(BA0、BA1、BA2及BA3)。在本公开的一些实施例中，基于针对存储器阵列设置的存储体架构映射的地址的特定四个位可对于不同的存储体架构是相同的。
应自前文了解，尽管本文已出于图示说明的目的而描述本发明的特定实施例，但可在不背离本发明的精神及范畴的情况下作出各种修改。因此，本公开的范围不应限制于本文描述的特定实施例的任一者。

Claims (37)

1.一种设备，其包括：
模式寄存器，其经配置以存储与存储体架构相关的信息；及
存储器阵列，其包含多个存储器存储体，所述多个存储器存储体经配置以至少部分基于存储在所述模式寄存器中的与存储体架构相关的所述信息布置在存储体架构中。
2.根据权利要求1所述的设备，其中所述存储体架构包括存储体群组模式配置。
3.根据权利要求2所述的设备，其中所述存储体群组模式配置包括n个存储体及m个存储体群组，其中所述n个存储体的每一者包含所述多个存储器存储体的存储器存储体且所述m个存储体群组的每一者包含包含有所述n个存储体的每一者的存储器存储体，其中n及m两者是非零整数。
4.根据权利要求3所述的设备，其中所述存储体群组的每一者在相应数据总线上传送数据到数据路径且从所述数据路径传送数据。
5.根据权利要求3所述的设备，其中n为四且m为四。
6.根据权利要求1所述的设备，其中所述存储体架构包括存储体模式配置。
7.根据权利要求6所述的设备，其中所述存储体模式配置包括p个存储体，所述p个存储体的每一者包含所述多个存储器存储体的q个存储器存储体，其中p及q两者是非零整数。
8.根据权利要求7所述的设备，其中p为八且q为四。
9.根据权利要求7所述的设备，其中p为十六且q为二。
10.根据权利要求1所述的设备，其中用于所述存储器阵列的数据预取的数据量至少部分基于所述存储体架构。
11.一种设备，其包括：
命令解码器，其经配置以接收且解码存取命令且响应于所述命令提供内部信号；
地址解码器，其经配置以接收与所述存取命令相关联的地址且响应于所述地址提供经解码地址信号；
模式寄存器，其经配置以用存储体架构设置的值编程；及
存储器阵列，其包含多个存储器存储体，所述多个存储器存储体经配置以响应于所述内部信号而存取，其中所述多个存储器存储体根据至少部分基于所述存储体架构设置选择的存储体架构进行布置，且其中所述地址解码器经配置以基于所述选定存储体架构将所述经解码地址信号的至少部分映射到所述多个存储器存储体以根据所述选定存储体架构存取所述多个存储器存储体。
12.根据权利要求11所述的设备，其中所述存储体架构至少选自具有存储体群组模式配置的存储体架构及具有存储体模式配置的存储体架构。
13.根据权利要求11所述的设备，其进一步包括：
外部数据端子；
数据路径，其经配置以将数据提供到所述外部数据端子且从所述外部数据端子提供数据；及
多个数据总线，其经配置以在所述多个存储器存储体与所述数据路径之间传送数据。
14.根据权利要求13所述的设备，其中所述数据路径包括读取/写入放大器及输入/输出电路。
15.根据权利要求13所述的设备，其中所述多个数据总线的每一者具有第一数据宽度且其中所述数据路径的每一者具有第二数据宽度，其中所述第一数据宽度是所述第二数据宽度的一半。
16.根据权利要求13所述的设备，其中所述多个存储器存储体包括第一半存储体及第二半存储体，且当存取所述多个存储器存储体时，数据从所述第一半存储体及所述第二半存储体提供。
17.根据权利要求11所述的设备，其中所述地址解码器经配置以根据所述选定存储体架构映射经解码的存储体地址信号。
18.一种设备，其包括：
控制器，其经配置以提供存取命令及相关联地址；
多个总线，其耦合到所述控制器且经配置以将信号及时钟提供到所述控制器且从所述控制器提供信号及时钟；及
存储器系统，其耦合到所述多个总线且经配置以接收所述存取命令及所述相关联地址，所述存储器系统包含多个存储器存储体及模式寄存器，所述模式寄存器经配置以用对应于存储体架构设置的值编程，
其中所述控制器根据基于所述模式寄存器中的对应于所述存储体架构设置的所述值的选定存储体架构存取所述存储器的所述多个存储器存储体。
19.根据权利要求18所述的设备，其中所述选定存储体架构包括具有存储体群组模式配置的存储体架构及具有存储体模式配置的存储体架构的至少一者。
20.根据权利要求18所述的设备，其中所述模式寄存器经进一步配置以用对应于突发长度设置的值编程，且其中所述控制器根据基于所述模式寄存器中的对应于突发长度设置的所述值的突发长度进一步存取所述存储器的所述多个存储器存储体。
21.一种方法，其包括：
接收存取命令及相关联地址；
存取存储器阵列的多个存储器存储体，其中所述多个存储器存储体布置在存储体架构中；及
将来自对应于所述相关联地址的所述多个存储器存储体中的存储器位置的数据提供到外部数据端子，其中来自所述存储器位置的所述数据经提供到具有至少部分基于所述多个存储器存储体的所述存储体架构的时序的所述外部端子。
22.根据权利要求21所述的方法，其中所述存储体架构包括存储体群组模式配置且其中用于对第一存储体群组的第一存取命令的数据与用于对第一存储体群组的第二存取命令的数据之间具备时间间隙。
23.根据权利要求22所述的方法，其中用于第二存取命令的数据在用于所述第一存取命令的所述数据与用于所述第二存取命令的所述数据之间的所述间隙期间提供。
24.根据权利要求21所述的方法，其中所述存储体架构包括存储体群组模式配置且其中对同一存储体群组的第一及第二存取命令的最小时序大于对不同存储体群组的第一及第二存取命令的最小时序。
25.根据权利要求21所述的方法，其中将用于存取命令的数据提供到所述外部数据端子分成由时间间隙分开的多个位群组。
26.根据权利要求21所述的方法，其中所述存储体架构包括存储体模式配置且其中在没有时间间隙的情况下提供用于对第一存储体的第一存取命令的数据及用于对第一存储体的第二存取命令的数据。
27.根据权利要求21所述的方法，其中所述存储体架构包括存储体模式配置且其中对同一存储体群组的第一及第二存取命令的最小时序与对不同存储体群组的第一及第二存取命令的最小时序相同。
28.一种方法，其包括：
针对对应于选自一组三个存储体架构的一个存储体架构的运算元在存储器的模式寄存器中编程值，其中所述组的每一存储体架构包括根据由所述模式寄存器中编程的所述值选择的所述存储体架构布置的所述存储器的多个存储器存储体；及
将读/写命令提供到所述存储器以根据所述存储器架构存取所述多个存储器存储体，其中起因于所述读/写命令的所述存储器的行为至少部分取决于所述选定的存储体架构。
29.根据权利要求28所述的方法，其进一步包括响应于具有用于第一存储体架构的第一时序或具有用于第二存储体架构的第二时序的所述存取命令接收数据。
30.根据权利要求28所述的方法，其中将存取命令提供到所述存储器包括提供第一命令及第二命令，其在存取具有存储体群组模式配置的存储体架构的同一存储体群组时具有第一最小时序，且在存取具有存储体群组模式配置的所述存储体架构的不同存储体群组时具有第二最小时序。
31.根据权利要求28所述的方法，其中将存取命令提供到所述存储器包括提供第一命令及第二命令，其在存取具有存储体模式配置的存储体架构的同一存储体时具有最小时序，且在存取具有存储体模式配置的所述存储体架构的不同存储体时具有所述最小时序。
32.根据权利要求28所述的方法，其中针对对应于针对第一频率设置点选择的存储体架构的运算元在所述存储器的所述模式寄存器中编程所述值，且所述方法进一步包括：
针对对应于针对第二频率设置点选择的存储体架构的运算元在所述存储器的所述模式寄存器中编程值。
33.根据权利要求32所述的方法，其进一步包括在所述第一及第二频率设置点之间切换以改变所述存储体架构。
34.根据权利要求32所述的方法，其中所述第一及第二频率设置点包含在所述模式寄存器中编程的多个频率设置点中。
35.一种方法，其包括：
接收存储器命令及相关联地址；
映射所述相关联地址的部分以至少部分基于在对应于存储体架构设置的模式寄存器中编程的值存取存储器阵列的多个存储器存储体；及
根据由在所述模式寄存器中编程的所述值设置的存储体架构存取所述存储器阵列的所述多个存储器存储体。
36.根据权利要求35所述的方法，其中所述相关联地址包含存储体地址且其中经映射的所述相关联地址的所述部分包括所述存储体地址的至少部分。
37.根据权利要求35所述的方法，其中所述存储体架构包括具有存储体群组模式配置的存储体架构，且其中经映射的所述相关联地址的所述部分包括存储体地址及存储体群组地址。
CN201980042645.2A 2018-06-28 2019-06-24 用于可配置存储器阵列存储体架构的设备及方法 Pending CN112384977A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/022,421 2018-06-28
US16/022,421 US10372330B1 (en) 2018-06-28 2018-06-28 Apparatuses and methods for configurable memory array bank architectures
PCT/US2019/038773 WO2020005856A1 (en) 2018-06-28 2019-06-24 Apparatuses and methods for configurable memory array bank architectures

Publications (1)

Publication Number Publication Date
CN112384977A true CN112384977A (zh) 2021-02-19

Family

ID=67477756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980042645.2A Pending CN112384977A (zh) 2018-06-28 2019-06-24 用于可配置存储器阵列存储体架构的设备及方法

Country Status (5)

Country Link
US (5) US10372330B1 (zh)
EP (1) EP3815083A4 (zh)
KR (2) KR20230153531A (zh)
CN (1) CN112384977A (zh)
WO (1) WO2020005856A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113454720A (zh) * 2021-05-21 2021-09-28 长江先进存储产业创新中心有限责任公司 存储设备及其控制方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10372330B1 (en) 2018-06-28 2019-08-06 Micron Technology, Inc. Apparatuses and methods for configurable memory array bank architectures
KR20210158571A (ko) * 2020-06-24 2021-12-31 에스케이하이닉스 주식회사 레이턴시 설정 회로를 포함하는 반도체 메모리 장치
US11551746B2 (en) * 2020-11-19 2023-01-10 Micron Technology, Inc. Apparatuses including memory regions having different access speeds and methods for using the same
US20210286561A1 (en) * 2021-06-02 2021-09-16 Intel Corporation Double fetch for long burst length memory data transfer
US11494319B1 (en) * 2021-08-17 2022-11-08 Micron Technology, Inc. Apparatuses, systems, and methods for input/output mappings
US20230289063A1 (en) * 2022-03-14 2023-09-14 Mediatek Inc. Electronic system and method for controlling burst length to access memory device of electronic system
KR102545175B1 (ko) * 2022-05-02 2023-06-20 삼성전자주식회사 어드레스 테이블을 포함하는 메모리 장치, 및 메모리 컨트롤러의 동작 방법
KR20240009812A (ko) * 2022-07-14 2024-01-23 삼성전자주식회사 프리페치 기능을 지원하는 스토리지 모듈 및 그것의 동작 방법
KR20240009813A (ko) * 2022-07-14 2024-01-23 삼성전자주식회사 단일 직렬 쓰기 인터페이싱 방식을 지원하는 스토리지 모듈 및 그것의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198098A1 (en) * 2002-04-15 2003-10-23 Fujitsu Limited Semiconductor memory
US20120195144A1 (en) * 2011-02-02 2012-08-02 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US20160342539A1 (en) * 2015-05-19 2016-11-24 Intel Corporation Common die implementation for memory devices with independent interface paths
CN107545915A (zh) * 2016-06-29 2018-01-05 三星电子株式会社 操作半导体存储器装置的方法和半导体存储器装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2062261A4 (en) * 2006-08-22 2010-01-06 Mosaid Technologies Inc EVOLVING MEMORY SYSTEM
KR101765060B1 (ko) * 2010-04-02 2017-08-07 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼 및 반도체 메모리 장치
KR101145784B1 (ko) * 2010-10-11 2012-05-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그를 포함하는 메모리 시스템
US8649210B2 (en) * 2011-09-06 2014-02-11 Mediatek Inc. DDR PSRAM and data writing and reading methods thereof
US9569393B2 (en) * 2012-08-10 2017-02-14 Rambus Inc. Memory module threading with staggered data transfers
KR102086465B1 (ko) * 2013-07-11 2020-03-09 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US20160378366A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Internal consecutive row access for long burst length
US10372330B1 (en) 2018-06-28 2019-08-06 Micron Technology, Inc. Apparatuses and methods for configurable memory array bank architectures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198098A1 (en) * 2002-04-15 2003-10-23 Fujitsu Limited Semiconductor memory
US20120195144A1 (en) * 2011-02-02 2012-08-02 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US20160342539A1 (en) * 2015-05-19 2016-11-24 Intel Corporation Common die implementation for memory devices with independent interface paths
CN107545915A (zh) * 2016-06-29 2018-01-05 三星电子株式会社 操作半导体存储器装置的方法和半导体存储器装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113454720A (zh) * 2021-05-21 2021-09-28 长江先进存储产业创新中心有限责任公司 存储设备及其控制方法
WO2022241754A1 (en) * 2021-05-21 2022-11-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Memory device and controlling method thereof
CN113454720B (zh) * 2021-05-21 2024-04-23 长江先进存储产业创新中心有限责任公司 存储设备及其控制方法

Also Published As

Publication number Publication date
US20230418471A1 (en) 2023-12-28
WO2020005856A1 (en) 2020-01-02
US20200004420A1 (en) 2020-01-02
EP3815083A4 (en) 2022-03-23
EP3815083A1 (en) 2021-05-05
US11698726B2 (en) 2023-07-11
KR20210013647A (ko) 2021-02-04
US20220187988A1 (en) 2022-06-16
US20210149565A1 (en) 2021-05-20
KR102595588B1 (ko) 2023-10-31
KR20230153531A (ko) 2023-11-06
US11209981B2 (en) 2021-12-28
US10372330B1 (en) 2019-08-06
US10788985B2 (en) 2020-09-29

Similar Documents

Publication Publication Date Title
US10372330B1 (en) Apparatuses and methods for configurable memory array bank architectures
US6453400B1 (en) Semiconductor integrated circuit device
US7120754B2 (en) Synchronous DRAM with selectable internal prefetch size
US7486575B2 (en) Semiconductor memories with block-dedicated programmable latency register
US20230214335A1 (en) Apparatuses and methods including memory commands for semiconductor memories
US7755968B2 (en) Integrated circuit memory device having dynamic memory bank count and page size
US6834014B2 (en) Semiconductor memory systems, methods, and devices for controlling active termination
JP3280704B2 (ja) 半導体記憶装置
US6243279B1 (en) Semiconductor integrated circuit device
US11276442B2 (en) Apparatuses and methods for clock leveling in semiconductor memories
US20020136081A1 (en) Semiconductor integrated circuit device
CN110739014A (zh) 具有信号控制机制的存储器装置和存储器装置的操作方法
US6324104B1 (en) Semiconductor integrated circuit device
US6339817B1 (en) Semiconductor memory including main and sub memory portions having plural memory cell groups and a bidirectional data transfer circuit
US11449441B2 (en) Multi-ported nonvolatile memory device with bank allocation and related systems and methods
CN115705169A (zh) 用于输入/输出映射的设备、系统和方法
KR100499844B1 (ko) 정렬데이타저장장치및본딩패드를구비한ｄｒａｍ구조
KR19980063697A (ko) 메모리 구성 회로 및 방법
US11594265B1 (en) Apparatus including parallel pipeline control and methods of manufacturing the same
CN117476071A (zh) 用于训练操作的设备及方法
US20050102476A1 (en) Random access memory with optional column address strobe latency of one

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination