CN113454720A - 存储设备及其控制方法 - Google Patents

存储设备及其控制方法 Download PDF

Info

Publication number
CN113454720A
CN113454720A CN202180001798.XA CN202180001798A CN113454720A CN 113454720 A CN113454720 A CN 113454720A CN 202180001798 A CN202180001798 A CN 202180001798A CN 113454720 A CN113454720 A CN 113454720A
Authority
CN
China
Prior art keywords
fsm
state
bank
module
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180001798.XA
Other languages
English (en)
Other versions
CN113454720B (zh
Inventor
马明超
孙晓军
张曙泽
杜吉刚
李建平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN113454720A publication Critical patent/CN113454720A/zh
Application granted granted Critical
Publication of CN113454720B publication Critical patent/CN113454720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4498—Finite state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dram (AREA)

Abstract

一种存储设备包括：多个存储体；控制逻辑单元，被配置为通过传输控制信号来控制操作并将数据传输到存储单元和传输来自于存储单元的数据；以及一个或多个接口模块。每个接口模块被配置为接收包括命令和地址的控制信号；响应于接收到控制信号，确定命令是否对应于数据传输操作；响应于确定命令对应于数据传输操作，从地址中检索参考标识符；确定每个存储体标识符是否在参考标识符的范围内；以及响应于确定每个存储体标识符在参考标识符的范围内，激活对应的有限状态机。

Description

存储设备及其控制方法
背景技术
本公开涉及存储设备及其操作方法。
存储单元阵列中的常规存储体可以每次由于命令的形成而根据读取或写入命令被读取或写入一次，从而防止后续的其他存储体的地址的输入，直到对应于当前存储体的地址的数据被输出。因此，存储体之间的控制和切换可能需要额外的命令来触发后续的读取或写入操作。时间延迟和额外的命令传输增加了存储设备的成本并降低了整体性能。
发明内容
在一个方面，一种存储设备包括多个存储体、被配置为通过传输控制信号来控制操作并将数据传输到存储单元和传输来自于存储单元的数据的控制逻辑单元、以及一个或多个接口模块。每个存储体包括被布置成行和列的存储单元。每个存储体与相应的存储体标识符相关联。每个接口模块被配置为从控制逻辑单元接收控制信号，其中控制信号包括命令和地址。每个接口模块还被配置为响应于接收到所述控制信号，确定所述命令是否对应于数据传输操作。每个接口模块还被配置为响应于确定所述命令对应于数据传输操作，从所述地址检索参考标识符。每个接口模块还被配置为确定每个存储体标识符是否在参考标识符的范围内。并且每个接口模块还被配置为响应于确定每个存储体标识符在参考标识符的范围内，激活对应的有限状态机(FSM)，其中每个FSM与相应存储体的状态相关联。
根据本公开的另一方面，一种系统包括被配置为存储数据的存储设备、以及耦合到该存储设备并被配置为控制该存储设备的存储器控制器。存储设备包括多个存储体、被配置为通过传输控制信号来控制操作并将数据传输到存储单元和传输来自于存储单元的数据的控制逻辑单元、以及一个或多个接口模块。每个存储体包括被布置成行和列的存储单元。每个存储体与相应的存储体标识符相关联。每个接口模块被配置为从控制逻辑单元接收控制信号，其中控制信号包括命令和地址；响应于接收到所述控制信号，确定所述命令是否对应于数据传输操作；响应于确定所述命令对应于数据传输操作，从所述地址检索参考标识符；确定每个存储体标识符是否在参考标识符的范围内；并且响应于确定每个存储体标识符在参考标识符的范围内，激活对应的有限状态机(FSM)，其中每个FSM与相应存储体的状态相关联。
在另一方面，一种用于操作存储设备的方法，其中存储设备包括多个存储体，每个存储体包括被布置成行和列的存储单元，并且每个存储体与相应的存储体标识符相关联。该方法包括：响应于接收到包括命令和地址的控制信号，确定所述命令是否对应于数据传输操作；响应于确定所述命令对应于数据传输操作，激活接口模块，并且从所述地址检索参考标识符；确定每个存储体标识符是否在参考标识符的范围内；并且响应于确定每个存储体标识符在参考标识符的范围内，激活对应的有限状态机(FSM)，其中每个FSM与相应存储体相关联。
附图说明
并入本文中并构成说明书的一部分的附图示出了本公开的各方面，并且与说明书一起进一步用于解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。
图1示出了根据本公开的一些方面的具有存储设备的示例性系统的框图。
图2示出了根据本公开的一些方面的包括外围电路的示例性存储设备的示意图。
图3示出了根据本公开的一些方面的包括存储单元区域和外围电路的示例性存储设备的框图。
图4示出了根据本公开的一些方面的包括多个存储体、接口模块和有限状态机(FSM)模块的存储设备的框图。
图5示出了根据本公开的一些方面的描述参考标识符与由存储设备的控制逻辑单元确定的所选存储体之间的关系的示例的表格。
图6示出了根据本公开的一些方面的用于操作存储设备的示例性方法的流程图。
图7示出了根据本公开的一些方面的用于在写入操作中操作存储设备的另一示例性方法的流程图。
图8示出了根据本公开的一些方面的用于在读取操作中操作存储设备的又一示例性方法的流程图。
图9示出了根据本公开的一些方面的示出存储设备的写入操作的示例性方法的时序图。
图10示出了根据本公开的一些方面的示出存储设备的读取操作的示例性方法的时序图。
将参考附图描述本公开。
具体实施方式
尽管讨论了具体的构造和布置，但是应当理解，这样做仅出于说明的目的。这样，在不脱离本公开的范围的情况下，可以使用其他构造和布置。而且，本公开还可以用于多种其他应用中。如在本公开中描述的功能和结构特征可以以未在附图中具体描绘的方式彼此存储体合、调整和修改，使得这些存储体合、调整和修改在本公开的范围内。
通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地取决于上下文，本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的存储体合。类似地，至少部分地取决于上下文，诸如“一”或“所述”的术语可以同样被理解为传达单数用法或传达复数用法。另外，同样至少部分地取决于上下文，术语“基于”可以被理解为不一定旨在传达一存储体排他的因素，并且可以代替地允许存在不一定明确描述的附加因素。
双倍数据速率同步动态随机存取存储器(DDR SRAM)是计算机中使用的双倍数据速率(DDR)同步动态随机存取存储器(SDRAM)类的存储器集成电路。在现代系统中，存储器系统可以包括具有公共时钟、地址和命令线的多个DDR芯片。在该配置中，DDR接口被设置为包括多个DDR芯片，这些芯片经由多条数据线将数据传递到存储器控制器以及从存储器控制器传递数据。与单倍数据速率SDRAM相对，DDR是双倍数据速率存储器，因为每个时钟传递数据两次，一个数据样本在时钟的上升沿传输，并且另一个数据样本在时钟的下降沿传输。SDRAM每个时钟只能传递一个事务。在DDR中，时钟以DDR数据速率的一半运行，并被供应给所有存储单元，例如动态随机存取存储器(DRAM)或相变随机存取存储器(PCRAM)。
DDR具有多个存储体组，每个存储体组包括多个存储体，每个存储体具有行和列。存储体可以是独立的存储阵列。尽管存储设备中有多个存储体，但存储体每次只能被存取(例如，读取或写入)一次，控制逻辑单元由此向存储体发送命令以触发读取操作或写入操作。
突发模式是访问存储器的方法之一。它通过在一个地址中访问具有不同数据输入的存储器而提供了一种访问存储器的高速方法。大多数同步SDRAM可以突发发送数据。在突发模式下，SDRAM可以为单个地址输入提供来自多个地址位置的数据。这种操作的优点是，通过在存储体中提供单个地址，可以获得来自四个位置的数据，从而减少地址总线上的活动，这也降低了系统的总体成本。然而，虽然突发模式可以提供来自多个地址的数据，但它每次只能访问一个存储体，这限制了突发模式的使用。由于系统可以在多个存储体组中具有多个存储体，因此利用多个命令和地址访问多个存储体是非常耗时的。
此外，在单个命令和地址中将数据输入到多个存储体之后，每个存储体中的读取或写入操作可能需要更多时间来为每个操作排队。具体而言，为了降低将数据输入到多个存储体中之后的功耗，最好在每个存储体中的操作之间错开时间。
为了解决上述一个或多个问题，本公开引入了一种方案，其中引入接口模块来确定每个存储体标识符是否在地址中的参考标识符的范围内，从而可以每次选择多个存储体(即所选的那些存储体具有在参考标识符的范围内的存储体标识符)，并将数据传输到每个所选的存储体中以开始读取或写入操作。
为了解决上述一个或多个问题，本公开还提供了一种解决方案，其中可以使用多个FSM模块在操作之前在各种状态中排队。具体来说，以下FSM模块可以在检测到前一个存储体正在操作时在各种等待状态中排队，并且一旦前一个存储体完成其操作就会自动开始其自己的操作。也就是说，尽管由于前面讨论的接口模块的好处，存储体已经在一个命令中接收到其对应的命令和地址，但它仍然可以将每个存储体中的操作分开。结果，即使存储体已经接收到其对应的命令和地址，所有存储体的多次操作也会以适当的时间间隔拆分。因此，所公开的技术不仅显著降低了总功耗，而且还提供了更灵活的操作方案来基于速度和成本相应地设计电路。
图1示出了根据本公开的一些方面的具有存储设备的示例性系统100的框图。系统100可以是移动电话、台式计算机、膝上型计算机、平板电脑、车辆计算机、游戏机、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备、或其中具有存储装置的任何其他合适的电子设备。如图1所示，系统100可以包括主机108和具有一个或多个存储设备104和存储器控制器106的存储器系统102。主机108可以是电子设备的处理器(例如中央处理单元(CPU))或片上系统(SoC)(例如应用处理器(AP))。在一些实施方式中，主机108可以被配置为向存储设备104发送数据或从存储设备104接收数据。在一些实施方式中，主机可以是用户逻辑单元或用户接口，使得用户可以向主机发出指令并向存储设备或存储阵列传输指令。
存储设备104可以是本公开中公开的任何存储设备。如下文详细公开的，根据一些实施方式，诸如PCRAM、DRAM或NAND闪存设备的存储设备104可以包括时钟输入、命令总线、地址总线、数据输入、多个存储体、多个接口模块和多个FSM模块。
根据一些实施方式，存储器控制器106耦合到存储设备104和主机108，并被配置为控制存储设备104。存储器控制器106可以管理存储在存储设备104中的数据并与主机108通信。在一些实施方式中，存储器控制器106被设计用于在低占空比环境中操作，所述低占空比环境例如是安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于电子设备(例如个人计算机、数码相机、移动电话等)中的其他介质。在一些实施方式中，存储器控制器106被设计用于在高占空比环境中操作，所述高占空比环境例如是用作诸如智能手机、平板电脑、膝上型计算机等的移动设备的数据存储装置的SSD或嵌入式多媒体卡(eMMC)、以及企业存储阵列。存储器控制器106可以被配置为控制存储设备104的操作，例如读取、擦除和编程操作。存储器控制器106还可以被配置为管理与存储或将要存储在存储设备104中的数据有关的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡，在一些实施方式中，存储器控制器106还被配置为处理关于从存储设备104读取或写入到存储设备104的数据的纠错码(ECC)。存储器控制器106也可以执行任何其他合适的功能，例如，对存储设备104进行格式化。存储器控制器106可以根据特定的通信协议与外部设备(例如，主机108)通信。例如，存储器控制器106可以通过各种接口协议中的至少一种与外部设备通信，所述接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、PCI快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子(IDE)协议、Firewire协议等。
图2示出了根据本公开的一些方面的包括外围电路的示例性存储设备200的示意性电路图。存储设备200可以是图1中的存储设备104的示例。存储设备200可以包括存储单元阵列201和耦合到存储单元阵列201的外围电路202。存储单元阵列201可以包括一个或多个存储体204。每个存储体204包括字线214、位线216和形成在字线214与位线216之间的交叉点设备208。在一些实施方式中，每个交叉点设备208可以包括与选择器(未示出)串联的PCM元件(未示出)。在一些实施方式中，交叉点设备208还可以是包括成对的晶体管和电容器的DRAM单元。为了操作存储单元阵列201的每个存储体204，可以向每条字线214施加字线电压(Vw)，并且可以向每条位线216施加位线电压(Vb)。
图3示出了根据本公开的一些方面的示例性存储设备300(例如，对应于图1中的104)的框图，示例性存储设备300包括存储单元区域301(例如，对应于图2中的201)和外围电路。如图3所示，页缓冲器/读出放大器304可以被配置为根据来自控制逻辑单元312的控制信号从存储单元区域301读取数据和向存储单元区域301编程(写入)数据。在一个示例中，页缓冲器/读出放大器304可以存储将被编程到存储单元阵列201的一页(例如，在图2中)中的一页编程数据(写入数据)。在另一个示例中，页缓冲器/读出放大器304可以执行编程验证操作以确保数据已经被正确地编程到耦合到所选字线214的交叉点设备208中。在又一个示例中，页缓冲器/读出放大器304也可以在读取操作中感测来自位线216的低功率信号(其表示存储在交叉点设备208中的数据位)并将小电压摆幅放大到可识别的逻辑电平。
列解码器/位线驱动器306可以被配置为由控制逻辑单元312控制并选择一个或多个交叉点设备208。I/O电路307可以耦合到页缓冲器/读出放大器304和/或列解码器/位线驱动器306，并且被配置为将从数据总线327输入的数据引导(路由)到存储单元阵列201的期望存储单元区域301(例如，存储体)，以及将从期望存储单元区域输出的数据引导(路由)到数据总线327。如下文详细描述的，I/O电路307可以包括多路复用器(MUX)阵列以实施本文公开的由控制逻辑单元312控制的灵活的、基于数据移位的修复方案。在一些实施方式中，数据总线327被配置为提供标记为DQ的单端信号，并且数据选通329被配置为提供标记为DQS的差分数据信号。
行解码器/字线驱动器308可以被配置为由控制逻辑单元312和存储单元阵列201的所选存储体204和所选存储体204的字线214控制。行解码器/字线驱动器308可以进一步被配置为驱动所选字线214。
控制逻辑单元312可以耦合到上述每个外围电路并且被配置为控制每个外围电路的操作。控制逻辑单元312被配置为经由时钟输入总线321、命令总线323和地址总线325从主机(例如，图1中的108)接收时钟信号、命令信号、地址信号和数据信号。经由时钟输入总线321接收时钟信号。经由命令总线323接收命令信号。经由地址总线325接收地址信号。经由数据总线327接收数据信号。地址寄存器314可以耦合到控制逻辑单元312或包括在控制逻辑单元312中。地址寄存器314可以包括用于存储状态信息、命令操作代码(OP代码)和用于控制每个外围设备操作的命令地址的电路状态寄存器、命令寄存器和地址寄存器。用户接口也可以经由数据总线327耦合到I/O电路307，并充当数据I/O接口和数据缓冲器以缓冲从主机接收到的写入数据并将该写入数据转发到到I/O电路307，以及缓冲来自I/O电路307的读取数据并将该读取数据转发到主机。例如，用户接口可以包括耦合到数据总线327的数据I/O。在一些实施方式中，地址解码器负责对来自控制逻辑单元312的有效读取和写入地址进行解码。有效地址的格式可以是{存储体，存储体组，行地址，列地址}，其中行和列地址各为16位，并且存储体和存储体组各为2位。在一些实施方式中，控制逻辑单元312可以由微处理器、微控制器(又名微控制器单元(MCU))、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、门控逻辑单元、分立硬件电路和被配置为执行所描述的各种功能的其他合适的硬件、固件和/或软件来实施。
图4示出了根据本公开的一些方面的存储设备400(例如，对应于图1中的104)的框图，该存储设备400包括一个或多个存储体411(例如，对应于图2中的存储体204)、一个或多个接口模块413以及一个或多个有限状态机(FSM)模块415。如图4所示，一个或多个存储体411耦合到输入/输出(I/O)数据路径407，时钟输入总线321、命令总线323、地址总线325、数据总线327和数据选通329连接到该输入/输出(I/O)数据路径407。每个存储体411可以包括表示这种存储体的具体地址的存储体标识符。
一个或多个接口模块413被配置为从经由地址总线325提供的地址检索参考标识符。在一些实施方式中，接口模块被配置为确定每个存储体的每个存储体标识符在参考标识符的范围内。在一些实施方式中，接口模块413被配置为耦合到或包括在I/O电路307中(例如，在图3中)，并且被配置为将从数据总线327输入的数据引导(路由)到期望的存储单元区域301(例如，图2中的存储体204之一)，以及将从期望存储单元区域输出的数据引导(路由)到数据总线327。在一些实施方式中，每个接口模块413被配置为包括在相应的存储体411中。在一些实施方式中，接口模块413被配置为由控制逻辑单元312控制。参考标识符被配置为由用户经由主机(例如，图1中的108)确定。在一些实施方式中，参考标识符被选择为被选择的存储体。这种选择机制可以在图5中示出。图5示出了根据本公开的一些方面的描述参考标识符与由存储设备300的控制逻辑单元312确定的所选存储体之间的关系的示例的表格。参考标识符可以包括存储体起始标识符和存储体结束标识符，这两个标识符的范围代表了要选择的存储体的范围。在一个示例中，当存储体起始标识符为0并且存储体结束标识符为0时，仅选择标记为0的存储体。因此，仅选择了一个存储体。在另一个示例中，当存储体起始标识符为4并且存储体结束标识符为11时，选择标记为4至11的存储体。因此，选择了8个存储体。在又一个示例中，当存储体起始标识符为0并且存储体结束标识符为15时，从存储体0到存储体15的总计16个存储体都被选择。要注意，此处标记为存储体0至存储体15的编号0至15仅用于说明目的。参考标识符以及存储体标识符可以多于2位并且可以是除上述之外的其他编号。在一些实施方式中，接口模块413可以通过使用比较器电路来确定每个存储体的每个存储体标识符是否在参考标识符的范围内。例如，如果特定存储体标识符的值大于或等于存储体开始标识符的值并且小于或等于存储体结束标识符的值，则比较器电路可以返回TRUE。通过这样做，单个控制信号(例如，包括命令和地址)可以触发多个存储体被选择和操作。因此，这提高了操作的整体速度。
一个或多个FSM模块415被配置为耦合到对应的存储体411或包括在对应的存储体411中。在一些实施方式中，每个FSM模块包括一个或多个过程上下文，其维护系统中执行的操作所需的有限状态。在一些实施方式中，每个FSM模块例如在处于初始状态A时，控制逻辑单元312可以发出命令或信号以开始所请求操作的操作。当另一个信号进来时，新的信号使FSM模块切换到状态B。在状态B中，它可能触发诸如写入操作或读取操作的操作，这将被讨论。在某些条件下，例如操作了一段预定时间后，FSM模块可以自动切换到状态C。并且，当完成某些操作，例如完成读取操作时，FSM模块可以切换回到初始状态A。在一些实施方式中，FSM模块415包括处理写入操作的写入FSM模块、或处理读取操作的读取FSM模块。在一些实施方式中，FSM模块415可以执行读取和写入操作。在一些实施方式中，FSM模块415可以由包括内置时序电路或由外部源控制的时序电路的逻辑电路来实施。在一些实施方式中，FSM模块415包括状态寄存器和触发器。在一些实施方式中，FSM模块415被配置为仅在被激活时才切换到另一状态。例如，FSM模块415可以在激活之前保持在空闲状态。如果没有激活，FSM模块415将不会接收到控制信号，或者即使接收到控制信号也不会被触发并切换到下一状态。在一些实施方式中，FSM模块415与时钟信号同步地切换到下一状态。写入FSM模块的过程流程可以在后续将讨论的图7和图9中示出；读取FSM模块的过程流程在图8和图10中示出。
I/O路径407被配置为耦合到或包括在控制逻辑单元312中(例如，在图3中)。I/O路径407耦合到时钟输入总线321、命令总线323、地址总线325、数据总线327和数据选通329，并被配置为将数据导入和导出存储体411。存储体411的详细描述可以如图2中的存储体204所示。
图6示出了根据本公开的一些方面的用于操作存储设备的示例性方法600的流程图。存储设备可以是本文公开的任何合适的存储设备。方法600可以由控制逻辑单元312实施。应当理解，方法600中所示的操作可能不是穷尽的，并且也可以在任何所示操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图6所示不同的顺序执行。
参考图6，方法600开始于操作602，其中，响应于接收到包括命令和地址的控制信号，确定所述命令对应于数据传输操作。数据传输操作包括读取操作或写入操作。例如，控制逻辑单元312可以在开始存储设备的后续操作之前识别出控制信号包括写入操作命令。
方法600进行到操作604，如图6所示，其中，响应于确定所述命令对应于数据传输操作，接口模块413被激活并从同一控制信号中接收的给定地址中检索参考标识符。如上所述，控制信号可以包括命令、具有存储体地址、存储体组地址、行地址和列地址的地址。接口模块413可以识别每个地址并将检索到的地址传输到接口模块413内的比较器电路。
方法600进行到操作606，如图6所示，其中，接口模块用于确定每个存储体标识符在参考标识符的范围内。选择存储体标识符在该范围内的这些存储体进行下一个操作。
方法600进行到操作608，如图6所示，其中，响应于确定每个存储体标识符在参考标识符的范围内，每个所选存储体的对应FSM模块415被激活。例如，当在确定16个存储体的每个存储体标识符都在参考标识符的范围内后选择全部的存储体0到存储体15时，所有16个对应的FSM模块415都被激活。在一些实施方式中，每个FSM模块415与相应存储体的状态相关联。即，当相应存储体的FSM模块被激活时，相应存储体的状态被激活，并且相应存储体准备好接收控制信号。而当相应存储体的FSM模块处于写入操作时，相应存储体的状态处于写入操作，并且相应存储体准备好将数据写入其存储单元中。
图7示出了根据本公开的一些方面的用于在写入操作中操作存储设备的另一示例性方法的流程图。存储设备可以是本文公开的任何合适的存储设备。方法700可以由控制逻辑单元312实施。应当理解，方法700中所示的操作可能不是穷尽的，并且也可以在任何所示操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图7中所示不同的顺序执行。图9示出了根据本公开的一些方面的示例性方法700的详细时序图。如上所述，方法700是用于在写入操作中操作存储设备的方法。因此，方法700中的FSM模块415可以是写入FSM模块。例如，写入FSM可以具有四种状态，包括空闲状态(例如，对应于IDLE)、写入准备状态(例如，对应于WR_PRE)、存储体等待状态(例如，对应于Bank_Wait)、写入等待状态(例如，对应于WR_Wait)、以及写入状态(例如，对应于WR_OP)，如图9所示。
参考图7，方法700开始于操作702，其中，响应于确定命令对应于写入操作，接口模块413被激活，如上文在图6中所讨论的。在激活接口模块之后，也可以激活每个所选存储体的对应FSM模块。在激活对应的FSM模块之后，例如第一FSM模块、第二FSM模块和第三FSM模块都从空闲状态切换到写入准备状态。注意，第一FSM模块、第二FSM模块和第三FSM模块仅用于说明目的。可以只选择一个存储体，并且激活一个FSM模块，或者可以选择三个以上存储体，并且激活多个FSM模块。然而，如果FSM模块多于三个，则过程的队列可以与本示例相同或相似。在一些实施方式中，在写入准备状态期间，所选存储体的存储单元可以被预充电或复位以被写入。
方法700进行到操作704，如图7所示，其中，在接收到传输至第一所选存储体的第一数据时钟信号之后，第一FSM模块切换至写入状态。在一些实施方式中，在写入状态期间，控制逻辑单元312可以经由数据总线327将数据写入所选存储体的存储单元中。经由时钟输入总线321传输第一时钟信号，如图4所示。
方法700进行到操作706，如图7所示，其中，在接收到传输至第二所选存储体的第二数据时钟信号之后，第二FSM模块从写入准备状态切换到存储体等待状态。然后，在检测到第一FSM模块处于写入状态之后，第二FSM模块切换到写入等待状态。
方法700进行到操作708，如图7所示，其中，在第二FSM模块切换到写入等待状态达预定时间段之后，第二FSM模块切换到写入状态。在一些实施方式中，可以基于每个存储设备的特性来确定预定时间段，以在同时执行多个操作时降低总体电流或功耗。
方法700进行到操作710，如图7所示，其中，在接收到传输至第三所选存储体的第三数据时钟信号之后，第三FSM模块从写入准备状态切换到存储体等待状态。然后，在检测到第二FSM模块处于写入状态之后，第三FSM模块切换到写入等待状态。
方法700进行到操作712，如图7所示，其中，在第三FSM模块切换到写入等待状态达预定时间段之后，第三FSM模块切换到写入状态。因此，通过在队列中分配每个所选存储体的多个FSM模块的写入状态的时间，即使在单个控制信号中选择了多个存储体，整个存储设备的功耗仍然是可管理的。提供了设计电路的灵活操作方案。
图8示出了根据本公开的一些方面的用于在读取操作中操作存储设备的另一示例性方法800的流程图。存储设备可以是本文公开的任何合适的存储设备。方法800可以由控制逻辑单元312实施。应当理解，方法800中所示的操作可能不是穷尽的，并且也可以在任何所示操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图8所示不同的顺序执行。图10示出了根据本公开的一些方面的示例性方法800的详细时序图。如上所述，方法800是用于在读取操作中操作存储设备的方法。因此，方法800中的FSM模块415可以是读取FSM模块。例如，读取FSM可以具有四种状态，包括空闲状态(例如，对应于IDLE)、读取准备状态(例如，对应于RD_PRE)、存储体等待状态(例如，对应于Bank_Wait)、读取等待状态(例如，对应于RD_Wait)、以及读取状态(例如，对应于RD_OP)，如图10所示。
参考图8，方法800开始于操作802，其中，响应于确定命令对应于读取操作，接口模块413被激活。在激活接口模块之后，也可以激活每个所选存储体的对应FSM模块。在激活对应的FSM模块之后，第一FSM模块切换到读取状态，第二FSM模块和第三FSM模块从空闲状态切换到读取准备状态。在一些实施方式中，在读取状态期间，控制逻辑单元312可以经由数据总线327将数据读取到所选存储体的存储单元。经由时钟输入总线321传输时钟信号，如图4所示。注意，第一FSM模块、第二FSM模块和第三FSM模块仅用于说明目的。可以只选择一个存储体并且激活一个FSM模块，或者可以选择三个以上存储体并且激活多个FSM模块。然而，如果FSM模块多于三个，则过程的队列可以与本示例相同或相似。
方法800进行到操作804，如图8所示，其中，在检测到第一FSM模块处于读取状态之后，第二FSM模块切换到读取等待状态。
方法800进行到操作806，如图8所示，其中，在第二FSM模块切换到读取等待状态达预定时间段之后，第二FSM模块切换到读取状态。在一些实施方式中，可以基于每个存储设备的特性来确定预定时间段，以在同时执行多个操作时降低总体电流或功耗。
方法800进行到操作808，如图8所示，其中，在检测到第二FSM模块处于读取状态之后，第三FSM模块切换到读取等待状态。
方法800进行到操作810，如图8所示，其中，在第三FSM模块切换到读取等待状态达预定时间段之后，第三FSM模块切换到读取状态。因此，通过在队列中分配每个所选存储体的多个FSM模块的读取状态的时间，即使在单个控制信号中选择多个存储体，整个存储设备的功耗仍然是可管理的。提供了设计电路的灵活操作方案。
图9示出了根据本公开的一些方面的示出存储设备的写入操作的示例性方法的时序图。如图9所示，经由时钟输入总线321接收时钟信号(例如，CK)。经由命令总线323和地址总线325传输包括命令和地址(例如，CA)的控制信号。如下传输控制信号。传输设备取消选择信号(例如，DES)以在开始时取消选择所有存储单元。首先，当存储体(例如存储体0)中的接口模块接收到写入命令(例如wr_cmd0)时，对应的FSM模块(例如FSM(存储体0))被激活并切换到写入准备状态(例如，WR_PRE)。第一FSM模块(例如，FSM(存储体0))在激活之后处于写入准备状态。接下来，在数据写入到内部D触发器(例如DFF)之后，其将检测到第一数据时钟信号(例如data_clk0)。然后，第一FSM模块将从写入准备状态切换到写入状态(例如，WR_OP)，并且数据将开始写入存储体0的存储单元中。第一FSM模块在完成写入状态之后将自动切换回到空闲状态。其次，当存储体(例如，存储体1)中的接口模块接收到写入命令(例如wr_cmd1，未示出)时，对应的FSM模块(例如FSM(存储体1))被激活并切换到写入准备状态(例如，WR_PRE)。第二FSM模块(例如，FSM(存储体1))在激活之后处于写入准备状态。接下来，在数据写入到内部D触发器(例如DFF)之后，其将检测到第二数据时钟信号(例如，data_clk1)。然后，第二FSM模块将从写入准备状态切换到存储体等待状态(例如，Bank_Wait)。在检测到第一FSM模块不在写入准备状态之后，第二FSM模块将切换到写入状态(例如，WR_OP)，并且数据将开始写入到存储体1的存储单元。第二FSM模块在完成写入状态后将自动切换回到空闲状态。第三，当存储体(例如存储体14)中的接口模块接收到写入命令(例如，wr_cmd14，未示出)时，对应的FSM模块(例如，FSM(存储体14))被激活并切换到写入准备状态(例如，WR_PRE)。第三FSM模块(例如，FSM(存储体14))在激活之后处于写入准备状态。接下来，在数据写入到内部D触发器(例如DFF)之后，其将检测到第三数据时钟信号(例如，data_clk14)。然后，第三FSM模块将从写入准备状态切换到存储体等待状态(例如，Bank_Wait)。在检测到第二FSM模块不处于写入准备状态之后，第三FSM模块将切换到写入状态(例如，WR_OP)，并且数据将开始写入到存储体14的存储单元中。第三FSM模块在完成写入状态之后将自动切换回到空闲状态。第四，当存储体(例如，存储体15)中的接口模块接收到写入命令(例如，wr_cmd15)时，对应的FSM模块(例如，FSM(存储体15))被激活并切换到写入准备状态(例如，WR_PRE)。第四FSM模块(例如，FSM(存储体15))在激活之后处于写入准备状态。接下来，在数据写入到内部D触发器(例如，DFF)之后，其将检测到第四数据时钟信号(例如，data_clk15)。然后，第四FSM模块将从写入准备状态切换到存储体等待状态(例如，Bank_Wait)。在检测到第三FSM模块不处于写入准备状态之后，第四FSM模块将切换到写入状态(例如，WR_OP)，并且数据将开始写入到存储体15的存储单元中。FSM模块在完成写入状态之后将自动切换回到空闲状态。
图10示出了根据本公开的一些方面的示出存储设备的读取操作的示例性方法的时序图。如图10所示，经由时钟输入总线321接收时钟信号(例如，CK)。经由命令总线323和地址总线325传输包括命令和地址(例如，CA)的控制信号。如下传输控制信号。传输设备取消选择信号(例如，DES)以在开始时取消选择所有存储单元。首先，当存储体(例如，存储体0)中的接口模块接收到读取命令(例如rd_cmd0)时，对应的FSM模块(例如FSM(存储体0))被激活并切换到读取状态(例如RD_OP)。第一FSM模块(例如FSM(存储体0))在激活之后从空闲状态切换到读取状态。第一FSM模块在完成读取状态之后将自动切换回到空闲状态。其次，当存储体(例如，存储体1)中的接口模块接收到读取命令(例如rd_cmd1，未示出)时，对应的FSM模块(例如FSM(存储体1))被激活并切换到读取准备状态(例如，RD_Pre)。第二FSM模块(例如，FSM(存储体1))在激活之后处于读取准备状态。接下来，在预定时间段之后，例如在可以通过寄存器来调节的存储体时钟0(例如，bank_clk0)的预定数量的时钟周期之后，第二FSM模块将从读取准备状态切换到读取等待状态(例如，RD_Wait)。第二FSM模块将在可以通过寄存器来调节的另一预定时间段(例如，另一预定数量的时钟周期)之后切换到读取状态(例如，RD_OP)，并且数据将开始从存储体1的存储单元中读取。第二FSM模块在完成读取状态之后将自动切换回到空闲状态。第三，当存储体(例如，存储体14)中的接口模块接收到读取命令(例如，rd_cmd14，未示出)时，对应的FSM模块(例如，FSM(存储体14))被激活并切换到读取准备状态(例如，RD_Pre)。第三FSM模块(例如，FSM(存储体14))在激活之后处于读取准备状态。接下来，在预定时间段之后，例如在可以通过寄存器来调节的存储体时钟(例如，bank_clk14，未示出)的预定数量的时钟周期之后，第三FSM模块将从读取准备状态切换到读取等待状态(例如，RD_Wait)。第三FSM模块将在可以通过寄存器来调节的另一预定时间段(例如，另一预定数量的时钟周期)之后切换到读取状态(例如，RD_OP)，并且数据将开始从存储体14的存储单元中读取。第三FSM模块在完成读取状态之后将自动切换回到空闲状态。第四，当存储体(例如存储体15)中的接口模块接收到读取命令(例如，rd_cmd15，未示出)时，对应的FSM模块(例如，FSM(存储体15))被激活并切换到读取准备状态(例如，RD_Pre)。第四FSM模块(例如，FSM(存储体15))在激活之后处于读取准备状态。接下来，在预定时间段之后，例如在可以通过寄存器来调节的存储体时钟(例如，bank_clk15，未示出)的预定数量的时钟周期之后，第四FSM模块将从读取准备状态切换到读取等待状态(例如，RD_Wait)。第四FSM模块将在可以通过寄存器来调节的另一预定时间段(例如，另一预定数量的时钟周期)之后切换到读取状态(例如，RD_OP)，并且数据将开始从存储体15的存储单元中读取。第四FSM模块在完成读取状态之后将自动切换回到空闲状态。
根据本公开的一个方面，一种存储设备包括：多个存储体，每个存储体包括布置成行和列的存储单元，每个存储体与相应的存储体标识符相关联；控制逻辑单元，被配置为通过传输控制信号来控制操作并将数据传输到存储单元和传输来自于存储单元的数据；以及一个或多个接口模块，其中每个接口模块被配置为从控制逻辑单元接收控制信号，其中控制信号包括命令和地址；响应于接收到控制信号，确定命令是否对应于数据传输操作；响应于确定命令对应于数据传输操作，从地址中检索参考标识符；确定每个存储体标识符是否在参考标识符的范围内；以及响应于确定每个存储体标识符在参考标识符的范围内，激活对应的有限状态机(FSM)，其中每个FSM与相应存储体的状态相关联。
在一些实施方式中，数据传输操作包括读取操作和写入操作。
在一些实施方式中，控制逻辑单元还包括：时钟总线，其被配置为传输时钟信号；地址总线，其被配置为传输控制信号；以及数据总线，其被配置为传输数据。
在一些实施方式中，所述操作与时钟信号同步。
在一些实施方式中，参考标识符包括存储体开始标识符和存储体结束标识符，参考标识符被预先确定为要利用所述操作来处理的所选存储体。
在一些实施方式中，存储设备中的存储体的数量至少为16。
在一些实施方式中，存储设备包括相变随机存取存储器(PCRAM)或动态随机存取存储器(DRAM)。
在一些实施方式中，存储设备还包括地址寄存器，其中地址寄存器耦合到存储体，使得地址寄存器被配置为将地址引导到存储体。
在一些实施方式中，对应的FSM包括第一FSM模块、第二FSM模块和第三FSM模块。
在一些实施方式中，第一FSM模块、第二FSM模块和第三FSM模块被配置为在对应的FSM激活之后并且响应于确定命令对应于写入操作而切换到写入准备状态；其中，第一FSM模块被配置为在接收到第一数据时钟信号之后切换到写入状态；其中，第二FSM模块被配置为在接收到第二数据时钟信号之后切换到存储体等待状态，然后在检测到第一FSM模块处于写入状态之后切换到写入等待状态；其中，第二FSM模块被配置为在第二FSM模块切换到写入等待状态达预定时间段之后切换到写入状态；其中，第三FSM模块被配置为在接收到第三数据时钟信号之后切换到存储体等待状态，然后在检测到第二FSM模块处于写入状态之后切换到写入等待状态；其中，第三FSM模块被配置为在第三FSM模块切换到写入等待状态达预定时间段之后切换到写入状态。
在一些实施方式中，第一FSM模块被配置为响应于确定命令对应于读取操作而切换到读取状态；其中，第二FSM模块和第三FSM模块被配置为响应于确定命令对应于读取操作而切换到读取准备状态；其中，第二FSM模块被配置为在检测到第一FSM模块处于读取状态之后，切换到读取等待状态；其中，第二FSM模块被配置为在第二FSM模块切换到读取等待状态达预定时间段之后切换到读取状态；其中，第三FSM模块被配置为在检测到第二FSM模块处于读取状态之后，切换到读取等待状态；并且其中，第三FSM模块被配置为在第三FSM模块切换到读取等待状态达预定时间段之后，切换到读取状态。
在一些实施方式中，FSM由包括时序电路的逻辑电路来实施。
在一些实施方式中，FSM包括状态寄存器和耦合到状态寄存器的触发器。
在一些实施方式中，FSM被配置为仅在被激活时才切换到另一状态。
在一些实施方式中，FSM在激活之前保持在空闲状态，并且在没有激活的情况下，FSM被配置为不接收控制信号或者即使接收到控制信号也不切换到另一状态。
在一些实施方式中，FSM与时钟信号同步地切换到另一状态。
在一些实施方式中，存储设备还包括耦合到控制逻辑单元的输入/输出(I/O)电路，其中，接口模块被包括在I/O电路中。
在一些实施方式中，每个接口模块被包括在相应存储体中。
根据本公开的另一方面，一种系统包括被配置为存储数据的存储设备、以及耦合到该存储设备并被配置为控制该存储设备的存储器控制器。存储设备包括多个存储体、被配置为通过传输控制信号来控制操作并将数据传输到存储单元和传输来自于存储单元的数据的控制逻辑单元、以及一个或多个接口模块。每个存储体包括被布置成行和列的存储单元。每个存储体与相应的存储体标识符相关联。每个接口模块被配置为从控制逻辑单元接收控制信号，其中控制信号包括命令和地址；响应于接收到所述控制信号，确定所述命令是否对应于数据传输操作；响应于确定所述命令对应于数据传输操作，从所述地址检索参考标识符；确定每个存储体标识符是否在参考标识符的范围内；以及响应于确定每个存储体标识符在参考标识符的范围内，激活对应的有限状态机(FSM)，其中，每个FSM与相应存储体的状态相关联。
在一些实施方式中，该系统还包括耦合到存储器控制器并且被配置为传输数据的主机。
在一些实施方式中，数据传输操作包括读取操作和写入操作。
在一些实施方式中，控制逻辑单元还包括：时钟总线，其被配置为传输时钟信号；地址总线，其被配置为传输控制信号；以及数据总线，其被配置为传输数据。
在一些实施方式中，所述操作与时钟信号同步。
在一些实施方式中，参考标识符包括存储体开始标识符和存储体结束标识符，并且参考标识符被预先确定为要利用所述操作来处理的所选存储体。
在一些实施方式中，存储设备中的存储体的数量至少为16。
在一些实施方式中，系统的存储设备包括相变随机存取存储器(PCRAM)或动态随机存取存储器(DRAM)。
在一些实施方式中，系统的存储设备还包括地址寄存器，其中，地址寄存器耦合到存储体，使得地址寄存器被配置为将地址引导到存储体。
在一些实施方式中，对应的FSM包括第一FSM模块、第二FSM模块和第三FSM模块。
在一些实施方式中，第一FSM模块、第二FSM模块和第三FSM模块被配置为在对应的FSM激活之后并且响应于确定命令对应于写入操作而切换到写入准备状态；其中，第一FSM模块被配置为在接收到第一数据时钟信号之后切换到写入状态；其中，第二FSM模块被配置为在接收到第二数据时钟信号之后切换到存储体等待状态，然后在检测到第一FSM模块处于写入状态之后切换到写入等待状态；其中，第二FSM模块被配置为在第二FSM模块切换到写入等待状态达预定时间段之后切换到写入状态；其中，第三FSM模块被配置为在接收到第三数据时钟信号之后切换到存储体等待状态，然后在检测到第二FSM模块处于写入状态之后切换到写入等待状态；并且其中，第三FSM模块被配置为在第三FSM模块切换到写入等待状态达预定时间段之后切换到写入状态。
在一些实施方式中，第一FSM模块被配置为响应于确定命令对应于读取操作而切换到读取状态；其中，第二FSM模块和第三FSM模块被配置为响应于确定命令对应于读取操作而切换到读取准备状态；其中，第二FSM模块被配置为在检测到第一FSM模块处于读取状态之后，切换到读取等待状态；其中，第二FSM模块被配置为在第二FSM模块切换到读取等待状态达预定时间段之后切换到读取状态；其中，第三FSM模块被配置为在检测到第二FSM模块处于读取状态之后，切换到读取等待状态；并且其中，第三FSM模块被配置为在第三FSM模块切换到读取等待状态达预定时间段之后，切换到读取状态。
根据本公开的又一方面，一种用于操作存储设备的方法，其中存储设备包括多个存储体，每个存储体包括被布置成行和列的存储单元，并且每个存储体与相应的存储体标识符相关联。该方法包括：响应于接收到包括命令和地址的控制信号，确定所述命令是否对应于数据传输操作；响应于确定所述命令对应于数据传输操作，激活接口模块，并且从所述地址检索参考标识符；确定每个存储体标识符是否在参考标识符的范围内；并且响应于确定每个存储体标识符在参考标识符的范围内，激活对应的有限状态机(FSM)，其中每个FSM与相应存储体相关联。
在一些实施方式中，数据传输操作包括读取操作和写入操作。
在一些实施方式中，控制逻辑单元还包括：时钟总线，其被配置为传输时钟信号；地址总线，其被配置为传输控制信号；以及数据总线，其被配置为传输数据。
在一些实施方式中，所述操作与时钟信号同步。
在一些实施方式中，参考标识符包括存储体开始标识符和存储体结束标识符，并且参考标识符被预先确定为要利用所述操作来处理的所选存储体。
在一些实施方式中，存储设备中的存储体的数量至少为16。
在一些实施方式中，存储设备包括相变随机存取存储器(PCRAM)或动态随机存取存储器(DRAM)。
在一些实施方式中，存储设备还包括地址寄存器，其中地址寄存器耦合到存储体，使得地址寄存器被配置为将地址引导到存储体。
在一些实施方式中，对应的FSM包括第一FSM模块、第二FSM模块和第三FSM模块。
在一些实施方式中，该方法还包括：响应于确定命令对应于写入操作将第一FSM模块、第二FSM模块和第三FSM模块切换到写入准备状态；在接收到第一数据时钟信号之后将第一FSM模块切换到写入状态；在接收到第二数据时钟信号之后将第二FSM模块切换到存储体等待状态，然后在检测到第一FSM模块处于写入状态之后将第二FSM模块切换到写入等待状态；在第二FSM模块切换到写入等待状态达预定时间段之后将第二FSM模块切换到写入状态；在接收到第三数据时钟信号之后将第三FSM模块切换到存储体等待状态，然后在检测到第二FSM模块处于写入状态之后将第三FSM模块切换到写入等待状态；并且在第三FSM模块切换到写入等待状态达预定时间段之后将第三FSM模块切换到写入状态。
在一些实施方式中，该方法还包括：响应于确定命令对应于读取操作将第一FSM模块切换到读取状态；响应于确定命令对应于读取操作将第二FSM模块和第三FSM模块切换到读取准备状态；在检测到第一FSM模块处于读取状态之后将第二FSM模块切换到读取等待状态；在第二FSM模块切换到读取等待状态达预定时间段之后将第二FSM模块切换到读取状态；在检测到第二FSM模块处于读取状态之后，将第三FSM模块切换到读取等待状态；并且在第三FSM模块切换到读取等待状态达预定时间段之后，将第三FSM模块切换到读取状态。
特定实施方式的前述描述可以容易地被修改和/或改编以用于各种应用。因此，基于本文提出的教导和指导，这样的改编和修改旨在处于所公开的实施方式的等同物的含义和范围内。
本公开的广度和范围不应由任何上述示例性实施方式来限制，而应仅根据所附权利要求及其等同物来限定。

Claims (37)

1.一种存储设备，包括：
多个存储体，每个存储体包括布置成行和列的存储单元，每个存储体与相应的存储体标识符相关联；
控制逻辑单元，其被配置为通过传输控制信号来控制操作并且将数据传输到所述存储单元以及传输来自于所述存储单元的数据；以及
一个或多个接口模块，其中，每个接口模块被配置为：
从所述控制逻辑单元接收所述控制信号，所述控制信号包括命令和地址；
响应于接收到所述控制信号，确定所述命令是否对应于数据传输操作；
响应于确定所述命令对应于所述数据传输操作，从所述地址中检索参考标识符；
确定每个存储体标识符是否在所述参考标识符的范围内；以及
响应于确定每个存储体标识符在所述参考标识符的范围内，激活对应的有限状态机(FSM)，其中，每个FSM与相应存储体的状态相关联。
2.根据权利要求1所述的存储设备，其中，所述数据传输操作包括读取操作和写入操作。
3.根据权利要求1或2所述的存储设备，其中，所述控制逻辑单元还包括：
时钟总线，其被配置为传输时钟信号；
地址总线，其被配置为传输所述控制信号；以及
数据总线，其被配置为传输所述数据。
4.根据权利要求1-3中任一项所述的存储设备，其中，所述操作与所述时钟信号同步。
5.根据权利要求1-4中任一项所述的存储设备，其中，所述参考标识符包括存储体开始标识符和存储体结束标识符，所述参考标识符被预先确定为要利用所述操作来处理的所选存储体。
6.根据权利要求1-5中任一项所述的存储设备，其中，所述存储设备中的存储体的数量至少为16。
7.根据权利要求1-6中任一项所述的存储设备，其中，所述存储设备包括相变随机存取存储器(PCRAM)或动态随机存取存储器(DRAM)。
8.根据权利要求1-7中任一项所述的存储设备，还包括地址寄存器，其中，所述地址寄存器耦合到所述存储体，使得所述地址寄存器被配置为将所述地址引导到所述存储体。
9.根据权利要求1-8中任一项所述的存储设备，其中，所述对应的FSM包括第一FSM模块、第二FSM模块和第三FSM模块。
10.根据权利要求9所述的存储设备，其中，所述第一FSM模块、所述第二FSM模块和所述第三FSM模块被配置为在所述对应的FSM的激活之后并且响应于确定所述命令对应于写入操作而切换到写入准备状态；
其中，所述第一FSM模块被配置为在接收到第一数据时钟信号之后切换到写入状态；
其中，所述第二FSM模块被配置为在接收到第二数据时钟信号之后切换到存储体等待状态，并且然后在检测到所述第一FSM模块处于所述写入状态之后切换到写入等待状态；
其中，所述第二FSM模块被配置为在所述第二FSM模块切换到所述写入等待状态达预定时间段之后切换到所述写入状态；
其中，所述第三FSM模块被配置为在接收到第三数据时钟信号之后切换到所述存储体等待状态，并且然后在检测到所述第二FSM模块处于所述写入状态之后切换到所述写入等待状态；并且
其中，所述第三FSM模块被配置为在所述第三FSM模块切换到所述写入等待状态达所述预定时间段之后切换到所述写入状态。
11.根据权利要求9或10所述的存储设备，其中，所述第一FSM模块被配置为响应于确定所述命令对应于读取操作而切换到读取状态；
其中，所述第二FSM模块和所述第三FSM模块被配置为响应于确定所述命令对应于所述读取操作而切换到所述读取准备状态；
其中，所述第二FSM模块被配置为在检测到所述第一FSM模块处于所述读取状态之后切换到所述读取等待状态；
其中，所述第二FSM模块被配置为在所述第二FSM模块切换到所述读取等待状态达预定时间段之后切换到所述读取状态；
其中，所述第三FSM模块被配置为在检测到所述第二FSM模块处于所述读取状态之后切换到所述读取等待状态；并且
其中，所述第三FSM模块被配置为在所述第三FSM模块切换到所述读取等待状态达所述预定时间段之后切换到所述读取状态。
12.根据权利要求1-11中任一项所述的存储设备，其中，所述FSM由包括时序电路的逻辑电路来实施。
13.根据权利要求1-12中任一项所述的存储设备，其中，所述FSM包括状态寄存器和耦合到所述状态寄存器的触发器。
14.根据权利要求1-13中任一项所述的存储设备，其中，所述FSM被配置为仅在被激活时才被切换到另一状态。
15.根据权利要求1-14中任一项所述的存储设备，其中，所述FSM在所述激活之前保持在空闲状态，并且在没有所述激活的情况下，所述FSM被配置为不接收所述控制信号或即使接收到所述控制信号也不切换到另一状态。
16.根据权利要求1-15中任一项所述的存储设备，其中，所述FSM与所述时钟信号同步地切换到另一状态。
17.根据权利要求1-16中任一项所述的存储设备，还包括耦合到所述控制逻辑单元的输入/输出(I/O)电路，其中，所述接口模块被包括在所述I/O电路中。
18.根据权利要求1-16中任一项所述的存储设备，其中，每个接口模块被包括在相应存储体中。
19.一种系统，包括：
存储设备，其被配置为存储数据，所述存储设备包括：
多个存储体，每个存储体包括被布置成行和列的存储单元，每个存储体与相应的存储体标识符相关联；
控制逻辑单元，其被配置为通过传输控制信号来控制操作并将数据传输到所述存储单元以及传输来自于所述存储单元的数据；以及
一个或多个接口模块，其中，每个接口模块被配置为：
从所述控制逻辑单元接收所述控制信号，所述控制信号包括命令和地址；
响应于接收到所述控制信号，确定所述命令是否对应于数据传输操作；
响应于确定所述命令对应于所述数据传输操作，从所述地址检索参考标识符；
确定每个存储体标识符是否在所述参考标识符的范围内；以及
响应于确定每个存储体标识符在所述参考标识符的范围内，
激活对应的有限状态机(FSM)，其中，每个FSM与相应存储体的状态相关联；以及
存储器控制器，其耦合到所述存储设备并且被配置为控制所述存储设备。
20.根据权利要求19所述的系统，还包括耦合到所述存储器控制器并被配置为传输所述数据的主机。
21.根据权利要求19或20所述的系统，其中，所述数据传输操作包括读取操作和写入操作。
22.根据权利要求19-21中任一项所述的系统，其中，所述控制逻辑单元还包括：
时钟总线，其被配置为传输时钟信号；
地址总线，其被配置为传输所述控制信号；以及
数据总线，其被配置为传输所述数据。
23.根据权利要求19-22中任一项所述的系统，其中，所述操作与所述时钟信号同步。
24.根据权利要求19-23中任一项所述的系统，其中，所述参考标识符包括存储体开始标识符和存储体结束标识符，所述参考标识符被预先确定为要利用所述操作来处理的所选存储体。
25.根据权利要求19-24中任一项所述的系统，其中，所述存储设备中的存储体的数量至少为16。
26.根据权利要求19-25中任一项所述的系统，其中，所述存储设备包括相变随机存取存储器(PCRAM)或动态随机存取存储器(DRAM)。
27.根据权利要求19-26中任一项所述的系统，还包括地址寄存器，其中，所述地址寄存器耦合到所述存储体，使得所述地址寄存器被配置为将所述地址引导到所述存储体。
28.根据权利要求19-27中任一项所述的系统，其中，所述对应的FSM包括第一FSM模块、第二FSM模块和第三FSM模块。
29.根据权利要求28所述的系统，其中，所述第一FSM模块、所述第二FSM模块和所述第三FSM模块被配置为在所述对应的FSM的激活之后并且响应于确定所述命令对应于写入操作而切换到写入准备状态；
其中，所述第一FSM模块被配置为在接收到第一数据时钟信号之后切换到写入状态；
其中，所述第二FSM模块被配置为在接收到第二数据时钟信号之后切换到存储体等待状态，并且然后在检测到所述第一FSM模块处于所述写入状态之后切换到写入等待状态；
其中，所述第二FSM模块被配置为在所述第二FSM模块切换到所述写入等待状态达预定时间段之后切换到所述写入状态；
其中，所述第三FSM模块被配置为在接收到第三数据时钟信号之后切换到所述存储体等待状态，并且然后在检测到所述第二FSM模块处于所述写入状态之后切换到所述写入等待状态；并且
其中，所述第三FSM模块被配置为在所述第三FSM模块切换到所述写入等待状态达所述预定时间段之后切换到所述写入状态。
30.根据权利要求28或29所述的系统，其中，所述第一FSM模块被配置为响应于确定所述命令对应于读取操作而切换到读取状态；
其中，所述第二FSM模块和所述第三FSM模块被配置为响应于确定所述命令对应于所述读取操作而切换到所述读取准备状态；
其中，所述第二FSM模块被配置为在检测到所述第一FSM模块处于所述读取状态之后切换到所述读取等待状态；
其中，所述第二FSM模块被配置为在所述第二FSM模块切换到所述读取等待状态达预定时间段之后切换到所述读取状态；
其中，所述第三FSM模块被配置为在检测到所述第二FSM模块处于所述读取状态之后切换到所述读取等待状态；并且
其中，所述第三FSM模块被配置为在所述第三FSM模块切换到所述读取等待状态达所述预定时间段之后切换到所述读取状态。
31.一种用于操作存储设备的方法，所述存储设备包括多个存储体，每个存储体包括被布置成行和列的存储单元，每个存储体与相应的存储体标识符相关联，所述方法包括：
响应于接收到包括命令和地址的控制信号，确定所述命令是否对应于数据传输操作；
响应于确定所述命令对应于所述数据传输操作，激活接口模块，并且从所述地址检索参考标识符；
确定每个存储体标识符是否在所述参考标识符的范围内；以及
响应于确定每个存储体标识符在所述参考标识符的范围内，激活对应的有限状态机(FSM)，其中，每个FSM与相应存储体相关联。
32.根据权利要求31所述的方法，其中，所述数据传输操作包括读取操作和写入操作。
33.根据权利要求31-32中任一项所述的方法，其中，所述参考标识符包括存储体开始标识符和存储体结束标识符，所述参考标识符被预先确定为要利用所述操作来处理的所选存储体。
34.根据权利要求31-33中任一项所述的方法，其中，所述存储设备中的存储体的数量至少为16。
35.根据权利要求31-34中任一项所述的方法，其中，所述存储设备包括相变随机存取存储器(PCRAM)或动态随机存取存储器(DRAM)。
36.根据权利要求31-35中任一项所述的方法，其中
所述对应的FSM包括第一FSM模块、第二FSM模块和第三FSM模块；并且
所述方法还包括：
响应于确定所述命令对应于写入操作将所述第一FSM模块、所述第二FSM模块和所述第三FSM模块切换到写入准备状态；
在接收到第一数据时钟信号之后将所述第一FSM模块切换到写入状态；
在接收到第二数据时钟信号之后将所述第二FSM模块切换到存储体等待状态，并且然后在检测到所述第一FSM模块处于所述写入状态之后将所述第二FSM模块切换到写入等待状态；
在所述第二FSM模块切换到所述写入等待状态达预定时间段之后将所述第二FSM模块切换到所述写入状态；
在接收到第三数据时钟信号之后将所述第三FSM模块切换到所述存储体等待状态，并且然后在检测到所述第二FSM模块处于所述写入状态之后将所述第三FSM模块切换到所述写入等待状态；以及
在所述第三FSM模块切换到所述写入等待状态达所述预定时间段之后将所述第三FSM模块切换到所述写入状态。
37.根据权利要求36所述的方法，还包括：
响应于确定所述命令对应于读取操作将所述第一FSM模块切换到读取状态；
响应于确定所述命令对应于所述读取操作将所述第二FSM模块和所述第三FSM模块切换到所述读取准备状态；
在检测到所述第一FSM模块处于所述读取状态之后将所述第二FSM模块切换到所述读取等待状态；
在所述第二FSM模块切换到所述读取等待状态达所述预定时间段之后将所述第二FSM模块切换到所述读取状态；
在检测到所述第二FSM模块处于所述读取状态之后将所述第三FSM模块切换到所述读取等待状态；以及
在所述第三FSM模块切换到所述读取等待状态达所述预定时间段之后将所述第三FSM模块切换到所述读取状态。
CN202180001798.XA 2021-05-21 2021-05-21 存储设备及其控制方法 Active CN113454720B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/095105 WO2022241754A1 (en) 2021-05-21 2021-05-21 Memory device and controlling method thereof

Publications (2)

Publication Number Publication Date
CN113454720A true CN113454720A (zh) 2021-09-28
CN113454720B CN113454720B (zh) 2024-04-23

Family

ID=77819485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180001798.XA Active CN113454720B (zh) 2021-05-21 2021-05-21 存储设备及其控制方法

Country Status (2)

Country Link
CN (1) CN113454720B (zh)
WO (1) WO2022241754A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065272A1 (en) * 2021-10-22 2023-04-27 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory device and operation method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210063A (zh) * 2015-02-28 2017-09-26 英特尔公司 对具有存储体分组架构的存储器设备内的存储体进行预充电和刷新
CN107667403A (zh) * 2015-06-24 2018-02-06 英特尔公司 长突发长度的内部连续行存取
CN110675904A (zh) * 2018-07-03 2020-01-10 三星电子株式会社 存储器设备及其操作方法
US20200335163A1 (en) * 2019-04-22 2020-10-22 Samsung Electronics Co., Ltd. Nonvolatile memory device including banks operating in different operation modes, operation method of memory controller, and storage device comprising nonvolatile memory device and memory controller
CN112384977A (zh) * 2018-06-28 2021-02-19 美光科技公司 用于可配置存储器阵列存储体架构的设备及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210063A (zh) * 2015-02-28 2017-09-26 英特尔公司 对具有存储体分组架构的存储器设备内的存储体进行预充电和刷新
CN107667403A (zh) * 2015-06-24 2018-02-06 英特尔公司 长突发长度的内部连续行存取
CN112384977A (zh) * 2018-06-28 2021-02-19 美光科技公司 用于可配置存储器阵列存储体架构的设备及方法
CN110675904A (zh) * 2018-07-03 2020-01-10 三星电子株式会社 存储器设备及其操作方法
US20200335163A1 (en) * 2019-04-22 2020-10-22 Samsung Electronics Co., Ltd. Nonvolatile memory device including banks operating in different operation modes, operation method of memory controller, and storage device comprising nonvolatile memory device and memory controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065272A1 (en) * 2021-10-22 2023-04-27 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory device and operation method thereof

Also Published As

Publication number Publication date
WO2022241754A1 (en) 2022-11-24
CN113454720B (zh) 2024-04-23

Similar Documents

Publication Publication Date Title
US10678441B2 (en) Non-deterministic memory protocol
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
US11799479B2 (en) Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
US10726888B2 (en) Read latency reduction in a memory device
US10497451B2 (en) Data transfer training method and data storage device performing the same
US20140237177A1 (en) Memory module and memory system having the same
US20210208815A1 (en) Storage device and operating method thereof
JP7216247B1 (ja) バンク割り当てを備えたマルチポート不揮発性メモリデバイスおよび関連するシステムおよび方法
CN110265073B (zh) 半导体器件
CN110060714B (zh) 半导体器件以及包括其的半导体系统
US10593386B2 (en) Semiconductor devices
US11726717B2 (en) NAND dropped command detection and recovery
CN113454720B (zh) 存储设备及其控制方法
US11222671B2 (en) Memory device, method of operating the memory device, memory module, and method of operating the memory module
US9728234B1 (en) Operating method of semiconductor memory device
US20190096459A1 (en) Memory devices for performing multiple write operations and operating methods thereof
CN113468082A (zh) 用于ssd的总线多路复用器网格的高级ce编码
US20140149646A1 (en) Memory systems including flash memories, first buffer memories, second buffer memories and memory controllers and methods for operating the same
WO2018067365A1 (en) Memory controller for high latency memory devices
US11328753B2 (en) Methods of performing self-write operation and semiconductor devices used therefor
CN115376592A (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant