CN112366943A - 减少开关节点振铃的开关电路 - Google Patents

减少开关节点振铃的开关电路 Download PDF

Info

Publication number
CN112366943A
CN112366943A CN202011391559.3A CN202011391559A CN112366943A CN 112366943 A CN112366943 A CN 112366943A CN 202011391559 A CN202011391559 A CN 202011391559A CN 112366943 A CN112366943 A CN 112366943A
Authority
CN
China
Prior art keywords
switch
pwm signal
gate drive
main switch
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011391559.3A
Other languages
English (en)
Other versions
CN112366943B (zh
Inventor
克里斯·M·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Cayman Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Cayman Ltd filed Critical Alpha and Omega Semiconductor Cayman Ltd
Publication of CN112366943A publication Critical patent/CN112366943A/zh
Application granted granted Critical
Publication of CN112366943B publication Critical patent/CN112366943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

设备及其相关方法涉及提供具有辅助电源开关的功率级，并联耦合到高端开关或低端开关上，并且在打开高端开关之前打开辅助电源开关。在一个说明性示例中，辅助电源开关可与高端开关并联连接。辅助电源开关的接通电阻可能大于高端开关的接通电阻。可以配置栅极驱动引擎，为功率级中的开关产生栅极驱动信号，使得辅助电源开关比高端开关早一段预定时间段接通。因此，可以有利地减少或消除功率级的交换节点处的振铃。

Description

减少开关节点振铃的开关电路
技术领域
各个实施例主要涉及开关电路。
背景技术
电子设备，也可以称为负载，从各种电源接收电力。例如，一些电源可以耦合到墙上插座处的负载设备(例如，来自电源)，或者可以更直接地耦合到各种本地和/或便携式电源(例如，电池、可再生能源、发电机)。一些负载设备，如中央处理器(CPU)和图形处理器(GPU)继续对输入电流提出更高的要求，同时要求电源进行严格的电压调节和/或高效率。
在一些电子设备中，源电压供应(例如电池输入、整流电源、中间直流电源)可通过各种电压转换电路转换为负载兼容电压。开关电源由于其高效率而成为电压转换电路，因此常被用来供应各种电子负载。
开关电源使用开关器件转换电压，开关器件以极低的电阻接通，以极高的电阻关断。开关模式电源可在一段时间内对输出电感器充电，并可在随后的时间段内释放部分或全部电感器能量。输出能量可以被传送到一组输出电容器，这些电容器提供滤波以产生直流输出电压。在降压型开关电源中，稳态下的输出电压可近似为输入电压乘以一个工作周期，其中工作周期是一个通断开关的接通时间除以一个开关周期内通断开关的总接通时间和断开时间。
发明内容
设备及其相关方法涉及提供一种功率级，其具有与功率级中的高端开关或低端开关之一并联的辅助电源开关，并且在打开高端开关之前的预定时间内打开辅助电源开关。在说明性示例中，辅助电源开关可与高端开关并联连接。辅助电源开关的接通电阻可能大于高端开关的接通电阻。栅极驱动引擎可以被配置成为功率级中的开关产生栅极驱动信号，使得辅助电源开关可以比高端开关更早地接通预定的时间持续时间。因此，可以有利地减少或消除功率级的交换节点处的振铃。
各种实施例可实现一个或多个优点。例如，一些实施例可以减少或消除开关节点处的振铃，使得施加到功率级和负载中的开关的振荡电压可以降低，这可以有利地提高功率级和负载中开关的可靠性。例如，可以保护开关不被击穿。另外，由于减少了在交换节点处的振铃，也可以减少在振铃期间消耗的功率，这样可以有利地提高功率级的功率效率。振铃所产生的电磁干扰也可以减少。
在一些实施例中，在接通高端开关之后，可以在脉冲调制宽度(PWM)信号的后缘之前关闭辅助电源开关，以降低辅助电源开关消耗的功率，以进一步改善辅助电源开关的热性能。在一些实施例中，功率级中的每个开关可以由相应的栅极驱动器以高电流驱动，而不会在功率级中引入过多的振铃。
在一些实施例中，前缘消隐电路可用于空白PWM信号的前沿，以使辅助开关比高压侧开关更早接通。由于前沿消隐电路设置在相应的栅极驱动器之前，因此可以保持功率级的高开启速度，并且不会影响开关频率。在一些实施例中，功率级中使用的开关可以是例如FinFET、横向MOSFET、垂直MOSFET(例如，沟槽MOSFET)和/或BJT。用于驱动开关的栅极驱动器可与开关集成在一起，以减少功率级所消耗的面积。
在附图和下面的描述中阐述了各种实施例的细节。其他特征和优点将从说明书和附图以及权利要求书中显而易见。
附图说明
图1表示在一个典型的电源调制器中配置的带有低开关节点振铃的典型开关电路。
图2表示开关电路中使用的脉冲宽度调制(PWM)信号的典型时序图。
图3表示用于配置开关电路的一种典型方法的流程图。
图4表示用于运行开关电路的一种典型方法的流程图。
图5表示用于仿真的一种典型的同步降压电路模块。
图6A-6C表示图5所示的同步降压电路模块中的开关节点电压不同的仿真结果。
图7A表示栅极驱动引擎的第二种典型结构。
图7B表示栅极驱动引擎的第三种典型结构。
图8A表示带有低开关节点振铃的另一种典型开关电路的结构。
图8B表示图8A所示的开关电路中开关节点电压的仿真结果。
各种图纸中的相似参考符号表示相似的元件。
具体实施方式
为便于理解，本说明书的组织如下。首先，参照图1，简要介绍在电压调节器中实现的具有减少振铃的功率级的典型开关电路和在代表性计算产品中的典型实现。其次，参照图2，讨论栅极驱动器和功率级使用的具有不同前沿的两个示例性PWM信号。然后，参照图3-4，讨论了实现和操作开关电路的示例性方法。参照图5-6C，进行了典型的模拟，以显示不同功率级的不同振铃。然后，参照图7A-7B，讨论了用于开关电路中的栅极驱动引擎的其他典型结构。最后，参照图8A-8B，讨论转向示出电压调节器中使用的另一开关电路的结构和相应的仿真结果的典型实施例。
直流-直流电压转换通常由开关式电压调节器执行，也称为电压转换器或负载点(POL)调节器/转换器。一种称为降压或降压调节器的直流-直流转换器，可以根据一个或多个负载设备的要求，将较高的电压(例如12V)转换为较低的值。更一般地，电压调节器和电流调节器通常被称为功率转换器，并且如本文所使用的，术语“功率转换器”是指包括此类装置。
图1表示在典型的电压调节器中实现的具有低开关节点振铃的典型开关电路。在这个描绘的示例中，系统100包括供电负载系统105(例如计算机)。供电负载系统105包括在提供一个或多个负载115的计算机105中，实现的一个或多个交错电源110。负载115可以包括计算系统的一个或多个组件(例如处理器的核心轨道)。在一些示例中，可以指定负载115在具有有限电压扰动的电压下运行。电源110包括一个电压调节器120。电压调节器120调节供给到负载115的电流或电压。在这个典型实施例中，电压调节器120包括电压调节器控制器125，其被配置成使电压调节器120产生经调节的输出电压Vout。电压调节器控制器125被配置成产生并动态调制脉冲宽度调制(PWM)信号的频率，以实现快速瞬态响应。更具体地说，电压调节器120包括栅极驱动器发动机130，其被配置为接收原始PWM信号(PWM0)并产生驱动信号(例如，驱动信号135a、135b、135c)，以驱动开关模式功率级140。开关模式功率级140包括第二高端晶体管，该第二高端晶体管可以早于第一高端晶体管接通，以有利地减少或消除功率级140的开关节点处的振铃。
更具体地说，在这个典型实施例中，功率级140包括第一高端开关(例如，MOSFET)Q1和低端开关Q2。在这个描述性示例中，高端开关Q1和低端开关Q2都是N型金属氧化物半导体场效应晶体管(NMOSFET)。耦合高端开关Q1的漏极，以接收预定功率VCC，并且高端开关Q1的源耦合到中间开关节点SW上。低端开关Q2的漏极耦合到中间开关节点SW上，并且低端开关Q2的源耦合到基准电压电平(例如，GND)上。例如，低端开关Q2可以是同步整流器。
功率级140还包括第二高端开关(例如，MOSFET)Q3(例如辅助开关)。在这个描述性示例中，第二高端开关Q3也是NMOSFET。第二高端开关Q3的漏极耦合到第一高端开关Q1的漏极上，并且高端开关Q3的源极耦合到中间交换机节点SW上。Q3的导通电阻(如1欧姆)可能大于Q1的导通电阻(如5毫欧)，从而在减少或消除振铃的情况下将开关节点拉到输入电压。在另一实例中，辅助开关Q3可并联耦合到低端开关Q2上。参考图8A，讨论该开关电路的典型架构。
Q1、Q2和Q3的栅极端子分别由相应的栅极驱动器GD1、GD2和GD3生成的相应驱动信号135a、135和135c驱动。三个栅极驱动器GD1、GD2和GD3被用于以预定方式，精确地控制各个开关的打开和关闭的相对定时。响应于不同的驱动信号，在低端到高端转换期间，第二高端开关Q3被配置为比第一高端开关Q1更早地接通，并且在适当的时间之后，第一高端开关Q1可以在PWM脉冲的剩余持续时间内被接通，使得在开关节点SW处的振铃可以被接通大幅度减少或消除。在MOSFET的情况下，由于栅极电压的作用，晶体管从高阻状态变为低阻状态时，可以被认为是“开启”的。因此，可以减少对电源开关的过电压(例如击穿)损伤。
在这个描述性示例中，通过在栅极驱动引擎130中提供前沿消隐电路LEBC来实现比第一高端开关Q1更早地接通第二高端开关Q3。LEBC配置为接收原始PWM信号PWM0，并清空原始PWM信号PWM0的前沿。前沿空白PWM信号PWM1由第一栅极驱动器GD1接收，以生成用于第一高端开关Q1的第一驱动信号135a。参考图2，表示典型的原始PWM信号PWM0和前沿消隐PWM信号PWM1。
在一些实施例中，前沿消隐电路LEBC可以是一个模拟电路或数字电路(例如具有周期性递增的计数器)。在一些实施例中，前沿消隐电路还可以包括状态机，其被配置成在开关节点处逐周期地传感电压，并且当传感到的电压不小于预定的电压值(例如输入电压)时打开第一高端开关Q1(例如延迟的PWM信号的前沿的上升点)。在一些实施例中，高端开关Q1可在第二高端开关Q3接通固定的预定时间(例如1ns)之后接通。例如，可以使用保险丝。其他的典型实施例(参照图7A-7B)可以产生不同的栅极驱动信号，使得辅助晶体管Q3比第一高端晶体管Q1更早导通。
在一些实施例中，第二高端开关Q3的阈值电压可以小于第一高端开关Q1的阈值电压，使得第二高端开关Q3可以早于第一高端开关Q1接通。在一些实施例中，第二高端开关Q3的导通电阻可设计为具有适当的电阻(并且独立于第一高端开关Q1的导通电阻)。例如，当高端开关Q3的导通电阻太小时，在开关节点处的振铃可能不会显著降低。当高端开关Q3的导通电阻过大时，开关节点处的电压可能永远达不到输入电压。
在一些实施例中，第二高端开关Q3的尺寸可以小于第一高端开关Q1的尺寸。例如，第二高端开关Q3的尺寸可以是第一高端开关Q1大小的百分之几。在一些实施例中，开关Q1、Q2和/或Q3可以是垂直场效应晶体管(例如，沟道MOSFET)或横向FET。栅极驱动发动机130的部分或全部可以与开关Q1、Q2和/或Q3集成。
电压调节器120还包括一个电感器145，其中电感器145的一个端子耦合到开关模式功率级140的输出端。电压调节器120还包括通过输出节点耦合到电感器145的另一端子上的电容器150。然后，负载115接收输出节点处的输出电压VOUT。
图2表示开关电路中使用的示例性脉冲宽度调制(PWM)信号。如图2所示，LEBC接收原始PWM信号PWM0。LEBC产生一个经过处理的PWM信号PWM1，其前沿在预定的时间内消失。例如，预定的持续时间可以由延迟产生。原始的PWM、PWM0信号由第三栅极驱动器GD3接收，经处理的PWM信号PWM1随后由第一栅极驱动器GD1接收。因此，第二高端晶体管Q3可以早于第一高端晶体管Q1导通，以有利地减少或消除开关节点处的振铃。
在这个描述性示例中，第一高端开关Q1和第二高端开关Q3都在PWM脉冲结束时断开。在一些实施例中，第二高端开关Q3可在PWM脉冲结束之前关闭，以减少功率消耗。例如，当第一高端开关Q1接通时，第二高端开关Q3可能被关闭。
图3表示用于配置开关电路的示例性方法的流程图。实现图1所示的开关电路的示例性方法300包括：在305处，提供具有第一主开关(例如Q1)的高端电源开关电路，第一主开关具有第一端子(例如Q1的栅极端)、第二端子(例如Q1的漏极端)、第三端子(例如Q1的源极端)。方法300还包括，在310处，将第二端子耦合到第一预定电源电平(例如，VCC)。
方法300还包括：在315处，提供具有第二主开关(例如Q2)的低端电源开关电路，第二主开关具有第四端子(例如Q2的栅极端)、第五端子(例如Q2的漏极端)和第六端子(例如Q2的源极端)。方法300还包括，在320处，通过开关节点(例如SW节点)将第六端子耦合到第二预定电源电压电平(例如，GND)，并将第五端子耦合到第三端子。方法300还包括，在325处，将辅助开关(例如Q3)并联耦合到第一主开关或第二主开关，并且辅助开关的导通电阻大于第一主开关Q1的导通电阻；并且
方法300还包括：在330处，配置栅极驱动引擎(例如栅极驱动引擎130)以生成用于第一主开关Q1、第二主开关Q2和辅助开关Q3的栅极驱动信号(例如，135a-135c)，使得辅助开关Q3在预定的时间持续时间(例如消隐时间)早于第一个主开关Q1接通。因此，可以有利地减少或消除开关节点处的振铃，以提高功率开关的可靠性。
图4表示操作开关电路的示例性方法的流程图。操作开关电路的示例性方法400包括：在405处，响应于第一PWM信号PWM0的第一PWM脉冲的后缘，打开低端晶体管Q2。方法400还包括：在410处，响应于第一PWM信号PWM0的第二PWM脉冲的前沿，关闭低端晶体管Q2。方法400还包括：在415处，响应于第一PWM脉冲的前沿，打开第二高端晶体管Q3。方法400还包括：在420处，确定将由第一高端晶体管Q1接收的第二PWM信号PWM1中的PWM脉冲的前沿(例如，处理后的PWM信号中的前沿黑化PWM脉冲)是否在预定时间内被屏蔽。如果第二PWM信号PWM1中的PWM脉冲的前沿在预定的持续时间内没有被消除，那么该方法返回420，以继续监视消隐情况，并且如果第二PWM信号PWM1中的PWM脉冲的前沿在预定的时间内被消隐(例如已经产生了一个处理后的/第二个PWM信号PWM1)然后，方法400包括：在425处，响应于第二PWM信号PWM1中的PWM脉冲的前沿，打开第一高端晶体管Q1。因此，第二高端晶体管Q3比第一高端晶体管Q1导通更早。从而可以有利地减少或消除交换节点处的振铃。
图5表示用于仿真的示例性同步降压电路模型。在这个描述性示例中，提供了一个同步降压电路模型。示例性寄生电感(例如L1)包含在该模型中。电容器、电感器和负载的典型值被分配来执行模拟。输入电压VCC(例如V1)选择为12V。
图6A-6C表示参考图5所示的同步降压电路模型中，开关节点电压的不同仿真结果。图6A表示没有辅助晶体管Q3的功率级的开关节点电压。如图6A所示，开关节点处的振荡幅度可能高达22.66V(几乎是输入电压VCC的两倍)，这可能会在功率级损坏开关。如图6A所示，负开关节点电压可由低端开关Q2的本征体二极管引起。图6B描绘了接通第二高端晶体管Q3之后的开关节点电压。由于第二高端晶体管Q3具有更大的导通电阻，开关节点电压被拉高到输入电压，从而减少了振铃。在延迟之后，第一高端晶体管Q1被导通。开关节点电压如图6C所示。与图6A中所示的开关节点电压相比，具有第二高端晶体管Q3的功率级产生开关节点电压时几乎没有响铃，同时允许快速开启速度。
图7A表示栅极驱动引擎的第二个典型架构。在该描述性示例中，栅极驱动引擎130b包括延迟电路705，其被配置为接收原始PWM信号PWM0，并在PWM0上施加延迟，以生成延迟的PWM信号PWM2。因此，原始PWM信号PWM0的前沿，早于延迟的PWM信号PWM2的前沿。原始PWM信号PWM0被第三栅极驱动器GD3接收，以产生第三栅极驱动信号135c，并且第一栅极驱动器GD1接收延迟的PWM信号PWM2，以生成新的第一栅极驱动信号135a’。因此，第二高端晶体管Q3比第一高端晶体管Q1导通更早。因此，可以有利地减少交换节点处的振铃。在一些实施例中，延迟电路可以是由延迟线形成的模拟电路。在一些实施例中，例如延迟电路可以是由逆变器形成的数字电路。在一些实施例中，延迟电路可以是混合延迟电路。
图7B表示栅极驱动引擎的第三个典型架构。在这个描述性示例中，栅极驱动引擎还包括延迟电路705。这里的延迟电路705用于直接延迟由第一栅极驱动器GD1生成的栅极驱动信号。这样，第二高端晶体管Q3也可以早于第一高端晶体管Q1接通。因此，可以有利地减少交换节点处的振铃。
图8A表示具有低开关节点振铃的另一个示例性开关电路的架构。在这个描述性示例中，辅助开关Q3与低端晶体管Q2并联连接。栅极驱动引擎130产生三个栅极驱动信号135a-135c，以分别控制第一高端晶体管Q1、低端晶体管Q2和辅助开关Q3。辅助开关Q3可以具有比第一高端晶体管Q1更大的导通电阻。辅助开关Q3在与第一高端晶体管Q1同时开始的短时间内接通，使得功率级140’的开关节点处的振铃有利地减少。使用单次发生器805来控制Q3的导通时间，从而可以控制功率级的开关节点处的振铃。
图8B表示参考图8A所示的开关电路中的开关节点电压的仿真结果。可以使用与参考图5讨论的仿真环境类似的仿真环境，模拟功率级140’的开关节点电压。如图8B所示，当辅助开关Q3与低端晶体管Q2并联时，也可以有利地减少开关节点处的振铃。
虽然已经参考附图描述了各种实施例，但是也可能存在其他实施例。例如在一些实施例中，栅极驱动引擎可以包括一个信号控制电路，而不是使用前沿消隐电路，用于接收原始PWM信号PWM0，并生成一个PWM信号PWM′，该PWM′具有比原始PWM信号PWM0更早的前沿。然后，第三栅极驱动器GD3可以接收PWM信号PWM′，以产生第三栅极驱动电路，以便比第一高端晶体管Q1更早地接通第二高端晶体管Q3。
尽管各种实施例可以使用可重构可编程逻辑块(例如FPGA)来实现，但是其他实施例也可以在固定的实例化(例如ASIC)中实现，或者与可编程逻辑组合在单个集成电路(例如SOC)中。虽然ASIC实施例中的专用硬块电路一旦在集成电路中实例化，就不能重新配置，但是在一些实施例中，ASIC实现可以参照，例如功耗和/或芯片面积，提供一个最小化的平台。
实施例的一些方面可以配置为计算机系统。例如，各种实施例可以包括：数字和/或模拟电路、计算机硬件、固件、软件或其组合等。设备元件可以在信息载体(例如机器可读存储设备)中有形地体现在计算机程序产品中，以供可编程处理器执行；并且方法可以由可编程处理器执行指令程序，通过操作来执行各种实施例的功能，输入数据并生成输出。一些实施例可以有利地实现在可编程系统上可执行的一个或多个计算机程序中，所述可编程系统包括：耦合成从数据存储系统、至少一个输入设备和/或至少一个输出设备接收数据和指令，并向其发送数据和指令的可编程系统。计算机程序是一组指令，可以直接或间接地在计算机中用来执行某项活动或产生某种结果。计算机程序可以用任何形式的编程语言编写，包括编译语言或解释语言，也可以以任何形式部署，包括作为独立程序或作为模块、组件、子例程或其他适合在计算环境中使用的单元。
作为示例，但不作为局限，用于执行指令程序的合适的处理器包括通用微处理器和专用微处理器，其可以包括单处理器或任何类型计算机的多个处理器中的一个。一般来说，处理器将从只读存储器或随机存取存储器或两者中接收指令和数据。计算机的基本元件是一个执行指令的处理器和一个或多个存储指令和数据的存储器。
在各种实施例中，计算机系统可以包括非临时存储器。存储器可以连接到一个或多个处理器，处理器可以被配置为存储数据和计算机可读指令，包括处理器可执行程序指令。数据和计算机可读指令可由一个或多个处理器访问。当由一个或多个处理器执行时，处理器可执行程序指令可导致一个或多个处理器执行各种操作。
模块的各种示例可以使用电路来实现，包括各种电子硬件。作为示例，但不作为局限，硬件可以包括：晶体管、电阻器、电容器、开关、集成电路和/或其他模块。在各种示例中，模块可以包括：模拟和/或数字逻辑、分立元件、迹线和/或在包括各种集成电路(例如FPGA、ASIC)的硅衬底上制造的存储器电路。在一些实施例中，模块可涉及由处理器执行的预编程指令和/或软件的执行。例如各种模块可能同时涉及硬件和软件。
在一个示例性方面中，开关电路包括(a)一个功率级。功率级包括(a1)一个高端电源开关电路，包括一个第一主开关，该第一主开关具有第一端子(栅极端1)、第二端子(漏极端)、第三端子(源极端子)，所述第二端子(漏极端)与第一预定电源电平(VCC)耦合，(a2)一个低端电源开关电路，包括一个第二主开关，该第二主开关具有第四端子(栅极端2)、第五端子(漏极端)以及第六端子(源极端)，第六端子(源极端)与第二预定电压电平(GND)耦合，第五端子通过交换节点耦合到第三端子。高端电源开关电路和低端电源开关电路中的一个，还包括辅助开关，所述辅助开关并联在同一功率开关电路中对应的主开关上，所述辅助开关的导通电阻大于所述第一主开关的导通电阻。所述开关电路包括(b)一个栅极驱动引擎，所述栅极驱动引擎被配置成为第一主开关、第二主开关和辅助开关产生栅极驱动信号，使得所述辅助开关在所述第一主开关之前，开启预定的时间持续时间。
在一些实施例中，高端电源开关电路可以包括辅助开关，并且辅助开关可以与第一主开关并联。在一些实施例中，低端功率开关电路可以包括辅助开关，并且辅助开关可以与第二主开关并联。在一些实施例中，辅助开关的阈值电压可以小于第一主开关的阈值电压。
在一些实施例中，栅极驱动引擎可包括(a)一个前缘消隐电路，其被配置成接收第一PWM信号，并使第一PWM信号的前沿空白，以产生第二PWM信号，(b)一个第一驱动器，其被配置为接收所述第二PWM信号，以生成用于所述第一主开关的对应栅极驱动信号；以及(c)一个第二驱动器和一个第三驱动器，所述第二驱动器和第三驱动器分别被配置为接收所述第一PWM信号，并为所述辅助开关和所述第二主开关生成相应的栅极驱动信号。
在一些实施例中，前沿消隐电路可以包括周期性递增的计数器。在一些实施例中，前沿消隐电路可包括被配置成在开关节点处传感电压的传感电路，并在传感电压不小于预定电压值时，生成第二PWM信号，以打开第一主开关。
在一些实施例中，栅极驱动引擎可以包括一个延迟电路，其被配置为接收第一PWM信号并在第一PWM信号的前沿产生预定延迟，以生成第三PWM信号，配置为接收第三PWM信号，以生成用于第一主开关的相应栅极驱动信号的第一驱动器，以及一个第二驱动器和一个第三驱动器，其被配置为分别接收第一PWM信号，并为辅助开关和第二主开关生成相应栅极驱动信号。
在一些实施例中，相应的栅极驱动信号可以被配置成比打开辅助开关晚一个固定的预定持续时间来打开第一主开关。在一些实施例中，相应的栅极驱动信号可以被配置成同时关闭第一主开关和辅助开关。在一些实施例中，相应的栅极驱动信号可以被配置成在关闭第一主开关之前关闭辅助开关。
在一些实施例中，辅助开关的尺寸可以小于第一主开关的尺寸。在一些实施例中，栅极驱动引擎可包括配置为接收第一PWM信号以生成第一主开关的第一栅极驱动信号的第一驱动器、配置为接收第一PWM信号并为第二主开关生成第二栅极驱动信号的第二驱动器、配置为接收第一PWM信号的一个单次发发生器、耦合到所述单次发生器的输出端以生成第二PWM信号的第二驱动器，以及被配置为接收所述第二PWM信号并为辅助开关生成第三栅极驱动信号以控制所述辅助开关的接通时间的第三驱动器。
在另一示例性方面，一种方法包括(a)提供一种高端电源开关电路，该高端电源开关电路包括一个第一主开关，该第一主开关具有第一端子、第二端子、第三端子，(b)将第二端子耦合到第一预定电源电平，(c)提供一种低端电源开关电路，该低端电源开关电路包括一个第二主开关，该第二主开关具有第四端子、第五端子和第六端子，(d)通过开关节点将第六端子耦合到第二预定电源电压电平，并耦合和将第五端子连接到第三端子，(e)将辅助开关并联耦合到第一主开关或第二主开关，其中辅助开关的导通电阻大于第一主开关的导通电阻，以及(f)配置栅极驱动引擎以生成栅极驱动信号，用于第一主开关、第二主开关和辅助开关，使得辅助开关在比第一主开关更早的预定时间内接通。
在一些实施例中，该方法还可以包括将辅助开关与第一主开关并联耦合。在一些实施例中，该方法还可以包括将辅助开关并联耦合到第二主开关。在一些实施例中，辅助开关的阈值电压可以小于第一主开关的阈值电压。
在一些实施例中，配置栅极驱动引擎可包括(a)配置前沿消隐电路以接收第一PWM信号，并使第一PWM信号的前沿空白，以生成第二PWM信号，(b)配置第一驱动器以接收第二PWM信号，以生成用于第一主开关的对应栅极驱动信号，以及(c)配置第二驱动器和第三驱动器，以分别接收所述第一PWM信号，并分别为辅助开关和第二主开关生成相应的栅极驱动信号。
在一些实施例中，前沿消隐电路可以包括周期性递增的计数器。在一些实施例中，配置栅极驱动引擎可包括(a)配置延迟电路以接收第一PWM信号，并在第一PWM信号的前沿产生预定延迟以生成第三PWM信号，(b)配置第一驱动器以接收第三PWM信号，以便为第一主开关生成对应的栅极驱动信号，以及(c)配置第二驱动器和第三驱动器以分别接收第一PWM信号，并分别为辅助开关和第二主开关生成相应的栅极驱动信号。
虽然上文已经描述了本发明的多种实施例。然而，可以理解的是，本发明可以进行各种修改。例如，如果以不同的顺序执行所公开技术的步骤，或者如果以不同的方式组合所公开系统的组件，或者如果用其他组件来补充这些组件，则可以获得有利的结果。因此，其他实现方式在以下权利要求的范围内限定。

Claims (13)

1.一种开关电路，包括：
(a)一个功率级，包括：
(a1)一个高端电源开关电路，包括一个第一主开关，该第一主开关具有第一端子、第二端子、第三端子，第二端子耦合到第一预定的电源电平上；
(a2)一个低端电源开关电路，包括一个第二主开关，该第二主开关具有第四端子、第五端子和第六端子，第六端子耦合到第二预定的电源电平上，第五端子通过一个开关节点耦合到第三端子上，
其中高端电源开关电路和低端电源开关电路中的一个还包括一个辅助开关，辅助开关耦合到并联在同一个电源开关电路中相应的主开关上，辅助开关的导通电阻大于第一主开关的导通电阻；
(b)一个栅极驱动引擎，通过配置为第一主开关、第二主开关和辅助开关产生栅极驱动信号，使得辅助开关比第一主开关早接通一段预定义的时间段。
2.权利要求1所述的开关电路，其中高端电源开关电路包括所述的辅助开关，所述的辅助开关与第一主开关并联。
3.权利要求1所述的开关电路，其中低端电源开关电路包括所述的辅助开关，所述的辅助开关与第二主开关并联。
4.权利要求3所述的开关电路，其中栅极驱动引擎包括：
一个第一驱动器，通过配置接收第一PWM信号，以便为第一主开关产生第一栅极驱动信号；
一个第二驱动器，通过配置接收第一PWM信号，以便为第二主开关产生第二栅极驱动信号；
一个单次发生器，通过配置接收第一PWM信号并产生第二PWM信号；以及
一个第三驱动器，通过配置接收第二PWM信号，并为辅助开关产生第三栅极驱动信号，以控制辅助开关的接通时间。
5.权利要求1所述的开关电路，其中辅助开关的阈值电压小于第一主开关的阈值电压。
6.权利要求1所述的开关电路，其中栅极驱动引擎包括：
一个前沿消隐电路，通过配置接收第一PWM信号并消隐第一PWM信号的前沿，以产生第二PWM信号；
一个第一驱动器，通过配置接收第二PWM信号，为第一主开关产生相应的栅极驱动信号；以及
一个第二驱动器和一个第三驱动器，通过配置接收第一PWM信号，并分别为辅助开关和第二主开关产生相应的栅极驱动信号。
7.权利要求6所述的开关电路，其中前沿消隐电路包括一个周期性递增的计数器。
8.权利要求6所述的开关电路，其中前沿消隐电路包括一个传感电路，通过配置传感开关节点处的电压，并产生第二PWM信号，当感应电压不小于预定义的电压值时，接通第一主开关。
9.权利要求1所述的开关电路，其中栅极驱动引擎包括：
一个延时电路，通过配置接收第一PWM信号，并在第一PWM信号的前沿产生一个预定义的延时，以便产生第三PWM信号；
一个第一驱动器，通过配置接收第三PWM信号，并为第一主开关产生一个相应的栅极驱动信号；以及，
一个第二驱动器和一个第三驱动器，通过配置接收第一PWM信号，并分别为辅助开关和第二主开关产生相应的栅极驱动信号。
10.权利要求1所述的开关电路，其中配置相应的栅极驱动信号，以便接通第一主开关比接通辅助开关晚一个固定的预定义时间段。
11.权利要求10所述的开关电路，其中配置相应的栅极驱动信号，以便同时断开第一主开关和辅助开关。
12.权利要求10所述的开关电路，其中配置相应的栅极驱动信号，以便断开辅助开关比断开第一主开关早。
13.权利要求1所述的开关电路，其中辅助开关的尺寸小于第一主开关的尺寸。
CN202011391559.3A 2019-12-03 2020-12-02 减少开关节点振铃的开关电路 Active CN112366943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/702,247 2019-12-03
US16/702,247 US11031922B1 (en) 2019-12-03 2019-12-03 Switch circuit with reduced switch node ringing

Publications (2)

Publication Number Publication Date
CN112366943A true CN112366943A (zh) 2021-02-12
CN112366943B CN112366943B (zh) 2024-06-04

Family

ID=74536590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011391559.3A Active CN112366943B (zh) 2019-12-03 2020-12-02 减少开关节点振铃的开关电路

Country Status (3)

Country Link
US (1) US11031922B1 (zh)
CN (1) CN112366943B (zh)
TW (1) TWI749933B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677323B2 (en) * 2020-12-28 2023-06-13 Texas Instruments Incorporated Progressive power converter drive

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144245A (en) * 1998-06-29 2000-11-07 Unitrode Corporation Adaptive leading edge blanking circuit to eliminate spike on power switching transistor current sense signal
JP2002315310A (ja) * 2001-04-18 2002-10-25 Fuji Electric Co Ltd Ｄｃ／ｄｃコンバータおよびそのノイズ低減方法
JP2008066929A (ja) * 2006-09-06 2008-03-21 Mitsubishi Electric Corp 半導体装置
CN103684124A (zh) * 2012-09-19 2014-03-26 株式会社东芝 电磁设备驱动系统以及电动机驱动车辆
US20160373103A1 (en) * 2015-06-16 2016-12-22 Cypress Semiconductor Corporation Switching Circuit
CN108336895A (zh) * 2017-01-18 2018-07-27 半导体组件工业公司 Dc-dc转换器、dc-dc功率转换系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW561680B (en) * 2001-03-29 2003-11-11 Delta Electronics Inc Three-level soft-switched converters
US8946942B2 (en) 2008-03-03 2015-02-03 Alpha And Omega Semiconductor Incorporated Robust semiconductor power devices with design to protect transistor cells with slower switching speed
US10418899B2 (en) 2014-04-14 2019-09-17 Alpha And Omega Semiconductor Incorporated MOSFET switch circuit for slow switching application
US10103140B2 (en) 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
US10256813B2 (en) * 2017-04-26 2019-04-09 Qualcomm Incorporated Fast transient high-side gate driving circuit
DE102018101932A1 (de) * 2018-01-29 2019-08-01 Infineon Technologies Ag Schaltwandler, der Pulsfrequenzmodulation und Strombetriebssteuerung verwendet
US10707767B2 (en) * 2018-12-04 2020-07-07 Infineon Technologies Austria Ag Two-level switch driver for preventing avalanche breakdown for a synchronous rectification switch in a power converter operating in a low-power burst mode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144245A (en) * 1998-06-29 2000-11-07 Unitrode Corporation Adaptive leading edge blanking circuit to eliminate spike on power switching transistor current sense signal
JP2002315310A (ja) * 2001-04-18 2002-10-25 Fuji Electric Co Ltd Ｄｃ／ｄｃコンバータおよびそのノイズ低減方法
JP2008066929A (ja) * 2006-09-06 2008-03-21 Mitsubishi Electric Corp 半導体装置
CN103684124A (zh) * 2012-09-19 2014-03-26 株式会社东芝 电磁设备驱动系统以及电动机驱动车辆
US20160373103A1 (en) * 2015-06-16 2016-12-22 Cypress Semiconductor Corporation Switching Circuit
CN108336895A (zh) * 2017-01-18 2018-07-27 半导体组件工业公司 Dc-dc转换器、dc-dc功率转换系统及方法

Also Published As

Publication number Publication date
TW202123610A (zh) 2021-06-16
TWI749933B (zh) 2021-12-11
US20210167758A1 (en) 2021-06-03
CN112366943B (zh) 2024-06-04
US11031922B1 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
US9419509B2 (en) Shared bootstrap capacitor for multiple phase buck converter circuit and methods
US8558584B2 (en) System and method for bootstrapping a switch driver
US10673339B2 (en) Hysteretic control for transformer based power converters
US8754675B2 (en) System and method for driving a switch
US20140217959A1 (en) Hybrid bootstrap capacitor refresh technique for charger/converter
CN107947576B (zh) 具有降低的开关损耗的低降压转换率的开关电源
JP6382002B2 (ja) Ｄｃ−ｄｃコンバータ
US10673334B2 (en) Method for operating a power converter circuit and power converter circuit
US8310281B2 (en) System and method for driving a cascode switch
KR101734210B1 (ko) 양방향 직류-직류 컨버터
CN110972514B (zh) 在低压输出条件期间对于同步整流器控制器的电压供应
US11770073B2 (en) Methods and apparatus for regulated hybrid converters
JP2008022642A (ja) Ｄｃ−ｄｃコンバータ
US10910947B2 (en) Single inductor multiple output regulator with hybrid negative and positive rail generation
WO2020180836A1 (en) Power transistor gate-charge harvester for internal supply generation
KR20190064963A (ko) Dc-dc 변환 시스템
CN112366943B (zh) 减少开关节点振铃的开关电路
US9590508B2 (en) Control apparatus, and control method for buck-boost power supply with two primary switches
CN106664015B (zh) 开关变换器和用于将输入电压变换成输出电压的方法
CN109643952B (zh) Dc/dc转换器
US20150130437A1 (en) Dc-dc converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant