CN112335050A - 感光器件及其制作方法与装置、硅衬底及其制作方法与装置 - Google Patents

感光器件及其制作方法与装置、硅衬底及其制作方法与装置 Download PDF

Info

Publication number
CN112335050A
CN112335050A CN201980039306.9A CN201980039306A CN112335050A CN 112335050 A CN112335050 A CN 112335050A CN 201980039306 A CN201980039306 A CN 201980039306A CN 112335050 A CN112335050 A CN 112335050A
Authority
CN
China
Prior art keywords
silicon substrate
photosensitive
temperature
logic circuit
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980039306.9A
Other languages
English (en)
Inventor
徐泽
肖�琳
周雪梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SZ DJI Technology Co Ltd
Original Assignee
SZ DJI Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SZ DJI Technology Co Ltd filed Critical SZ DJI Technology Co Ltd
Publication of CN112335050A publication Critical patent/CN112335050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供一种感光器件及其制作方法与装置，以及一种硅衬底及其制作方法，其中，一种感光器件的制作方法包括：对硅衬底进行处理；在处理之后，在硅衬底上形成感光区，感光区覆盖有表面钝化层，其中，该处理使得表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度。通过使得表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度，可以使得表面钝化层对光的吸收变少，从而可以提高感光器件的量子效率。

Description

感光器件及其制作方法与装置、硅衬底及其制作方法与装置
版权申明
本专利文件披露的内容包含受版权保护的材料。该版权为版权所有人所有。版权所有人不反对任何人复制专利与商标局的官方记录和档案中所存在的该专利文件或者该专利披露。
技术领域
本申请涉及半导体制作领域，并且具体地，涉及一种感光器件及其制作方法与装置、硅衬底及其制作方法与装置。
背景技术
感光区是互补金属氧化物半导体图像传感器(CMOS Image Sensor，CIS)的核心元素，感光区用于感测外界光线，实现光信号到电信号的转换。感光区可以包括一个或多个光电二极管(Photo-Diode，PD)。
硅衬底的表面缺陷可能会导致光电二极管中的暗电流。通常，为了减小硅衬底的表面缺陷对光电二极管的影响，在感光区与硅衬底的表面之间形成表面钝化层。外界光线在进入感光区之前，会先穿过表面钝化层。由于表面钝化层本身也是硅材料构成，其也会吸收一部分光线，导致这部分光线无法进入感光区(即这部分光线无法进入光电二极管)，会造成量子效率的损失。
发明内容
本申请提供一种感光器件及其制作方法与装置，以及硅衬底及其制作方法与装置，可以提高感光器件的量子效率。
第一方面，提供一种感光器件，所述感光器件包括：硅衬底；感光区，位于所述硅衬底中，所述感光区覆盖有表面钝化层，其中，所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
第二方面，提供一种感光器件的制作方法，所述制作方法包括：对硅衬底进行处理；在所述处理之后，在所述硅衬底上形成感光区，所述感光区覆盖有表面钝化层，其中，所述处理使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
第三方面，提供一种硅衬底，所述硅衬底用于形成感光区，所述感光区覆盖有表面钝化层，所述硅衬底中靠近表面的硅层的禁带宽度大于所述硅衬底中远离表面的硅层的禁带宽度，这能够使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
第四方面，提供一种硅衬底的制作方法，所述硅衬底用于形成感光区，所述感光区覆盖有表面钝化层，所述制作方法包括：对所述硅衬底进行处理，所述处理使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
第五方面，提供一种感光器件，所述感光器件包括：硅衬底，包括像素区与逻辑电路区；感光区，位于所述像素区；逻辑电路，位于所述逻辑电路区，所述逻辑电路用于处理所述感光区光电转换得到的电信号，其中，所述逻辑电路区的表面低于所述像素区的表面。
第六方面，提供一种感光器件的制作方法，所述制作方法包括：对包括像素区与逻辑电路区的硅衬底的所述逻辑电路区进行表面硅层去除处理，使所述逻辑电路区的表面低于所述像素区的表面；在所述像素区形成感光区；在经过所述表面硅层去除处理之后的所述逻辑电路区上形成逻辑电路，所述逻辑电路用于处理所述感光区光电转换得到的电信号。
第七方面，提供一种感光器件，所述感光器件包括：硅衬底，包括像素区与逻辑电路区；感光区，位于所述像素区，所述感光区覆盖有表面钝化层，所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度；逻辑电路，位于所述逻辑电路区，所述逻辑电路用于处理所述感光区光电转换得到的电信号，其中，所述逻辑电路区的表面低于所述像素区的表面。
第八方面，提供一种感光器件的制作方法，所述制作方法包括：对包括像素区与逻辑电路区的硅衬底进行处理；在所述处理之后，对所述逻辑电路区进行表面硅层去除处理，使所述逻辑电路区的表面低于所述像素区的表面；在所述处理之后，在所述像素区形成感光区，所述感光区覆盖有表面钝化层，其中，所述处理使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度；在所述表面硅层去除处理之后，在所述逻辑电路区上形成逻辑电路，所述逻辑电路用于处理所述感光区光电转换得到的电信号。
基于上述描述，本申请通过在硅衬底上制作感光区之前对该硅衬底进行处理，使得硅衬底上靠近表面的硅层的禁带宽度大于硅衬底上远离表面的硅层的禁带宽度，这能够使得表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度，从而使表面钝化层相对于感光区对光的吸收较少，因此，在外界光线穿过表面钝化层进入感光区的过程中，相对于现有技术，可以使得较多的光线进入感光区，从而可以提高感光器件的量子效率。
附图说明
图1为CMOS图像传感器的结构示意图。
图2为本说明书实施例的感光器件的制作方法的示意性流程图。
图3为本说明书实施例的感光器件的制作方法的另一示意性流程图。
图4至图6为本说明书实施例的感光器件的制作工艺流程的示意图。
图7为本说明书实施例的感光器件的结构示意图。
图8为本说明书实施例的感光器件的另一结构示意图。
图9为本说明书实施例的硅衬底的制作方法的示意性流程图。
图10为本说明书实施例的硅衬底的示意图。
图11为本说明书实施例的硅衬底的另一示意图。
图12为本说明书实施例的感光器件的又一结构示意图。
图13为本说明书实施例的感光器件的制作方法的又一示意性流程图。
图14为本说明书实施例的感光器件的制作方法的再一示意性流程图。
具体实施方式
下面将结合附图，对本说明书实施例中的技术方案进行描述。
为了便于理解本说明书实施例，下面先结合图1描述CMOS图像传感器的基本原理与结构。
CMOS图像传感器的基本工作原理是，将光信号转换为电信号，将电信号转换为数字图像信号。
如图1所示，CMOS图像传感器100包括硅衬底110、感光区121与逻辑电路131。感光区121可以包括一个或多个光电二极管(Photo-Diode，PD)。感光区121用于通过光电二极管将光信号转换为电信号。逻辑电路131用于将感光区121转换得到的电信号转换为数字图像信号。例如，感光区121所在的区域(如图1中120指示的区域)可以称为像素区。逻辑电路131所在的区域(如图1中130指示的区域)可以为逻辑电路区。
硅衬底的硅表面缺陷会导致光电二极管产生暗电流。为了降低硅表面缺陷对光电二极管的影响，通常在感光区与硅表面之间形成表面钝化层。如图1所示，在感光区121与硅衬底110的硅表面之间具有表面钝化层122。
表面钝化层可以通过对感光区与硅衬底的表面之间的硅材料进行离子注入的方式形成。例如，在光电二极管的PN结的P型掺杂区与硅表面之间通过离子注入的方式形成P型掺杂的表面钝化层(PIN)。
外界光线在进入光电二极管之前，会先穿过表面钝化层。由于表面钝化层本身也是由硅材料构成，其也会吸收一部分光线，导致这部分光线无法被感光区吸收(即无法被光电二极管吸收)，导致量子效率的损失。
针对上述问题，本说明书提出一种感光器件及其制作方法与装置，可以提高感光器件的量子效率。
图2为本说明书实施例的感光器件的制作方法的示意性流程图。该感光器件为包括感光区的半导体器件。例如，该感光器件为CMOS图像传感器。
本说明书中提及的感光区可以包括一个或多个光电二极管。
如图2所示，该制作方法包括步骤S210与步骤S220。
S210，对硅衬底进行处理。
步骤S210中对硅衬底的处理，使得该硅衬底上靠近表面的硅层(记为第一硅层)的禁带宽度大于硅衬底上远离表面的硅层(记为第二硅层)的禁带宽度。
S220，在进行步骤S210中的处理之后，在该硅衬底上形成感光区，该感光区覆盖有表面钝化层。
应理解，在步骤S220中，通过使该感光区距离硅衬底的表面的距离大于该第一硅层的厚度，则可以实现覆盖该感光区的表面钝化层中至少靠近表面的部分的禁带宽度大于该感光区的禁带宽度。也就是说，步骤S210中对硅衬底的处理，可以使得表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度。
还应理解，若第一硅层的形状不规整，则在步骤S220中，在硅衬底上形成感光区的过程中，使得感光区距离硅衬底的表面的距离大于该第一硅层的最大厚度。
基于硅材料的特性，可以理解到，硅的禁带宽度越大，对光的吸收越少。在本实施例中，因为表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度，所以，表面钝化层相对于感光区对光的吸收较少。换言之，在外界光线穿过表面钝化层进入感光区的过程中，相对于现有技术，本实施例的方案可以使得较多的光线进入感光区，从而可以提高感光器件的量子效率。
因此，本说明书实施例通过在硅衬底上制作感光区之前对该硅衬底进行处理，使得硅衬底上靠近表面的硅层的禁带宽度大于硅衬底上远离表面的硅层的禁带宽度，这能够使得表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度，从而使表面钝化层相对于感光区对光的吸收较少，因此，在外界光线穿过表面钝化层进入感光区的过程中，相对于现有技术，可以使得较多的光线进入感光区，从而可以提高感光器件的量子效率。
在步骤S210中，可以采用多种方式对硅衬底进行处理，以使得该硅衬底上靠近表面的硅层的禁带宽度大于硅衬底上远离表面的硅层的禁带宽度。
例如，在步骤S210中，对硅衬底进行先加热后冷却处理，以使得该硅衬底上靠近表面的硅层的禁带宽度大于硅衬底上远离表面的硅层的禁带宽度。
再例如，在步骤S210中，还可以采用其它可行的方式对硅衬底进行处理，只要使得该硅衬底上靠近表面的硅层的禁带宽度大于硅衬底上远离表面的硅层的禁带宽度即可。
下文将描述在步骤S210中采用先加热后冷却的方式对硅衬底进行处理。
可选地，在步骤S210中，对硅衬底进行先加热后冷却处理，包括：将硅衬底加热至第一温度；以大于自然冷却速度的第一速度将硅衬底从第一温度冷却至第二温度。
例如，第一温度为1150摄氏度～1250摄氏度，第二温度为室温～600摄氏度。
可选地，第一速度远大于自然冷却速度。
例如，第一速度为80摄氏度每秒～200摄氏度每秒。
在第一速度远大于自然冷却速度的情况下，先加热后冷却处理可以视为先加热后快速冷却处理。
可选地，在步骤S210中，在以第一速度将硅衬底从第一温度冷却至第二温度之前，还包括：维持硅衬底的温度为第一温度预设时长。
例如，该预设时长为1分钟～120分钟，优选地时长为10分钟～120分钟。
再例如，步骤S210中对硅衬底的处理可以通过高温退火的工艺实现。
应理解，硅衬底的表面散热较快，内部散热较慢。因此，在硅衬底经过先加热后冷却的处理后，硅衬底表面的硅晶格迅速稳定，内部的硅晶格逐渐收缩稳定。在内部的硅晶格逐渐收缩的过程中，会使近表面的硅晶格受到压应力，该压应力会使得近表面的硅材料的原子间距变短。基于硅材料的特性可知，原子间距越短的硅材料的禁带宽度越大。因此，硅衬底的近表面的硅材料的原子间距变短，相应地，这部分硅材料的禁带宽度变大。因此，本实施例中对硅材料的处理，可以使得硅衬底的近表面的硅材料的禁带宽度变大，即硅衬底上靠近表面的硅层的禁带宽度大于硅衬底上远离表面的硅层的禁带宽度。
需要说明的是，本说明书中提及的原子间距变短、禁带宽度变大，是针对于未经过离子注入的硅材料。由于在离子注入之后，注入离子会导致注入后材料的晶格产生变化，而先加热后冷却的过程中材料内部的晶格收缩会具有不确定性，除硅材料本身变化，注入离子也会受到影响。因此，在对硅材料处理时，会使用未经过离子注入处理的硅晶圆。
通过以上描述可知，步骤S210中对硅衬底进行的先加热后冷却处理，可以使硅衬底中靠近表面的硅材料的原子间距变短，但不会使硅衬底中远离表面的硅材料(例如，位于硅衬底中心的硅材料)的原子间距发生变化。也就是说，步骤S210中的处理可以使硅衬底的近表面的硅材料的禁带宽度变大，但不会使硅衬底中远离表面的硅材料的禁带宽度变大。
假设，将在步骤S210的作用下硅衬底中禁带宽度变大的硅材料记为第一硅层。在步骤S220中，在硅衬底上形成感光区的过程中，通过使得感光区距离硅衬底的表面的深度大于该第一硅层的厚度，则可以实现，覆盖该感光区的表面钝化层中至少靠近表面的部分的禁带宽度大于该感光区的禁带宽度。
因此，通过在硅衬底上制作感光区之前，对硅衬底进行先加热后冷却处理，可以使得表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度，从而可以提高感光器件的量化效率。
本说明书中提及的感光区可以通过对硅衬底进行离子注入的方式形成。
本说明书中提及的感光区可以包括一个或多个光电二极管。
光电二极管的核心部分是PN结。当有光照时，光子进入该PN结，产生光生载流子，即实现光信号到电信号的转换。
光电二极管的PN结可以通过在硅衬底上采用离子注入的方式形成。作为示例而非限定，在硅衬底上形成光电二极管的基本流程包括，通过在硅衬底上通过离子注入的方式分别形成第一掺杂区与第二掺杂区，该第一掺杂区与第二掺杂区形成光电二极管的PN结。其中，第一掺杂区为P型掺杂区，第二掺杂区为N型掺杂区；或者，第一掺杂区为N型掺杂区，第二掺杂区为P型掺杂区。
本说明书中提及的表面钝化层可以通过在感光区与硅衬底的表面之间进行离子注入的方式形成。例如，在光电二极管的PN结的P型掺杂区与硅表面之间通过离子注入的方式形成P型掺杂的表面钝化层(PIN)。
应理解，关于感光区以及光电二极管的制作流程为已知的公开技术，本说明书不作赘述。关于表面钝化层的制作流程也为已知的公开技术，本说明书也不作赘述。
本说明书中提及的“近表面”包括“靠近表面”，还可以包括“表面”。例如，上文提及的硅衬底的近表面的硅材料的原子间距变短，表示硅衬底中靠近表面的硅材料的原子间距变短，或者表示硅衬底表面的硅材料以及靠近表面的硅材料的原子间距变短。
本说明书实施例涉及的硅衬底可以为硅晶片。
在现有技术中，有些场景下会在对硅衬底进行离子注入的操作之后，对硅衬底进行高温退火。
而在本说明书提供的方案中，步骤S210在步骤S220之前执行，即是在对该硅衬底进行离子注入的操作之前，对硅衬底进行处理，使得硅衬底靠近表面的硅层的禁带宽度大于硅衬底中远离表面的硅层的禁带宽度。
因此，本说明书实施例的步骤S210对硅衬底的处理，不同于现有技术中对硅衬底的高温退火，因为二者的执行时机不同，相应地，所起的作用也不同。
还应理解，通过在对硅衬底进行离子注入的操作之前，对硅衬底进行处理，使得硅衬底靠近表面的硅层的禁带宽度大于硅衬底中远离表面的硅层的禁带宽度，从而可以实现表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度。
在图2所示实施例中，硅衬底除了包括用于形成感光区的像素区，还包括用于形成逻辑电路的逻辑电路区。
如图3所示，可选地，在图2所示实施例中，硅衬底包括像素区与逻辑电路区，其中，感光区位于像素区，该制作方法还包括步骤S230。
S230，在逻辑电路区形成逻辑电路，该逻辑电路用于处理感光区光电转换得到的电信号。
本说明书中提及的逻辑电路可以通过对硅衬底进行离子注入的方式形成。关于逻辑电路的制作流程也为已知的公开技术，本说明书也不作赘述。
步骤S220与步骤S230的执行顺序没有限定。
应理解，在硅衬底还包括用于形成逻辑电路的逻辑电路区的情形下，步骤S210中对硅衬底的处理，也会使逻辑电路区中靠近表面的硅层的禁带宽度变大，这可能会影响逻辑电路的性能。
针对该问题，本申请提出通过对逻辑电路区进行表面硅层去除处理，使得逻辑电路区不包括禁带宽度大于感光区的禁带宽度的硅层。
继续参见图3，可选地，在图2所示实施例中，该制作方法还包括步骤S240，该步骤S240位于步骤S210之后，位于步骤S230之前。
S240，对逻辑电路区进行表面硅层去除处理，使得逻辑电路区不包括禁带宽度大于感光区的禁带宽度的硅层。
步骤S210中的处理，使得该硅衬底上靠近表面的硅层的禁带宽度大于硅衬底上远离表面的硅层的禁带宽度。假设，将在步骤S210的作用下硅衬底中禁带宽度变大的硅材料记为第一硅层。在步骤S240中，若逻辑电路区被去除的表面硅层的厚度大于或等于该第一硅层的厚度，即可以实现逻辑电路区不包括禁带宽度大于感光区的禁带宽度的硅层。
可选地，在步骤S240中，可以基于预设深度对逻辑电路区进行表面硅层去除处理，使得逻辑电路区被去除预设深度的表面硅层。
该预设深度与步骤S210中使得硅衬底中禁带宽度变大的硅层的厚度相关。假设，将在步骤S210的作用下硅衬底中禁带宽度变大的硅材料记为第一硅层，则该预设深度大于或等于该第一硅层的厚度。
该预设深度可以是经验值。例如，该预设深度为0.01微米～0.1微米。
应理解，步骤S240，会使逻辑电路区的表面低于像素区的表面。例如，在上面例子中，逻辑电路区的表面低于像素区的表面的深度为0.01微米～0.1微米。
例如，在步骤S240中，可以通过蚀刻的方式，对逻辑电路区进行表面硅层去除处理。
作为示例，在步骤S240中，可以通过光刻与蚀刻的方式，去除逻辑电路区的表面硅层。如图5所示，先在像素区410的表面覆盖光刻胶(photo resist)401，然后对逻辑电路区410的硅表面进行蚀刻(etch)402。其中，通过蚀刻402，去除逻辑电路区420硅表面的第一深度403的硅层。
因此，通过对逻辑电路区进行表面硅层去除处理，使得逻辑电路区不包括禁带宽度大于感光区的禁带宽度的硅层，从而可以保证在该逻辑电路区上形成的电路模型的准确性。
本说明书中，表述“逻辑电路区不包括禁带宽度大于感光区的禁带宽度的硅层”可以替换为“逻辑电路区的禁带宽度与感光区的禁带宽度相同”。
作为示例而非限定，图4至图6示出本说明书实施例中制作CMOS图像传感器的工艺流程示意图。
第一步，如图4所示，初始化硅衬底400。该硅衬底400可以划分为像素区410与逻辑电路区420。
应理解，像素区410与逻辑电路区420表示在功能上的划分。实际工艺流程中，可以没有划分像素区410与逻辑电路区420的步骤。
第二步，将硅衬底400置于高温炉中加热，加热至1150摄氏度～1250摄氏度，维持10分钟～120分钟。
第三步，在维持10分钟～120分钟之后，将硅衬底400从高温炉中迅速取出，以80摄氏度每秒～200摄氏度每秒的速度快速冷却至600摄氏度以下。
应理解，基于前文描述，第二步与第三步可以使得硅衬底400靠近表面的硅晶格受到压应力，从而使得硅衬底400靠近表面的硅材料的禁带宽度变大。
第四步，对逻辑电路区420的硅表面进行蚀刻处理。如图5所示，先在像素区410的表面覆盖光刻胶(photo resist)401，然后对逻辑电路区410的硅表面进行蚀刻(etch)402。其中，通过蚀刻402，去除逻辑电路区420硅表面的第一深度403的硅层。例如，第一深度403为0.01微米～0.1微米。
应理解，完成逻辑电路区420的硅表面的蚀刻之后，去除像素区410上的光刻胶401。
第五步，如图6所示，在逻辑电路区420上制作逻辑电路421，在像素区410上制作感光区411。感光区411可以包括一个或多个光电二极管。在感光区411与像素区410的硅表面之间，通过离子注入，形成表面钝化层412。
应理解，通过第二步与第三步，使得硅衬底400靠近表面的硅材料的禁带宽度变大，从而使得表面钝化层412至少靠近表面的硅材料的禁带宽度变大，进而使得表面钝化层412对光的吸收变少，使得更多的光进入感光区411，即使得更多的光吸收后成为有效的光生信号电子，可以提高感光器件的量子效率。
应理解，像素区除了包括感光区，还可以被设计为还包括其它线路与元件，例如，用于存储光信号的元件，本说明书对此不作限定。关于像素区内的感光区以及其它线路或元件的制作流程为已知的公开技术，因此，不再赘述。
还应理解，逻辑电路区除了逻辑电路，还可以被设计为还包括其它线路或电子元件，本说明书对此不作限定。关于逻辑电路区内的逻辑电路以及其它线路或元件的制作流程为已知的公开技术，因此，不再赘述。
基于上述描述可知，通过图4至图6所示的方法制作CMOS图像传感器，相对于现有技术，可以提高CMOS图像传感器的量子效率。
图7为本说明书实施例提供的感光器件700的示意性框图。该感光器件700包括硅衬底710与感光区720。感光区720可以包括一个或多个光电二极管。感光区720位于硅衬底710中，感光区720覆盖有表面钝化层730。其中，表面钝化层730中至少靠近表面的部分的禁带宽度大于感光区720的禁带宽度。
应理解，因为表面钝化层730中至少靠近表面的部分的禁带宽度大于感光区720的禁带宽度，所以，表面钝化层730相对于感光区720对光的吸收较少。换言之，在外界光线穿过表面钝化层730进入感光区720的过程中，相对于现有技术，本实施例的感光器件700可以使得较多的光线进入感光区720，从而可以提高感光器件的量子效率。
因此，本实施例的感光器件700，由于表面钝化层730中至少靠近表面的部分的禁带宽度大于感光区720的禁带宽度，因此可以提高感光器件的量子效率。
可选地，在如图7所示实施例中，硅衬底710在感光区720形成之前，被进行如上文实施例中步骤S210所描述的处理，该处理可以使得表面钝化层730中至少靠近表面的部分的禁带宽度大于感光区720的禁带宽度。具体描述详见上文关于步骤S210的描述，为了简洁，这里不再赘述。
可选地，如图8所示，硅衬底710包括像素区711与逻辑电路区712，其中，感光区720位于像素区711。该感光器件700还包括逻辑电路740，位于逻辑电路区712，逻辑电路740用于处理感光区720光电转换得到的电信号。
可选地，在如图8所示实施例中，逻辑电路区712不包括禁带宽度大于感光区720的禁带宽度的硅层。
应理解，逻辑电路区712不包括禁带宽度大于感光区720的禁带宽度的硅层，可以保证在该逻辑电路区712形成的逻辑电路740的准确性。
可选地，在如图8所示实施例中，逻辑电路区712在逻辑电路740形成之前，经过如上文实施例中步骤S240描述的表面硅层去除处理，该表面硅层去除处理使得逻辑电路区712不包括禁带宽度大于感光区720的禁带宽度的硅层。具体描述详见上文关于步骤S240的描述，为了简洁，这里不再赘述。
如图8所示，逻辑电路区712的表面低于像素区711的表面。
例如，逻辑电路区712的表面低于像素区711的表面的深度为0.01微米～0.1微米。
例如，图7或图8所示的感光器件700可以为任意包括感光区的器件。
再例如，图8所示感光器件700为CMOS图像传感器。
本说明书还提出一种硅衬底及其制作方法与装置，使得基于该硅衬底制作的感光器件，可以提高感光器件的量子效率。
图9为本说明书实施例的硅衬底的制作方法的示意性流程图。该硅衬底用于形成感光区，该感光区覆盖有表面钝化层。
如图9所示，该制作方法包括步骤S910。
S910，对硅衬底进行处理，该处理使得该硅衬底中靠近表面的硅层的禁带宽度大于该硅衬底中远离表面的硅层的禁带宽度，这能够使得表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度。
应理解，本实施例可以使得硅衬底中靠近表面的硅层的禁带宽度大于该硅衬底中远离表面的硅层的禁带宽度，因此，当在该硅衬底上形成感光区，可以实现覆盖在感光区的表面钝化层中至少靠近表面的部分的禁带宽度大于该感光区的禁带宽度。因为表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度，所以表面钝化层相对于感光区对光的吸收较少。换言之，在外界光线穿过表面钝化层进入感光区的过程中，相对于现有技术，本实施例的方案可以使较多的光线进入感光区，从而可以提高感光器件的量子效率。
步骤S910可以对应上文实施例中的步骤S210，具体详见上文，这里不再赘述。
可选地，在图9所示实施例中，硅衬底包括像素区与逻辑电路区，其中，感光区位于像素区，逻辑电路区用于形成逻辑电路，逻辑电路用于处理感光区光电转换得到的电信号；如图9所示，该制作方法还包括步骤S920。
S920，在步骤S910之后，对逻辑电路区进行表面硅层去除处理，使得逻辑电路区不包括禁带宽度大于感光区的禁带宽度的硅层。
步骤S910可以对应上文实施例中的步骤S240，具体详见上文，这里不再赘述。
例如，图9所示实施例中的硅衬底可用于制作包含感光区的器件。
例如，图9所示实施例中的硅衬底可用于制作CMOS图像传感器。
图10为本说明书实施例提供的硅衬底1000的示意图。该硅衬底1000用于形成感光区，感光区覆盖有表面钝化层。该硅衬底1000中靠近表面的硅层(如图10中1010指示的硅层)的禁带宽度大于硅衬底1000中远离表面的硅层(如图10中1020指示的硅层)的禁带宽度。
应理解，因为硅衬底1000中靠近表面的硅层的禁带宽度大于该硅衬底1000中远离表面的硅层的禁带宽度，因此，当在该硅衬底1000上形成感光区，可以实现覆盖在感光区的表面钝化层中至少靠近表面的部分的禁带宽度大于该感光区的禁带宽度。因为表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度，所以表面钝化层相对于感光区对光的吸收较少。换言之，在外界光线穿过表面钝化层进入感光区的过程中，相对于现有技术，本实施例的方案可以使较多的光线进入感光区，从而可以提高感光器件的量子效率。
需要说明的是，图10中标记1010与1020分别指示的硅层仅为示意而非限定。例如，实际应用中，1010指示的硅层的截面不一定是规整的。
可选地，硅衬底1000经过上文实施例中步骤S210的处理，该处理使得硅衬底中靠近表面的硅层的禁带宽度大于硅衬底中远离表面的硅层的禁带宽度。具体描述详见上文关于步骤S210的描述，为了简洁，这里不再赘述。
可选地，如图11所示，硅衬底1000包括像素区1001与逻辑电路区1002，其中，像素区1001用于形成感光区，逻辑电路区1002用于形成逻辑电路，逻辑电路用于处理感光区光电转换得到的电信号，其中，逻辑电路区1002不包括禁带宽度大于感光区的禁带宽度的硅层。
如图11所示，逻辑电路区1002的表面低于像素区1001的表面。
例如，在图11的示例中，逻辑电路区1002的表面低于像素区1001的表面的深度大于或等于硅层1010的厚度。
例如，逻辑电路区1002的表面低于像素区1001的表面的深度为0.01微米～0.1微米。
可选地，硅衬底1000在经过步骤S240的处理之后，还经过上文实施例中的步骤S240的处理，该处理使得逻辑电路区1002不包括禁带宽度大于感光区的禁带宽度的硅层。具体描述详见上文关于步骤S240的描述，为了简洁，这里不再赘述。
例如，图10或图11所示实施例中的硅衬底1000可用于制作包含感光区的器件。
例如，图10或图11所示实施例中的硅衬底1000可用于制作CMOS图像传感器。
本说明书实施例还提供一种感光器件1200。
图12为感光器件1200的示意图。感光器件1200包括硅衬底1210，硅衬底1210包括像素区1211与逻辑电路区1212。感光器件1200还包括位于像素区1211的感光区1220，以及位于逻辑电路区1212的逻辑电路1230。逻辑电路1230用于处理感光区1220光电转换得到的电信号。逻辑电路区1212的表面低于像素区1211的表面。
如图12所示，感光区1220覆盖有表面钝化层1240。
可选地，在图12所示实施例中，表面钝化层1240中至少靠近表面的部分的禁带宽度大于感光区1220的禁带宽度。
可选地，在图12所示的实施例中，逻辑电路区1211不包括禁带宽度大于感光区1220的禁带宽度的硅层。
可选地，在图12所示的实施例中，逻辑电路区1211的表面低于像素区1212的表面的深度为0.01微米～0.1微米。
可选地，在图12所示的实施例中，硅衬底1210在感光区1220形成之前经过上文实施例中步骤S210的处理，该处理可以使得硅衬底1210中靠近表面的硅层的禁带宽度大于硅衬底1210中远离表现的硅层的禁带宽度。关于该处理的描述，详见上文关于步骤S210的描述，这里不再赘述。
例如，在图12所示的实施例中，硅衬底1210在感光区1220形成之前经过步骤S210的处理，能够使得表面钝化层1240中至少靠近表面的部分的禁带宽度大于感光区1220的禁带宽度。
可选地，在图12所示的实施例中，硅衬底1210在经过步骤S210的处理之后，还经过上文实施例中步骤S240的表面硅层去除处理，该表面硅层去除处理使得逻辑电路区1212不包括禁带宽度大于感光区1220的禁带宽度的硅层。关于该表面硅层去除处理的描述，详见上文关于步骤S240的描述，这里不再赘述。
图12所示的感光器件1200可以为包含感光区的半导体器件。
例如，图12所示的感光器件1200可以为CMOS图像传感器。
如图13所示，本说明书中还提供一种感光器件的制作方法。例如，该感光器件为如图12所示的感光器件1200。如图13所示，该制作方法包括如下步骤。
S1310，对包括像素区与逻辑电路区的硅衬底的逻辑电路区进行表面硅层去除处理，使逻辑电路区的表面低于像素区的表面。
S1320，在像素区形成感光区。
S1330，在经过步骤S1310处理之后的逻辑电路区上形成逻辑电路，逻辑电路用于处理感光区光电转换得到的电信号。
在图13所示实施例中，感光区覆盖有表面钝化层。
可选地，在图13所示实施例中，在步骤S1310之前，该制作方法还包括步骤S1340。
S1340，对硅衬底进行处理，该处理使得该硅衬底上靠近表面的硅层的禁带宽度大于硅衬底上远离表面的硅层的禁带宽度。
步骤S1340如上文实施例中的步骤S210。相关描述详见上文关于步骤S210的描述，这里不再赘述。
可选地，在图13所示实施例的制作方法包括步骤S210的情况下，步骤S1310可以通过上文实施例中的步骤S240实现。相关描述详见上文关于步骤S240的描述，这里不再赘述。
如图14所示，本说明书中还提供一种感光器件的制作方法。例如，该感光器件为如图12所示的感光器件1200。如图14所示，该制作方法包括如下步骤。
S1410，对硅衬底进行处理，硅衬底包括像素区与逻辑电路区。
步骤S1410与上文实施例中的步骤S210相同，详见上文，这里不再赘述。
S1420，在步骤S1410的处理之后，对逻辑电路区进行表面硅层去除处理，使逻辑电路区的表面低于像素区的表面。
S1430，在步骤S1410的处理之后，在像素区形成感光区。
例如，步骤S1430也可以在步骤S1420之后执行。
S1440，在步骤S1420的处理之后，在逻辑电路区上形成逻辑电路，逻辑电路用于处理感光区光电转换得到的电信号。
其中，步骤S1410对硅衬底的处理，使得表面钝化层中至少靠近表面的部分的禁带宽度大于感光区的禁带宽度。
步骤S1430与步骤S1440的执行顺序没有限定。
可选地，在图14所示实施例中，步骤S1420通过上文实施例中的步骤S240实现，该表面硅层去除处理，使得逻辑电路区不包括禁带宽度大于感光区的禁带宽度的硅层。步骤S1420的实现方式详见上文关于步骤S240的描述，这里不再赘述。
本说明书实施例还提供一种感光器件的制作装置，该制作装置用于执行上文实施例中感光器件的制作方法。
本说明书实施例还提供一种硅衬底的制作装置，该制作装置用于执行上文实施例中硅衬底的制作方法。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本说明书的技术领域的技术人员通常理解的含义相同。本说明书中在本说明书的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请的保护范围。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本说明书揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (110)

1.一种感光器件，其特征在于，包括：
硅衬底；
感光区，位于所述硅衬底中，所述感光区覆盖有表面钝化层，
其中，所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
2.根据权利要求1所述的感光器件，其特征在于，所述硅衬底包括像素区与逻辑电路区，其中，所述感光区位于所述像素区；
其中，所述感光器件还包括：
逻辑电路，位于所述逻辑电路区，所述逻辑电路用于处理所述感光区光电转换得到的电信号。
3.根据权利要求2所述的感光器件，其特征在于，所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
4.根据权利要求2或3所述的感光器件，其特征在于，所述逻辑电路区的表面低于所述像素区的表面。
5.根据权利要求4所述的感光器件，其特征在于，所述逻辑电路区的表面低于所述像素区的表面的深度为0.01微米～0.1微米。
6.根据权利要求1至5中任一项所述的感光器件，其特征在于，所述硅衬底在所述感光区形成之前经过处理，所述处理使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
7.根据权利要求6所述的感光器件，其特征在于，所述处理包括：先加热后冷却处理。
8.根据权利要求7所述的感光器件，其特征在于，所述先加热后冷却处理包括：
加热至第一温度；
以大于自然冷却速度的第一速度从所述第一温度冷却至第二温度。
9.根据权利要求8所述的感光器件，其特征在于，所述第一温度为1150摄氏度～1250摄氏度，所述第二温度为室温～600摄氏度，所述第一速度为80摄氏度每秒～200摄氏度每秒。
10.根据权利要求8或9所述的感光器件，其特征在于，所述以大于自然冷却速度的第一速度从所述第一温度冷却至第二温度，包括：
在维持温度所述第一温度预设时长之后，以所述第一速度冷却至所述第二温度。
11.根据权利要求10所述的感光器件，其特征在于，所述预设时长为1分钟～120分钟。
12.根据权利要求7至11中任一项所述的感光器件，其特征在于，所述先加热后冷却处理的工艺方法为高温退火。
13.根据权利要求6至12中任一项所述的感光器件，其特征在于，所述处理使得所述硅衬底上靠近表面的第一硅层的禁带宽度大于所述硅衬底上远离表面的第二硅层的禁带宽度；
其中，所述感光区距离所述硅衬底的表面的深度大于所述第一硅层的厚度。
14.根据权利要求2至5中任一项所述的感光器件，其特征在于，所述逻辑电路区在所述逻辑电路形成之前，经过表面硅层去除处理，所述表面硅层去除处理使得所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
15.根据权利要求14所述的感光器件，其特征在于，所述表面硅层去除处理通过蚀刻方式实现。
16.根据权利要求1至15中任一项所述的感光器件，其特征在于，所述感光器件为互补金属氧化物半导体CMOS图像传感器。
17.一种感光器件的制作方法，其特征在于，包括：
对硅衬底进行处理；
在所述处理之后，在所述硅衬底上形成感光区，所述感光区覆盖有表面钝化层，
其中，所述处理使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
18.根据权利要求17所述的制作方法，其特征在于，所述对硅衬底进行处理，包括：
对所述硅衬底进行先加热后冷却处理。
19.根据权利要求18所述的制作方法，其特征在于，所述对所述硅衬底进行先加热后冷却处理，包括：
将所述硅衬底加热至第一温度；
以大于自然冷却速度的第一速度将所述硅衬底从所述第一温度冷却至第二温度。
20.根据权利要求19所述的制作方法，其特征在于，所述第一温度为1150摄氏度～1250摄氏度，所述第二温度为室温～600摄氏度，所述第一速度为80摄氏度每秒～200摄氏度每秒。
21.根据权利要求19或20所述的制作方法，其特征在于，所述以大于自然冷却速度的第一速度将所述硅衬底从所述第一温度冷却至第二温度，包括：
在维持所述硅衬底的温度为所述第一温度预设时长之后，以所述第一速度将所述硅衬底冷却至所述第二温度。
22.根据权利要求21所述的制作方法，其特征在于，所述预设时长为1分钟～120分钟。
23.根据权利要求18至22中任一项所述的制作方法，其特征在于，所述先加热后冷却处理的工艺方法为高温退火。
24.根据权利要求17至23中任一项所述的制作方法，其特征在于，所述硅衬底包括像素区与逻辑电路区，其中，所述感光区位于所述像素区；
其中，所述制作方法还包括：
在所述逻辑电路区形成逻辑电路，所述逻辑电路用于处理所述感光区光电转换得到的电信号。
25.根据权利要求24所述的制作方法，其特征在于，所述制作方法还包括：
在所述处理之后，在形成所述逻辑电路之前，对所述逻辑电路区进行表面硅层去除处理，使得所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
26.根据权利要求25所述的制作方法，其特征在于，所述表面硅层去除处理通过蚀刻方式实现。
27.根据权利要求25或26所述的制作方法，其特征在于，所述逻辑电路区的表面低于所述像素区的表面。
28.根据权利要求27所述的制作方法，其特征在于，所述逻辑电路区的表面低于所述像素区的表面的深度为0.01微米～0.1微米。
29.根据权利要求17至28中任一项所述的制作方法，其特征在于，所述处理使得所述硅衬底上靠近表面的第一硅层的禁带宽度大于所述硅衬底上远离表面的第二硅层的禁带宽度；
其中，所述感光区距离所述硅衬底的表面的深度大于所述第一硅层的厚度。
30.根据权利要求17至29中任一项所述的制作方法，其特征在于，所述感光器件为互补金属氧化物半导体CMOS图像传感器。
31.一种硅衬底，所述硅衬底用于形成感光区，所述感光区覆盖有表面钝化层，其特征在于，
所述硅衬底中靠近表面的硅层的禁带宽度大于所述硅衬底中远离表面的硅层的禁带宽度，这能够使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
32.根据权利要求31所述的硅衬底，其特征在于，所述硅衬底包括像素区与逻辑电路区，其中，所述像素区用于形成所述感光区，所述逻辑电路区用于形成逻辑电路，所述逻辑电路用于处理所述感光区光电转换得到的电信号；
其中，所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
33.根据权利要求32所述的硅衬底，其特征在于，所述逻辑电路区的表面低于所述像素区的表面。
34.根据权利要求33所述的硅衬底，其特征在于，所述逻辑电路区的表面低于所述像素区的表面的深度为0.01微米～0.1微米。
35.根据权利要求31至34中任一项所述的硅衬底，其特征在于，所述硅衬底经过处理，所述处理使得所述硅衬底中靠近表面的硅层的禁带宽度大于所述硅衬底中远离表面的硅层的禁带宽度。
36.根据权利要求35所述的硅衬底，其特征在于，所述处理包括：先加热后冷却处理。
37.根据权利要求36所述的硅衬底，其特征在于，所述先加热后冷却处理，包括：
加热至第一温度；
以大于自然冷却速度的第一速度从所述第一温度冷却至第二温度。
38.根据权利要求37所述的硅衬底，其特征在于，所述第一温度为1150摄氏度～1250摄氏度，所述第二温度为室温～600摄氏度，所述第一速度为80摄氏度每秒～200摄氏度每秒。
39.根据权利要求37或38所述的硅衬底，其特征在于，所述以大于自然冷却速度的第一速度从所述第一温度冷却至第二温度，包括：
在维持所述第一温度预设时长之后，以所述第一速度冷却至所述第二温度。
40.根据权利要求39所述的硅衬底，其特征在于，所述预设时长为1分钟～120分钟。
41.根据权利要求36至40中任一项所述的硅衬底，其特征在于，所述先加热后冷却处理的工艺方法为高温退火。
42.根据权利要求32至34中任一项所述的硅衬底，其特征在于，所述硅衬底经过表面硅层去除处理，所述表面硅层去除处理使得所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
43.根据权利要求42所述的硅衬底，其特征在于，所述表面硅层去除处理通过蚀刻方式实现。
44.根据权利要求31至43中任一项所述的硅衬底，其特征在于，所述硅衬底用于形成互补金属氧化物半导体CMOS图像传感器。
45.一种硅衬底的制作方法，所述硅衬底用于形成感光区，所述感光区覆盖有表面钝化层，其特征在于，所述制作方法包括：
对所述硅衬底进行处理，所述处理使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
46.根据权利要求45所述的制作方法，其特征在于，所述对所述硅衬底进行处理，包括：
对所述硅衬底进行先加热后冷却处理。
47.根据权利要求46所述的制作方法，其特征在于，所述对所述硅衬底进行先加热后冷却处理，包括：
将所述硅衬底加热至第一温度；
以大于自然冷却速度的第一速度将所述硅衬底从所述第一温度冷却至第二温度。
48.根据权利要求47所述的制作方法，其特征在于，所述第一温度为1150摄氏度～1250摄氏度，所述第二温度为室温～600摄氏度，所述第一速度为80摄氏度每秒～200摄氏度每秒。
49.根据权利要求47或48所述的制作方法，其特征在于，所述以大于自然冷却速度的第一速度将所述硅衬底从所述第一温度冷却至第二温度，包括：
在维持所述硅衬底的温度为所述第一温度预设时长之后，以所述第一速度将所述硅衬底冷却至所述第二温度。
50.根据权利要求49所述的制作方法，其特征在于，所述预设时长为1分钟～120分钟。
51.根据权利要求46至50中任一项所述的制作方法，其特征在于，所述先加热后冷却处理的工艺方法为高温退火。
52.根据权利要求45至51中任一项所述的制作方法，其特征在于，所述硅衬底包括像素区与逻辑电路区，其中，所述感光区位于所述像素区，所述逻辑电路区用于形成逻辑电路，所述逻辑电路用于处理所述感光区光电转换得到的电信号；
其中，所述制作方法还包括：
在所述处理之后，对所述逻辑电路区进行表面硅层去除处理，使得所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
53.根据权利要求52所述的制作方法，其特征在于，所述表面硅层去除处理通过蚀刻方式实现。
54.根据权利要求52或53所述的制作方法，其特征在于，所述逻辑电路区的表面低于所述像素区的表面。
55.根据权利要求54所述的制作方法，其特征在于，所述逻辑电路区的表面低于所述像素区的表面的深度为0.01微米～0.1微米。
56.根据权利要求45至55中任一项所述的制作方法，其特征在于，所述硅衬底用于形成互补金属氧化物半导体CMOS图像传感器。
57.一种感光器件，其特征在于，包括：
硅衬底，包括像素区与逻辑电路区；
感光区，位于所述像素区；
逻辑电路，位于所述逻辑电路区，所述逻辑电路用于处理所述感光区光电转换得到的电信号，其中，所述逻辑电路区的表面低于所述像素区的表面。
58.根据权利要求57所述的感光器件，其特征在于，所述感光区覆盖有表面钝化层，所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
59.根据权利要求58所述的感光器件，其特征在于，所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
60.根据权利要求57至59中任一项所述的感光器件，其特征在于，所述逻辑电路区的表面低于所述像素区的表面的深度为0.01微米～0.1微米。
61.根据权利要求58至60中任一项所述的感光器件，其特征在于，所述硅衬底在所述感光区形成之前，经过处理，所述处理使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
62.根据权利要求61所述的感光器件，其特征在于，所述处理包括：先加热后冷却处理。
63.根据权利要求62所述的感光器件，其特征在于，所述先加热后冷却处理包括：
加热至第一温度；
以大于自然冷却速度的第一速度从所述第一温度冷却至第二温度。
64.根据权利要求63所述的感光器件，其特征在于，所述第一温度为1150摄氏度～1250摄氏度，所述第二温度为室温～600摄氏度，所述第一速度为80摄氏度每秒～200摄氏度每秒。
65.根据权利要求63或64所述的感光器件，其特征在于，所述以大于自然冷却速度的第一速度从所述第一温度冷却至第二温度，包括：
在维持温度所述第一温度预设时长之后，以所述第一速度冷却至所述第二温度。
66.根据权利要求65所述的感光器件，其特征在于，所述预设时长为1分钟～120分钟。
67.根据权利要求62至66中任一项所述的感光器件，其特征在于，所述先加热后冷却处理的工艺方法为高温退火。
68.根据权利要求61至67中任一项所述的感光器件，其特征在于，所述逻辑电路区在所述逻辑电路形成之前，经过表面硅层去除处理，所述表面硅层去除处理使得所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
69.根据权利要求68所述的感光器件，其特征在于，所述表面硅层去除处理通过蚀刻方式实现。
70.根据权利要求57至69中任一项所述的感光器件，其特征在于，所述感光器件为互补金属氧化物半导体CMOS图像传感器。
71.一种感光器件的制作方法，其特征在于，包括：
对包括像素区与逻辑电路区的硅衬底的所述逻辑电路区进行表面硅层去除处理，使所述逻辑电路区的表面低于所述像素区的表面；
在所述像素区形成感光区；
在经过所述表面硅层去除处理之后的所述逻辑电路区上形成逻辑电路，所述逻辑电路用于处理所述感光区光电转换得到的电信号。
72.根据权利要求71所述的制作方法，其特征在于，所述感光区覆盖有表面钝化层；
其中，所述制作方法还包括：
在所述表面硅层去除处理以及形成所述感光区之前，对所述硅衬底进行处理，所述处理使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
73.根据权利要求72所述的制作方法，其特征在于，所述对硅衬底进行处理，包括：
对所述硅衬底进行先加热后冷却处理。
74.根据权利要求73所述的制作方法，其特征在于，所述对所述硅衬底进行先加热后冷却处理，包括：
将所述硅衬底加热至第一温度；
以大于自然冷却速度的第一速度将所述硅衬底从所述第一温度冷却至第二温度。
75.根据权利要求74所述的制作方法，其特征在于，所述第一温度为1150摄氏度～1250摄氏度，所述第二温度为室温～600摄氏度，所述第一速度为80摄氏度每秒～200摄氏度每秒。
76.根据权利要求74或75所述的制作方法，其特征在于，所述以大于自然冷却速度的第一速度将所述硅衬底从所述第一温度冷却至第二温度，包括：
在维持所述硅衬底的温度为所述第一温度预设时长之后，以所述第一速度将所述硅衬底冷却至所述第二温度。
77.根据权利要求76所述的制作方法，其特征在于，所述预设时长为1分钟～120分钟。
78.根据权利要求73至77中任一项所述的制作方法，其特征在于，所述先加热后冷却处理的工艺方法为高温退火。
79.根据权利要求72至78中任一项所述的制作方法，其特征在于，所述表面硅层去除处理使得，所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
80.根据权利要求79所述的制作方法，其特征在于，所述表面硅层去除处理通过蚀刻方式实现。
81.根据权利要求71至80中任一项所述的制作方法，其特征在于，所述逻辑电路区的表面低于所述像素区的表面的深度为0.01微米～0.1微米。
82.根据权利要求72至78中任一项所述的制作方法，其特征在于，所述处理使得所述硅衬底上靠近表面的第一硅层的禁带宽度大于所述硅衬底上远离表面的第二硅层的禁带宽度；
其中，所述感光区距离所述硅衬底的表面的深度大于所述第一硅层的厚度。
83.根据权利要求71至82中任一项所述的制作方法，其特征在于，所述感光器件为互补金属氧化物半导体CMOS图像传感器。
84.一种感光器件，其特征在于，包括：
硅衬底，包括像素区与逻辑电路区；
感光区，位于所述像素区，所述感光区覆盖有表面钝化层，所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度；
逻辑电路，位于所述逻辑电路区，所述逻辑电路用于处理所述感光区光电转换得到的电信号，其中，所述逻辑电路区的表面低于所述像素区的表面。
85.根据权利要求84所述的感光器件，其特征在于，所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
86.根据权利要求84或85所述的感光器件，其特征在于，所述逻辑电路区的表面低于所述像素区的表面的深度为0.01微米～0.1微米。
87.根据权利要求84至86中任一项所述的感光器件，其特征在于，所述硅衬底在所述感光区形成之前，经过处理，所述处理使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
88.根据权利要求87所述的感光器件，其特征在于，所述处理包括：先加热后冷却处理。
89.根据权利要求88所述的感光器件，其特征在于，所述先加热后冷却处理包括：
加热至第一温度；
以大于自然冷却速度的第一速度从所述第一温度冷却至第二温度。
90.根据权利要求89所述的感光器件，其特征在于，所述第一温度为1150摄氏度～1250摄氏度，所述第二温度为室温～600摄氏度，所述第一速度为80摄氏度每秒～200摄氏度每秒。
91.根据权利要求89或90所述的感光器件，其特征在于，所述以大于自然冷却速度的第一速度从所述第一温度冷却至第二温度，包括：
在维持温度所述第一温度预设时长之后，以所述第一速度冷却至所述第二温度。
92.根据权利要求91所述的感光器件，其特征在于，所述预设时长为1分钟～120分钟。
93.根据权利要求88至92中任一项所述的感光器件，其特征在于，所述先加热后冷却处理的工艺方法为高温退火。
94.根据权利要求84至93中任一项所述的感光器件，其特征在于，所述逻辑电路区在所述逻辑电路形成之前，经过表面硅层去除处理，所述表面硅层去除处理使得所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
95.根据权利要求94所述的感光器件，其特征在于，所述表面硅层去除处理通过蚀刻方式实现。
96.根据权利要求84至95中任一项所述的感光器件，其特征在于，所述感光器件为互补金属氧化物半导体CMOS图像传感器。
97.一种感光器件的制作方法，其特征在于，包括：
对包括像素区与逻辑电路区的硅衬底进行处理；
在所述处理之后，对所述逻辑电路区进行表面硅层去除处理，使所述逻辑电路区的表面低于所述像素区的表面；
在所述处理之后，在所述像素区形成感光区；
在所述表面硅层去除处理之后，在所述逻辑电路区上形成逻辑电路，所述逻辑电路用于处理所述感光区光电转换得到的电信号，
其中，所述处理使得所述表面钝化层中至少靠近表面的部分的禁带宽度大于所述感光区的禁带宽度。
98.根据权利要求97所述的制作方法，其特征在于，所述对包括像素区与逻辑电路区的硅衬底进行处理，包括：
对所述硅衬底进行先加热后冷却处理。
99.根据权利要求98所述的制作方法，其特征在于，所述对所述硅衬底进行先加热后冷却处理，包括：
将所述硅衬底加热至第一温度；
以大于自然冷却速度的第一速度将所述硅衬底从所述第一温度冷却至第二温度。
100.根据权利要求99所述的制作方法，其特征在于，所述第一温度为1150摄氏度～1250摄氏度，所述第二温度为室温～600摄氏度，所述第一速度为80摄氏度每秒～200摄氏度每秒。
101.根据权利要求99或100所述的制作方法，其特征在于，所述以大于自然冷却速度的第一速度将所述硅衬底从所述第一温度冷却至第二温度，包括：
在维持所述硅衬底的温度为所述第一温度预设时长之后，以所述第一速度将所述硅衬底冷却至所述第二温度。
102.根据权利要求101所述的制作方法，其特征在于，所述预设时长为1分钟～120分钟。
103.根据权利要求98至102中任一项所述的制作方法，其特征在于，所述先加热后冷却处理的工艺方法为高温退火。
104.根据权利要求97至103中任一项所述的制作方法，其特征在于，所述表面硅层去除处理使得，所述逻辑电路区不包括禁带宽度大于所述感光区的禁带宽度的硅层。
105.根据权利要求104所述的制作方法，其特征在于，所述表面硅层去除处理通过蚀刻方式实现。
106.根据权利要求97至105中任一项所述的制作方法，其特征在于，所述逻辑电路区的表面低于所述像素区的表面的深度为0.01微米～0.1微米。
107.根据权利要求97至106中任一项所述的制作方法，其特征在于，所述处理使得所述硅衬底上靠近表面的第一硅层的禁带宽度大于所述硅衬底上远离表面的第二硅层的禁带宽度；
其中，所述感光区距离所述硅衬底的表面的深度大于所述第一硅层的厚度。
108.根据权利要求97至107中任一项所述的制作方法，其特征在于，所述感光器件为互补金属氧化物半导体CMOS图像传感器。
109.一种感光器件的制作装置，其特征在于，用于执行：
如权利要求17至30中任一项所述的感光器件的制作方法，或者，
如权利要求71至83中任一项所述的感光器件的制作方法，或者
如权利要求97至108中任一项所述的感光器件的制作方法。
110.一种硅衬底的处理装置，其特征在于，用于执行如权利要求45至56中任一项所述的硅衬底的制作方法。
CN201980039306.9A 2019-11-28 2019-11-28 感光器件及其制作方法与装置、硅衬底及其制作方法与装置 Pending CN112335050A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/121715 WO2021102836A1 (zh) 2019-11-28 2019-11-28 感光器件及其制作方法与装置、硅衬底及其制作方法与装置

Publications (1)

Publication Number Publication Date
CN112335050A true CN112335050A (zh) 2021-02-05

Family

ID=74319811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980039306.9A Pending CN112335050A (zh) 2019-11-28 2019-11-28 感光器件及其制作方法与装置、硅衬底及其制作方法与装置

Country Status (2)

Country Link
CN (1) CN112335050A (zh)
WO (1) WO2021102836A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120079B2 (en) * 2002-09-19 2012-02-21 Quantum Semiconductor Llc Light-sensing device for multi-spectral imaging
KR100935771B1 (ko) * 2007-11-28 2010-01-06 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US8338856B2 (en) * 2010-08-10 2012-12-25 Omnivision Technologies, Inc. Backside illuminated image sensor with stressed film
KR101745638B1 (ko) * 2011-01-12 2017-06-09 삼성전자 주식회사 광대역 갭 물질층 기반의 포토 다이오드 소자, 및 그 포토 다이오드 소자를 포함하는, 후면 조명 씨모스 이미지 센서 및 태양 전지
US8513587B2 (en) * 2011-01-24 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with anti-reflection layer and method of manufacturing the same
CN102569326A (zh) * 2012-03-07 2012-07-11 格科微电子（上海）有限公司 图像传感器及其制作方法
US20140252521A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor with Improved Dark Current Performance
CN104201184B (zh) * 2014-09-24 2017-03-29 格科微电子（上海）有限公司 图像传感器及其形成方法
CN106229324A (zh) * 2016-09-14 2016-12-14 豪威科技(上海)有限公司 图像传感器及其制备方法
CN110047862B (zh) * 2019-04-29 2021-04-30 上海华力微电子有限公司 Cmos图像传感器的形成方法

Also Published As

Publication number Publication date
WO2021102836A1 (zh) 2021-06-03

Similar Documents

Publication Publication Date Title
JP4211696B2 (ja) 固体撮像装置の製造方法
JP5623068B2 (ja) 固体撮像装置の製造方法
JP2015023259A (ja) 固体撮像装置およびその製造方法
EP2720281B1 (en) Photodiode and method for producing the same, photodiode array, spectrophotometer and solid-state imaging device
KR20180103118A (ko) 개선된 근적외선 cmos 센서의 제조 방법
JP6924232B2 (ja) 撮像装置およびその製造方法ならびにカメラ
JP2010219439A (ja) 固体撮像装置及びその製造方法
JP2007273959A (ja) 光検出素子及びその製造方法
US10319757B2 (en) Photoelectric conversion device and imaging system
CN112335050A (zh) 感光器件及其制作方法与装置、硅衬底及其制作方法与装置
JP2011108839A (ja) 固体撮像装置とその製造方法並びにカメラ
KR102279835B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN105185699B (zh) 通过c离子注入降低cmos图像传感器白像素的方法
US20190333962A1 (en) Image sensors and forming methods of the same
CN104979370B (zh) 具有深沟槽隔离结构的背照式图像传感器的形成方法
US20070205488A1 (en) Light-detecting device and manufacturing method thereof
JP2008294479A (ja) 固体撮像装置
CN109065565A (zh) 图像传感器及其形成方法
JP2007129033A (ja) アバランシェフォトダイオードおよびその製造方法
KR100664467B1 (ko) 고체 촬상 장치의 제조 방법
KR100769143B1 (ko) 이미지 센서의 제조 방법
JP2007201087A (ja) 固体撮像素子の製造方法及び固体撮像素子
US9837461B1 (en) Image sensor devices
JP2008103605A (ja) エピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子及び固体撮像素子の製造方法
JP2010268000A (ja) アバランシェフォトダイオードおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination