CN112310150A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112310150A
CN112310150A CN202010691385.6A CN202010691385A CN112310150A CN 112310150 A CN112310150 A CN 112310150A CN 202010691385 A CN202010691385 A CN 202010691385A CN 112310150 A CN112310150 A CN 112310150A
Authority
CN
China
Prior art keywords
wirings
pixel
wiring
fan
cnw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010691385.6A
Other languages
English (en)
Inventor
金和正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112310150A publication Critical patent/CN112310150A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了显示装置。显示装置包括有效区、非有效区、多个非有效扇出布线、多个信号布线和多个连接布线，其中，有效区包括从多个数据线接收多个数据信号的多个像素，多个像素排列成矩阵形式，非有效区在第一方向上与有效区相邻并且包括焊盘部，多个非有效扇出布线位于非有效区中并且连接到焊盘部，多个信号布线在第一方向上延伸，多个信号布线与有效区相交并且连接到多个像素，并且多个连接布线至少部分地经过有效区并且将多个非有效扇出布线中的一些分别连接到多个信号布线中的一些。多个非有效扇出布线包括由第一导电层制成的多个第一非有效扇出布线以及由与第一导电层不同的第二导电层制成的多个第二非有效扇出布线。

Description

显示装置
技术领域
示例性实施方式总体上涉及显示装置。
背景技术
随着多媒体的发展，显示装置变得越来越重要。相应地，各种类型的显示装置(诸如有机发光显示器、液晶显示器和类似物)正在被使用。显示装置通常包括显示图像的有效区和位于有效区外部(例如，布置在有效区周围)的非有效区。非有效区中布置有用于将信号传输到有效区的布线。布线可从焊盘部扇出，且然后朝向有效区延伸。另外，通常优选具有薄边框的显示装置。然而，如果为了实现薄边框而使非有效区的面积减小过多，则可能存在较少的扇出布线能经过的路径。为了即使在薄边框结构中也确保扇出布线的路径，可使扇出布线中的一些经过有效区。然而，如果扇出布线经过有效区，则多个数据信号的顺序可能改变，因此需要驱动器芯片的附加映射。另外，多个信号布线在每个区中可包括不同的导电层，并且在这种情况下，由于每个导电层的工艺分散，多个区之间的亮度可能存在差异。
在本部分中公开的上述信息仅用于理解本发明概念的背景，并因此，可能包含不形成现有技术的信息。
发明内容
一些示例性实施方式能够提供一种显示装置，该显示装置包括经过有效区的连接布线，但是可采用多功能驱动器芯片，并且可减小因导电层的工艺分散而导致的多个区之间的亮度的差异。
附加的方面将在下面的详细描述中阐述，并且部分地将通过本公开而显而易见，或者可通过本发明概念的实践而习得。
根据示例性实施方式，显示装置包括有效区、非有效区、多个非有效扇出布线、多个信号布线和多个连接布线。有效区包括配置成从多个数据线接收多个数据信号的多个像素。多个像素排列成矩阵形式。非有效区在第一方向上与有效区相邻。非有效区包括焊盘部。多个非有效扇出布线位于非有效区中并且连接到焊盘部。多个信号布线在第一方向上延伸并且与有效区相交。多个信号布线连接到多个像素。多个连接布线至少部分地经过有效区并且将多个非有效扇出布线中的一些分别连接到多个信号布线中的一些。多个非有效扇出布线包括由第一导电层制成的多个第一非有效扇出布线以及由与第一导电层不同的第二导电层制成的多个第二非有效扇出布线。多个第一非有效扇出布线和多个第二非有效扇出布线沿着与第一方向相交的第二方向交替地排列。
根据示例性实施方式，显示装置具有有效区和在第一方向上与有效区相邻的非有效区，显示装置包括多个非有效扇出布线、多个信号布线和多个有效扇出布线。多个非有效扇出布线位于非有效区中。多个非有效扇出布线包括沿着与第一方向相交的第二方向交替地排列的多个第一非有效扇出布线和多个第二非有效扇出布线。多个信号布线位于有效区中。多个信号布线包括沿着第二方向交替地排列的多个第一信号布线和多个第二信号布线。多个有效扇出布线经过有效区。多个第一非有效扇出布线由第一导电层制成。多个第二非有效扇出布线由第二导电层制成。多个信号布线由第三导电层制成。多个有效扇出布线由第四导电层制成。第一导电层、第二导电层、第三导电层和第四导电层为不同的导电层。多个第一信号布线的第一部分通过多个有效扇出布线中的一些连接到多个第一非有效扇出布线中的一些以形成多个第一外部数据线。多个第一信号布线的其余部分在没有有效扇出布线的情况下连接到多个第一非有效扇出布线中的另一些以形成多个第一内部数据线。多个第二信号布线的第一部分通过多个有效扇出布线中的另一些连接到多个第二非有效扇出布线中的一些以形成多个第二外部数据线。多个第二信号布线的其余部分在没有有效扇出布线的情况下连接到多个第二非有效扇出布线中的另一些以形成多个第二内部数据线。
前面的一般描述和下面的详细描述均为示例性和解释性的，并且旨在提供对所要求保护的主题的进一步解释。
附图说明
附图被包括以提供对本发明概念的进一步理解并且被并入并构成本说明书的一部分，附图示出了本发明概念的示例性实施方式并且与描述一同用于解释本发明概念的原理。在附图中：
图1是根据示例性实施方式的显示装置的平面图；
图2是根据示例性实施方式的图1的显示装置的侧视图；
图3是示出根据示例性实施方式的图1的显示装置的像素排列的布局图；
图4是根据示例性实施方式的图1的显示装置的一个像素的电路图；
图5是根据示例性实施方式的图1的显示装置的一个像素的剖面图；
图6是根据示例性实施方式的图1的显示装置的一些布线的布局图；
图7是示出根据示例性实施方式的构成数据线的信号布线的布局图；
图8是根据示例性实施方式的沿图7的剖面线VIII-VIII'截取的剖面图；
图9是根据示例性实施方式的沿图7的剖面线IX-IX'截取的剖面图；
图10是示出根据示例性实施方式的像素排列的局部布局图；
图11是示出根据示例性实施方式的图10的数据线排列以及像素排列的局部布局图；
图12是示出根据示例性实施方式的像素排列和数据线排列的局部布局图；
图13是示出根据示例性实施方式的像素排列和数据线排列的局部布局图；
图14是示出根据示例性实施方式的显示装置的布线排列的示意性布局图；
图15是示出根据示例性实施方式的像素排列和数据线排列的示意性布局图；
图16是示出根据示例性实施方式的像素排列和数据线排列的局部布局图；
图17是示出根据示例性实施方式的像素排列和数据线排列的局部布局图；
图18是示出根据示例性实施方式的像素排列和数据线排列的局部布局图；
图19是示出根据示例性实施方式的像素排列和数据线排列的示意性布局图；
图20是根据示例性实施方式的显示装置的透视图；以及
图21是根据示例性实施方式的图20的显示装置的展开图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了许多具体细节以提供对各种示例性实施方式的透彻理解。如本文中所使用的，措辞“实施方式”和“实现方式”可互换地使用，并且是采用本文中公开的多个发明概念中的一个或多个的非限制性实例。然而，显而易见的是，各种示例性实施方式可在没有具体细节的情况下或者在一个或多个等同布置的情况下实践。在其它实例中，公知的结构和装置以框图形式示出以避免不必要地混淆各种示例性实施方式。另外，各种示例性实施方式可为不同的，但不必是排他的。例如，在不背离本发明概念的情况下，示例性实施方式的特定形状、配置和特性可使用或实现在另一示例性实施方式中。
除非另有说明，否则所示出的示例性实施方式将被理解为提供一些示例性实施方式的不同细节的示例性特征。因此，除非另有说明，否则各种说明的特征、部件、模块、层、膜、面板、区、方面等(在下文中单独称为或统称为“元件”或“多个元件”)可在不背离本发明概念的情况下以其它方式组合、分离、互换和/或重新排列。
通常提供交叉影线和/或阴影在附图中使用以阐明相邻元件之间的边界。就其本身而言，除非另有说明，否则无论交叉影线或阴影的存在与否都不会传达或指示对特定材料、材料特性、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性能等的任何偏好或要求。另外，在附图中，出于清楚和/或描述的目的，元件的尺寸和相对尺寸可被夸大。就其本身而言，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。当示例性实施方式可不同地实现时，可与所描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可大致同时进行或者以与描述的顺序相反的顺序进行。此外，相似的附图标记表示相似的元件。
当元件(诸如，层)被称为在另一元件“上”，或者被称为“连接到”或“联接到”另一元件时，该元件可直接在另一元件上，或者直接连接到或联接到另一元件，或者可存在有中间元件。然而，当元件被称为“直接”在另一元件“上”，或者被称为“直接连接到”或“直接联接到”另一元件时，则不存在中间元件。用于描述元件之间的关系的其它措辞和/或短语应以相似的方式(例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”、“在...上”与“直接在...上”等)来进行解释。此外，措辞“连接”可指物理连接、电气连接和/或流体连接。为了这种公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的集群中的至少一个”可被解释为仅X、仅Y、仅Z或X、Y和Z中的两个或更多个的任何组合，例如，以XYZ、XYY、YZ和ZZ为例。如本文中所使用的，措辞“和/或”包括相关所列项目中的一个或多个的任何和所有组合。
虽然措辞“第一”、“第二”等可在本文中用于描述各种元件，但是这些元件不应受这些措辞的限制。这些措辞用于将一个元件与另一个元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可被称为第二元件。
空间相对措辞诸如“在……之下(beneath)”、“下方(below)”、“下面(under)”、“下(lower)”、“上方(above)”、“上(upper)”、“越过(over)”、“更高(higher)”和“侧(side)”(例如，像在“侧壁(sidewall)”中)等可在本文中出于描述性目的使用，从而描述如图中所示的一个元件与另一个元件的关系。除了图中描绘的取向以外，空间相对措辞还旨在包含在使用、操作和/或制造中的装置的不同取向。例如，如果图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将随后被取向为在其它元件或特征“上方”。因此，示例性措辞“下方”可包含上方和下方的取向这两者。此外，装置可以其它方式取向(例如，旋转90度或在其它取向处)，并且就其本身而言，本文中使用的空间相对描述词被相应地解释。
本文中所使用的术语是出于描述特定实施方式的目的，而不旨在限制。除非上下文另有明确说明，否则如本文所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。此外，措辞“包括(comprise)”、“包括有(comprising)”、“包含(include)”和/或“包含有(including)”(当在本说明书中使用时)具体说明所陈述的特征、整数、步骤、操作、元件、部件和/或其集群的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其集群的存在或添加。还注意，如本文所使用的，措辞“大致(substantially)”、“约(about)”以及其它相似措辞用作近似的措辞，而不是程度的措辞，并且就其本身而言，用于解释本领域普通技术人员中的一员将认识到的测量值、计算值和/或提供值的固有偏差。
本文中参照作为理想化的示例性实施方式和/或中间结构的示意性图示的剖面图、等距视图、透视图、平面图和/或分解图对各种示例性实施方式进行描述。就其本身而言，作为例如制造技术和/或公差的结果的图示的形状的变化将是可预期的。因此，本文中所公开的示例性实施方式不应被解释为限于区的特定所示形状，而是将包括由例如制造而导致的形状的偏差。为此，图中所示的区本质上可为示意性的，并且这些区的形状可不反映装置的区的实际形状，并且就其本身而言，并不旨在限制。
除非另有限定，否则本文中所使用的所有术语(包括技术和科学术语)具有与本公开所属技术领域的普通技术人员中的一员通常理解的含义相同的含义。除非在本文中明确地这样定义，否则术语诸如常用词典中定义的那些术语应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的含义来解释。
如本领域中的惯例，在功能块、单元和/或模块方面，在附图中示出并描述了一些示例性实施方式。本领域技术人员将意识到，这些块、单元和/或模块通过电子(或光学)电路(诸如可通过使用基于半导体的制造技术或其它制造技术而形成的逻辑电路、分立部件、微处理器、硬连线电路、存储元件和布线连接等)来物理地实现。在块、单元和/或模块由微处理器或其它相似硬件实现的情况下，可通过使用软件(例如，微代码)来对它们进行编程和控制，以执行本文中所讨论的各种功能，并且可选择性地由固件和/或软件来驱动。还预期到，每个块、单元和/或模块可由专用硬件实现，或者实现为专用硬件的组合来执行一些功能以及实现为处理器(例如，一个或多个编程的微处理器和相关联的电路)来执行其它功能。此外，在不背离本发明概念的情况下，一些示例性实施方式的每个块、单元和/或模块可物理地分离成两个或多个交互和分立的块、单元和/或模块。此外，在不背离本发明概念的情况下，一些示例性实施方式的块、单元和/或模块可物理地组合成更复杂的块、单元和/或模块。
在下文中，将参照附图对各种示例性实施方式进行详细解释。
图1是根据示例性实施方式的显示装置1的平面图。
图1示出了显示装置1在弯折之前的平面形状。在图中，第一方向DR1在平面图中指示纵向方向，第二方向DR2在平面图中指示横向方向，并且第三方向DR3在平面图中指示厚度方向。图2是根据示例性实施方式的图1的显示装置1的侧视图。图2示出了在厚度方向(例如，第三方向DR3)上弯折之后的显示装置1的侧面形状。
参照图1和图2，显示装置1为用于显示运动图像和/或静止图像的装置。显示装置1可在任何合适的装置(诸如便携式电子装置(例如，移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航系统和超移动PC(UMPC))以及各种其它产品(例如，电视机、笔记本计算机、显示器、广告牌、物联网(IoT)装置等))中用作显示屏幕，或者显示装置1可用作与任何合适的装置相关联的显示屏幕。
显示装置1可包括显示面板10。显示面板10可包括包含诸如聚酰亚胺的柔性聚合物材料的柔性衬底，但是示例性实施方式不限于此。相应地，显示面板10可被弯折、弯曲、折叠、卷曲、扭曲等。
显示面板10可包括显示图像的有效区AAR和不显示图像的非有效区NAR。在平面图中，显示面板10可划分为有效区AAR和非有效区NAR。非有效区NAR可围绕有效区AAR。
有效区AAR可包括多个像素PX(例如，图3中的多个像素PX1至PX3)。像素PX可排列成矩阵，如pentile排列。虽未示出，但是多个像素PX中的每个可包括发光层和控制从发光层发射的光量的电路层。电路层可包括布线、电极和至少一个晶体管。发光层可包括有机发光材料。发光层可由封装层密封。稍后将对每个像素PX的示例性配置进行描述。
显示面板10可包括主区MR和在第一方向DR1上与主区MR的第一侧连接的弯折区BR。显示面板10还可包括子区SR，而子区SR在第一方向DR1上连接到第一侧上的弯折区BR，并且在厚度方向上弯折以在厚度方向(例如，第三方向DR3)上与主区MR重叠。
主区MR可包括有效区AAR。非有效区NAR可位于围绕主区MR的有效区AAR的边缘部中。
主区MR可具有与显示装置1的平面形状相似的形状。主区MR可为位于一个平面中的平坦区。然而，示例性实施方式不限于这种情况，并且主区MR的除了连接到弯折区BR的边缘(或侧)以外的多个边缘中的至少一个也可被弯曲或可垂直地弯折。
如果主区MR的除了连接到弯折区BR的边缘(或侧)以外的多个边缘中的至少一个被弯曲或弯折，则有效区AAR也可布置在弯曲或弯折的边缘处。然而，示例性实施方式不限于这种情况，并且弯曲或弯折的边缘也可为不显示图像的非有效区NAR，或者可包括有效区AAR和非有效区NAR的组合。
主区MR的非有效区NAR可从有效区AAR的外边界延伸到显示面板10的边缘。信号布线和/或驱动电路可布置在主区MR的非有效区NAR中，且信号布线和/或驱动电路用于将信号传输到有效区AAR。
弯折区BR可连接到主区MR的短边。弯折区BR(在第二方向DR2上)的宽度可小于主区MR的宽度，例如，主区MR的短边的宽度。主区MR和弯折区BR的连接部分可具有L形切口形状以减小边框的宽度。
在弯折区BR中，显示面板10可在与显示表面相反的方向上(例如，在第三方向DR3上)以一定曲率弯折。随着显示面板10在弯折区BR中弯折，显示面板10的表面可被反转。即，显示面板10的朝上的表面可通过弯折区BR改变为横向地朝外，且然后朝下。
子区SR从弯折区BR延伸。在弯折完成之后，子区SR可与主区MR平行地延伸。子区SR可在显示面板10的厚度方向(例如，第三方向DR3)上与主区MR重叠。子区SR可在主区MR的边缘处与非有效区NAR重叠，并且还可与主区MR的有效区AAR重叠。子区SR的宽度可等于弯折区BR的宽度，但不是必须如此。
焊盘部PDR(参见图6)可布置在显示面板10的子区SR中。外部装置可安装(例如，附接)在焊盘部PDR上。外部装置的实例包括驱动器芯片20和由柔性印刷电路板或刚性印刷电路板制成的驱动板。另外，布线连接膜、连接件等可作为外部装置安装在焊盘部PDR上。仅一个外部装置或者多个外部装置可安装在子区SR中。例如，如图1和图2中所示，驱动器芯片20可布置在显示面板10的子区SR中，并且驱动板30可附接到子区SR的端部。在这种情况下，显示面板10可包括与驱动器芯片20连接的焊盘部和与驱动板30连接的焊盘部这两者。在示例性实施方式中，驱动器芯片20可安装在膜上，并且膜可附接到显示面板10的子区SR。
驱动器芯片20可安装在显示面板10的表面上，而显示面板10的该表面是与显示表面相同的表面(或者显示面板10的与显示表面相同的一侧)。如上所述，当通过弯折区BR的弯折来使显示面板10的表面反转时，安装在显示面板10的表面上的驱动器芯片20的上表面可朝下，而显示面板10的该表面在厚度方向上朝下。
驱动器芯片20可通过各向异性导电膜而附接到显示面板10上，或者可通过超声波结合而附接到显示面板10上。驱动器芯片20的横向宽度可小于显示面板10的横向宽度。驱动器芯片20可在横向方向(例如，第二方向DR2)上布置在子区SR的中心部分中，并且驱动器芯片20的左边缘和右边缘可分别与子区SR的左边缘和右边缘间隔开。
驱动器芯片20可包括用于驱动显示面板10的集成电路。在示例性实施方式中，集成电路可为生成并提供数据信号的数据驱动器集成电路。驱动器芯片20连接到设置在显示面板10的焊盘部PDR中的布线焊盘WR_PD(参见图6)，并且将数据信号提供给布线焊盘WR_PD。连接到布线焊盘WR_PD的布线WR(参见图6)朝向像素PX延伸，并且将数据信号传输到像素PX。
图3是示出根据示例性实施方式的图1的显示装置1的像素排列的布局图。
参照图3，多个像素PX包括第一颜色像素PX1、第二颜色像素PX2和第三颜色像素PX3。在示例性实施方式中，第一颜色像素PX1可为红色像素，第二颜色像素PX2可为蓝色像素，并且第三颜色像素PX3可为绿色像素。多个像素PX可交替地排列成矩阵形式，例如，pentile形式。
多个像素PX中的每个可包括发光区EMA和围绕发光区EMA的非发光区NEA。发光区EMA在第一颜色像素PX1、第二颜色像素PX2和第三颜色像素PX3中的至少一个中(诸如在第一颜色像素PX1、第二颜色像素PX2和第三颜色像素PX3中的每个中)可具有不同的尺寸。例如，每个第二颜色像素PX2的发光区EMA可大于每个第一颜色像素PX1的发光区EMA，并且每个第三颜色像素PX3的发光区EMA可小于每个第一颜色像素PX1的发光区EMA。每个像素PX的发光区EMA可具有大致八边形的形状；然而，每个像素PX的发光区EMA不限于八边形的形状，并且可具有各种形状，诸如六边形、圆形、菱形或者其它多边形或具有圆角的多边形。
在一些像素列(在下文中称为第一像素列PXC1)中，多个第一颜色像素PX1和多个第二颜色像素PX2沿着第一方向DR1(例如，列方向)交替地排列。在其它像素列(在下文中称为第二像素列PXC2)中，多个第三颜色像素PX3被重复地排列。多个第一像素列PXC1和多个第二像素列PXC2沿着第二方向DR2(例如，行方向)交替地排列。例如，奇数像素列可为第一像素列PXC1，并且偶数像素列可为第二像素列PXC2。
属于一个像素列的多个发光区EMA可沿着第一方向DR1大致对齐。一个像素列中的发光区EMA可相对于相邻像素列中的发光区EMA交错排列。例如，每个第一像素列PXC1中的第一颜色像素PX1和第二颜色像素PX2可沿着第二方向DR2与相邻的第二像素列PXC2中的相邻的第三颜色像素PX3之间的空间对齐，并且每个第二像素列PXC2中的第三颜色像素PX3可沿着第二方向DR2与相邻的第一像素列PXC1中的相邻的第一颜色像素PX1和第二颜色像素PX2之间的空间对齐。
在像素行中，第一颜色像素PX1和第二颜色像素PX2在第三颜色像素PX3介于其间的情况下交替地排列。在每个第一像素行PXR1中，第一颜色像素PX1、第三颜色像素PX3、第二颜色像素PX2和第三颜色像素PX3可以这个顺序重复地排列。在每个第二像素行PXR2中，第二颜色像素PX2、第三颜色像素PX3、第一颜色像素PX1和第三颜色像素PX3可以这个顺序重复地排列。第一像素行PXR1和第二像素行PXR2沿着第一方向DR1交替地排列。例如，奇数像素行可为第一像素行PXR1，并且偶数像素行可为第二像素行PXR2。在一个像素行中，与第三颜色像素PX3的发光区EMA相比，第一颜色像素PX1和第二颜色像素PX2的发光区EMA可在第一方向DR1上相对定位在第二侧处。即，每个像素行中的多个像素PX的各自的发光区EMA可沿着第二方向DR2排列成锯齿形的形状。
属于相同列的像素PX可从相同的数据线接收数据信号，并且属于相同行的像素PX可从相同的栅极线接收栅极信号。每个像素PX可由像素电路驱动。像素电路可包括多个晶体管和至少一个电容器。在图4中示出了示例性像素电路的电路图。
图4是根据示例性实施方式的显示装置的一个像素PX的电路图。
参照图4，像素电路可包括第一晶体管TR1、第二晶体管TR2、电容器Cst和有机发光二极管OLED。每个像素电路连接到扫描(或栅极)线SL、数据线DL和第一电源电压线ELVDDL。
第一晶体管TR1可为驱动晶体管，并且第二晶体管TR2可为开关晶体管。尽管在附图中第一晶体管TR1和第二晶体管TR2均为p沟道金属氧化物半导体(PMOS)晶体管，但是第一晶体管TR1和第二晶体管TR2中的任一个或两个也可为n沟道金属氧化物半导体(NMOS)晶体管。
第一晶体管TR1的第一电极(例如，源电极)连接到第一电源电压线ELVDDL，并且第一晶体管TR1的第二电极(例如，漏电极)连接到有机发光二极管OLED的像素电极(例如，阳极)。第二晶体管TR2的第一电极(例如，源电极)连接到数据线DL，并且第二晶体管TR2的第二电极(例如，漏电极)连接到第一晶体管TR1的栅电极。电容器Cst连接在第一晶体管TR1的栅电极和第一电极之间。有机发光二极管OLED的公共电极(例如，阴极)接收第二电源电压ELVSS。第二电源电压ELVSS可低于由第一电源电压线ELVDDL提供的第一电源电压ELVDD。
第二晶体管TR2可响应于传输到扫描线SL的扫描信号而输出传输到数据线DL的数据信号。电容器Cst可用与从第二晶体管TR2接收的数据信号对应的电压来充电。第一晶体管TR1可根据存储在电容器Cst中的电荷量来控制流过有机发光二极管OLED的驱动电流。
图4的等效电路仅为一个实例，并且像素电路也可包括更多数量(例如，七个)的晶体管和电容器。
图5是根据示例性实施方式的图1的显示装置1的一个像素PX的剖面图。在图5中，以薄膜晶体管的形式示出了图4的两个晶体管中的第一晶体管TR1，并且未示出第二晶体管TR2。现在将参照图5对像素PX的剖面结构进行详细描述。
显示面板10可包括衬底100、缓冲层105、半导体层110、第一绝缘层121、第一栅极导电层130、第二绝缘层122、第二栅极导电层140、第三绝缘层123、第一数据导电层150、第四绝缘层124、第二数据导电层160、第五绝缘层125、像素电极170、包括暴露像素电极170的开口的像素限定层126、布置在像素限定层126的开口中的有机层190以及布置在有机层190和像素限定层126上的公共电极180。上述多层中的每个可单独为单层或堆叠的多层。上述多个层中的任意两个之间也可布置有至少一个其它层。
衬底100支承布置在衬底100上的每个层。衬底100可由诸如聚合物树脂的绝缘材料制成。聚合物材料可为例如聚醚砜(PES)、聚丙烯酸酯(PA)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基酯、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(CAT)和醋酸丙酸纤维素(CAP)中的至少一个，或者这些材料的组合物。衬底100可为可被弯折、折叠、屈伸、卷曲、扭曲等的柔性衬底。形成柔性衬底的材料可为聚酰亚胺(PI)，但不限于此。
缓冲层105布置在衬底100上。缓冲层105可防止(或减轻)杂质离子的扩散，防止湿气或外部空气的渗透，并且执行表面平坦化的功能。缓冲层105可包括氮化硅、氧化硅和氮氧化硅中的至少一种。依据衬底100的类型或工艺条件，缓冲层105可被省略。
半导体层110布置在缓冲层105上。半导体层110形成像素PX的薄膜晶体管的沟道。半导体层110可包括多晶硅。然而，半导体层110的材料不限于多晶硅，并且半导体层110可包括单晶硅、低温多晶硅、非晶硅或氧化物半导体。氧化物半导体的实例可包括包含例如铟、锌、镓、锡、钛、铝、铪(Hf)、锆(Zr)和镁(Mg)等中的至少一种的二元化合物(ABx)、三元化合物(ABxCy)和四元化合物(ABxCyDz)。
第一绝缘层121可为具有栅极绝缘功能的栅极绝缘层。第一绝缘层121可包括硅化合物或金属氧化物等。例如，第一绝缘层121可包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆和氧化钛中的至少一个，或者类似物。这些材料可单独使用或彼此结合地使用。第一绝缘层121可为单层或由不同材料的堆叠的多层构成的多层结构。
第一绝缘层121布置在半导体层110上。第一绝缘层121可大致布置在衬底100的整个表面上方。
第一栅极导电层130布置在第一绝缘层121上。第一栅极导电层130可包括像素PX的薄膜晶体管的栅电极131、连接到栅电极131的扫描线SL和第一存储电容器电极132。非有效区NAR的第二非有效扇出布线NFW_2(参见图8)也可由第一栅极导电层130制成。
第一栅极导电层130可包括一种或多种金属，诸如钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种。第一栅极导电层130可为单层或多层结构。
第二绝缘层122可布置在第一栅极导电层130上。第二绝缘层122可为层间绝缘层或第二栅极绝缘层。第二绝缘层122可包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽和氧化锌中的至少一种。
第二栅极导电层140布置在第二绝缘层122上。第二栅极导电层140可包括第二存储电容器电极。非有效区NAR的第一非有效扇出布线NFW_1(参见图8)也可由第二栅极导电层140制成。第二栅极导电层140可包括一种或多种金属，诸如钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种。第二栅极导电层140可由与第一栅极导电层130相同的材料制成，但不限于此。第二栅极导电层140可为单层或多层结构。
第三绝缘层123布置在第二栅极导电层140上。第三绝缘层123可为层间绝缘层。第三绝缘层123可包括无机绝缘材料(诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽和氧化锌中的至少一种)或者有机绝缘材料(诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)中的至少一种)。第三绝缘层123可为单层或由不同材料的堆叠的多层构成的多层结构。
第一数据导电层150布置在第三绝缘层123上。第一数据导电层150可为第一源/漏导电层。第一数据导电层150可包括像素PX的薄膜晶体管的第一电极151和第二电极152。多个信号布线SW1和SW2(参见图8)也可由第一数据导电层150制成。薄膜晶体管的第一电极151和第二电极152可通过穿透第三绝缘层123、第二绝缘层122和第一绝缘层121的接触孔电连接到半导体层110的源区和漏区。像素PX的第一电源电压电极153也可由第一数据导电层150制成。
第一数据导电层150可包括一种或多种金属，诸如铝(Al)、钼(Mo)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种。第一数据导电层150可为单层或多层结构。例如，第一数据导电层150可具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的堆叠结构。
第四绝缘层124布置在第一数据导电层150上。第四绝缘层124覆盖第一数据导电层150。第四绝缘层124可为层间绝缘层或通孔层。第四绝缘层124可包括有机绝缘材料，诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)中的至少一种。
第二数据导电层160布置在第四绝缘层124上。第二数据导电层160可为第二源/漏导电层。第二数据导电层160可包括像素PX的连接电极161。连接布线CNW(参见图8)也可由第二数据导电层160制成。连接电极161可通过穿透第四绝缘层124的接触孔电连接到像素PX的薄膜晶体管的第二电极152。
第二数据导电层160可包括一种或多种金属，诸如铝(Al)、钼(Mo)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种。第二数据导电层160可为单层或多层结构。第二数据导电层160可由与第一数据导电层150相同的材料制成，但不限于此。
第五绝缘层125布置在第二数据导电层160上。第五绝缘层125覆盖第二数据导电层160。第五绝缘层125可为通孔层。第五绝缘层125可包括与上述第四绝缘层124相同的材料，或者可包括选自如第四绝缘层124的材料的示例的多个材料中的一种或多种材料。
像素电极170布置在第五绝缘层125上。像素电极170可为发光元件(例如，有机发光二极管OLED(参见图4))的阳极。像素电极170可通过穿透第五绝缘层125的接触孔电连接到由第二数据导电层160制成的连接电极161，并且可通过连接电极161连接到薄膜晶体管的第二电极152。像素电极170可至少部分地与像素PX的发光区EMA重叠。
像素电极170可具有堆叠结构，且在该堆叠结构中堆叠了具有高功函数的材料层(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟(In2O3))和反射材料层(诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们中的至少两种的混合物)，但不限于此。具有高功函数的材料层可布置在反射材料层上以便比反射材料更靠近有机层190。像素电极170可具有ITO/Mg、ITO/MgF2、ITO/Ag或ITO/Ag/ITO的多层结构，但不限于此。
像素限定层126可布置在像素电极170上。像素限定层126可至少部分地与像素PX的非发光区NEA重叠。像素限定层126可包括暴露像素电极170的至少一部分的开口。像素限定层126可包括无机绝缘材料(诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽和氧化锌中的至少一种)或者有机绝缘材料(诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)中的至少一种)。像素限定层126可为单层或由不同材料的堆叠的多层构成的多层结构。
发光层布置在像素限定层126的开口中。发光层可由无机材料或有机材料制成。在示例性实施方式中，发光层可包括有机层190。有机层190可包括有机发光层、空穴注入/传输层和电子注入/传输层。有机层190可与发光区EMA重叠。
公共电极180布置在有机层190和像素限定层126上。公共电极180可为发光元件(例如，有机发光二极管OLED(参见图4))的阴极。公共电极180不仅可布置在像素PX的发光区EMA中，而且可布置在像素PX的非发光区NEA中。例如，公共电极180可布置在每个像素PX的整个表面上。公共电极180可包括具有小(或低)功函数的材料层，诸如Li、Ca、LiF/Ca、LiF/Al、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF2和Ba中的至少一种，或者它们的化合物或混合物(例如，Ag和Mg的混合物)。公共电极180还可包括布置在具有小功函数的材料层上的透明金属氧化物层。
虽未示出，但是封装层可布置在公共电极180上。封装层可包括无机层。在示例性实施方式中，封装层可包括第一无机层、布置在第一无机层上的有机层和布置在有机层上的第二无机层。
图6是根据示例性实施方式的图1的显示装置1的一些布线的布局图。
参照图6，焊盘部PDR的多个布线焊盘WR_PD的一行在第二方向DR2上的宽度小于有效区AAR在第二方向DR2上的宽度。为了覆盖更多的有效区AAR，多个布线WR可从多个布线焊盘WR_PD朝向有效区AAR扇出。可期望的是，将多个布线WR排列在与有效区AAR相邻的非有效区NAR中，以使得多个布线WR覆盖整个有效区AAR。然而，如果减小了显示装置1的边框，那么布线WR能够扇出的空间可能不足。如果显示装置1具有L形切口形状或者如果其它布线布置在角落处，并因此多个布线WR无法经过角落，那么多个布线WR的空间可能进一步减少。结果是，在与有效区AAR相邻的非有效区NAR中，从焊盘部PDR延伸的多个布线WR在第二方向DR2上排列的宽度可小于有效区AAR的宽度。
根据其与从焊盘部PDR延伸的多个布线WR在与有效区AAR相邻的非有效区NAR中排列的区的相对关系，有效区AAR可被划分为内部有效区AAR_I和外部有效区AAR_L(AAR_L1和AAR_L2)。内部有效区AAR_I可限定为当多个布线WR在第一方向DR1上朝向第二侧延伸时与该多个布线WR重叠的有效区，而该多个布线WR从与有效区AAR相邻的非有效区NAR的焊盘部PDR延伸。外部有效区AAR_L可限定为当多个布线WR在第一方向DR1上朝向第二侧延伸时不与该多个布线WR重叠的有效区，而该多个布线WR从与有效区AAR相邻的非有效区NAR的焊盘部PDR延伸。在附图中，内部有效区AAR_I位于有效区AAR的中心部分中，第一外部有效区AAR_L1在第二方向DR2上位于内部有效区AAR_I的第一侧处，并且第二外部有效区AAR_L2在第二方向DR2上位于内部有效区AAR_I的第二侧处。然而，示例性实施方式不限于这种情况，并且内部有效区AAR_I和外部有效区AAR_L的数量、位置等可根据焊盘部PDR的多个布线焊盘WR_PD的该行的位置而被各种改变。
在内部有效区AAR_I中，每个布线WR可从与内部有效区AAR_I相邻的非有效区NAR(例如，内部非有效区NAR)在第一方向DR1上延伸。因此，每个布线WR可在对应的区中与像素PX相邻地布置，并且可将信号传输到像素PX。另一方面，每个布线WR可通过旁路布线WR_CN从内部非有效区NAR向外(例如，在第二方向DR2上朝向第一侧或第二侧)延伸到外部有效区AAR_L中的一位置，且然后从该位置在第一方向DR1上延伸。因此，每个布线WR可在对应的区中与像素PX相邻地布置，并且可将信号传输到像素PX。旁路布线WR_CN可经过内部有效区AAR_I延伸到与外部有效区AAR_L相邻的非有效区NAR(例如，外部非有效区NAR)。由于其它布线WR布置在旁路布线WR_CN经过的有效区AAR中，因此旁路布线WR_CN可由位于与有效区AAR的布线WR不同的层中的导电层制成，以避免与布线WR的短路。
图7是示出根据示例性实施方式的构成数据线的信号布线的布局图。图8是根据示例性实施方式的沿图7的剖面线VIII-VIII'截取的剖面图。图9是根据示例性实施方式的沿图7的剖面线IX-IX'截取的剖面图。
参照图7至图9，多个数据线DL包括将多个第一数据信号提供给属于多个第一像素列PXC1的多个像素PX的多个第一数据线DL1和将多个第二数据信号提供给属于多个第二像素列PXC2的多个像素PX的多个第二数据线DL2。多个第一数据线DL1和多个第二数据线DL2可通过使用若干导电层来连接焊盘部PDR和有效区AAR的多个像素PX。多个第一数据线DL1和多个第二数据线DL2可沿着第二方向DR2在整个有效区AAR上方交替地逐一排列。
第一数据线DL1和第二数据线DL2可划分为内部数据线和外部数据线。内部数据线可为用于将数据信号提供给位于内部有效区AAR_I中的像素PX的数据线，并且外部数据线可为用于将数据信号提供给位于外部有效区AAR_L中的像素PX的数据线。
数据线可包括第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2以及第一信号布线SW1和第二信号布线SW2。第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可布置在内部非有效区NAR中，并且第一信号布线SW1和第二信号布线SW2可从内部非有效区NAR延伸以与有效区AAR相交。
与内部数据线对应的第一数据线DL1可包括第一非有效扇出布线NFW_1和第一信号布线SW1。与内部数据线对应的第二数据线DL2可包括第二非有效扇出布线NFW_2和第二信号布线SW2。
内部数据线的第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2以及第一信号布线SW1和第二信号布线SW2可在内部布线接触部CNI中彼此连接，而内部布线接触部CNI位于与内部有效区AAR_I相邻的非有效区NAR中。内部数据线的第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2以及第一信号布线SW1和第二信号布线SW2可在内部布线接触部CNI中彼此直接接触。
除了第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2以及第一信号布线SW1和第二信号布线SW2以外，外部数据线还可包括连接布线CNW(例如，参见图6中的WR_CN)。第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可布置在内部非有效区NAR中，并且第一信号布线SW1和第二信号布线SW2以及连接布线CNW可从内部非有效区NAR延伸以与有效区AAR相交。
与外部数据线对应的第一数据线DL1可包括第一非有效扇出布线NFW_1、连接布线CNW和第一信号布线SW1。与外部数据线对应的第二数据线DL2可包括第二非有效扇出布线NFW_2、连接布线CNW和第二信号布线SW2。连接布线CNW可为经过有效区AAR的有效扇出布线。
外部数据线的连接布线CNW与第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可在位于内部非有效区NAR中的内部布线接触部CNI中彼此连接。第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2以及连接布线CNW可在内部布线接触部CNI中彼此直接接触。连接布线CNW以及第一信号布线SW1和第二信号布线SW2可在位于与外部有效区AAR_L相邻的非有效区NAR中的多个外部布线接触部中彼此连接。在多个外部布线接触部中，连接布线CNW以及第一信号布线SW1和第二信号布线SW2可通过接触电极CNE连接。然而，示例性实施方式不限于这种情况，并且连接布线CNW以及第一信号布线SW1和第二信号布线SW2也可在没有接触电极CNE的情况下彼此直接接触。在这种情况下，在每个外部布线接触部中，连接布线CNW、第一信号布线SW1和第二信号布线SW2中的至少一个还可包括与接触电极CNE的形状对应的结构(例如，从布线在第二方向DR2上延伸的部分)。
上述的内部数据线为第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2以及第一信号布线SW1和第二信号布线SW2在没有与有效区AAR相交的连接布线CNW的情况下直接彼此连接的数据线。因此，内部数据线可被称为直接连接的数据线、直线数据线或直接数据线。另一方面，外部数据线为第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2以及第一信号布线SW1和第二信号布线SW2通过连接布线CNW连接的数据线。因此，外部数据线可被称为间接连接的数据线、迂回数据线或间接数据线。
第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2、第一信号布线SW1和第二信号布线SW2以及连接布线CNW可由位于不同层中的多个导电层制成。在示例性实施方式中，第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可由第一栅极导电层130和第二栅极导电层140制成，并且第一信号布线SW1和第二信号布线SW2以及连接布线CNW可由不同的第一数据导电层150和第二数据导电层160制成。
例如，属于第一数据线DL1的第一非有效扇出布线NFW_1可由第二栅极导电层140制成，而与它们是内部数据线还是外部数据线无关，并且属于第二数据线DL2的第二非有效扇出布线NFW_2可由第一栅极导电层130制成，而与它们是内部数据线还是外部数据线无关。然而，示例性实施方式不限于这种情况，并且第一非有效扇出布线NFW_1也可由第一栅极导电层130制成，并且第二非有效扇出布线NFW_2也可由第二栅极导电层140制成。
第一信号布线SW1和第二信号布线SW2可全部由第一数据导电层150制成，而与它们是内部数据线还是外部数据线无关，并且连接布线CNW可由第二数据导电层160制成，或者反之亦然。
接触电极CNE可由布置在与连接布线CNW以及第一信号布线SW1和第二信号布线SW2不同的层中的导电层制成。例如，如图中所示，接触电极CNE可由第二栅极导电层140制成，但是也可由第一栅极导电层130制成。
第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可连接到布线焊盘WR_PD，并且可在到布线焊盘WR_PD的中途延伸到不同的导电层。例如，第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可通过使用第一数据导电层150或第二数据导电层160来经过弯折区BR，且然后通过使用第一栅极导电层130或第二栅极导电层140来在子区SR中延伸。布线焊盘WR_PD可包括第一栅极导电层130和第二栅极导电层140以及通过接触连接到第一栅极导电层130和第二栅极导电层140的第一数据导电层150和第二数据导电层160。当不同的导电层彼此连接时，用于连接不同的导电层的接触孔可形成在不同的导电层连接的部分中。
图10是示出根据示例性实施方式的像素排列的局部布局图。图11是示出根据示例性实施方式的图10的数据线排列以及像素排列的局部布局图。在图10和图11中，为了描述的便利，每个像素PX以矩形示出。图10和图11概念性地示出了由每个像素PX覆盖的空间，而与像素PX的发光区EMA的形状无关。相同的描述不仅可适用于像素PX的发光区EMA实际上为矩形的情况，而且还适用于如图3中所示像素PX的发光区EMA为交错的情况。
参照图10和图11，第一信号布线SW1和第二信号布线SW2可沿着多个像素PX的多个边界(或像素PX之间的间隔)延伸。此处，每个像素PX的边界为由像素PX占据的空间的边缘部分，并且可指示像素PX的发光区EMA外部的空间。在下面的示例性实施方式中，将对第一信号布线SW1和第二信号布线SW2布置在多个像素PX的多个边界处的情况进行描述。然而，第一信号布线SW1和第二信号布线SW2也可布置为与多个像素PX的多个发光区EMA部分地重叠。当显示装置1为顶部发射显示装置时，即使第一信号布线SW1和第二信号布线SW2跨多个像素PX与多个发光区EMA重叠，它们也可不会影响发射光的亮度。
将第一数据信号提供给有效区AAR中的第一像素列PXC1的第一信号布线SW1可在第二方向DR2上布置成与第一像素列PXC1的第一侧相邻，并且将第二数据信号提供给第二像素列PXC2的第二信号布线SW2可在第二方向DR2上布置成与第二像素列PXC2的第二侧相邻。第一信号布线SW1和第二信号布线SW2可形成一对，并且该对第一信号布线SW1和第二信号布线SW2可每隔一列像素PX布置。
多个像素列间空间可包括第一信号布线SW1和第二信号布线SW2彼此平行地延伸的多个第一像素列间空间PXT_C#12、PXT_C#34、PXT_C#56和PXT_C#78以及未布置有第一信号布线SW1和第二信号布线SW2的多个第二像素列间空间PXT_C#23、PXT_C#45和PXT_C#67。多个第一像素列间空间PXT_C#12、PXT_C#34、PXT_C#56和PXT_C#78以及多个第二像素列间空间PXT_C#23、PXT_C#45和PXT_C#67可沿着第二方向DR2交替地排列。例如，第一信号布线SW1和第二信号布线SW2在第一像素列PXC1与布置在第一像素列PXC1的第二方向DR2上的第一侧处的第二像素列PXC2之间的空间(例如，多个第一像素列间空间PXT_C#12、PXT_C#34、PXT_C#56和PXT_C#78)中彼此平行地布置。第一信号布线SW1和第二信号布线SW2未在第二像素列PXC2与布置在第二像素列PXC2的第二方向DR2上的第一侧处的第一像素列PXC1之间的空间(例如，多个第二像素列间空间PXT_C#23、PXT_C#45和PXT_C#67)中布置。每个连接布线CNW的一部分可布置在第二像素列间空间PXT_C#23、PXT_C#45或PXT_C#67的至少一部分中。
连接布线CNW可在有效区AAR中沿着像素PX的边界布置。连接布线CNW可包括弯折结构。多个连接布线CNW中的每个可包括在第一方向DR1上延伸的第一延伸部CNW_1和第三延伸部CNW_3以及在第二方向DR2上延伸的第二延伸部CNW_2。
第一延伸部CNW_1可从内部非有效区NAR朝向内部有效区AAR_I(例如，朝向第一方向DR1上的第二侧)延伸。第一延伸部CNW_1的第一端可位于内部非有效区NAR中，并且第一延伸部CNW_1的第二端可位于内部有效区AAR_I中。第一延伸部CNW_1的第一端可在内部布线接触部CNI中连接到非有效扇出布线。
第二延伸部CNW_2可连接到第一延伸部CNW_1，并且可朝向第二方向DR2上的第二侧(或第一侧)延伸。第二延伸部CNW_2可从内部有效区AAR_I朝向外部有效区AAR_L延伸。第二延伸部CNW_2的第一端可位于内部有效区AAR_I中，第二延伸部CNW_2的第二端可位于外部有效区AAR_L中。
第二延伸部CNW_2的第一端可连接到第一延伸部CNW_1的第二端。每个连接布线CNW的第一弯折部可位于第二延伸部CNW_2的第一端和/或第一延伸部CNW_1的第二端处。第二延伸部CNW_2的整体可布置在有效区AAR中。
第三延伸部CNW_3可连接到第二延伸部CNW_2，并且可从外部有效区AAR_L朝向外部非有效区NAR(例如，第一方向DR1上的第一侧)延伸。第三延伸部CNW_3的第一端可位于外部有效区AAR_L中，并且第三延伸部CNW_3的第二端可位于外部非有效区NAR中。第三延伸部CNW_3的第一端可连接到第二延伸部CNW_2的第二端。每个连接布线CNW的第二弯折部可布置在第三延伸部CNW_3的第一端和/或第二延伸部CNW_2的第二端处。第三延伸部CNW_3的第二端可在外部布线接触部中连接到接触电极CNE和/或与接触电极CNE连接的第一信号布线SW1或第二信号布线SW2。
连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3可在有效区AAR中布置在多个第二像素列间空间PXT_C#23、PXT_C#45和PXT_C#67中。连接布线CNW的第二延伸部CNW_2可布置在有效区AAR的多个像素行间空间中。
经过多个像素列间空间的连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3不与第一信号布线SW1和第二信号布线SW2重叠，但是经过多个像素行间空间的连接布线CNW的第二延伸部CNW_2可与第一信号布线SW1和第二信号布线SW2相交并且在相交处与第一信号布线SW1和第二信号布线SW2部分地重叠。
连接到不同的第一信号布线SW1和第二信号布线SW2的多个连接布线CNW布置在不同的位置处并且彼此间隔开以避免它们之间的短路。在示例性实施方式中，一个连接布线CNW的第二延伸部CNW_2可布置在一个像素行间空间中。一个或两个第一延伸部CNW_1或第三延伸部CNW_3可布置在一个像素列间空间中。然而，布置在像素间空间中的连接布线CNW的数量可根据像素间空间的宽度而变化。
外部数据线的第一信号布线SW1和第二信号布线SW2可随着它们越远离内部有效区AAR_I而连接到位于越远离它们的非有效扇出布线。即，外部数据线的第一信号布线SW1和第二信号布线SW2中与内部有效区AAR_I相邻的第一信号布线SW1和第二信号布线SW2可连接到相对靠近它们的非有效扇出布线。随着外部数据线的第一信号布线SW1和第二信号布线SW2越远离第二方向DR2上的第一侧，越靠近第二方向DR2上的第二侧的非有效扇出布线可连接到第一信号布线SW1和第二信号布线SW2。在平面图中，位于相对外侧处的外部数据线的连接布线CNW可围绕位于上述外部数据线内部的外部数据线的连接布线CNW。每个连接布线CNW可在多个第二像素列间空间PXT_C#23、PXT_C#45和PXT_C#67和像素行间空间中布置成具有最短路径。因此，多个第二像素列间空间PXT_C#23、PXT_C#45和PXT_C#67以及像素行间空间可顺序地用作每个连接布线CNW的路径，而不会中途遗漏。
多个数据线DL1和DL2的布线将基于图10中所示的像素排列进行更详细的描述。在图10中，多个像素PX在第二外部有效区AAR_L2和与第二外部有效区AAR_L2相邻的内部有效区AAR_I中排列为4×8结构。第一外部有效区AAR_L1和与第一外部有效区AAR_L1相邻的内部有效区AAR_I的布线排列可与图11的布线排列对称。
在附图中最左侧列被称为第一列，并且列编号朝向右侧增加。另外，最下侧行被称为第一行，并且行编号朝向上侧增加。像素间空间通过提供相邻像素的编号来命名，例如“1/2像素间空间”。多个连接布线CNW按最短路径至最长路径的顺序编号。
第一像素列PXC#1、第三像素列PXC#3、第五像素列PXC#5和第七像素列PXC#7对应于第一像素列PXC1，并且第二像素列PXC#2、第四像素列PXC#4、第六像素列PXC#6和第八像素列PXC#8对应于第二像素列PXC2。另外，第一像素列PXC#1至第四像素列PXC#4为布置在外部有效区AAR_L中的像素列，并且第五像素列PXC#5至第八像素列PXC#8为布置在内部有效区AAR_I中的像素列。
八个非有效扇出布线布置在内部非有效区NAR中。从图中的左侧开始的第一非有效扇出布线NFW#1、第三非有效扇出布线NFW#3、第五非有效扇出布线NFW#5和第七非有效扇出布线NFW#7为与第二像素列PXC2连接的属于第二数据线DL2的第二非有效扇出布线NFW_2。从图中的左侧开始的第二非有效扇出布线NFW#2、第四非有效扇出布线NFW#4、第六非有效扇出布线NFW#6和第八非有效扇出布线NFW#8为与第一像素列PXC1连接的属于第一数据线DL1的第一非有效扇出布线NFW_1。
第一非有效扇出布线NFW#1通过第一连接布线CNW#1连接到与第四像素列PXC#4连接的第二信号布线SW2。第一连接布线CNW#1的第一延伸部CNW_1布置在第一像素行PXR#1中的4/5像素列间空间PXT_C#45中。第一连接布线CNW#1的第二延伸部CNW_2从4/5像素列间空间PXT_C#45的1/2像素行间空间PXT_R#12中延伸。第一连接布线CNW#1的第三延伸部CNW_3布置在第一像素行PXR#1中的4/5像素列间空间PXT_C#45中，并且布置在第一延伸部CNW_1的第二方向DR2上的第二侧处。第一连接布线CNW#1的第三延伸部CNW_3通过接触电极CNE连接到布置在3/4像素列间空间PXT_C#34中的第二信号布线SW2。
第二非有效扇出布线NFW#2布置在5/6像素列间空间PXT_C#56中，并且连接到与第五像素列PXC#5连接的第一信号布线SW1。
第三非有效扇出布线NFW#3布置在5/6像素列间空间PXT_C#56中，并且连接到与第六像素列PXC#6连接的第二信号布线SW2。在5/6像素列间空间PXT_C#56中与第三非有效扇出布线NFW#3连接的第二信号布线SW2布置在与第二非有效扇出布线NFW#2连接的第一信号布线SW1的第二方向DR2上的第一侧处。
第四非有效扇出布线NFW#4通过第二连接布线CNW#2连接到与第三像素列PXC#3连接的第一信号布线SW1。第二连接布线CNW#2的第一延伸部CNW_1布置在第一像素行PXR#1和第二像素行PXR#2中的6/7像素列间空间PXT_C#67中。第二连接布线CNW#2的第二延伸部CNW_2在2/3像素行间空间PXT_R#23中从6/7像素列间空间PXT_C#67延伸到2/3像素列间空间PXT_C#23。第二连接布线CNW#2的第三延伸部CNW_3布置在第二像素行PXR#2和第一像素行PXR#1中的2/3像素列间空间PXT_C#23中。
第五非有效扇出布线NFW#5通过第三连接布线CNW#3连接到与第二像素列PXC#2连接的第二信号布线SW2。第三连接布线CNW#3的第一延伸部CNW_1布置在第一像素行PXR#1、第二像素行PXR#2和第三像素行PXR#3中的6/7像素列间空间PXT_C#67中。第一像素行PXR#1和第二像素行PXR#2中的第三连接布线CNW#3的第一延伸部CNW_1布置在第二连接布线CNW#2的第一延伸部CNW_1的第二方向DR2上的第一侧处。第三连接布线CNW#3的第二延伸部CNW_2在3/4像素行间空间PXT_R#34中从6/7像素列间空间PXT_C#67延伸到2/3像素列间空间PXT_C#23。第三连接布线CNW#3的第三延伸部CNW_3布置在第三像素行PXR#3、第二像素行PXR#2和第一像素行PXR#1中的2/3像素列间空间PXT_C#23中。第一像素行PXR#1和第二像素行PXR#2中的第三连接布线CNW#3的第三延伸部CNW_3布置在第二连接布线CNW#2的第三延伸部CNW_3的第二方向DR2上的第二侧处。
第六非有效扇出布线NFW#6布置在7/8像素列间空间PXT_C#78中，并且连接到与第七像素列PXC#7连接的第一信号布线SW1。
第七非有效扇出布线NFW#7布置在7/8像素列间空间PXT_C#78中，并且连接到与第八像素列PXC#8连接的第二信号布线SW2。在7/8像素列间空间PXT_C#78中与第七非有效扇出布线NFW#7连接的第二信号布线SW2布置在与第六非有效扇出布线NFW#6连接的第一信号布线SW1的第二方向DR2上的第一侧处。
第八非有效扇出布线NFW#8通过第四连接布线CNW#4连接到与第一像素列PXC#1连接的第一信号布线SW1。第四连接布线CNW#4的第一延伸部CNW_1在第一像素行PXR#1、第二像素行PXR#2、第三像素行PXR#3和第四像素行PXR#4中布置在第八像素列PXC#8的右侧处的空间(例如，8/9像素列间空间)中。第四连接布线CNW#4的第二延伸部CNW_2在第四像素行PXR#4上方的空间(例如，4/5像素行间空间)中从第八像素列PXC#8的右侧处的空间(例如，8/9像素列间空间)延伸到第一像素列PXC#1的左侧处的空间(例如，0/1像素列间空间)。第四连接布线CNW#4的第三延伸部CNW_3在第四像素行PXR#4、第三像素行PXR#3、第二像素行PXR#2和第一像素行PXR#1中布置在第一像素列PXC#1的左侧处的空间中。
如上所述，两个第一信号布线SW1和第二信号布线SW2布置在一个第一像素列间空间PXT_C#12、PXT_C#34、PXT_C#56或PXT_C#78中。例如，将第一数据信号提供给第一像素列PXC1的一个第一信号布线SW1和将第二数据信号提供给第二像素列PXC2的一个第二信号布线SW2布置在一个第一像素列间空间PXT_C#12、PXT_C#34、PXT_C#56或PXT_C#78中。在一个第一像素列间空间PXT_C#12、PXT_C#34、PXT_C#56或PXT_C#78中，第一信号布线SW1比第二信号布线SW2布置得更靠近第二方向DR2上的第二侧。
另外，第一信号布线SW1和第二信号布线SW2未布置在多个第二像素列间空间PXT_C#23、PXT_C#45和PXT_C#67中，并且连接布线CNW布置在多个第二像素列间空间PXT_C#23、PXT_C#45和PXT_C#67中的至少一个的一部分中。多个第二像素列间空间PXT_C#23、PXT_C#45和PXT_C#67中的每个可划分为布置有连接布线CNW的区和未布置有连接布线CNW的区。在布置有连接布线CNW的区中，一个或两个连接布线CNW的两个第一方向延伸部布置在一个第二像素列间空间PXT_C#23、PXT_C#45或PXT_C#67中。一个连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3可如在4/5像素列间空间PXT_C#45中那样布置，并且两个不同的连接布线CNW的第一延伸部CNW_1或第三延伸部CNW_3可如在6/7像素列间空间PXT_C#67中那样布置。
参照图10和图11的非有效扇出布线的布置，属于内部数据线的非有效扇出布线和属于外部数据线的非有效扇出布线共存。例如，在布置一个外部数据线的非有效扇出布线NFW#1之后，两个内部数据线的一对非有效扇出布线NFW#2/NFW#3、NFW#6/NFW#7等和两个外部数据线的一对非有效扇出布线NFW#4/NFW#5等沿着阵列的行方向(例如，在第二方向DR2上朝向第一侧)交替地排列。如上所述，尽管内部数据线的非有效扇出布线和外部数据线的非有效扇出布线共存，但是属于第一数据线DL1的第一非有效扇出布线NFW_1和属于第二数据线DL2的第二非有效扇出布线NFW_2基于数据信号而沿着第二方向DR2交替且重复地排列。因此，在连接到非有效扇出布线的焊盘部PDR中，接收第一数据信号的布线焊盘WR_PD和接收第二数据信号的布线焊盘WR_PD可沿着布线焊盘WR_PD的行方向交替且重复地逐一排列。
在连接到焊盘部PDR的驱动器芯片中，预先映射了哪些输出端子(或连接到这些输出端子的多个凸块)可用于输出第一数据信号和第二数据信号。具有图3的像素排列并且仅包括直线数据线而没有迂回数据线的显示装置通常使用映射成使得第一数据信号输出端子和第二数据信号输出端子被顺序且交替地排列的驱动器芯片。在示例性实施方式中，尽管显示装置1不仅包括直线数据线，而且包括使用有效扇出布线的迂回数据线，但是，由于接收第一数据信号的布线焊盘WR_PD和接收第二数据信号的布线焊盘WR_PD沿着布线焊盘WR_PD的行方向交替地逐一排列，因此在无对输出端子的数据信号分量进行附加映射的情况下，上述多功能驱动器芯片能被利用。
此外，与图10和图11相关联描述的示例性实施方式的内部数据线包括与第一非有效扇出布线NFW_1连接的第一信号布线SW1和与第二非有效扇出布线NFW_2连接的第二信号布线SW2中的所有。在内部有效区AAR_I中，与第一非有效扇出布线NFW_1连接的第一信号布线SW1和与第二非有效扇出布线NFW_2连接的第二信号布线SW2交替地排列。另外，外部数据线包括与第一非有效扇出布线NFW_1连接的第一信号布线SW1和与第二非有效扇出布线NFW_2连接的第二信号布线SW2中的所有。在外部有效区AAR_L中，通过连接布线CNW连接到第一非有效扇出布线NFW_1的第一信号布线SW1和通过连接布线CNW连接到第二非有效扇出布线NFW_2的第二信号布线SW2交替地逐一排列。
如上所述，第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2由不同的导电层制成。例如，第一非有效扇出布线NFW_1可由第一栅极导电层130制成，并且第二非有效扇出布线NFW_2可由第二栅极导电层140制成。在制造工艺中不同的导电层可能示出不同的工艺分散。不同的工艺分散可能导致导电层的不同电阻以及通过与导电层连接的数据线提供的不同数据信号。如果与包括特定导电层的多个数据线DL连接的多个像素PX形成块，那么区之间可能存在亮度差异，因为该块的亮度受特定导电层的工艺分散影响。在示例性实施方式中，与由第一栅极导电层130制成的第一非有效扇出布线NFW_1连接的第一信号布线SW1和与由第二栅极导电层140制成的第二非有效扇出布线NFW_2连接的第二信号布线SW2全部交替地排列在内部有效区AAR_I和外部有效区AAR_L上方。例如，包括特定导电层的数据线DL没有成块地放置在一起，而是均匀地分布在整个区上方。因此，能够防止(或减轻)因特定导电层的工艺分散而引起的区之间的亮度差异。因特定导电层的工艺分散而导致的交替地排列的第一数据线DL1与第二数据线DL2之间的电阻差异与区之间的亮度差异无关，并且这种问题可通过补偿通过驱动器芯片提供的数据信号的值来解决。
在下文中，将对各种其它示例性实施方式进行描述。
图12是示出根据示例性实施方式的像素排列和数据线排列的局部布局图。在以下实施方式中，像素阵列的元件将如图10中所描述那样命名。
参照图12，显示装置和与图11相关联描述的显示装置1的不同之处在于布置有第一信号布线SW1和第二信号布线SW2的多个第一像素列间空间PXT_C#23、PXT_C#45和PXT_C#67位于第二像素列PXC2与布置在第二像素列PXC2的第二方向DR2上的第一侧处的第一像素列PXC1之间的空间中，以及布置有连接布线CNW的多个第二像素列间空间PXT_C#12、PXT_C#34、PXT_C#56和PXT_C#78位于第一像素列PXC1与布置在第一像素列PXC1的第二方向DR2上的第一侧处的第二像素列PXC2之间的空间中。
在图12的4×8像素排列中，第一像素列PXC#1、第三像素列PXC#3、第五像素列PXC#5和第七像素列PXC#7对应于第一像素列PXC1，并且第二像素列PXC#2、第四像素列PXC#4、第六像素列PXC#6和第八像素列PXC#8对应于第二像素列PXC2。另外，第一像素列PXC#1至第四像素列PXC#4为布置在外部有效区AAR_L中的像素列，并且第五像素列PXC#5至第八像素列PXC#8为布置在内部有效区AAR_I中的像素列。
八个非有效扇出布线布置在内部非有效区NAR中。多个非有效扇出布线的排列和与图11相关联描述的排列相反。例如，从图中的左侧开始的第一非有效扇出布线NFW#1、第三非有效扇出布线NFW#3、第五非有效扇出布线NFW#5和第七非有效扇出布线NFW#7为与第一像素列PXC1连接的属于第一数据线DL1的第一非有效扇出布线NFW_1，并且第二非有效扇出布线NFW#2、第四非有效扇出布线NFW#4、第六非有效扇出布线NFW#6和第八非有效扇出布线NFW#8为与第二像素列PXC2连接的属于第二数据线DL2的第二非有效扇出布线NFW_2。
第一非有效扇出布线NFW#1布置在4/5像素列间空间PXT_C#45中，并且连接到与第五像素列PXC#5连接的第一信号布线SW1。
第二非有效扇出布线NFW#2通过第一连接布线CNW#1连接到与第四像素列PXC#4连接的第二信号布线SW2。第一连接布线CNW#1的第一延伸部CNW_1布置在第一像素行PXR#1中的5/6像素列间空间PXT_C#56中。第一连接布线CNW#1的第二延伸部CNW_2在1/2像素行间空间PXT_R#12中从5/6像素列间空间PXT_C#56延伸到3/4像素列间空间PXT_C#34。第一连接布线CNW#1的第三延伸部CNW_3布置在第一像素行PXR#1中的3/4像素列间空间PXT_C#34中。第一连接布线CNW#1的第三延伸部CNW_3通过接触电极CNE连接到布置在4/5像素列间空间PXT_C#45中的第二信号布线SW2。
第三非有效扇出布线NFW#3通过第二连接布线CNW#2连接到与第三像素列PXC#3连接的第一信号布线SW1。第二连接布线CNW#2的第一延伸部CNW_1布置在第一像素行PXR#1和第二像素行PXR#2中的5/6像素列间空间PXT_C#56中。第一像素行PXR#1中的第二连接布线CNW#2的第一延伸部CNW_1布置在第一连接布线CNW#1的第一延伸部CNW_1的第二方向DR2上的第一侧处。第二连接布线CNW#2的第二延伸部CNW_2在2/3像素行间空间PXT_R#23中从5/6像素列间空间PXT_C#56延伸到3/4像素列间空间PXT_C#34。第二连接布线CNW#2的第三延伸部CNW_3布置在第二像素行PXR#2和第一像素行PXR#1中的3/4像素列间空间PXT_C#34中。第二连接布线CNW#2的第三延伸部CNW_3通过接触电极CNE连接到布置在2/3像素列间空间PXT_C#23中的第一信号布线SW1。第一像素行PXR#1中的第二连接布线CNW#2的第三延伸部CNW_3布置在第一连接布线CNW#1的第三延伸部CNW_3的第二方向DR2上的第二侧处。
第四非有效扇出布线NFW#4布置在6/7像素列间空间PXT_C#67中，并且连接到与第六像素列PXC#6连接的第二信号布线SW2。
第五非有效扇出布线NFW#5布置在6/7像素列间空间PXT_C#67中，并且连接到与第七像素列PXC#7连接的第一信号布线SW1。在6/7像素列间空间PXT_C#67中连接到第七像素列PXC#7的第一信号布线SW1布置在与第六像素列PXC#6连接的第二信号布线SW2的第二方向DR2上的第一侧处。
第六非有效扇出布线NFW#6通过第三连接布线CNW#3连接到与第二像素列PXC#2连接的第二信号布线SW2。第三连接布线CNW#3的第一延伸部CNW_1布置在第一像素行PXR#1、第二像素行PXR#2和第三像素行PXR#3中的7/8像素列间空间PXT_C#78中。第三连接布线CNW#3的第二延伸部CNW_2在3/4像素行间空间PXT_R#34中从7/8像素列间空间PXT_C#78延伸到1/2像素列间空间PXT_C#12。第三连接布线CNW#3的第三延伸部CNW_3布置在第三像素行PXR#3、第二像素行PXR#2和第一像素行PXR#1中的1/2像素列间空间PXT_C#12中。第三连接布线CNW#3的第三延伸部CNW_3通过接触电极CNE连接到布置在2/3像素列间空间PXT_C#23中的第二信号布线SW2。
第七非有效扇出布线NFW#7通过第四连接布线CNW#4连接到与第一像素列PXC#1连接的第一信号布线SW1。第四连接布线CNW#4的第一延伸部CNW_1布置在第一像素行PXR#1、第二像素行PXR#2、第三像素行PXR#3和第四像素行PXR#4中的7/8像素列间空间PXT_C#78中。第一像素行PXR#1、第二像素行PXR#2和第三像素行PXR#3中的第四连接布线CNW#4的第一延伸部CNW_1布置在第三连接布线CNW#3的第一延伸部CNW_1的第二方向DR2上的第一侧处。第四连接布线CNW#4的第二延伸部CNW_2在第四像素行PXR#4上方的空间(例如，4/5像素行间空间)中从7/8像素列间空间PXT_C#78延伸到1/2像素列间空间PXT_C#12。第四连接布线CNW#4的第三延伸部CNW_3布置在第四像素行PXR#4、第三像素行PXR#3、第二像素行PXR#2和第一像素行PXR#1中的1/2像素列间空间PXT_C#12中。第四连接布线CNW#4的第三延伸部CNW_3通过接触电极CNE连接到布置在第一像素列PXC#1的左侧处的空间(例如，0/1像素列空间)中的第一信号布线SW1。在第三像素行PXR#3、第二像素行PXR#2和第一像素行PXR#1中，第四连接布线CNW#4的第三延伸部CNW_3布置在第三连接布线CNW#3的第三延伸部CNW_3的第二方向DR2上的第二侧处。
第八非有效扇出布线NFW#8布置在第八像素列PXC#8的右侧处的空间(例如，8/9像素列间空间)中，并且连接到与第八像素列PXC#8连接的第二信号布线SW2。
与图12相关联描述的示例性实施方式和与图11相关联描述的示例性实施方式的不同之处在于多个第一像素列间空间PXT_C#23、PXT_C#45和PXT_C#67和多个第二像素列间空间PXT_C#12、PXT_C#34、PXT_C#56和PXT_C#78的排列以及多个连接布线CNW的排列。然而，属于第一数据线DL1的第一非有效扇出布线NFW_1和属于第二数据线DL2的第二非有效扇出布线NFW_2沿着行方向(例如，第二方向DR2)交替且重复地逐一排列。因此，尽管与图12相关联描述的示例性实施方式不仅包括直线数据线，而且包括使用有效扇出布线的迂回数据线，但是，由于接收第一数据信号的布线焊盘WR_PD和接收第二数据信号的布线焊盘WR_PD沿着布线焊盘WR_PD的行方向交替地排列，因此在无需对输出端子的数据信号分量进行附加映射的情况下，多功能驱动器芯片可被使用。
此外，与由第一栅极导电层130制成的第一非有效扇出布线NFW_1连接的第一信号布线SW1和与由第二栅极导电层140制成的第二非有效扇出布线NFW_2连接的第二信号布线SW2全部交替地逐一排列在内部有效区AAR_I和外部有效区AAR_L上方。因此，能够防止或减轻因特定导电层的工艺分散而导致的区之间的亮度差异。
图13是示出根据示例性实施方式的像素排列和数据线排列的局部布局图。
参照图13，显示装置和与图11相关联描述的显示装置1的不同之处在于虚设布线图案DMP布置在与连接布线CNW相同的层中。
例如，如与图11相关联所描述的，第一信号布线SW1和第二信号布线SW2或连接布线CNW布置在一些像素间空间中，但是未布置在其它像素间空间中。如上所述，当多个像素间空间划分为布置有布线的空间和未布置有布线的空间时，由于反射率的差异，可能会出现从外部观察这些空间的视觉缺陷(或差异)。如果虚设布线图案DMP布置在多个像素间空间中未布置有第一信号布线SW1和第二信号布线SW2或连接布线CNW的空间中，则可减少空间之间的差异，从而防止(或减少)从外面观察到这些空间。即，能够改善可视性(或显示品质)。
虚设布线图案DMP可由与连接布线CNW相同的导电层制成。当连接布线CNW由第二数据导电层160制成时，虚设布线图案DMP也由第二数据导电层160制成。虚设布线图案DMP可与连接布线CNW一起(同时)形成。
虚设布线图案DMP可与连接布线CNW分离。即，虚设布线图案DMP形成在与连接布线CNW相同的层中，但是在平面图中可与连接布线CNW间隔开。虚设布线图案DMP可为不直接传输电信号的浮动布线图案。
虚设布线图案DMP可具有与像素间空间中的连接布线CNW大致相同的形状和排列。然而，由于布置在像素间空间中的虚设布线图案DMP与相邻的连接布线CNW间隔开，因此它们可具有比相邻的连接布线CNW短的长度。
在示例性实施方式中，一个连接布线CNW可经过像素行间空间并且在第二方向DR2上延伸。相似地，一个虚设布线图案DMP也可经过像素行间空间并且在第二方向DR2上延伸。
经过像素列间空间的连接布线CNW可包括在第一方向DR1上延伸的一个或两个部分。当两个部分延伸时，它们可属于不同的连接布线CNW或一个连接布线CNW。在任一种情况下，经过像素列间空间的连接布线CNW通常可包括在第一方向DR1上延伸的两个部分。两个虚设布线图案DMP可布置在未布置有连接布线CNW的像素列间空间中，并且一个虚设布线图案DMP可布置在布置有连接布线CNW的一个延伸部的像素列间空间中。
图14是示出根据示例性实施方式的显示装置2的布线排列的示意性布局图。为了改善可视性，图14示出了显示装置2可包括多个虚设布线图案DMP，而这些虚设布线图案DMP不仅在连接布线CNW周围的多个区中，而且在与连接布线CNW间隔开的多个区中。
参照图14，连接布线CNW在平面图中可主要布置在与非有效区NAR相邻的有效区AAR的下部区AAR_B中，并且可不布置在上部区AAR_U中。在这种情况下，有效区AAR的下部区AAR_B和上部区AAR_U可根据连接布线CNW的存在与否而用肉眼彼此区分。即使在有效区AAR的下部区AAR_B中，布置有连接布线CNW的像素间空间也可与未布置有连接布线CNW的像素间空间区分开。如图14中所示，在有效区AAR的下部区AAR_B中，虚设布线图案DMP可布置在未布置有连接布线CNW的像素间空间中。如上所述，如果虚设布线图案DMP布置在有效区AAR的下部区AAR_B中，则能够防止或减轻因下部区AAR_B中的连接布线CNW的存在而导致的视觉缺陷(或差异)。然而，仍然难以防止下部区AAR_B与根本未布置有连接布线CNW的有效区AAR的上部区AAR_U区分开。
为了防止或减轻因连接布线CNW的存在而导致的在视觉上区分开并观察到有效区AAR的下部区AAR_B和上部区AAR_U，虚设布线图案DMP也可布置在有效区AAR的上部区AAR_U中。虚设布线图案DMP可布置在未布置有连接布线CNW的所有像素间空间中。在第一方向DR1上延伸的两个虚设布线图案DMP可布置在像素列间空间中，并且在第二方向DR2上延伸的一个虚设布线图案DMP可布置在像素行间空间中。在有效区AAR的上部区AAR_U中，虚设布线图案DMP可经过多个像素PX。例如，布置在像素行间空间中的虚设布线图案DMP可从第二方向DR2上的第一侧处的最外侧像素PX延伸到第二方向DR2上的第二侧处的最外侧像素PX。另外，布置在像素列间空间中的虚设布线图案DMP可从第一方向DR1上的第二侧处的最外侧像素PX延伸到与布置有连接布线CNW的有效区AAR的下部区AAR_B相邻的像素PX。
图15是示出根据示例性实施方式的像素排列和数据线排列的示意性布局图。
参照图15，显示装置3和与图14相关联描述的显示装置2的不同之处在于布置在有效区AAR的上部区AAR_U中的每个虚设布线图案DMP沿着第一方向DR1或第二方向DR2被划分为多个段，并且通常布置成缝合线的形状，例如，多个线段。布置在有效区AAR的下部区AAR_B中的像素列间空间中的虚设布线图案DMP延伸到通常与一个像素行对应的长度。另外，布置在有效区AAR的下部区AAR_B中的像素行间空间中的虚设布线图案DMP延伸到通常与两个像素列对应的长度。如图15中所示，布置在有效区AAR的上部区AAR_U中的虚设布线图案DMP也延伸到与布置在下部区AAR_B中的虚设布线图案DMP相似的长度。也就是说，布置在有效区AAR的上部区AAR_U中的像素列间空间中的虚设布线图案DMP可延伸到通常与一个像素行对应的长度，并且布置在像素行间空间中的虚设布线图案DMP可延伸到通常与两个像素列对应的长度。
如上所述，如果布置在完全没有布置连接布线CNW的有效区AAR的上部区AAR_U中的多个虚设布线图案DMP延伸到相同的长度并且以与布置在下部区AAR_B中的虚设布线图案DMP相同的方式排列，则能够进一步防止或减轻用肉眼区分开有效区AAR的上部区AAR_U和下部区AAR_B的视觉缺陷。
图16是示出根据示例性实施方式的像素排列和数据线排列的局部布局图。图16示出了图13的虚设布线图案DMP可应用于与图12相关联描述的示例性实施方式。
参照图16，显示装置在像素PX、连接布线CNW和数据线DL的排列方面和与图13相关联描述的相同。在与图13相关联描述的示例性实施方式中，第一信号布线SW1和第二信号布线SW2或连接布线CNW布置在一些像素间空间中，但是未布置在其它像素间空间中。因此，虚设布线图案DMP可布置在未布置有第一信号布线SW1和第二信号布线SW2以及连接布线CNW的像素间空间中。这可减小空间之间的差异，从而防止(或减轻)从外部观察到该空间。虚设布线图案DMP的数量和排列和与图13相关联描述的相同，并因此省略其冗余描述。
图17是示出根据示例性实施方式的像素排列和数据线排列的局部布局图。
参照图17，显示装置和与图13相关联描述的示例性实施方式的不同之处在于虚设布线图案DMP被省略，并且替代性地，每个连接布线CNW包括虚设部CNW_D。
例如，每个连接布线CNW可包括有效布线部CNW_E和虚设部CNW_D，其中，有效布线部CNW_E从非有效扇出布线以最短距离延伸以便连接到第一信号布线SW1或第二信号布线SW2，并且虚设部CNW_D从有效布线部CNW_E分支并且延伸到像素间空间。每个连接布线CNW的有效布线部CNW_E可具有与图13的每个连接布线CNW大致相同的形状。每个连接布线CNW的虚设部CNW_D可具有与图13的虚设布线图案DMP大致相同的形状，除了它们连接到相邻的有效布线部CNW_E。
每个连接布线CNW的多个虚设部CNW_D中的一些可布置在像素列间空间中并且可在第一方向DR1上延伸。每个连接布线CNW的其它虚设部CNW_D可布置在像素行间空间中，并且可在第二方向DR2上延伸。一个连接布线CNW的每个虚设部CNW_D可延伸到相邻的连接布线CNW附近，但是可与相邻的连接布线CNW间隔开而不与相邻的连接布线CNW接触。
每个连接布线CNW的每个虚设部CNW_D如图13的具有连接到相邻的连接布线CNW的端部的虚设布线图案DMP那样成形。如图17中所示，每个连接布线CNW的每个虚设部CNW_D也可修改为如具有连接到相邻的连接布线CNW的另一端部的虚设布线图案DMP那样成形。
在示例性实施方式中，布置在一个像素列间空间中的两个虚设部CNW_D可属于不同的连接布线CNW。即，布置在一个像素列间空间中的两个虚设部CNW_D可连接到不同的连接布线CNW的各自的部分。此处，两个虚设部CNW_D连接的不同连接布线CNW的各自部分可为有效布线部CNW_E。然而，如果多个虚设部CNW_D中的所有分支离开或延伸超过多个像素间空间，则一个虚设部CNW_D的端部可连接到另一虚设部CNW_D。
如图17中所示，布置在特定像素列间空间的第一侧处的虚设部CNW_D可属于位于第一方向DR1上的第一侧处的连接布线CNW，并且布置在特定像素列间空间的第二侧处的虚设部CNW_D可属于位于第一方向DR1上的第二侧处的连接布线CNW。虚设部CNW_D与有效布线部CNW_E之间的这种连接结构可沿着行方向重复。即，布置在有效布线部CNW_E的第一方向DR1上的第一侧处的虚设部CNW_D和布置在有效布线部CNW_E的第一方向DR1上的第二侧处的虚设部CNW_D可沿着一个行重复地排列。
另外，布置在每个像素行间空间中的每个虚设部CNW_D可属于布置在第二方向DR2上的第一侧或第二侧处的连接布线CNW。在相同的列中，属于布置在第二方向DR2上的第一侧处的连接布线CNW的虚设部CNW_D和属于布置在第二方向DR2上的第二侧处的连接布线CNW的虚设部CNW_D可沿着第一方向DR1交替地排列。
如上所述，在一侧处具有连接结构的虚设部CNW_D和在另一侧处具有连接结构的虚设部CNW_D沿着第一方向DR1和第二方向DR2交替地排列。因此，多个连接布线CNW通常可排列成风车形状或旋风形状。该布线排列图案可进一步防止或减轻视觉缺陷，从而进一步改善可视性或显示品质。
图18是示出根据示例性实施方式的像素排列和数据线排列的局部布局图。
参照图18，显示装置和与图17相关联描述的示例性实施方式的不同之处在于每个连接布线CNW还包括突出图案PTP。突出图案PTP可从布置在每个像素列间空间中的每个连接布线CNW的第一方向延伸部(例如，从在第一方向DR1上延伸的第一延伸部CNW_1、第三延伸部CNW_3或虚设部CNW_D)在第二方向DR2上突出。在一个像素列间空间中，两个连接布线CNW的第一方向延伸部如上所述地彼此平行地延伸。此处，多个连接布线CNW中的一个的突出图案PTP可朝向另一连接布线CNW突出。多个突出图案PTP中的每个的突出长度可小于每个像素PX在第一方向DR1上的宽度、每个像素PX在第二方向DR2上的宽度以及每个像素间空间的宽度。
每个连接布线CNW的多个突出图案PTP可突出到它们与相邻的连接布线CNW间隔开而不与该相邻的连接布线CNW接触的点。每个突出图案PTP的突出长度可小于一个像素列间空间中的两个连接布线CNW的第一方向延伸部之间的距离。一个连接布线CNW的每个突出图案PTP的突出距离可大于或等于该连接布线CNW与面对该连接布线CNW的另一连接布线CNW之间的距离，但不限于此。
每个突出图案PTP可布置在像素列间空间和像素行间空间的相交处，但是示例性实施方式不限于这种情况。每个突出图案PTP可布置在连接布线CNW的经过与突出图案PTP相同的像素行间空间的部分的延伸部上，例如，在第二延伸部CNW_2或虚设部CNW_D的在第二方向DR2上延伸的延伸部上。属于一个像素列间空间中位于一侧处的连接布线CNW的突出图案PTP和属于位于另一侧处的连接布线CNW的突出图案PTP可交替且分别排列在多个像素行间空间中。
每个像素行间空间包括连接布线CNW的第二延伸部CNW_2或在第二方向DR2上延伸的虚设部CNW_D经过的区。然而，每个像素行间空间也包括上述布线不经过的区。例如，连接布线CNW的第二延伸部CNW_2或在第二方向DR2上延伸的虚设部CNW_D不布置在一对连接布线CNW的第一方向延伸部经过的每个像素行间空间中。在这种情况下，由于在彼此面对的连接布线CNW的第一方向延伸部之间的空间中不存在第二方向延伸部，因此可能出现从外部观察到该空间的视觉缺陷(或差异)。如果在第二方向DR2上突出的突出图案PTP布置在彼此面对的连接布线CNW的第一方向延伸部之间的空间中，则可最小化或减少该视觉缺陷。此外，由于突出图案PTP的连接结构交替且分别排列成行，因此可进一步改善可视性或显示品质。
图19是示出根据示例性实施方式的像素排列和数据线排列的示意性布局图。图19示出了图18的布线结构应用于整个显示装置4的实例。
参照图19，连接布线CNW布置在显示装置4的有效区AAR的下部区AAR_B中，而不布置在上部区AAR_U中。在下部区AAR_B中，虚设部CNW_D布置在未布置有连接布线CNW的有效布线部CNW_E的每个像素间空间中。另外，在未布置有连接布线CNW的上部区AAR_U中，布置有多个虚设布线图案DMP，这些虚设布线图案DMP具有大致相同的形状，并且这些虚设布线图案DMP以与布置在下部区AAR_B中的连接布线CNW大致相同的方式排列。如下部区AAR_B的连接布线CNW那样，虚设布线图案DMP可包括突出图案PTP。尽管在图中上部区AAR_U的虚设布线图案DMP与下部区AAR_B的连接布线CNW分离，但是该虚设布线图案DMP也可连接到下部区AAR_B的连接布线CNW以形成虚设部CNW_D。
如图19中所示，包括布置在有效区AAR的下部区AAR_B中的虚设部CNW_D和布置在有效区AAR的上部区AAR_U中的虚设布线图案DMP的连接布线CNW可通常排列为多个风车图案的形状。该布线排列图案可进一步防止或减轻视觉缺陷或差异，从而进一步改善可视性或显示品质。
图20是根据示例性实施方式的显示装置5的透视图。图21是根据示例性实施方式的图20的显示装置5的展开图。图20和图21示出了显示装置5可应用为多面显示装置。
参照图20和图21，根据示例性实施方式的显示装置5包括前有效区AAR0、多个侧有效区AAR1至AAR4和多个角落区C1至C4。
前有效区AAR0和多个侧有效区AAR1至AAR4可构成显示图像的有效区AAR。多个侧有效区AAR1至AAR4可相对于前有效区AAR0以30至120度范围内的角度弯折。
多个角落区C1至C4可位于多个侧有效区AAR1至AAR4之间。多个角落区C1至C4可包括分别位于第一侧有效区AAR1至第四侧有效区AAR4之间的第一角落区C1至第四角落区C4。第一角落区C1至第四角落区C4可定位成与前有效区AAR0的长边和短边相遇的四个角相邻。除了它们的位置以外，第一角落区C1至第四角落区C4在功能或配置上可大致相同。多个角落区C1至C4可构成不显示图像的非有效区NAR，并且可提供布线经过的空间。
在示例性实施方式中，焊盘部PDR的宽度小于如上面参照图6所描述的整个有效区AAR的宽度。因此，直线布线可用于将信号传输到在第一方向DR1上与排列有从焊盘部PDR延伸的布线WR的区重叠的第一侧有效区AAR1、前有效区AAR0和第三侧有效区AAR3。然而，难以确保在非有效区NAR中用于将信号传输到第二侧有效区AAR2或第四侧有效区AAR4的直线布线的空间。在第二侧有效区AAR2或第四侧有效区AAR4的情况下，信号可通过使用经过如上所述的有效区AAR的旁路布线WR_CN的迂回布线来传输。由于上面已对此进行了详细描述，因此省略其冗余描述。
虽然已在本文中描述了某些示例性实施方式和实现方式，但是其它实施方式和变型将通过本描述而显而易见。相应地，本发明概念不限于这些实施方式，而是限于随附的权利要求书的较宽的范围以及对本领域普通技术人员显而易见的各种明显的变型和等同布置。

Claims (23)

1.一种显示装置，包括：
有效区，所述有效区包括配置成从多个数据线接收多个数据信号的多个像素，所述多个像素排列成矩阵形式；
非有效区，所述非有效区在第一方向上与所述有效区相邻，所述非有效区包括焊盘部；
多个非有效扇出布线，所述多个非有效扇出布线位于所述非有效区中并且连接到所述焊盘部；
多个信号布线，所述多个信号布线在所述第一方向上延伸并且与所述有效区相交，所述多个信号布线连接到所述多个像素；以及
多个连接布线，所述多个连接布线至少部分地经过所述有效区并且将所述非有效扇出布线中的一些分别连接到所述多个信号布线中的一些，
其中，所述多个非有效扇出布线包括：
多个第一非有效扇出布线，所述多个第一非有效扇出布线由第一导电层制成；以及
多个第二非有效扇出布线，所述多个第二非有效扇出布线由与所述第一导电层不同的第二导电层制成，以及
其中，所述多个第一非有效扇出布线和所述多个第二非有效扇出布线沿着与所述第一方向相交的第二方向交替地排列。
2.如权利要求1所述的显示装置，其中，所述矩阵形式包括交替地排列的多个第一像素列和多个第二像素列；
所述多个第一像素列为交替地排列有第一颜色像素和第二颜色像素的多个像素列；并且
所述多个第二像素列为重复地排列有第三颜色像素的多个像素列。
3.如权利要求2所述的显示装置，其中，所述多个信号布线中与所述多个第一非有效扇出布线连接的多个信号布线连接到所述多个第一像素列；以及
所述多个信号布线中与所述多个第二非有效扇出布线连接的多个信号布线连接到所述多个第二像素列。
4.如权利要求1所述的显示装置，其中，所述多个信号布线由第三导电层制成；
所述多个连接布线由第四导电层制成；
所述第一导电层、所述第二导电层、所述第三导电层和所述第四导电层为不同的导电层。
5.如权利要求4所述的显示装置，其中，所述多个信号布线布置在所述多个像素中相邻的像素之间的多个像素列间空间中。
6.如权利要求5所述的显示装置，其中，所述多个连接布线中的每个包括：
第一延伸部，所述第一延伸部位于所述多个像素中相邻的像素之间的像素列间空间中；
第二延伸部，所述第二延伸部连接到所述第一延伸部并且位于所述多个像素中相邻的像素之间的像素行间空间中；以及
第三延伸部，所述第三延伸部连接到所述第二延伸部并且布置在所述多个像素中相邻的像素之间的像素列间空间中。
7.如权利要求6所述的显示装置，其中，布置有所述多个信号布线的所述多个像素列间空间不同于布置有所述第一延伸部或所述第三延伸部的所述像素列间空间。
8.如权利要求7所述的显示装置，其中，布置有所述多个信号布线的所述多个像素列间空间和布置有所述第一延伸部或所述第三延伸部的所述像素列间空间沿着行方向交替地排列。
9.如权利要求6所述的显示装置，其中，在所述非有效区中所述第一延伸部与所述多个非有效扇出布线中对应的非有效扇出布线接触。
10.如权利要求6所述的显示装置，其中，在所述非有效区中所述第三延伸部连接到所述多个信号布线中对应的信号布线。
11.如权利要求10所述的显示装置，还包括：
接触电极，所述接触电极位于所述非有效区中，
其中，所述接触电极由所述第一导电层或所述第二导电层制成；并且
所述接触电极连接到所述第三延伸部和所述对应的信号布线中的每个。
12.如权利要求6所述的显示装置，其中，所述多个连接布线中的每个包括：
有效布线部，所述有效布线部包括所述第一延伸部、所述第二延伸部和所述第三延伸部；以及
虚设部，所述虚设部从所述有效布线部分支，所述虚设部位于所述多个像素中相邻的像素之间的像素间空间中。
13.如权利要求12所述的显示装置，其中，所述多个连接布线中的每个还包括朝向所述多个连接布线中的相邻的连接布线突出的突出图案；并且
所述突出图案的突出长度小于所述多个像素中的每个的宽度和所述像素间空间的宽度。
14.如权利要求4所述的显示装置，还包括：
虚设布线图案，所述虚设布线图案由所述第四导电层制成、布置在未布置有所述多个信号布线和所述多个连接布线的像素间空间中以及与所述多个连接布线分离。
15.如权利要求2所述的显示装置，其中，所述多个数据信号包括第一数据信号和第二数据信号；以及
所述多个数据线包括：
多个第一数据线，所述多个第一数据线包括所述多个第一非有效扇出布线并且配置成将所述第一数据信号提供给所述多个第一像素列；以及
多个第二数据线，所述多个第二数据线包括所述多个第二非有效扇出布线并且配置成将所述第二数据信号提供给所述多个第二像素列。
16.如权利要求1所述的显示装置，其中，所述有效区划分为：
内部有效区，所述内部有效区与所述多个非有效扇出布线在所述第一方向上的多个延长线重叠；以及
外部有效区，所述外部有效区不与所述多个延长线重叠。
17.如权利要求16所述的显示装置，其中，布置在所述内部有效区中的多个信号布线为与所述多个非有效扇出布线中的一些直接连接的多个直接信号布线；并且
布置在所述外部有效区中的多个信号布线为通过所述多个连接布线与所述多个非有效扇出布线中的另一些连接的多个间接信号布线。
18.如权利要求17所述的显示装置，其中，与所述多个直接信号布线连接的多个非有效扇出布线中的一对和与所述多个间接信号布线连接的多个非有效扇出布线中的一对沿着所述第二方向交替地排列。
19.一种显示装置，所述显示装置具有有效区和在第一方向上与所述有效区相邻的非有效区，所述显示装置包括：
多个非有效扇出布线，所述多个非有效扇出布线位于所述非有效区中，所述多个非有效扇出布线包括沿着与所述第一方向相交的第二方向交替地排列的多个第一非有效扇出布线和多个第二非有效扇出布线；
多个信号布线，所述多个信号布线位于所述有效区中，所述多个信号布线包括沿着所述第二方向交替地排列的多个第一信号布线和多个第二信号布线；以及
多个有效扇出布线，所述多个有效扇出布线经过所述有效区，
其中，所述多个第一非有效扇出布线由第一导电层制成；
所述多个第二非有效扇出布线由第二导电层制成；
所述多个信号布线由第三导电层制成；
所述多个有效扇出布线由第四导电层制成；
所述第一导电层、所述第二导电层、所述第三导电层和所述第四导电层为不同的导电层；
所述多个第一信号布线的第一部分通过所述多个有效扇出布线中的一些连接到所述多个第一非有效扇出布线中的一些以形成多个第一外部数据线；
所述多个第一信号布线的其余部分在没有所述有效扇出布线的情况下连接到所述多个第一非有效扇出布线中的另一些以形成多个第一内部数据线；
所述多个第二信号布线的第一部分通过所述多个有效扇出布线中的另一些连接到所述多个第二非有效扇出布线中的一些以形成多个第二外部数据线；以及
所述多个第二信号布线的其余部分在没有所述有效扇出布线的情况下连接到所述多个第二非有效扇出布线中的另一些以形成多个第二内部数据线。
20.如权利要求19所述的显示装置，其中，所述有效区包括内部有效区和在所述第二方向上与所述内部有效区相邻的外部有效区。
21.如权利要求20所述的显示装置，其中，所述多个第一内部数据线的所述多个第一信号布线和所述多个第二内部数据线的所述多个第二信号布线沿着所述第二方向交替地排列在所述内部有效区中；以及
所述多个第一外部数据线的所述多个第一信号布线和所述多个第二外部数据线的所述多个第二信号布线沿着所述第二方向交替地排列在所述外部有效区中。
22.如权利要求21所述的显示装置，其中，所述内部有效区和所述外部有效区中的每个包括沿着所述第二方向交替地排列的多个第一像素列和多个第二像素列；
所述多个第一像素列为沿着所述第一方向交替地排列有第一颜色像素和第二颜色像素的多个像素列；以及
所述多个第二像素列为在所述第一方向上重复地排列有第三颜色像素的多个像素列。
23.如权利要求22所述的显示装置，其中，所述内部有效区的所述多个第一像素列连接到所述多个第一内部数据线的所述多个第一信号布线；
所述内部有效区的所述多个第二像素列连接到所述多个第二内部数据线的所述多个第二信号布线；
所述外部有效区的所述多个第一像素列连接到所述多个第一外部数据线的所述多个第一信号布线；以及
所述外部有效区的所述多个第二像素列连接到所述多个第二外部数据线的所述多个第二信号布线。
CN202010691385.6A 2019-07-25 2020-07-17 显示装置 Pending CN112310150A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0090393 2019-07-25
KR1020190090393A KR20210013449A (ko) 2019-07-25 2019-07-25 표시 장치

Publications (1)

Publication Number Publication Date
CN112310150A true CN112310150A (zh) 2021-02-02

Family

ID=71401658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010691385.6A Pending CN112310150A (zh) 2019-07-25 2020-07-17 显示装置

Country Status (4)

Country Link
US (1) US11205390B2 (zh)
EP (1) EP3770964A1 (zh)
KR (1) KR20210013449A (zh)
CN (1) CN112310150A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093275A (zh) * 2021-07-28 2022-02-25 荣耀终端有限公司 显示面板及终端设备
WO2022227005A1 (zh) * 2021-04-30 2022-11-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210105462A (ko) 2020-02-18 2021-08-27 삼성디스플레이 주식회사 표시 장치
US20240078945A1 (en) * 2021-04-30 2024-03-07 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device
EP4206811A4 (en) * 2021-04-30 2023-12-13 BOE Technology Group Co., Ltd. ARRAY SUBSTRATE AND DISPLAY DEVICE
KR20230020049A (ko) 2021-08-02 2023-02-10 삼성디스플레이 주식회사 터치 감지 장치, 그를 포함하는 표시 장치, 및 그의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139551A1 (en) 2004-12-27 2006-06-29 Yohei Kimura Display device
TW200638111A (en) 2005-04-19 2006-11-01 Prime View Int Co Ltd Active-matrix display panel
TWI397736B (zh) * 2009-10-13 2013-06-01 Au Optronics Corp 主動元件陣列基板以及顯示裝置
KR101903568B1 (ko) * 2012-07-19 2018-10-04 삼성디스플레이 주식회사 표시 장치
KR102325190B1 (ko) * 2015-04-13 2021-11-10 삼성디스플레이 주식회사 터치 패널
JP6887999B2 (ja) 2016-01-21 2021-06-16 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 有機発光ダイオードディスプレイのための電力及びデータ経路指定構造物
CN106707646A (zh) 2017-02-07 2017-05-24 厦门天马微电子有限公司 一种阵列基板和显示面板
CN206541551U (zh) 2017-02-24 2017-10-03 厦门天马微电子有限公司 显示面板
CN207557624U (zh) 2017-08-22 2018-06-29 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN207781596U (zh) * 2017-12-14 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR102460555B1 (ko) 2018-01-03 2022-10-31 삼성디스플레이 주식회사 표시 장치
KR102612296B1 (ko) 2018-01-11 2023-12-13 삼성디스플레이 주식회사 표시패널
CN108563362B (zh) * 2018-04-27 2020-05-29 武汉华星光电技术有限公司 触控显示面板
KR102491276B1 (ko) * 2018-05-14 2023-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109541865A (zh) 2018-12-26 2019-03-29 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN110164359B (zh) * 2019-06-28 2022-03-22 武汉天马微电子有限公司 显示面板及显示装置
KR20210008201A (ko) * 2019-07-10 2021-01-21 삼성디스플레이 주식회사 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022227005A1 (zh) * 2021-04-30 2022-11-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114093275A (zh) * 2021-07-28 2022-02-25 荣耀终端有限公司 显示面板及终端设备
CN114093275B (zh) * 2021-07-28 2022-12-02 荣耀终端有限公司 显示面板及终端设备
WO2023005360A1 (zh) * 2021-07-28 2023-02-02 荣耀终端有限公司 显示面板及终端设备

Also Published As

Publication number Publication date
US11205390B2 (en) 2021-12-21
EP3770964A1 (en) 2021-01-27
KR20210013449A (ko) 2021-02-04
US20210027717A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US11342361B2 (en) Display device
JP7324072B2 (ja) 表示装置
US11205390B2 (en) Display device
US11302769B2 (en) Display device
US11631733B2 (en) Display device
US11800764B2 (en) Display device
CN111694461A (zh) 触摸感测单元和包括该触摸感测单元的显示装置
CN111554708A (zh) 显示装置
CN113010048A (zh) 显示设备
EP3745461B1 (en) Display device
CN114694586A (zh) 显示装置
US11800763B2 (en) Display device
US20230056517A1 (en) Display device
US20220199874A1 (en) Transparent display device and tiled display device including the same
CN114628459A (zh) 显示装置
US20220336565A1 (en) Display device
US20230120255A1 (en) Display device
CN115548063A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination