CN112310057A - 具有柔性互连的半导体封装 - Google Patents

具有柔性互连的半导体封装 Download PDF

Info

Publication number
CN112310057A
CN112310057A CN202010739457.XA CN202010739457A CN112310057A CN 112310057 A CN112310057 A CN 112310057A CN 202010739457 A CN202010739457 A CN 202010739457A CN 112310057 A CN112310057 A CN 112310057A
Authority
CN
China
Prior art keywords
substrate
cover
flexible
semiconductor die
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010739457.XA
Other languages
English (en)
Inventor
J·S·塔利多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
STMicroelectronics Inc Philippines
Original Assignee
STMicroelectronics Inc Philippines
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Inc Philippines filed Critical STMicroelectronics Inc Philippines
Publication of CN112310057A publication Critical patent/CN112310057A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0051—Packages or encapsulation for reducing stress inside of the package structure between the package lid and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00325—Processes for packaging MEMS devices for reducing stress inside of the package structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开的实施例涉及具有柔性互连的半导体封装。公开了一种具有衬底和罩的腔体型半导体封装。该半导体封装包括第一半导体管芯，其耦合到衬底；以及柔性材料层，其位于罩的表面上。迹线位于柔性材料层上。罩利用柔性材料层以及罩与衬底之间的迹线耦合到衬底。第二半导体管芯耦合到罩上的柔性材料层和迹线。罩还包括孔隙，以将第二半导体管芯暴露于周围环境。柔性材料层在封装的操作循环期间吸收由罩与衬底的不同的热膨胀系数而引起的应力，以减小罩与衬底分离的可能性。

Description

具有柔性互连的半导体封装
技术领域
本公开涉及半导体封装，更具体地涉及腔体型半导体封装。
背景技术
已知腔体型半导体封装与微机电系统(“MEMS”)器件一起使用。大多数腔体型封装都包括耦合到衬底的单个半导体管芯。然而，单个管芯没有足够的功能来满足许多现代系统要求。将两个或更多个管芯并排放置在衬底上会导致封装尺寸较大，这对于半导体封装而言通常是不期望的，因为在使用这些半导体封装的环境中空间非常宝贵。此外，已知腔体型封装在封装的盖子、衬底以及将盖子接合到衬底的粘合剂之间遭受热膨胀系数(“CTE”)的失配。换句话说，在重复的操作循环中，由于每个部件的材料的CTE不同以及每个操作循环期间的温度改变，所以在每个循环期间，盖子、衬底和粘合剂膨胀的量不同。这些重复的膨胀和收缩导致盖子与衬底之间的粘合剂破裂或粘合剂与盖子或衬底分离，从而导致封装故障。由于材料体积的增加导致操作循环期间膨胀和收缩量的增加，所以仅对于较大封装的情况，这个问题才会加剧。
发明内容
本公开涉及半导体封装，其具有衬底和耦合到衬底的罩。第一半导体管芯耦合到衬底。在一些示例中，导线接合在第一管芯与衬底之间以在其之间建立电连接。此外，在罩上形成柔性材料层，其中电线或迹线位于该柔性材料层上。当盖耦合到衬底时，柔性材料层位于罩与衬底之间。第二半导体管芯耦合到罩上的柔性材料层。柔性材料层上的迹线在第二管芯与衬底之间建立电连接。衬底、柔性材料层和罩各自具有自己的热膨胀系数。在操作期间，由于不同的热膨胀系数，所以封装的操作所产生的热量会使这些部件中的每个部件膨胀不同的量。如此，柔性材料层吸收了由衬底与罩之间的热膨胀系数的差异而在封装内产生的应力。换句话说，在操作期间，柔性材料层变形，使得罩和衬底的膨胀和收缩不会导致罩与衬底分离。
进一步地，罩优选地包括孔隙，使得第二管芯暴露于周围环境。如此，第二管芯可以是用于检测周围环境的条件的几种不同类型的传感器中的一个传感器。在一些示例中，柔性材料层覆盖罩的整个表面，而在其他示例中，柔性材料层仅在罩的表面的某些部分上，这些部分与要与第二管芯建立电连接的位置相对应。本公开还包括上文所描述的腔体型封装的组装或制造方法。
附图说明
为了更好地理解实施例，现在仅通过示例参考附图。在附图中，相同的附图标记标识相似的元件或动作。在一些附图中，结构按比例绘制。在其他附图中，附图中元件的尺寸和相对位置不必按比例绘制。例如，可以放大各种元件的尺寸、形状和角度，并且将其定位在附图中，以提高附图的可读性。
图1是根据本公开的半导体封装的实施例的横截面视图，其图示了半导体封装的罩与衬底之间的柔性材料层。
图2是图1的封装的横截面视图，其图示了罩、衬底和柔性材料层的膨胀和收缩。
图3是根据本公开的柔性材料层的表面上的迹线的实施例的示意表现。
图4是柔性材料层内部的迹线的备选实施例的示意表现。
图5是根据本公开的罩的实施例的平面图。
图6是图5的罩上的柔性材料层的平面图。
图7是根据本公开的罩的备选实施例的平面图，其中多个柔性材料层位于罩的表面。
图8是半导体封装的备选实施例的横截面视图，其图示了根据本公开的与罩的表面和衬底共面的柔性材料层。
图9A至图9F是根据本公开的用于在半导体封装的罩与衬底之间组装具有柔性材料层的半导体封装的方法的实施例的横截面视图。
具体实施方式
本公开总体上涉及腔体型半导体封装，该腔体型半导体封装包括多个半导体管芯以及封装的罩与封装的衬底之间的柔性材料层，以减小由于操作循环导致的罩与衬底之间分离的可能性。
例如，图1图示了封装100，该封装100具有衬底102、衬底102上的第一半导体管芯104、耦合到衬底102的罩106、罩106上的第二半导体管芯108、罩106上的柔性材料层110、以及柔性材料层110上的导电迹线112。如本文中所使用的，除非上下文另有要求，否则“柔性”是指杨氏模量在0.01帕斯卡至最高5吉帕斯卡(kN/mm2)的范围内的材料。然而，其他实施例包括弹性模量大于5吉帕斯卡或小于0.01吉帕斯卡的“柔性”材料。
衬底102包括第一表面114以及与第一表面114相对的第二表面116。在图1的实施例中，衬底102分别包括第一层102a、第二层102b和第三层102c。虽然为了清楚仅图示了三个层，但是衬底102可以包括明显更多或更少个层，诸如仅一层或两层或多于三层。层102a，102b，103c中的每个层都是电介质层。在一个实施例中，衬底102是印刷电路板，尽管本文明确地构想了其他衬底。
衬底102还包括多个导电通孔118，其从第一表面114延伸穿过衬底102到达第二表面116，以便于封装100与外部器件(例如，诸如另一衬底或另一集成电路或管芯)之间的连接。通孔118中的每个通孔包括第一表面118a以及与第一表面相对的第二表面118b。在一个实施例中，每个通孔118的第一表面118a与衬底102的第一表面114共面，并且每个通孔118的第二表面118b与衬底102的第二表面116共面，使得通孔118建立衬底102的表面114，116上的电触头或接触垫以及通过衬底102的电路径。在一个备选实施例中，通孔118的表面118a，118b中的一个或两个表面延伸超过衬底102的表面114，116。
在一个实施例中，多个焊球耦合到衬底102的第二表面116上的通孔118。导电迹线或布线120连接相邻通孔118并且形成在衬底102的第二层102b上。然而，应当领会，在其他实施例中，迹线120形成在衬底102的层102a，102b，102c中的任一层上。衬底102还包括侧壁120，其在衬底102的第一表面114与第二表面116之间延伸。在一个实施例中，衬底102为方形或矩形，如此，侧壁120包括四个壁。侧壁120包括第三表面122，其在衬底102的第一表面114与第二表面116之间延伸。第三表面122在本文中也可以称为衬底102的侧表面。在一个实施例中，第三表面122延伸超出罩106，而在其他实施例中，第三表面122与罩106齐平或共面，如本文中所描述的。
第一半导体管芯104(本文中可以称为第一管芯104或管芯104)通过管芯附接材料124耦合到衬底102，该管芯附接材料124可以例如是焊料、胶带或一些其他导电或绝缘粘合剂。第一管芯104包括第一表面126以及与第一表面126相对的第二表面128。第一管芯104的第二表面128使用管芯附接材料124耦合到衬底102的第一表面114。多个导线130耦合在第一管芯104与衬底102之间，更具体地，在管芯104的第一表面126与衬底102的通孔或触头118之间。在一个实施例中，导线130是金属导线，其通过焊料耦合到管芯104和衬底102，而在其他实施例中，导线130通过在牺牲层上施加导电膏(例如，夹带有金属颗粒的膏)并且加热所得组合以固化导线并移除牺牲层来形成。在一个实施例中，第一管芯104是专用集成电路(ASIC)管芯，其中各种集成电路、电阻器、晶体管或其他电子部件形成在诸如硅之类的半导电材料上。
罩106包括第一表面132以及与第一表面132相对的第二表面134。孔隙136从第一表面132延伸穿过罩106到达第二表面134。如图1所示，孔隙136优选与第二半导体管芯108对准。换句话说，在一个实施例中，穿过孔隙136的中心的垂直轴线相对于衬底102与穿过第二半导体管芯108的中心的垂直轴线对准。在一个实施例中，由孔隙136限定的面积小于第二半导体管芯108的面积。然而，在其他实施例中，由孔隙136限定的面积等于或大于第二半导体管芯108的面积。可以根据设计偏好或根据用于封装100的应用的规格来选择孔隙136的面积。在一个实施例中，罩106不包括孔隙136，而是固体的和连续的材料。
罩106优选地由例如模制环氧树脂或金属形成。在罩106是金属的实施例中，柔性材料层110优选在与第二半导体管芯108与衬底102的连接之间覆盖罩106的整个第二表面134，并且优选地由诸如聚二甲基硅氧烷之类的绝缘材料或另一绝缘体形成，以电隔离金属罩106。罩的第一表面132包括第一部分132a、第二部分132b和第三部分132c。在一个实施例中，第一部分132a平行于第三部分132c，而第二部分垂直于第一部分132a和第三部分132c。第三部分132c还可以被称为罩106的侧壁或侧表面。此外，罩106的第二表面134包括第一部分134a、第二部分134b和第三部分134c，其中第一部分134a和第三部分134c彼此平行，而第二部分134b垂直于第一部分134a和第三部分134c。
此外，在一个实施例中，第二表面134的第一部分134a和第三部分134c平行于第一表面132的第二部分132b，并且第一表面132的第一部分132a和第三部分132c平行于第二表面132b。如此，第一表面132的部分132a，132b，132c中的每个部分和第二表面134的部分134a，134b，134c中的每个部分垂直于相邻部分。在其他实施例中，部分中的每个部分相对于相邻部分成一个角度，该角度不等于90度。
第二半导体管芯108(在本文中可以称为第二管芯108或管芯108)耦合到罩106，并且包括第一表面138以及与第一表面138相对的第二表面140。更具体地，管芯108的第二表面140耦合到罩106的第二表面134的第三部分134c上的柔性材料层110上的迹线112。第二管芯108通过焊料142耦合到迹线112。第二管芯108优选地是一种类型的半导体器件，诸如例如，MEMS器件、麦克风、压力传感器、任何类型的倒装芯片管芯、或者甚至是印刷电路板。第二管芯108优选地通过孔隙136暴露于周围环境，尽管在没有孔隙136的其他实施例中，第二管芯108不暴露于周围环境。
在一个实施例中，第二管芯108的面积大于第一管芯104的面积，而在其他实施例中，第一管芯104的面积大于第二管芯108的面积，在又一些实施例中，第一管芯104和第二管芯108的面积相等。如图1所示，第二管芯108被设置为使得第二管芯108的第一表面138面向第一管芯104的第一表面126。换句话说，第二管芯108相对于第一管芯104倒置，使得与每个管芯104，108的第一表面126，138相比，每个相应管芯104，108的第二表面128，140彼此间隔开更远。而且，封装100还包括衬底102与罩106之间的腔体146。第一管芯104和第二管芯108被容纳在腔体146中的封装100的内部。
柔性材料层110通过粘合剂144耦合到罩106的第二表面134，该粘合剂144例如可以是胶带或胶水。柔性材料层110优选地沿着罩106的第二表面134的第三部分134c的一部分、第一部分134a以及第二部分134b延伸。换句话说，在一个实施例中，柔性材料层110仅位于罩106的第二表面134上而不沿着罩106的第一表面132延伸。如图1所示，柔性材料层110沿着罩106的第二表面134的大部分延伸而没有覆盖罩106的整个第二表面134。相反，柔性材料层110沿着罩106的第二表面134从衬底102延伸到罩106上与第二管芯108上的触头或焊料的位置相对应的位置。如此，柔性材料层110的尺寸或长度可以根据封装设计或规格进行选择。在其他实施例中，如本文中所描述的，柔性材料层110形成在罩106的整个第二表面134上。
柔性材料层110优选地是可拉伸弹性体衬底，诸如聚二甲基硅氧烷(PDMS)。然而，柔性材料层110的其他实施例包括单独或组合使用的具有弹性特性的其他材料，诸如各种橡胶、热塑性塑料、塑料或聚合物。迹线112位于柔性材料层110上以建立第二管芯108与衬底108，并且更具体地，衬底的触头或通孔118中的一个触头或通孔之间的电连接。进一步地，第二管芯108通过通孔、衬底102中的迹线120以及柔性材料层110和迹线112电连接到第一管芯104，使得第二管芯108可以与第一管芯104连通。优选地，迹线112沿着柔性材料层110的整个长度延伸，但是在其他实施例中，迹线112的长度小于柔性材料层110的长度。进一步地，在一个实施例中，迹线112的边缘148、柔性材料层110的边缘150和粘合剂144的边缘152与罩106共面。更具体地，迹线112的边缘148，150，152、柔性材料层110和粘合剂144与罩106的第一表面132的第三部分132c共面。
迹线112通过粘合剂154耦合到衬底，该粘合剂154优选地是焊料或导电胶或粘合剂。在一个实施例中，粘合剂154的边缘156与罩106共面，类似于迹线112的边缘148，150，152、柔性材料层110和粘合剂144。如此，当罩106耦合到衬底时，粘合剂154、迹线112、柔性材料层110和粘合剂144位于罩106与衬底102之间。尽管图1图示了衬底102的侧壁120延伸超过罩106、柔性材料层110和迹线112，但是本公开的其他实施例包括与罩106和柔性材料层110共面的衬底的侧壁120。在又一些实施例中，罩106延伸以覆盖迹线112的边缘148，150，152，156、柔性材料层150、粘合剂144、以及粘合剂154。在这种实施例中，罩106的延伸可以耦合或不耦合到衬底102。
如下文所进一步描述的，柔性材料层110通过在封装100中引入柔性以减少或防止粘合剂154破裂或罩106与衬底102分离而解决了罩106、衬底106与粘合剂154之间的热膨胀系数的失配。换句话说，由于柔性材料层110是弹性的，所以当衬底102和罩106在操作循环期间膨胀或收缩时，柔性材料层110变形以吸收封装100内的应力，以防止粘合剂154破裂或罩106与衬底102分离。
在封装100的操作期间，第一管芯104和第二管芯108产生热量。热量从第一管芯104传送到衬底102，并且热量从第二管芯108至少部分地传送到罩106。来自管芯104，108中的每个管芯的一些热量由通过孔隙的对流冷却消散。然而，如上所述，剩余热量传送到衬底102和罩106。衬底102由具有第一热膨胀系数(CTE)的第一材料形成，并且罩106由具有第二CTE的第二不同材料形成。在一个实施例中，第一CTE大于第二CTE，而在其他实施例中，第一CTE小于第二CTE。进一步地，第二管芯108包括具有与第一CTE和第二CTE不同的第三CTE的材料，并且第二管芯108与迹线112之间的焊料142具有与第一CTE至第三CTE不同的第四CTE。无论如何，封装100的操作所产生的热量导致衬底102和罩106膨胀。在一个实施例中，衬底102和罩106在操作期间比第二管芯108膨胀得更多。进一步地，由于这些部件之间的CTE不同，所以衬底102和罩106相对于彼此膨胀不同的量。
封装100的每个部件的相对膨胀将应力引入到封装100中，特别是在罩106与衬底102之间的连接处以及在第二管芯108与罩106之间的连接处。随着封装100的冷却，应力还在操作之后存在于封装100中。例如，衬底102、罩106、第二管芯108和焊料142中的每个由于它们的CTE不同而相对于它们各自的加热膨胀状态将收缩不同的量。在加热或冷却期间，柔性材料层110变形以吸收由封装100的部件的膨胀所引入的应力。换句话说，柔性材料层110是弹性材料，其膨胀或收缩以减小罩106与衬底102之间的连接处的应力以及第二管芯108与罩106之间的连接处的应力。
例如，图2图示了封装100的操作之后的封装100的冷却循环期间的封装100。换句话说，图2与封装100从其加热膨胀状态到冷却的操作之后的封装100的状态相对应。在图2中，衬底102收缩到其原始冷却状态，比罩106更快。如此，柔性材料层110的靠近罩106与衬底102之间的连接处的部分158膨胀以减小迹线112与衬底102之间的粘合剂154上的应力。进一步地，罩106以与第二管芯108不同的速率返回到其原始静止状态。如此，靠近将第二管芯108连接到罩106的焊料142的柔性材料层110的一部分160变形以减小焊料142上的应力。为了清楚起见，对图2中的柔性材料层110的变形量进行放大。然而，图2图示了柔性材料层110膨胀或收缩以减小在罩106与衬底102之间的连接处以及第二管芯108与迹线112之间的连接处的应力，从而减小了这些连接处分离或以其他方式出现故障的风险。换句话说，柔性材料层110通过减小封装100中的某些连接处的应力来增加封装100的可靠性和使用寿命，其中分离会导致封装故障。
图3是柔性材料层200(本文中还可以称为柔性互连200)的实施例的示意图。在一个实施例中，图1的柔性材料层110与图3中的柔性材料层200相同。柔性材料层200包括柔性衬底202，其可以是PDMS或具有弹性特性的某种其他类型的材料，诸如单独或组合使用的各种橡胶、塑料、热塑性塑料、或聚合物。柔性衬底202包括第一表面204以及与第一表面204相对的第二表面206。在柔性衬底202的第一表面204上形成迹线208。在一个实施例中，在柔性衬底202的第一表面204上印刷迹线208。在其他实施例中，通过电镀、掩膜、喷漆或电沉积形成迹线208。迹线208优选地是铜或铜合金，尽管可以单独或彼此组合或与或铜合金组合使用其他材料，诸如金、银、钯、锡或镍。进一步地，迹线208优选地在柔性衬底202的第一表面204上具有波状图案，其中迹线208的相邻部分208a，208b之间具有间隙或空间210。为了清楚起见，在图3中对空间210进行放大，实际上这些空间的宽度小于1mm，诸如小于500微米，或更优选小于100微米。如此，对于观察者而言，迹线208可以视为连续金属层。在一个实施例中，迹线208的部分208a，208b彼此接触，而在其他实施例中，迹线208包括间隙210。
图4图示了柔性材料层300(本文中还可以称为柔性互连300)的备选实施例。除非下文另外提供，否则柔性材料层300与参考图3描述的柔性材料层200相同。柔性材料层300包括柔性衬底302，其具有第一表面304以及与第一表面302相对的第二表面306。在柔性衬底302中形成导电迹线308。换句话说，迹线308的至少一部分位于柔性衬底302的第一表面304与第二表面306之间。优选地，如虚线310所示，迹线308的一部分沿着柔性衬底的第一表面304延伸。备选地，迹线308可以内部延伸穿过柔性衬底302，除了在柔性衬底302的相对端312，314处，其中例如暴露出迹线308的至少一部分以建立与图1的衬底102或第二管芯108的电连接。
图5图示了罩400的实施例。在一个实施例中，除了下文所另外描述的以外，罩400与图1的罩106类似。如此，罩400而非罩106可以并入封装100。图5图示了在将柔性材料层施加到罩400上之前的罩400。罩包括表面402，在一个实施例中，该表面402是图1所参考的第二表面134(例如，后部表面或背侧表面)。罩400包括穿过罩400的孔隙404。在该实施例中，孔隙404为圆形，尽管孔隙404可以具有任何选择的几何形状。表面402包括第一部分402a、第二部分402b、以及第三部分402c。在所图示的平面图中，仅第二部分402b的边缘可见，但是应当领会，第二部分402b与参考图1所描述的第二表面134的第二部分134b类似。孔隙404的宽度406优选介于0.4毫米与0.6毫米之间。在一个实施例中，孔隙404的宽度406是0.5毫米或大约0.5毫米(例如，在0.5毫米的5％以内)。在图4中，罩400为方形形状，具有四个侧面408a，408b，408c，408d。因为罩400为方形，所以每个侧面408a，408b，408c，408d优选地具有彼此相等的尺寸(例如，长度或宽度)。例如，第一侧面408a的长度410等于第二侧面408b的长度412。
在一个实施例中，长度410，412等于小于5毫米，而在其他实施例中，长度162，164大于5毫米。其他实施例包括罩400，其为方形或矩形。进一步地，尽管孔隙404在所图示的实施例中为圆形并且相对于罩400居中设置，但是孔隙404的形状和位置可以根据封装设计和规格来选择。例如，在其他实施例中，孔隙404还可以是具有不同尺寸的方形或矩形。如上文所提及的，罩400和孔隙404的尺寸可以根据封装100的设计和规格进行选择。而且，在一个实施例中，图1中的封装100具有与长度410，412相似的尺寸，使得封装100也为方形(或与罩400的形状相对应的某个其他形状)，其中该封装100的尺寸与罩400相对应。
图6图示了具有覆盖罩400的整个表面402的柔性材料层414的图5的罩400。柔性材料层414与参考图1所描述的柔性材料层110类似，除了在该实施例中，柔性材料层414覆盖罩400的整个表面402，而图1中的柔性材料层110靠近焊料142与导电迹线112之间的连接处终止并且不会延伸到孔隙136之外。在该实施例中，柔性材料层414延伸到孔隙404。换句话说，柔性材料层414包括边缘414a，414b，414c，414d，在一个实施例中，该边缘414a，414b，414c，414d是柔性材料层414的外边缘。如图6所示，柔性材料层的边缘414a，414b，414c，414d延伸到图5所示的罩400的侧面408a，408b，408c，408d。进一步地，孔隙404包括边缘416(参见图5)，并且柔性材料层414包括边缘418，在一个实施例中，该边缘418是柔性材料层414的内边缘。如图6所示，柔性材料层414的边缘418延伸到孔隙404的边缘416。因此，可以选择性地在罩400的表面402上的柔性材料层414的任何部分上形成导电迹线，诸如导电迹线112(图1)。迹线优选地形成在其中期望诸如第二管芯108(图1)之类的管芯与诸如衬底102(图1)之类的衬底之间的连接处的位置上。这些位置可以根据并入罩400的封装的设计和规格来选择。
图7图示了罩500的另一实施例。在一个实施例中，罩500与图1的罩106类似，除了下文所另外描述的。如此，罩500而非罩106可以并入封装100中。罩500包括具有第一部分502a、第二部分502b和第三部分502c的表面502。第二部分502b的边缘仅在所图示的平面图中可见，尽管应当领会，第二部分502b与罩106的第二表面134的第二部分134b类似，除了可能相对于表面502的第二部分502b的长度或宽度之外。罩500还包括延伸穿过罩500的孔隙504。在该实施例中，孔隙504的形状为矩形，尽管在其他实施例中，孔隙504例如为圆形或方形。
罩500还包括罩的表面502上的多个柔性材料层506。柔性材料层506中的每个柔性材料层都在表面502的第三部分502c的一部分、第一部分502a以及第二部分502b上。进一步地，柔性材料层506中的至少一个柔性材料层优选在孔隙504之前终止。换句话说，表面502的第三部分502c上的柔性材料层506中的至少一个柔性材料层的边缘508没有延伸到孔隙504，而是边缘508与孔隙504之间存在间隙或空间510。进一步地，尽管图7图示了柔性材料层506中的每个柔性材料层都相同，但是应当领会，在其他实施例中，边缘508在罩500的表面502上的不同位置处终止，或换句话说，柔性材料层506中的每个柔性材料层的长度可以被选择为不同于其他层506。
而且，尽管图示了总共十个柔性材料层506，但是其他实施例包括多于或少于10个柔性材料层506。如参考图3和图4所描述的，柔性材料层506是柔性衬底，诸如例如，PDMS，在该柔性衬底上形成一个或多个迹线。如此，多个柔性材料层506中的每个柔性材料层506可以设置在表面502上的位置中，该位置与要耦合到迹线的管芯与衬底之间的电连接的选定位置相对应。在该实施例中，罩500为矩形，尽管其他实施例包括例如罩500为方形或圆形。进一步地，与罩500相关联的衬底优选地具有相似的尺寸和形状，使得罩500可以耦合到衬底，如本文中所描述的。
图8图示了根据本公开的封装600的备选实施例。封装600与封装100相同，除了下文所另外描述的。封装600包括衬底602、耦合到衬底602的罩604、衬底602上的第一管芯606、罩604上的柔性互连608、以及耦合到柔性互连608的第二管芯610。
柔性互连608包括柔性衬底612(本文中还可以称为柔性材料层612)和在柔性衬底612上延伸的导电迹线614，类似于参考图3所描述的柔性材料层200。例如，在一个实施例中，柔性衬底612是PDMS。在其他实施例中，柔性衬底612是弹性材料，诸如包括单独或组合使用的以下各项中的一项或多项：橡胶、塑料、热塑性塑料或聚合物的组合物，并且迹线614至少部分地在衬底612内部延伸，如参考图4所描述。迹线614优选地是铜并且沿着柔性衬底612延伸。柔性互连608沿着罩604延伸。进一步地，当罩604耦合到衬底602时，柔性互连608位于罩604与衬底602之间。更具体地，焊料616将迹线614耦合到衬底602的触头618。因此，柔性互连608电性地且物理地耦合到衬底602。进一步地，柔性互连608通过粘合剂耦合到罩604，如上文参考图1所描述的。如此，焊料616和柔性互连608耦合在罩604与衬底602之间。而且，第二管芯610通过焊料620耦合到柔性互连608的迹线614。如此，第二管芯610耦合到罩604，并且通过柔性互连608电耦合到衬底602。如参考图1所描述的，衬底602上的第一管芯608通过衬底602中的迹线电耦合到第二管芯610。
迹线614在迹线614的面向第二管芯610的表面624与迹线614的末端边缘626之间具有尺寸622。在一个实施例中，尺寸622是靠近衬底602的迹线614的宽度。柔性衬底612包括面向迹线614的表面630(例如，其上形成迹线614的表面630)与罩604的面向柔性衬底612的表面636(例如，柔性衬底612所粘附的表面636)之间的尺寸628。在一个实施例中，尺寸628是柔性衬底612的厚度或迹线614与罩604之间的柔性衬底612的宽度。进一步地，罩604在罩604的面向柔性衬底612的表面636与封装600的最外表面632之间具有尺寸634。在所图示的实施例中，迹线614的尺寸622小于或等于柔性衬底612的尺寸628和罩604的尺寸634的总和。换言之，在该实施例中，靠近衬底602的迹线614的宽度小于或等于柔性衬底612和罩604的宽度或厚度的总和。
如此，柔性衬底612覆盖迹线614的末端626。换句话说，柔性衬底612与罩604的最外表面632和衬底602的侧壁表面638共面，但是迹线614没有延伸到罩604的最外表面632。因为柔性衬底612优选地是绝缘材料，所以柔性衬底612防止在封装600的最外表面632处与迹线614建立电连接。
图9A至图9F是本文中所描述的类型的半导体封装700的制造或组装方法的实施例的横截面视图。在一个实施例中，半导体封装700与本文中所描述的封装100相同。
该方法开始于图9A，其中第一半导体管芯702耦合到衬底704。衬底704包括第一表面706以及与第一表面706相对的第二表面708。第一管芯702包括第一表面710以及与第一表面710相对的第二表面708。第一管芯702的第二表面712通过管芯附接材料714耦合到衬底704的第一表面706，该管芯附接材料714可以是焊料、胶带或一些其他导电或绝缘粘合剂。如本文中所描述的，衬底704包括通过衬底704的通孔716。通孔716在衬底704的第一表面706上建立触头。导线718耦合在第一管芯702的第一表面710与衬底704的第一表面706上的触头或通孔716之间。
图9B和图9C图示了罩720的组装。在一个实施例中，罩720的组装与将第一管芯702耦合到图9A中的衬底704分离。如此，在一个实施例中，罩720的组装在该过程中首先发生，而在其他实施例中，将第一管芯702耦合到衬底704在该过程中首先发生。罩720包括第一表面722以及与第一表面722相对的第二表面724。腔体726从第一表面722朝向第二表面724延伸到罩720中。在一个实施例中，罩720由模制环氧树脂形成，其中用于形成罩720的模具具有与说图示的罩720相同的尺寸和形状以用于容纳环氧树脂，如此，在罩720的模制期间，形成腔体726。在备选实施例中，罩720是实心模制环氧树脂块，并且腔体726可以通过例如蚀刻、机械切割、冲压或使用激光形成。在其他实施例中，罩720是金属，在这种情况下，罩720可以与腔体726一起挤压，或者作为实心金属块，在这种情况下，腔体726通过蚀刻、机械切割、冲压或使用激光形成。
图9B和图9C进一步图示了柔性互连728。该柔性互连包括柔性衬底730，该柔性衬底730具有第一表面732以及与第一表面732相对的第二表面734。导电迹线或导线736形成在柔性衬底730的第一表面732上。在柔性衬底730的第二表面734上形成粘合剂738。然后，柔性互连728耦合到罩720的第一表面722，如同图9C中一样。粘合剂738被固化，使得柔性互连728固定耦合到罩720。如图9C所示，在制造或组装过程中的该阶段，柔性互连728优选地覆盖罩720的整个第一表面722。换句话说，柔性互连728在罩720的相对的最外边缘720a，720b之间跨越罩720的第一表面722延伸。在一个实施例中，罩720包括多个柔性互连条，如参考图7所描述的，其中每个条耦合到720并且相对于其他条呈间隔开的关系。
然后，在图9D中，通过布线、激光图案化、切割或蚀刻来移除柔性互连728的一部分，以暴露罩720的第二表面722。在移除了柔性互连728的一部分之后，通过罩720的孔隙740通过刻蚀、机械切割或激光切割、或冲压形成。换句话说，移除罩720的一部分以产生孔隙740。在一个实施例中，首先移除柔性互连728的一部分，然后形成孔隙740，而在其他实施例中，首先形成通过罩和柔性互连728的孔隙740，然后移除柔性互连728的那部分。在又一些实施例中，仅形成通过罩720的孔隙740，并且不会移除柔性互连728的那部分，使得柔性互连728沿着罩720延伸以在孔隙740处终止。
在图9E中，第二半导体管芯742通过焊料744耦合到柔性互连728。第二管芯742包括第一表面746以及与第一表面746相对的第二表面748。在该实施例中，第二表面748面向孔隙740，使得第二管芯742通过孔隙740暴露于周围环境。
最终，在图9F中，罩721和柔性互连728通过焊料750耦合到衬底704。将柔性互连728和罩720耦合到衬底702包括：柔性互连728位于罩720与衬底702之间。进一步地，耦合包括：经由柔性互连728的迹线736在第二管芯742与衬底702之间建立电连接以及通过迹线736、通孔716和衬底704中的迹线在第二管芯742与第一管芯702之间建立电连接。
图9F还图示了迹线736、柔性衬底730和罩720具有相比于图8不同的尺寸。例如，迹线736包括迹线736的面向第二管芯742的表面754与罩720的第二表面754之间的尺寸752。在一个实施例中，尺寸752是靠近衬底704的迹线736的宽度。进一步地，柔性衬底730在柔性衬底730的面向迹线736的表面758(例如，其上形成迹线736的表面758)之间与粘合剂738具有尺寸756。在一个实施例中，尺寸758是柔性衬底730的宽度或厚度。最后，罩720在罩720的第一表面722与罩720的第二表面724之间具有尺寸760。在一个实施例中，尺寸760是罩720的宽度。
而且，粘合剂738的厚度也优选在整个罩720上恒定。在该实施例中，迹线736的尺寸752大于或等于尺寸756、尺寸760和粘合剂738的厚度的总和。换句话说，靠近衬底704的迹线736的宽度大于或等于罩720的宽度、柔性衬底730的宽度和粘合剂738的宽度的总和。如此，迹线736的一部分在罩720的第二表面724处暴露。然而，因为图9F中的尺寸被夸大，所以因为迹线736足够小或细以避免电连接，如果有，则与迹线形成这种电连接的可能性也很小。
如此，本公开的实施例提供了半导体封装，更具体地，提供了具有柔性互连的腔体型半导体封装，柔性互连在罩上并且耦合在罩与封装的衬底之间以减小封装在操作期间和之后的部件的膨胀和收缩而引起的应力腔体。因此，本公开的实施例减小了罩与衬底分离以及耦合到柔性互连的半导体管芯与罩分离的可能性，从而增强了封装可靠性并且延长了有用的封装预期寿命。
在上文描述中，对某些特定细节进行了阐述，以便提供对各种公开的实施例的透彻理解。然而，相关领域的技术人员应当认识到，可以在没有这些具体细节中的一个或多个具体细节的情况下或利用其他方法、部件、材料等来实践实施例。在其他实例中，与半导体器件和封装相关联的众所周知的结构(诸如腔体型封装和MEMS器件)尚未详细示出或描述，以免不必要地混淆实施例的描述。
除非上下文另外要求，否则在以下整个说明书和权利要求书中，词语“包括(comprise)”及其变体(诸如“包括(comprises)”和“包括(comprising)”)要以开放的、包含性的含义来解释，也就是说，“包括，但不限于”。此外，除非上下文另外明确指出，否则术语“第一”、“第二”和类似的顺序指示符要被解释为可互换。
在整个说明书中，对“一个实施例”或“一实施例”的引用意味着结合该实施例所描述的特定特征、结构或特点包括在至少一个实施例中。因此，在整个说明书中各处出现的短语“在一个实施例中”或“在一实施例中”不一定都是指同一实施例。更进一步地，在一个或多个实施例中，可以以任何合适的方式组合特定特征、结构或特点。
如在本说明书和所附权利要求书中所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个”和“该”包括复数个对象。还应当指出，除非上下文另有明确指出，否则术语“或”通常以其最广泛的含义使用，也就是说，含义为“和/或”。
除非上下文另有明确指出，否则相对术语“大约”和“基本上”当用于描述值、量、数量或尺寸时，通常是指在规定值正负5％之内的值、量、数量或尺寸。还应当理解，仅参考本文中所描述的示例性实施例，本文中所提供的部件或特征的任何特定尺寸仅出于说明目的，如此，除非上下文另有明确指出，否则本公开中应当明确地构想包括大于或小于所述尺寸的尺寸。
可以组合上文所描述的各种实施例以提供其他实施例。可以根据上述具体实施方式对实施例进行这些和其他改变。一般而言，在以下权利要求书中，所使用的术语不应解释为将权利要求书限制为说明书和权利要求书中所公开的特定实施例，而应当解释为包括所有可能的实施例以及这些权利要求享有权利的全部范围的等同物。因而，权利要求不受公开内容的限制。

Claims (20)

1.一种器件，包括：
衬底，具有彼此相对的第一表面和第二表面；
第一半导体管芯，位于所述衬底的所述第一表面上；
罩，耦合到所述衬底，所述罩具有彼此相对的第一表面和第二表面；
柔性材料层，位于所述罩的所述第二表面上并且位于所述罩的所述第二表面与所述衬底的所述第一表面之间；
导电迹线，位于所述柔性材料层上；以及
第二半导体管芯，耦合到所述罩上的所述柔性材料层上的所述导电迹线。
2.根据权利要求1所述的器件，其中所述罩还包括孔隙，所述孔隙穿过所述罩从所述第一表面到达所述第二表面，其中所述孔隙与所述第二半导体管芯对准。
3.根据权利要求1所述的器件，其中所述导电迹线包括与所述罩的所述第二表面共面的端部。
4.根据权利要求3所述的器件，其中所述柔性材料层包括与所述罩的所述第二表面和所述导电迹线的端部共面的端部。
5.根据权利要求1所述的器件，其中所述柔性材料层位于所述罩的所述第二表面的一个部分上。
6.根据权利要求1所述的器件，其中所述衬底还包括多个导电通孔，所述多个导电通孔穿过所述衬底从所述第一表面到达所述第二表面，所述导电迹线耦合到所述多个导电通孔中的至少一个导电通孔。
7.根据权利要求1所述的器件，其中所述柔性材料层包括与所述罩的所述第二表面共面的端部，所述柔性材料层的所述端部位于所述导电迹线的末端上。
8.一种器件，包括：
衬底；
罩，耦合到所述衬底；
柔性互连，沿着所述罩延伸并且设置在所述罩与所述衬底之间；以及
第一半导体管芯，耦合到所述柔性互连，所述第一半导体管芯通过所述柔性互连电耦合到所述衬底。
9.根据权利要求8所述的器件，其中所述第一半导体管芯包括彼此相对的第一表面和第二表面，所述器件还包括：
第二半导体管芯，耦合到所述衬底并且具有彼此相对的第一表面和第二表面，所述第一半导体管芯的所述第一表面面向所述第二半导体管芯的所述第一表面。
10.根据权利要求9所述的器件，其中所述第一半导体管芯通过所述衬底中的导电迹线电耦合到所述第二半导体管芯。
11.根据权利要求8所述的器件，其中所述柔性互连包括聚二甲基硅氧烷衬底以及所述聚二甲基硅氧烷衬底上的导电迹线。
12.根据权利要求8所述的器件，其中所述柔性互连包括具有表面的聚二甲基硅氧烷层以及在所述聚二甲基硅氧烷层中和在所述表面上的导电迹线。
13.根据权利要求8所述的器件，其中所述柔性互连包括具有表面的柔性衬底和在所述柔性衬底的所述表面上延伸的导电迹线，并且所述衬底还包括电触头，所述导电迹线耦合在所述第一半导体管芯与所述衬底的所述电触头之间。
14.根据权利要求8所述的器件，其中所述柔性互连包括第一端和第二端，并且所述罩包括外表面和延伸穿过所述罩的孔隙，所述柔性互连的所述第一端与所述罩的所述外表面共面，并且所述柔性互连的所述第二端与所述罩中的所述孔隙间隔开。
15.一种方法，包括：
将柔性互连施加到罩；
将第一半导体管芯耦合到所述柔性互连和所述罩；以及
将所述柔性互连和所述罩耦合到衬底，所述耦合包括：将所述柔性互连定位在所述衬底与所述罩之间，所述耦合还包括：在所述第一半导体管芯与所述衬底之间建立电连接。
16.根据权利要求15所述的方法，还包括：在施加所述柔性互连之前：
将第二半导体管芯耦合到所述衬底的表面。
17.根据权利要求16所述的方法，其中将所述柔性互连和所述罩耦合到所述衬底包括：通过所述衬底中的触头和迹线在所述第一半导体管芯与所述第二半导体管芯之间建立电连接。
18.根据权利要求15所述的方法，还包括：在将所述柔性互连施加到所述罩之后：
移除所述柔性互连的一部分和所述罩的一部分。
19.根据权利要求15所述的方法，其中将所述柔性互连施加到所述罩包括：将所述柔性互连施加到在所述罩的最外边缘之间延伸的所述罩的表面。
20.根据权利要求15所述的方法，其中将所述柔性互连施加到所述盖包括：以彼此间隔开的关系将多个单独的柔性互连条施加到所述罩的表面。
CN202010739457.XA 2019-07-29 2020-07-28 具有柔性互连的半导体封装 Pending CN112310057A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962879970P 2019-07-29 2019-07-29
US62/879,970 2019-07-29
US16/934,981 US11542152B2 (en) 2019-07-29 2020-07-21 Semiconductor package with flexible interconnect
US16/934,981 2020-07-22

Publications (1)

Publication Number Publication Date
CN112310057A true CN112310057A (zh) 2021-02-02

Family

ID=74259093

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010739457.XA Pending CN112310057A (zh) 2019-07-29 2020-07-28 具有柔性互连的半导体封装
CN202021521091.0U Active CN212676259U (zh) 2019-07-29 2020-07-28 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202021521091.0U Active CN212676259U (zh) 2019-07-29 2020-07-28 半导体器件

Country Status (2)

Country Link
US (1) US11542152B2 (zh)
CN (2) CN112310057A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476175B2 (en) * 2020-12-17 2022-10-18 Texas Instruments Incorporated Sensor package cavities with polymer films

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3549294B2 (ja) * 1995-08-23 2004-08-04 新光電気工業株式会社 半導体装置及びその実装構造
US5907474A (en) 1997-04-25 1999-05-25 Advanced Micro Devices, Inc. Low-profile heat transfer apparatus for a surface-mounted semiconductor device employing a ball grid array (BGA) device package
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6624003B1 (en) 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
US7287115B2 (en) * 2003-10-30 2007-10-23 Kabushiki Kaisha Toshiba Multi-chip package type memory system
DE102004036909B4 (de) * 2004-07-29 2007-04-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
KR20090012933A (ko) * 2007-07-31 2009-02-04 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드, 시스템 및 반도체패키지의 제조 방법
US8530990B2 (en) * 2009-07-20 2013-09-10 Sunpower Corporation Optoelectronic device with heat spreader unit
CN101765047A (zh) 2009-09-28 2010-06-30 瑞声声学科技(深圳)有限公司 电容麦克风及其制作方法
US8349727B2 (en) * 2010-04-08 2013-01-08 Liang Guo Integrated method for high-density interconnection of electronic components through stretchable interconnects
JP5626892B2 (ja) * 2011-01-17 2014-11-19 日本電気株式会社 ３次元実装型半導体装置、および電子機器
DE102019202721B4 (de) * 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package

Also Published As

Publication number Publication date
CN212676259U (zh) 2021-03-09
US20210032098A1 (en) 2021-02-04
US11542152B2 (en) 2023-01-03

Similar Documents

Publication Publication Date Title
US5929517A (en) Compliant integrated circuit package and method of fabricating the same
US5414298A (en) Semiconductor chip assemblies and components with pressure contact
EP1394826B1 (en) Micro-relay and method for manufacturing the same
US7762819B2 (en) Substrate connecting member and connecting structure
KR20000010668A (ko) 성형된 유연 회로 볼 그리드 어레이 및 그 제조방법
US20120133056A1 (en) Semiconductor device, electronic apparatus and semiconductor device fabricating method
CN212676259U (zh) 半导体器件
JP2016076669A (ja) 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート
JP7455585B2 (ja) センサユニットならびに基板およびキャリアを相互接続する方法
JP6947367B2 (ja) センサモジュールおよびその製造方法
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
JPH0278255A (ja) 樹脂封止型半導体装置
KR100709175B1 (ko) 반도체모듈
WO2007040207A1 (ja) 金属箔抵抗器
US9768126B2 (en) Stacked semiconductor packages with cantilever pads
JP4549406B2 (ja) 電子部品搭載構造及び車載用センサー
US7199455B2 (en) Molded resin semiconductor device having exposed semiconductor chip electrodes
JP4364181B2 (ja) 半導体装置の製造方法
US5256903A (en) Plastic encapsulated semiconductor device
US7202112B2 (en) Micro lead frame packages and methods of manufacturing the same
JP2017188621A (ja) 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート
US20180286775A1 (en) Semiconductor module
KR101928192B1 (ko) 러버소켓 및 그 제조방법
JP3925280B2 (ja) 半導体装置の製造方法
WO2019021766A1 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination