CN112309474A - 芯片、芯片擦除方法、装置和存储介质 - Google Patents

Abstract

本申请公开了一种芯片、芯片擦除方法、装置和存储介质，涉及计算机技术领域，所述芯片包括至少两个存储区域、每个存储区域所对应的读写通路组以及用于控制各个读写通路组的控制电路；其中：所述控制电路用于在接收到芯片擦除指令时，控制每个存储区域所对应的读写通路组对所述存储区域进行预编程。解决了现有技术中由于预编程时间较长而导致的芯片擦除时间较长的问题，达到了可以通过并行预编程来减少预编程时间进而提高芯片擦除速度的效果。

Description

芯片、芯片擦除方法、装置和存储介质

技术领域

本发明涉及芯片、芯片擦除方法、装置和存储介质，属于计算机技术领域。

背景技术

NOR 闪存（NOR Flash Memory）是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位。由于其断电时仍能保存数据，NOR闪存通常被用来保存设置信息，如在电脑的BIOS（Basic Input Output System，基本输入输出程序）、PDA（Personal Digital Assistant，个人数字助理）、数码相机中保存资料等。

NOR Flash在做全芯片擦除操作时，通常先将全部的存储区域做预编程操作，然后再进行剩余的擦除操作。在做预编程时，通常从零地址开始，对存储区域做预编程操作，直到最后一个地址。此种方法在大容量存储器中，然而由于存储阵列大，需要花费较多的时间用于预编程操作，从而影响整体的全芯片擦除时间。

发明内容

本发明的目的在于提供一种芯片、芯片擦除方法、装置和存储介质，用于解决现有技术中存在的问题。

为达到上述目的，本发明提供如下技术方案：

根据第一方面，本发明实施例提供了一种芯片，所述芯片包括至少两个存储区域、每个存储区域所对应的读写通路组以及用于控制各个读写通路组的控制电路；其中：

所述控制电路用于在接收到芯片擦除指令时，控制每个存储区域所对应的读写通路组对所述存储区域进行预编程。

可选的，每个读写通路组包括编程开关、电流到电压转换电路和灵敏放大电路，所述编程开关与所述电流到电压转换电路连接，所述电流到电压转换电路还与所述灵敏放大电路相连。

第二方面，提供了一种芯片擦除方法，所述方法用于第一方面所述的芯片中，所述方法包括：

接收芯片擦除指令；

在接收到所述芯片擦除指令之后，通过每个存储区域所对应的读写通路组对所述各个存储区域并行进行预编程操作；

对每个预编程操作进行预编程校验；

在校验通过后，对所述各个存储区域中存储的信息进行擦除。

可选的，所述方法还包括：

在所述各个存储区域中存在预编程校验未通过的存储区域时，通过所述存储区域所对应的读写通路组对所述存储区域再次进行预编程操作，直至校验通过。

可选的，所述对每个预编程操作进行预编程校验，包括：

通过串行方式对所述各个存储区域的预编程操作进行预编程校验。

可选的，所述方法还包括：

在通过每个存储区域所对应的读写通路组对所述各个存储区域并行进行预编程操作时，提高电荷泵的瞬间工作频率。

可选的，所述提高电荷泵的瞬间工作频率，包括：

提高所述电荷泵中的内部振荡器的工作频率。

第三方面，提供了一种芯片擦除装置，所述装置包括存储器和处理器，所述存储器中存储有至少一条程序指令，所述处理器通过加载并执行所述至少一条程序指令以实现如第二方面所述的方法。

第四方面，提供了一种计算机存储介质，所述存储介质中包括至少一条程序指令，所述至少一条程序指令被处理器加载并执行以实现如第二方面所述的方法。

通过在芯片中设置至少两个存储区域以及每个存储区域所对应的读写通路组，进而在接收到芯片擦除指令时，可以通过各个存储区域所对应的读写通路组对各个存储区域同步进行预编程，进而解决现有技术中由于预编程时间较长而导致的芯片擦除时间较长的问题，达到了可以通过并行预编程来减少预编程时间进而提高芯片擦除速度的效果。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1为本发明一个实施例提供的芯片的结构示意图；

图2为本发明一个实施例提供的读写通路组的结构示意图；

图3为本发明一个实施例提供的电流到电压转换电路的结构示意图；

图4为本发明一个实施例提供的一种芯片擦除方法的方法流程图；

图5为本发明一个实施例提供的另一种芯片擦除方法的方法流程图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖 直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。 在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。 此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间 未构成冲突就可以相互结合。

请参考图1，其示出了本申请一个实施例提供的芯片的结构示意图，如图1所示，所述芯片包括至少两个存储区域11（图中以包括2个存储区域来举例说明）、每个存储区域11所对应的读写通路组12以及用于控制各个读写通路组12的控制电路13；其中：

所述控制电路13用于在接收到芯片擦除指令时，控制每个存储区域11所对应的读写通路组12对所述存储区域11进行预编程。

请参考图2，每个读写通路组12包括编程开关121、电流到电压转换电路122和灵敏放大电路123，所述编程开关121与所述电流到电压转换电路122连接，所述电流到电压转换电路122还与所述灵敏放大电路123相连。其中，编程开关121可以采用高压NMOS（Negativechannel-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体），也可以采用高压PMOS（Positive channel Metal Oxide Semiconductor，P型金属-氧化物-半导体）。电流到电压转换电路122如图3所示，由存储单元（cell）产生的电流由输入端（Input）输入电流到电压转换电路122，转换成电压后在输出端（Output）输出，如图3所示，电流到电压转换电路122可以包括PMOS1、PMOS2、NMOS1、NMOS2、电阻R1和电阻R2，其具体连接关系如图3所示。实际实现时，灵敏放大电路123一般采用经典的两级运算放大器。

综上所述，通过在芯片中设置至少两个存储区域以及每个存储区域所对应的读写通路组，进而在接收到芯片擦除指令时，可以通过各个存储区域所对应的读写通路组对各个存储区域同步进行预编程，进而解决现有技术中由于预编程时间较长而导致的芯片擦除时间较长的问题，达到了可以通过并行预编程来减少预编程时间进而提高芯片擦除速度的效果。

请参考图4，其示出了本申请一个实施例提供的芯片擦除方法的方法流程图，该芯片擦除方法可以用于图1所示的芯片中，如图4所示，所述方法包括：

步骤401，接收芯片擦除指令；

步骤402，在接收到所述芯片擦除指令之后，通过每个存储区域所对应的读写通路组对所述各个存储区域并行进行预编程操作；

比如，结合图1，两个存储区域中每个存储区域所对应的读写通路组对该存储区域进行预编程操作，并且两个存储区域所对应的两个存储区域并行进行预编程操作。

实际实现时，每个读写通路组在进行预编程时，可以从零地址开始，并对存储区域进行预编程操作直至最后一个地址结束。

由于并行对多个存储区域进行预编程操作时，需要消耗电荷泵更多的电流，因此为了保证电荷泵可以获得更大的驱动电流，本申请在并行进行预编程操作时可以提高电荷泵的瞬间工作频率。可选的，可以通过提高电荷泵中的振荡器的工作频率的方式来提高电荷泵的瞬间工作频率。

步骤403，对每个预编程操作进行预编程校验；

在各个存储区域均预编程结束之后，可以对预编程操作进行预编程校验。可选的，可以通过每个存储区域所对应的读写通路电路对各自的预编程操作进行预编程校验。并且，实际实现时，各个读写通路电路可以串行对各自的预编程操作进行预编程校验。

步骤404，在校验通过后，对所述各个存储区域中存储的信息进行擦除。

在对预编程操作校验通过之后，对各个存储区域中存储的信息进行擦除。可选的，在对各个存储区域中存储的信息进行擦除之后，可以进行擦除校验，校验通过则刷新编程，反之若校验失败则再次进行擦除操作。刷新编程之后，可以进行刷新编程校验，若刷新成功，则流程结束，而若刷新失败则再次刷新编程。

可选的，上述仅以各个读写通路组对其对应的存储区域校验通过来举例说明，实际实现时，在所述各个存储区域中存在预编程校验未通过的存储区域时，通过所述存储区域所对应的读写通路组对所述存储区域再次进行预编程操作，直至校验通过。可选的，结合图1，在存储区域有两个时，请参考图5，在接收到擦除命令之后，通过每个待擦除区域所对应的读写通路组对各自对应的待擦除区域同时进行预编程，并且在预编程过程中地址依次加1，判断预编程地址是否结束，在结束时通过各自对应的读写通路组对预编程校验，反之，若未结束则再次进行预编程，并将地址+1，再次判断预编程地址是否结束，循环执行。当对预编程校验成功时，则对待擦除区域中存储的数据进行擦除，而当对预编程校验失败时，则再次进行预编程、预编程校验直至校验通过。在对待擦除区域中存储的数据进行擦除之后，进行擦除校验，若校验成功则刷新编程，而若校验失败则再次进行擦除。可选的，在刷新编程之后，可以进行刷新编程校验，校验成功结束，校验失败则再次刷新编程。如图5所示，图中方框中的内容为本申请的核心内容。

综上所述，通过接收芯片擦除指令；在接收到所述芯片擦除指令之后，通过每个存储区域所对应的读写通路组对所述各个存储区域并行进行预编程操作；对每个预编程操作进行预编程校验；在校验通过后，对所述各个存储区域中存储的信息进行擦除。解决了现有技术中预编程所需时间较长进而导致芯片的擦除时间较长的问题，达到了可以通过每个存储区域所对应的读写通路组并行对多个存储区域进行同时预编程，进而通过缩短预编程时间的方式缩短芯片的擦除时间的效果。

本申请还提供了一种芯片擦除装置，所述装置包括存储器和处理器，所述存储器中存储有至少一条程序指令，所述处理器通过加载并执行所述至少一条程序指令以实现上述实施例所述的方法。

本申请还提供了一种计算机存储介质，所述存储介质中包括至少一条程序指令，所述至少一条程序指令被处理器加载并执行以实现上述实施例所述的方法。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种芯片，其特征在于，所述芯片包括至少两个存储区域、每个存储区域所对应的读写通路组以及用于控制各个读写通路组的控制电路；其中：

所述控制电路用于在接收到芯片擦除指令时，控制每个存储区域所对应的读写通路组对所述存储区域进行预编程。

2.根据权利要求1所述的方法，其特征在于，每个读写通路组包括编程开关、电流到电压转换电路和灵敏放大电路，所述编程开关与所述电流到电压转换电路连接，所述电流到电压转换电路还与所述灵敏放大电路相连。

3.一种芯片擦除方法，其特征在于，所述方法用于如权利要求1或2所述的芯片中，所述方法包括：

接收芯片擦除指令；

在接收到所述芯片擦除指令之后，通过每个存储区域所对应的读写通路组对所述各个存储区域并行进行预编程操作；

对每个预编程操作进行预编程校验；

在校验通过后，对所述各个存储区域中存储的信息进行擦除。

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：

在所述各个存储区域中存在预编程校验未通过的存储区域时，通过所述存储区域所对应的读写通路组对所述存储区域再次进行预编程操作，直至校验通过。

5.根据权利要求3所述的方法，其特征在于，所述对每个预编程操作进行预编程校验，包括：

通过串行方式对所述各个存储区域的预编程操作进行预编程校验。

6.根据权利要求3至5任一所述的方法，其特征在于，所述方法还包括：

在通过每个存储区域所对应的读写通路组对所述各个存储区域并行进行预编程操作时，提高电荷泵的瞬间工作频率。

7.根据权利要求6所述的方法，其特征在于，所述提高电荷泵的瞬间工作频率，包括：

提高所述电荷泵中的内部振荡器的工作频率。

8.一种芯片擦除装置，其特征在于，所述装置包括存储器和处理器，所述存储器中存储有至少一条程序指令，所述处理器通过加载并执行所述至少一条程序指令以实现如权利要求3至7任一所述的方法。

9.一种计算机存储介质，其特征在于，所述存储介质中包括至少一条程序指令，所述至少一条程序指令被处理器加载并执行以实现如权利要求3至7任一所述的方法。

Images