CN112306917A

CN112306917A - 存储器时分控制的方法及存储器系统

Info

Publication number: CN112306917A
Application number: CN201910690184.1A
Authority: CN
Inventors: 郑景升; 林文威; 黄冠嘉
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2019-07-29
Filing date: 2019-07-29
Publication date: 2021-02-02

Abstract

本发明涉及一种存储器时分控制的方法及存储器系统。该存储器时分控制的方法，用于包含多个存储器控制器及多个存储器装置的该存储器系统中，该方法包含：分配一第一操作时序至一第一存储器控制器，以及分配一第二操作时序至一第二存储器控制器，其中该第一操作时序与该第二操作时序的时间交错；传送根据该第一指令信号产生的一第一芯片选择信号至该多个存储器装置中的一第一存储器装置；以及传送根据该第二指令信号产生的一该第二芯片选择信号至该多个存储器装置中的一第二存储器装置。

Description

存储器时分控制的方法及存储器系统

技术领域

本发明涉及一种存储器控制的方法及装置，尤指一种通过时分方式的存储器控制的方法及装置，以减少接脚设置的数量。

背景技术

现代电子系统设计中，经常将双倍数据传输率(Double Data Rate，DDR)的动态随机存取存储器(Dynamic Random Access Memory，DRAM)系统分成存储器控制逻辑和物理层两个部分。存储器控制器逻辑和物理层之间定义有一双倍数据传输速率物理层接口(DDRPHY interface，DFI)，用来实现二者之间的标准互联。简言之，DFI标准的提出旨在定义一个存储器控制逻辑与物理层之间的通用接口，即将存储器控制器传送的指令信号及数据信号转换成符合存储器装置(如双列直插式存储器模块(Dual In-line Memory Module，DIMM))的规格，再传送至存储器装置。同理，存储器装置传送的数据信号亦可通过DFI接口转换成符合存储器控制器的规格之后，再传送给存储器控制器。

传统存储器控制器可连接多个存储器装置(如第四代双倍数据率同步动态随机存取存储器(Double-Data-Rate Fourth Generation Synchronous Dynamic Random AccessMemory，DDR4))。当每次存储器控制器传送指令信号(如读、写、启始(active)、预充电(precharge)、自动刷新(auto-refresh)、自刷新(self-refresh)等)时，会通过DFI接口传送至各个存储器装置。因此，每个存储器装置会同时操作。举例来说，一个存储器控制器连接三个存储器装置。当存储器控制器欲读取一个存储器控制器时，在共享指令接口的情况下，会收到三倍的回复数据大小(以DDR4每次可存取16比特数据为例，则需要16比特×3＝48比特的数据宽度，造成所需带宽的增加)。若想要单独存取一个存储器装置，则需要通过分流方式，增加额外的一组指令接口，以便减少所需数据宽度(仅需16比特×1＝16比特的数据宽度)。然而，额外的指令接口也代表了存储器控制器需要额外的接脚，以便分别控制存储器装置，造成电路板上布局的限制及成本增加。

发明内容

因此，本发明之主要目的即在于提供一种存储器时分控制的方法及相关装置，以解决上述问题。

本发明披露一种存储器时分控制的方法，用于包含多个存储器控制器及多个存储器装置的一存储器系统中，该方法包含：分配一第一操作时序至该多个存储器控制器中的一第一存储器控制器，以及分配一第二操作时序至该多个存储器控制器中的一第二存储器控制器，其中该第一操作时序与该第二操作时序的时间交错，该第一操作时序用来提供该第一存储器控制器传送一第一指令信号的时钟周期，以及该第二操作时序用来提供该第二存储器控制器传送一第二指令信号的时钟周期；传送根据该第一指令信号产生的一第一芯片选择信号至该多个存储器装置中的一第一存储器装置，以于该第一操作时序存取该第一存储器装置；以及传送根据该第二指令信号产生的一该第二芯片选择信号至该多个存储器装置中的一第二存储器装置，以于该第二操作时序存取该第二存储器装置。

本发明另披露一种存储器时分控制的方法，用于包含多个存储器控制器的一存储器系统中，该方法包含：接收该多个存储器控制器中的一第一存储器控制器传送的一第一指令信号及一第二存储器控制器传送的一第二指令信号；根据一预设排列信息，决定该第一指令信号及该第二指令信号的传送优先顺序，其中该预设排列信息指示该多个存储器控制器的优先顺序或多个指令的优先顺序；根据具有第一传送优先顺序的该第一指令信号，产生一第一芯片选择信号，并传送至该存储器系统中的一第一存储器装置；以及根据具有第二传送优先顺序的该第二指令信号，产生一第二芯片选择信号，并传送至该存储器系统中的一第二存储器装置。

本发明披露一种存储器系统，包含有：多个存储器装置，包含有一第一存储器装置及一第二存储器装置；多个存储器控制器，包含有一第一存储器控制器及一第二存储器控制器；以及一时序管理装置，用来分配一第一操作时序至该第一存储器控制器，以及分配与该第一操作时序时间交错的一第二操作时序至该第二存储器控制器，其中该第一操作时序用来提供该第一存储器控制器传送一第一指令信号的时钟周期，以及该第二操作时序用来提供该第二存储器控制器传送一第二指令信号的时钟周期；一指令接口装置，用来根据该第一指令信号及该第二指令信号，分别产生一第一芯片选择信号(chip select，CS)及一第二芯片选择信号，以及分别传送该第一芯片选择信号及该第二芯片选择信号至该第一存储器装置及该第二存储器装置。

本发明披露一种存储器系统，包含有：多个存储器装置，包含有一第一存储器装置及一第二存储器装置；多个存储器控制器，包含有一第一存储器控制器及一第二存储器控制器，用来分别存取该第一存储器装置及该第二存储器装置；一指令管理装置，用来接收该第一存储器控制器传送的一第一指令信号及该第二存储器控制器传送的一第二指令信号，以及根据一预设排列信息，决定该第一指令信号及该第二指令信号的传送优先顺序，其中该预设排列信息指示该多个存储器控制器的优先顺序或多个指令的优先顺序；以及一指令接口装置，用来根据具有第一传送优先顺序的该第一指令信号，产生一第一芯片选择信号，并传送至该第一存储器装置，以及根据具有第二传送优先顺序的该第二指令信号，产生一第二芯片选择信号，并传送至该第二存储器装置。

附图说明

图1为本发明实施例一存储器系统的示意图。

图2为本发明实施例一电子装置的示意图。

图3为本发明实施例一时分控制程序的流程图。

图4为本发明实施例一存储器系统的示意图。

图5为本发明实施例一时分控制程序的流程图。

图6为本发明实施例一传输时序的示意图。

具体实施方式

请参考图1，图1为本发明实施例一存储器系统10之示意图。详细来说，存储器系统10包含时序管理装置100、存储器控制器MC1～MC3、指令接口装置DFI(在本文中称为DFI接口)及存储器装置D1～D3。时序管理装置100用来根据时钟产生器(未示于图中)产生的时钟周期，分配不同的操作时序予各个存储器控制器MC1～MC3。举例来说，时序管理装置100分配第一操作时序T1给存储器控制器MC1、分配第二操作时序T2给存储器控制器MC2，以及分配第三操作时序T3给存储器控制器MC3，其中每个操作时序的长度及间隔可依据时钟周期的长度来配置。因此，存储器控制器MC1会于第一操作时序T1传送指令信号C1、存储器控制器MC2于第二操作时序T2传送指令信号C2，以及存储器控制器MC3于第三操作时序T3传送指令信号C3。进一步地，当DFI接口接收指令信号C1/指令信号C2/指令信号C3(如读、写、启始(active)、预充电(precharge)、自动刷新(auto-refresh)、自刷新(self-refresh)等指令)之后，会根据指令信号指示的操作，将其转换成具高或低电平的芯片选择指令(chipselect，CS)、行地址控制指令(Row Address Strobe，RAS)、列地址控制指令(ColumnAddress Strobe，CAS)、写入致能指令(Write Enable，WE)，以传送至存储器装置D1～D3。值得注意的是，本发明的存储器控制器MC1～MC3共享同组的指令信号线CMD与地址信号线ADDR(未示于图中)，但分别设置有芯片选择信号线CS_1～CS_3，因此芯片选择指令能达到时分传送的功能。简单来说，存储器控制器MC1的芯片选择指令会在第一操作时序T1传送至存储器装置D1，以使存储器控制器MC1在第一时序T1能访问(access)存储器装置D1。同理，存储器控制器MC2的芯片选择指令会在第二操作时序T2传送至存储器装置D2，以使存储器控制器MC2在第二时序T2访问存储器装置D2，并以此类推。另一方面，存储器控制器MC1、MC2或MC3的行地址控制指令、列地址控制指令及写入致能指令会同时传送至存储器装置D1～D3，因此本案能实现DFI接口共享的机制。

图2为本发明实施例一电子装置20的示意图。电子装置20可为上述时序管理装置100，其包含一处理单元200、一储存单元210以及一传输接口单元220。处理单元200可为一微处理器或一专用集成电路(application-specific integrated circuit，ASIC)。储存单元210可为任一数据储存装置，用来储存一程序代码214，并通过处理单元200读取及执行程序代码214。传输接口单元220可通过有线方式，连接多个存储器控制器(memorycontroller)，用来根据处理单元200的处理结果，与多个存储器控制器交换信号。

请参考图3，其为本发明实施例一时分控制程序30的示意图。简单来说，上述存储器系统10的操作方式，可归纳为时分控制程序30，并可被编译成程序代码214，其包含以下步骤：

步骤301：分配一第一操作时序至一第一存储器控制器，以及分配一第二操作时序至一第二存储器控制器，其中第一操作时序与第二操作时序的时间交错，第一操作时序用来提供第一存储器控制器传送一第一指令信号的时钟周期，以及第二操作时序用来提供第二存储器控制器传送一第二指令信号的时钟周期。

步骤302：在第一操作时序中，传送根据第一指令信号产生的一第一芯片选择信号至一第一存储器装置，以于第一操作时序存取第一存储器装置。

步骤303：在第二操作时序中，传送根据第二指令信号产生的一第二芯片选择信号至一第二存储器装置，以于第二操作时序存取第二存储器装置。

步骤304：从第一存储器装置接收响应第一指令信号的一第一数据信号。

步骤305：从第二存储器装置接收响应第二指令信号的一第二数据信号。

根据时分控制程序30，时序管理装置将指令接口上的时间序列切割分成多个区间(以下称为指令时序)，使存储器控制器的指令信号仅在分配的区间中传输。因此多个存储器控制器能共享一组指令信号线及地址信号线，以便减少存储器控制器的接脚数量。此外，每个存储器控制器都有独立设置的芯片选择信号线，对映到一个独立的存储器装置，因此每个存储器控制器只控制自己相对映的指令时序，并通过对应的芯片选择信号来访问存储器装置。

值得注意的是，每个存储器控制器可以等待时间间隔(即分配到的指令时序)来依序传送指令信号，也可以通过指令优先顺序，来实现时分传送指令信号的机制。请参考图4，其为本发明实施例一存储器系统40之示意图。详细来说，存储器系统40包含存储器控制器MC1～MC3、指令管理装置400、相对应于存储器控制器MC1～MC3的存储器装置D1～D3，以及DFI接口。指令管理装置400在接收存储器控制器MC1～MC3传送的指令信号之后，会根据预设的排列信息，决定指令信号的传送优先顺序。举例来说，预设的排列信息可指示存储器控制器MC1～MC3的优先顺序或各项指令(如读、写、启始、预充电、自动刷新、自刷新)的优先顺序。因此，当指令管理装置400决定指令信号的传送优先顺序之后，会依序传送至DFI接口，接着DFI接口会转换指令信号(即芯片选择信号)并传送至对应的存储器装置D1～D3。

请参见图5，其为本发明实施例一时分控制程序50的示意图。简单来说，上述指令管理装置400的操作方式，可归纳为时分控制程序50，并可通过图2所示的电子装置20来实现，即时分控制程序50可被编译成程序代码214，其包含以下步骤：

步骤501：接收一第一存储器控制器传送的一第一指令信号及一第二存储器控制器传送的一第二指令信号。

步骤502：根据一预设排列信息，决定第一指令信号及第二指令信号的传送优先顺序，其中预设排列信息指示有多个存储器控制器的优先顺序或多个指令的优先顺序。

步骤503：传送一决定报告至第一存储器控制器及第二存储器控制器，其中决定报告指示有第一存储器控制器及第二存储器控制器所产生之第一指令信号及第二指令信号的传送优先顺序。

步骤504：根据具有第一传送优先顺序的第一指令信号，产生一第一芯片选择信号，并传送至一第一存储器装置。

步骤505：根据具有第二传送优先顺序的第二指令信号，产生一第二芯片选择信号，并传送至一第二存储器装置。

根据流程50，指令管理装置400中储存有预设的指令传送排序，因此能根据预设的存储器控制器优先顺序或预设的指令优先顺序，决定指令信号输出的时序。例如，指令管理装置400预设存储器控制器MC1的优先顺序高于存储器控制器MC2，而存储器控制器MC2的优先顺序又高于存储器控制器MC3，因此指令管理装置400在指令时序上，会优先输出存储器控制器MC1的指令信号至DFI接口，并产生相对应的芯片选择信号至对应的存储器装置D1。或者，在另一实施例中，指令管理装置400预设预充电指令的优先顺序高于读/写指令，因此指令管理装置400在指令时序上，会优先输出预充电指令至DFI接口，并产生相对应的芯片选择信号至对应的存储器装置。

请参见图6，其为本发明实施例一传输时序的示意图。如图6所示，本案芯片选择信号线CS_1～CS_3、数据触发信号线DQS_0～DQS_2及数据信号线DQ_1～DQ_2为独立设置，而指令信号线CMD及地址信号线ADDR为存储器控制器MC1～MC3所共享。值得注意的是，上述信号线的时序应基于时钟信号CK的时钟周期。在此实施例中，存储器控制器MC1在指令时序1T，于共享的指令信号线CMD及地址信号线ADDR上传送指令信号行地址控制指令RAS1及行地址ROW1至存储器装置D1～D3，以及于独立的芯片选择信号线CS_1上传送芯片选择指令至存储器装置D1。同理，存储器控制器MC2、MC3在指令时序2T、3T，分别于共享的指令信号线CMD及地址信号线ADDR上传送行地址控制指令RAS2、RAS3及行地址ROW2、ROW3，以及于独立的芯片选择信号线CS_2、CS_3上传送芯片选择指令至存储器装置D2、D3。在行地址控制指令及行地址传送完后，存储器控制器MC1～MC3在指令时序4T～6T，于共享的指令信号线CMD及地址信号线ADDR上，分别传送列地址控制指令CAS1～CAS3及行地址COL1～COL3至存储器装置D1～D3。同时，存储器控制器MC1～MC3在指令时序4T～6T，于独立的芯片选择信号线CS_1～CS_3上，各别传送芯片选择信号至存储器装置D1～D3。因此，存储器装置D1仅会在指令时序1T、4T被触发，进而在数据信号线DQ_1上回传或写入数据D0～D7。换句话说，即使在共同指令接口的情况下，存储器装置D2～D3不会被触发，而同时进行存储器控制器MC1所下达的指令操作。同理，存储器装置D2仅会在指令时序2T、5T被触发，进而在数据信号线DQ_2上回传或写入数据D0～D7，以及存储器装置D3仅会在指令时序3T、6T被触发，进而在数据信号线DQ_3上回传或写入数据D0～D7。

上述所有步骤，包含所建议的步骤，可通过硬件、固件(即硬件装置与计算机指令的组合，硬件装置中的数据为只读软件数据)或电子系统等方式实现。举例来说，硬件可包含模拟、数字及混合电路(即微电路、微芯片或硅芯片)。电子系统可包含系统单芯片(system on chip，SOC)、系统封装(system in package，Sip)、计算机模块(computer onmodule，COM)及存储器系统10、40。

综上所述，本发明提供时分控制的方法及装置，能在存储器控制器共享指令接口的情况下，独立控制各个存储器装置，因此能减少每次操作所需带宽。

以上所述仅为本发明之优选实施例，凡依本发明申请专利范围所做之均等变化与修改，皆应属本发明之涵盖范围。

【符号说明】

MC1～MC3 存储器控制器

D1～D3 存储器装置

100 时序管理装置

C1～C3 指令信号

20 电子装置

200 处理单元

210 储存单元

220 传输接口单元

214 程序代码

30、50 流程

300～305、500～505 步骤

DFI 指令接口装置

400 指令管理装置

CK 时钟信号线

CMD 指令信号线

DQ_1～DQ_3 数据信号线

ADDR 地址信号线

CS_1～CS_3 芯片选择信号线

DQS_1～DQS_3 数据触发信号线。

Claims

1.一种存储器时分控制的方法，用于包含多个存储器控制器及多个存储器装置的一存储器系统中，该方法包含：

分配一第一操作时序至该多个存储器控制器中的一第一存储器控制器，以及分配一第二操作时序至该多个存储器控制器中的一第二存储器控制器，其中该第一操作时序与该第二操作时序的时间交错，该第一操作时序用来提供该第一存储器控制器传送一第一指令信号的时钟周期，以及该第二操作时序用来提供该第二存储器控制器传送一第二指令信号的时钟周期；

传送根据该第一指令信号产生的一第一芯片选择信号至该多个存储器装置中的一第一存储器装置，以于该第一操作时序存取该第一存储器装置；以及

传送根据该第二指令信号产生的一第二芯片选择信号至该多个存储器装置中的一第二存储器装置，以于该第二操作时序存取该第二存储器装置。

2.如权利要求1所述的方法，还包含有：

从该第一存储器装置接收响应该第一指令信号的一第一数据信号；以及

从该第二存储器装置接收响应该第二指令信号的一第二数据信号。

3.如权利要求2所述的方法，其中该第一指令信号或该第二指令信号包含行地址控制指令、行地址控制指令及芯片选择指令。

4.一种存储器时分控制的方法，用于包含多个存储器控制器的一存储器系统中，该方法包含：

接收该多个存储器控制器中的一第一存储器控制器传送的一第一指令信号及一第二存储器控制器传送的一第二指令信号；

根据一预设排列信息，决定该第一指令信号及该第二指令信号的传送优先顺序，其中该预设排列信息指示该多个存储器控制器的优先顺序或多个指令的优先顺序；

根据具有第一传送优先顺序的该第一指令信号，产生一第一芯片选择信号，并传送至该存储器系统中的一第一存储器装置；以及

根据具有第二传送优先顺序的该第二指令信号，产生一第二芯片选择信号，并传送至该存储器系统中的一第二存储器装置。

5.如权利要求4所述的方法，其中根据该预设排列信息，决定该第一指令信号及该第二指令信号的传送优先顺序的步骤包含有：

根据该预设排列信息指示的该多个存储器控制器的优先顺序，决定该第一存储器控制器所产生的该第一指令信号具有第一传送优先顺序；或

根据该预设排列信息指示的该多个指令的优先顺序，决定该第一指令信号具有第一传送优先顺序。

6.如权利要求4所述的方法，还包含有：

传送一决定报告至该第一存储器控制器及该第二存储器控制器，其中该决定报告指示有该第一存储器控制器及该第二存储器控制器所产生之该第一指令信号及该第二指令信号的传送优先顺序。

7.一种存储器系统，包含有：

多个存储器装置，包含有一第一存储器装置及一第二存储器装置；

多个存储器控制器，包含有一第一存储器控制器及一第二存储器控制器；

一时序管理装置，用来分配一第一操作时序至该第一存储器控制器，以及分配与该第一操作时序时间交错的一第二操作时序至该第二存储器控制器，其中该第一操作时序用来提供该第一存储器控制器传送一第一指令信号的时钟周期，以及该第二操作时序用来提供该第二存储器控制器传送一第二指令信号的时钟周期；以及

一指令接口装置，用来根据该第一指令信号及该第二指令信号，分别产生一第一芯片选择信号及一第二芯片选择信号，以及分别传送该第一芯片选择信号及该第二芯片选择信号至该第一存储器装置及该第二存储器装置。

8.如权利要求7的存储器系统，其中该指令接口装置为一双倍数据传输速率物理层接口。

9.如权利要求7所述的存储器系统，其中该第一存储器控制器从该第一存储器装置接收响应该第一指令信号的一第一数据信号，以及该第二存储器控制器从该第二存储器装置接收响应该第二指令信号的一第二数据信号。

10.一种存储器系统，包含有：

多个存储器控制器，包含有一第一存储器控制器及一第二存储器控制器，用来分别存取该第一存储器装置及该第二存储器装置；

一指令管理装置，用来接收该第一存储器控制器传送的一第一指令信号及该第二存储器控制器传送的一第二指令信号，以及根据一预设排列信息，决定该第一指令信号及该第二指令信号的传送优先顺序，其中该预设排列信息指示该多个存储器控制器的优先顺序或多个指令的优先顺序；以及

一指令接口装置，用来根据具有第一传送优先顺序的该第一指令信号，产生一第一芯片选择信号，并传送至该第一存储器装置，以及根据具有第二传送优先顺序的该第二指令信号，产生一第二芯片选择信号，并传送至该第二存储器装置。