CN112260680A

CN112260680A - 通信电路与电子设备

Info

Publication number: CN112260680A
Application number: CN202011107172.0A
Authority: CN
Inventors: 黄雷
Original assignee: Shanghai Yaohuo Microelectronics Co Ltd
Current assignee: Shanghai Yaohuo Microelectronics Co Ltd
Priority date: 2020-10-16
Filing date: 2020-10-16
Publication date: 2021-01-22
Anticipated expiration: 2040-10-16
Also published as: CN112260680B

Abstract

本发明提供了一种通信电路与电子设备，通过复用电源输入引脚和中断引脚新增电路功能，有利于尺寸小型化。通信电路具有电源输入引脚和中断引脚；电源输入引脚通过第一开关连接第一处理器的第一IO口；中断引脚连接第二处理器的第二IO口；通信电路包括：通信通道、命令检测模块以及控制模块；通信通道连接在电源输入引脚和中断引脚之间；命令检测模块用于：在检测到电源输入引脚接收到来自第一IO口输出的逻辑控制命令时，向控制模块输出第一通知信号；控制模块的输出端连接开关电路，控制模块用于：响应于第一通知信号而控制通信通道可通信，以通过电源输入引脚、通信通道与中断引脚实现第一IO口与第二IO口之间的通信。

Description

通信电路与电子设备

技术领域

本发明涉及电路技术领域，尤其涉及一种通信电路与电子设备。

背景技术

随着真无线蓝牙耳机(TWS)，穿戴手表/手环，物联网小设备等的兴起，对此类设备的要求也越来越高，尤其越来越希望此类设备中内部芯片的尺寸尽量小。对于小尺寸芯片，考虑到管脚间距不能更小(比如WLP(Wafer Level Package，晶圆级封装)的管脚间距通常最小0.4mm)，往往实现芯片所有功能而需要的管脚数量成为了制约芯片面积的关键因素。

在带IIC(或称I²C或称I2C,即国际通用的集成电路通信数字接口)接口的电路中，为了实现IIC接口这一个功能就占用了至少三个引脚，包括数据引脚、时钟引脚、中断引脚，还需要为电路进行充电和/或供电的引脚等。目前，为了在此类电路中增加其他必须的功能，主要方式是增加额外的引脚来实现相应的功能，如此，会导致增大芯片面积，增加芯片成本，不利于尺寸小型化。

发明内容

本发明提供一种通信电路与电子设备，通过复用电源输入引脚和中断引脚，有利于尺寸小型化。

本发明第一方面提供了一种通信电路，所述通信电路具有电源输入引脚和中断引脚；所述电源输入引脚通过第一开关连接第一处理器的第一IO口；所述中断引脚连接第二处理器的第二IO口；所述通信电路包括：通信通道、命令检测模块以及控制模块；

所述通信通道连接在所述电源输入引脚和中断引脚之间；

所述命令检测模块的输入端连接所述电源输入引脚，所述命令检测模块的输出端连接所述控制模块，所述命令检测模块用于：在检测到所述电源输入引脚接收到来自所述第一IO口输出的逻辑控制命令时，向所述控制模块输出第一通知信号；

所述控制模块的输出端连接所述开关电路，所述控制模块用于：响应于所述第一通知信号而控制所述通信通道可通信，以通过所述电源输入引脚、通信通道与中断引脚实现所述第一IO口与所述第二IO口之间的通信。

根据本发明的一个实施例，所述电源输入引脚还通过第二开关连接输入电源；

所述命令检测模块还用于：在检测到所述电源输入引脚接收到来自所述第一处理器的第一IO口发送的用于指示关断通信回归到电源输入模式的控制命令时，向所述控制模块输出第二通知信号；

所述控制模块还用于：响应于所述第二通知信号而控制所述通信通道不可通信，以禁止通过所述通信通道实现所述第一IO口与所述第二IO口之间的通信。

根据本发明的一个实施例，

所述通信通道包括NMOS晶体管；所述NMOS晶体管的控制端连接所述控制模块的输出端；所述NMOS晶体管的除控制端之外的第一端连接所述电源输入引脚、第二端连接所述中断引脚。

根据本发明的一个实施例，

所述第一IO口通过电阻连接第一电源，所述第二IO口通过电阻连接第二电源；所述第一电源和第二电源的电平相同或不同；

所述控制模块在响应于所述第一通知信号而控制所述通信通道可通信时，进一步用于：将所述第一电源和第二电源的电平中较低的电平输出至所述NMOS晶体管的控制端以控制所述NMOS晶体管间歇性导通，以使所述通信通道可通信。

根据本发明的一个实施例，

所述通信通道还包括PMOS晶体管；

所述PMOS晶体管的控制端连接所述控制模块的输出端；所述PMOS晶体管的除控制端之外的第一端连接所述电源输入引脚、第二端连接所述中断引脚；

所述第一IO口通过电阻连接第一电源，所述第二IO口通过电阻连接第二电源；

在所述第一电源和第二电源的电平相同的情况下，所述控制模块在响应于所述第一通知信号而控制所述通信通道可通信时，进一步用于：将所述第一电源和第二电源的电平中较低的电平输出至所述NMOS晶体管的控制端以控制所述NMOS晶体管间歇性导通，并控制所述PMOS晶体管导通，以使所述通信通道可通信；

在所述第一电源和第二电源的电平不同的情况下，所述控制模块在响应于所述第一通知信号而控制所述通信通道可通信时，进一步用于：将所述第一电源和第二电源的电平中较低的电平输出至所述NMOS晶体管的控制端以控制所述NMOS晶体管间歇性导通，并将所述通信电路所支持的供电电平、所述NMOS晶体管两端的电平中最高的电平输出至所述PMOS晶体管的控制端以控制所述PMOS晶体管关断，以使所述通信通道可通信。

根据本发明的一个实施例，

所述NMOS晶体管间歇性导通进一步为：

所述NMOS晶体管在所述第一IO口输出的信号为高电平时关断、为低电平时导通。

根据本发明的一个实施例，

所述控制模块还用于：

将所述供电电平、所述NMOS晶体管两端的电平中最高的电平输出至所述PMOS晶体管的衬底；

将地电平、所述NMOS晶体管两端的电平中最低的电平输出至所述NMOS晶体管的衬底。

根据本发明的一个实施例，

所述第一IO口为数据发送口、所述第二IO口为数据接收口，所述第一IO口通过二极管与所述第一处理器的数据接收口连接，所述第二处理器的数据发送口通过二极管与所述第二IO口连接。

根据本发明的一个实施例，所述通信电路还具有复位引脚，连接所述通信电路所在系统的复位电路；

所述命令检测模块还用于：在检测到所述电源输入引脚接收到来自所述第一IO口输出的复位命令时，向所述控制模块输出第三通知信号；

所述控制模块还用于：响应于所述第三通知信号而控制所述通信通道不可通信，并通过所述复位引脚向复位电路输出复位信号，以使所述复位电路对所述系统进行复位或断电。

根据本发明的一个实施例，所述通信电路还包括开关管，所述开关管的控制端连接所述控制模块的控制端，所述开关管的除控制端之外的一端连接所述中断引脚、另一端接地；

所述控制模块还用于：在需要中断时，控制所述开关管导通，以使所述中断引脚输出中断信号至所述第二处理器。

本发明第二方面提供一种电子设备，包括前述实施例所述的通信电路、以及所述第一处理器与所述第二处理器中的至少一个。

本发明具有以下有益效果：

本发明实施例中，将电源输入引脚与中断引脚通过通信通道连接，通过命令检测模块检测电源输入引脚接收的信号，在检测到收到逻辑控制命令时，可以通知控制模块控制通信信道可通信，从而第一处理器的第一IO口和第二处理器的第二IO口之间可通过通信通道实现直接通信，该方式中，复用了电源输入引脚与中断引脚，提升了引脚的利用率，在新增电路功能的基础上，无需增加专门用于通信的引脚，有利于尺寸小型化，即将通信电路制成芯片时，相比于增设通信引脚而言，本发明实施例可以减少引脚数量进而减小芯片面积，而且，控制通信通道可通信的命令来自于第一处理器的第一IO口，即需要通信的双方中的一方，而不需要第三方，使得电路结构更为简洁，进一步有利于尺寸小型化。。

在第一电源和第二电源的电平不同的情况下，通过控制模块的控制，可以使得NMOS晶体管实现逻辑电平转换和信号传递，从而无论第一电源和第二电源的电平相同或不同，均可实现第一处理器和第二处理器之间的正常通信。

通过二极管连接同一处理器的数据接收口和数据发送口，实现了处理器的发送信号与接收信号的共线传输，可以实现第一处理器与第二处理器之间的半双工通信，即通过单线实现了第一处理器与第二处理器的双向通信，进一步节省了通信电路所需的引脚资源。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中通信电路与第一处理器、第二处理器的电路结构示意图；

图2是本发明另一实施例中通信电路与第一处理器、第二处理器的电路结构示意图；

图3是本发明又一实施例中通信电路与第一处理器、第二处理器的电路结构示意图；

图4是本发明再一实施例中通信电路与第一处理器、第二处理器的电路结构示意图。

附图标记说明：

通信电路100；通信通道101；命令检测模块102；控制模块103；开关管104；NMOS晶体管1011；PMOS晶体管1012；第一处理器200；第二处理器300；第一开关S2；第二开关S1；电源输入引脚VIN；中断引脚INTB；供电引脚VDD；数据引脚SDA；时钟引脚SCL；第一电源的电平V1；第二电源的电平V2。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图1是本发明一实施例中通信电路100与第一处理器200、第二处理器300的电路结构示意图。通信电路100具有电源输入引脚VIN和中断引脚INTB。电源输入引脚VIN通过第一开关连接第一处理器200的第一IO口；中断引脚INTB连接第二处理器300的第二IO口。

可选的，通信电路100可以是在带IIC接口的电路的基础进行改进得到的。当然，具体不限于此，只要通信电路100具有电源输入引脚VIN和中断引脚INTB即可。

以带IIC接口的电路为例，带IIC接口的电路原本就具有电源输入引脚VIN和中断引脚INTB，电源输入引脚VIN原本的功能只是用于输入电源信号，中断引脚INTB原本的功能只是用于输出中断信号。本发明实施例在此基础上，复用电源输入引脚VIN和中断引脚INTB，实现额外的通信功能，下面对此进行详细的描述。

电源输入引脚VIN的前端可连接电子设备的外部供电接口，也可连接储能器件，还可连接其他任意能够为其提供电能的器件或设备。

IO口可以是任意可用于通信的输入输出口，比如UART、SPI等接口上的IO口。举例来说，第一IO口为兼容普通IO功能的UART接口的数据发送口、第二IO口为兼容普通IO功能的数据接收口，或者，两者互相调换一下。

第一处理器200和第二处理器300可以为不同设备中的两个处理器，当然也可以是同一设备中两个需进行通信的处理器，具体不做限定。举例来说，第一处理器200可以为充电设备中的处理器，第二处理器300可以为待充电设备如蓝牙耳机中的处理器，充电设备一方面可以通过电源输入引脚VIN向待充电设备充电，另一方面，充电设备还可以通过电源输入引脚VIN、中断引脚INTB与待充电设备通信。在此场景下，优选来说，通信电路100可以设置在待充电设备中。当然，具体应用场景不限于此。

可选的，第一开关可以由第一处理器200所在设备来控制导通与关断，在第一开关导通时，第一处理器200可以在第一IO口输出逻辑控制命令、数据等。

参看图1，通信电路100包括：通信通道101、命令检测模块102以及控制模块103。当然，本实施例并不排除通信电路100还设有其他模块、器件的方案，如通信电路100还可以包括用于实现IIC功能、其他功能的器件等，图中仅示出本发明实施例所关注的一些模块。

其中，通信通道101连接在电源输入引脚VIN和中断引脚INTB之间。可选的，通信通道101可以为开关电路，可由控制模块103来控制导通或关断，比如，开关电路导通则通信通道101可通信，开关电路关断则通信通道101不可通信。当然，具体不做限定。

命令检测模块102的输入端连接电源输入引脚VIN，命令检测模块102的输出端连接控制模块103，命令检测模块102用于：在检测到电源输入引脚VIN接收到来自第一IO口输出的逻辑控制命令时，向控制模块103输出第一通知信号。

逻辑控制命令可以区别于其他的信号如电源信号等，电源信号为持续高电平信号，可以预先设置好区别于持续高电平信号的信号作为逻辑控制命令，比如将连续的N个脉冲作为一个逻辑控制指令，N不同则逻辑控制指令不同，N可以大于或等于1，比如连续3个脉冲作为一个逻辑控制指令，连续4个脉冲作为另一个逻辑控制指令。

相应的，若命令检测模块102在检测到电源输入引脚VIN的第一个脉冲之后的一段时间内检测到连续的多个脉冲，则可以确定检测到电源输入引脚VIN接收到来自第一IO口输出的逻辑控制命令，具体哪个逻辑控制指令可以根据脉冲数量而定。脉冲的宽度不做限定，可以根据需要设置。

命令检测模块102在检测到逻辑控制命令之后，可以向控制模块103输出第一通知信号，第一通知信号可以指示命令检测模块102检测到逻辑控制命令的事件，以通知控制模块103做出相应的操作。

命令检测模块102可以采用元器件搭建而成，或者，也可以为集成芯片，具体不做限定，只要可实现所需的功能即可。

控制模块103的输出端连接开关电路，控制模块103用于：响应于第一通知信号而控制通信通道101可通信，以通过电源输入引脚VIN、通信通道101与中断引脚INTB实现第一IO口与第二IO口之间的通信。

通信通道101可通信比如是指通信通道101导通，第一IO口的信号可以通过通信通道101传输到第二IO口，具体不做限定，只要通过通信通道101可以实现第一IO口与第二IO口之间的通信即可。在通信时，第一IO口输出的信号可以与第二IO口接收的信号不同，经过了通信通道101的信号转换，但是两者所表示的信息相同，当然，第一IO口输出的信号也可以与第二IO口接收的信号相同。

在通信通道101原本就可通信的情况下，控制模块103收到第一通知信号时，可以维持通信通道101可通信，比如维持通信通道101导通；在通信通道101原本不可通信的情况下，控制模块103收到第一通知信号时，可以控制通信通道101从不可通信切换为可通信，比如从关断切换为导通。

通过通信通道101实现第一IO口与第二IO口之间的通信，也就是通过通信通道101实现第一处理器200与第二处理器300之间的通信，从而第一处理器200所在的设备可以通过命令控制第二处理器300所在设备执行一些操作。

第一处理器200可以通过第一IO口重复发送多次相同的逻辑控制命令，如此，在命令检测模块102检测到首个逻辑控制命令之后，通信通道101变为可通信，再将相同的逻辑控制命令传输给第二处理器300，以便第二处理器300正确地执行相应的命令。和/或，第一处理器200通过第一IO口发送完成逻辑控制命令之后，可以通过通信通道101将数据传输给第二处理器300，数据的具体内容不限，可以是执行逻辑操作所需的数据、配置数据、更新的数据等。

目前并不存在将电路的电源输入引脚VIN与中断引脚INTB相连接的方案，那么，在电路所在的设备与外部设备只有唯一引脚-电源输入引脚VIN(地除外)连接时，就没法在不增加引脚的情况下实现外部设备如充电盒的处理器直接与电路所在设备如蓝牙耳机的数字通信，即如果需要通信则会增加专门用于通信的管脚来实现。

而本发明实施例中，将电源输入引脚VIN与中断引脚INTB通过通信通道101连接，在通信通道101可通信时，第一处理器200的第一IO口和第二处理器300的第二IO口之间可通过通信通道101实现直接通信，复用电源输入引脚VIN与中断引脚INTB，提升了引脚的利用率，无需增加专门用于通信的引脚，有利于尺寸小型化，即将通信电路100制成芯片时，相比于增设通信引脚而言，本发明实施例可以减少引脚数量进而减小芯片面积，而且，控制通信通道101可通信的命令来自于第一处理器200的第一IO口，即需要通信的双方中的一方，而不需要第三方，使得电路结构更为简洁，进一步有利于尺寸小型化。

继续参看图1，可选的，电源输入引脚VIN还通过第二开关S1连接输入电源VOUT。这里的输入电源VOUT可以是第一处理器200所在设备如充电设备内的供电装置，具体不做限定。

第一开关S2导通、第二开关S1关断时，电源输入引脚VIN可处于通信模式；第一开关S2关断、第二开关S1导通时，电源输入引脚VIN可处于电源输入模式。

命令检测模块102还用于：在检测到电源输入引脚VIN接收到来自所述第一处理器的第一IO口发送的用于指示关断通信回归到电源输入模式的控制命令时，向控制模块103输出第二通知信号。

控制模块103还用于：响应于第二通知信号而控制通信通道101不可通信，以禁止通过通信通道101实现第一IO口与第二IO口之间的通信。

在通信通道101原本可通信的情况下，控制模块103收到第二通知信号时，可以控制通信通道101从可通信切换为不可通信，比如从导通切换为关断。

第二开关同样可以由第一处理器200所在设备如充电设备来控制导通与关断，在第二开关导通时，输入电源VOUT输出电源信号至电源输入引脚VIN。当然，第一开关与第二开关不同时导通，具体何时导通哪个开关由充电设备决定，比如，充电设备需要向通信电路100所在设备充电时，可以控制第一开关关断、第二开关导通；充电设备需要与通信电路100所在设备通信时，可以控制第一开关导通、第二开关关断；在两者都不需要时，可以控制第一开关和第二开关均关断。

如此，通过第一开关、第二开关的配合，一方面，可以通过连接在电源输入引脚VIN和中断引脚INTB之间的通信通道101实现第一处理器200和第二处理器300之间的通信，另一方面，仍可实现供电的功能。

继续参看图1，在一个实施例中，通信电路100还包括开关管104，开关管104的控制端连接控制模块103的控制端，开关管104的除控制端之外的一端连接中断引脚INTB、另一端接地。

控制模块103还用于：在需要中断时，控制开关管104导通，以使中断引脚INTB输出中断信号至第二处理器300。

由于开关管104导通，所以中断引脚INTB被拉低到地电平，也就是低电平，作为中断信号输出至第二处理器300，此时通信通道101不可通信。第二处理器300可以在收到中断信号时执行相应的中断处理。可以理解，第二处理器300可以区分中断信号、逻辑控制指令等。

可选的，开关管104可以采用场效应晶体管如NMOS晶体管1011等，在需要中断时，可以输出高电平至开关管104使其导通。当然，具体不限于此，开关管104也可以采用其他器件。

本实施例中，以低电平信号作为中断信号，但并不应限制于此，实际中，中断信号还可以由其他的形式。

图2是本发明另一实施例中通信电路100与第一处理器200、第二处理器300的电路结构示意图。在图1的基础上，图2中，通信通道101包括NMOS晶体管1011。

NMOS晶体管1011的控制端连接控制模块103的输出端；NMOS晶体管1011的除控制端之外的第一端连接电源输入引脚VIN、第二端连接中断引脚INTB。

NMOS晶体管1011的控制端即其栅极，另外两端分别为源极和漏极。优选的，NMOS晶体管1011的源极连接电源输入引脚VIN，漏极连接中断引脚INTB，具体不做限定。

第一IO口通过电阻连接第一电源，第一电源可以上拉第一IO口的电平，在第一IO口的电平为第一电源的电平V1时视为逻辑高电平，在第一IO口的电平为地电平时视为逻辑低电平。

第二IO口通过电阻连接第二电源，同理，第二电源可以上拉第二IO口的电平，在第二IO口的电平为第二电源的电平V2时视为逻辑高电平，在第二IO口的电平为地电平时视为逻辑低电平。

第一电源和第二电源的电平可以相同或不同，相同即兼容，不同即不兼容。比如，第一电源和第二电源的电平可以均为3.3V(此处的电平值仅是举例，实际不局限于此)；或者，第一电源的电平V1可以为3.3V，第二电源的电平V2可以为1.8V，两个电源的电平大小不做限定。

本实施例中，无论两个电源的电平是否兼容，只要NMOS晶体管1011间歇性导通就可实现正常的通信，比如，第一IO口输出高电平(也就是第一电源的电平)，则第二IO口的电平同样为该高电平；第一IO口输出低电平(如地电平)时，第二IO口的电平被拉低到地电平，实现了信号的传输。

具体方式为，控制模块103在响应于第一通知信号而控制通信通道101可通信时，进一步用于：将第一电源和第二电源的电平中较低的电平输出至NMOS晶体管1011的控制端以控制NMOS晶体管1011间歇性导通，以使通信通道101可通信。

如此，通过NMOS晶体管1011不导通来实现高电平的传递，通过NMOS晶体管1011导通来实现低电平的传递。如果在第一电源和第二电源的电平相同时，采用NMOS晶体管导通来实现高电平的传递，方案上也是可行的，但是，由于栅源极电压的要求，NMOS晶体管1011的栅极需要比源极更高的电压，此时需要增加驱动栅极的电荷泵，增加成本与电路复杂性，而本实施例中采用NMOS晶体管1011不导通来实现高电平的传递，则不需要增加电极泵。

其中，NMOS晶体管1011间歇性导通进一步为：NMOS晶体管1011在第一IO口输出的信号为高电平时关断、为低电平时导通。

举例来说，NMOS晶体管1011的源极连接电源输入引脚VIN，漏极连接中断引脚INTB，第一电源的电平V1为3.3V，第二电源的电平V2为1.8V，所以，将1.8V输出至NMOS晶体管1011的栅极，在第一IO口输出高电平3.3V时，栅源极压差小于0，所以NMOS晶体管1011关断，此时，第二IO口为高电平1.8V；在第一IO口输出低电平如0V时，栅源极压差为1.8V，大于0，所以此时NMOS晶体管1011导通，此时第二IO口的电平被拉低至0V，在整个过程中，第一IO口为高电平，则第二IO口为高电平，第一IO口为低电平，则第二IO口为低电平，所以仍可以实现正常的通信，NMOS晶体管1011起到了逻辑电平转换和信号传递的作用。

在第一电源和第二电源的电平不同的情况下，通过控制模块103的控制，可以使得NMOS晶体管1011实现逻辑电平转换和信号传递，从而无论第一电源和第二电源的电平相同或不同，均可实现第一处理器200和第二处理器300之间的正常通信。

图3是本发明又一实施例中通信电路100与第一处理器200、第二处理器300的电路结构示意图。与图2不同的是，通信通道101包括NMOS晶体管1011和PMOS晶体管1012。

其中，PMOS晶体管1012的控制端连接控制模块103的输出端；PMOS晶体管1012的除控制端之外的第一端连接电源输入引脚VIN、第二端连接中断引脚INTB。换言之，NMOS晶体管1011和PMOS晶体管1012并联，构成了CMOS电路开关。

在第一电源和第二电源的电平相同的情况下，控制模块103在响应于第一通知信号而控制通信通道101可通信时，进一步用于：将第一电源和第二电源的电平中较低的电平输出至NMOS晶体管1011的控制端以控制NMOS晶体管1011间歇性导通，并控制PMOS晶体管1012导通，以使通信通道101可通信；

在第一电源和第二电源的电平不同的情况下，控制模块103在响应于第一通知信号而控制通信通道101可通信时，进一步用于：将第一电源和第二电源的电平中较低的电平输出至NMOS晶体管1011的控制端以控制NMOS晶体管1011间歇性导通，并将通信电路100所支持的供电电平、NMOS晶体管1011两端的电平中最高的电平输出至PMOS晶体管1012的控制端以控制PMOS晶体管1012关断，以使通信通道101可通信。

这里的NMOS晶体管1011间歇性导通，同样可以为：NMOS晶体管1011在第一IO口输出的信号为高电平时关断、为低电平时导通。

本实施例中，控制模块103对NMOS晶体管1011和PMOS晶体管1012的控制是独立的，采用不同的控制信号分别控制NMOS晶体管1011和PMOS晶体管1012的导通与关断，从而可以在第一电源和第二电源的电平不同时，控制PMOS晶体管1012关断，并独立地控制NMOS晶体管1011间歇性导通实现逻辑电平转换和信号传输的功能。

在控制PMOS晶体管1012关断时，可以通信电路100所支持的供电电平、NMOS晶体管1011两端的电平中最高的电平输出至PMOS晶体管1012的栅极，NMOS晶体管1011两端(源极和漏极)的电平也就是PMOS晶体管1012两端的电平，如此栅源极的压差达不到导通标准，所以PMOS晶体管1012关断。在控制PMOS晶体管1012导通时，在PMOS晶体管1012的栅极施加低电压如地电压即可，不需要增加额外的器件。

继续参看图3，在一个实施例中，控制模块103还用于：将供电电平、NMOS晶体管1011两端的电平中最高的电平VMAX输出至PMOS晶体管1012的衬底。如此，可以保证PMOS晶体管1012在关断时可以双向关断，避免出现PMOS晶体管1012的体二极管漏电的问题。

在一个实施例中，控制模块103还用于：将地电平、NMOS晶体管1011两端的电平中最低的电平VSS输出至NMOS晶体管1011的衬底。如此，可以保证NMOS晶体管1011在关断时可以双向关断，避免出现NMOS晶体管1011的体二极管漏电的问题。

图4是本发明再一实施例中通信电路100与第一处理器200、第二处理器300的电路结构示意图。在图3的基础上，图4中，第一IO口为数据发送口RXD1、第二IO口为数据接收口TXD2，第一IO口通过二极管D1与第一处理器200的数据接收口TXD1连接，第二处理器300的数据发送口RXD2通过二极管D2与第二IO口连接。

二极管D1的正极连接第一处理器200的数据发送口RXD1，二极管D1的负极连接第一处理器200的数据接收口TXD1，如此，在第一处理器200向第二处理器300发送信号时，数据接收口TXD1保持逻辑高电平状态从而不会影响数据发送口RXD1的信号发送。

同理，二极管D2的正极连接第二处理器300的数据发送口RXD2，二极管D2的负极连接第二处理器300的数据接收口TXD2，如此，在第二处理器300向第一处理器200发送信号时，数据接收口TXD2保持逻辑高电平状态从而不会影响数据发送口RXD2的信号发送。

本实施例中，通过二极管连接同一处理器的数据接收口和数据发送口，实现了处理器的发送信号与接收信号的共线传输，可以实现第一处理器200与第二处理器300之间的半双工通信，即通过单线实现了第一处理器200与第二处理器300的双向通信，进一步节省了通信电路100所需的引脚资源。

在第二处理器300需要向第一处理器200发送信号时，通信电路100所在的设备可以通知控制模块103控制通信通道101可通信。

此外，继续参看图4，在一个实施例中，通信电路100还具有复位引脚，连接通信电路100所在系统的复位电路(图中未示出)。

命令检测模块102还用于：在检测到电源输入引脚VIN接收到来自第一IO口输出的复位命令时，向控制模块103输出第三通知信号；

控制模块103还用于：响应于第三通知信号而控制通信通道101不可通信，并通过复位引脚向复位电路输出复位信号，以使复位电路对系统进行复位或断电。

可选的，复位引脚RSTB可以输出脉冲复位信号用于控制复位电路复位对通信电路100所在系统进行复位，比如可以实现第二处理器300的复位；或者，复位引脚RSTB可以输出跳变电平并维持数秒，用于启动系统进入断电的运输模式等。

在应用时，可以先通过复位引脚RSTB输出复位信号，复位通信电路100所在系统包括第二处理器300之后，再通过电源输入引脚VIN和中断引脚INTB之间的通信通道101实现程序下载等操作。

本实施例中，可以再次复用电源输入引脚VIN，通过电源输入引脚VIN接收到复位命令后，再通过复位引脚RSTB对系统进行复位操作或断电操作，即利用了已有资源扩展更多有用的功能。

可选的，参看图4，通信电路100还具有其他引脚，如供电引脚VDD、数据引脚SDA、时钟引脚SCL。

其中，供电引脚VDD可以连接通信电路100所在系统内部的供电节点，其上的电平可以为通信电路100支持的供电电平，能够在电源输入引脚VIN的电平为低电平时，为通信电路100提供电能，以保持通信电路100的正常功能。

数据引脚SDA、时钟引脚SCL则是实现IIC功能所需的引脚，可分别连接第二处理器300的数据口和时钟口。

本发明还提供了一种电子设备，包括如前述实施例中的通信电路100、以及第一处理器200与第二处理器300中的至少一个，具体可以参看前述实施例中的内容，在此不再赘述。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种通信电路，其特征在于，所述通信电路具有电源输入引脚和中断引脚；所述电源输入引脚通过第一开关连接第一处理器的第一IO口；所述中断引脚连接第二处理器的第二IO口；所述通信电路包括：通信通道、命令检测模块以及控制模块；

所述通信通道连接在所述电源输入引脚和中断引脚之间；

2.如权利要求1所述的通信电路，其特征在于，所述电源输入引脚还通过第二开关连接输入电源；

3.如权利要求1所述的通信电路，其特征在于，

4.如权利要求3所述的通信电路，其特征在于，

5.如权利要求3所述的通信电路，其特征在于，

所述通信通道还包括PMOS晶体管；

6.如权利要求4或5所述的通信电路，其特征在于，

所述NMOS晶体管间歇性导通进一步为：

7.如权利要求5所述的通信电路，其特征在于，

所述控制模块还用于：

8.如权利要求1所述的通信电路，其特征在于，

9.如权利要求1所述的通信电路，其特征在于，所述通信电路还具有复位引脚，连接所述通信电路所在系统的复位电路；

10.如权利要求1所述的通信电路，其特征在于，所述通信电路还包括开关管，所述开关管的控制端连接所述控制模块的控制端，所述开关管的除控制端之外的一端连接所述中断引脚、另一端接地；

11.一种电子设备，其特征在于，包括权利要求1至10任一项所述的通信电路、以及所述第一处理器与所述第二处理器中的至少一个。