CN220208256U - 接口转换设备 - Google Patents
接口转换设备 Download PDFInfo
- Publication number
- CN220208256U CN220208256U CN202321959731.XU CN202321959731U CN220208256U CN 220208256 U CN220208256 U CN 220208256U CN 202321959731 U CN202321959731 U CN 202321959731U CN 220208256 U CN220208256 U CN 220208256U
- Authority
- CN
- China
- Prior art keywords
- interface
- data
- bridge chip
- chip
- protocol type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 75
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Communication Control (AREA)
Abstract
本实用新型公开了一种接口转换设备，接口转换设备包括：桥接芯片、FPGA芯片和接口电路；桥接芯片的输入端用于与第一接口电连接，桥接芯片的输出端与FPGA芯片的输入端电连接，桥接芯片用于将第一接口输出的第一数据转换为第二数据；其中，第一数据为具有第一协议类型的串行数据，第二数据为具有第一协议类型的并行数据；FPGA芯片包括桥接芯片驱动器和协议转换单元，桥接芯片驱动器用于驱动桥接芯片；协议转换单元用于将第二数据转换为第三数据；其中，第三数据具有第二协议类型；接口电路的输出端用于连接第二接口，接口电路用于将第三数据进行电平转换后输出至第二接口。本实用新型能够提高数据转换速度。
Description
技术领域
本实用新型涉及接口转换技术领域，尤其涉及一种接口转换设备。
背景技术
接口转换设备能够将两种接口不一致的设备实现数据传输，在现代电子技术领域有着重要的应用。
然而，相关技术中接口转换设备的数据转换速度较慢，随着电子电路的发展，很多设备需要更高的转换速度，相关技术中的接口转换设备已无法满足高转换速度的要求。
实用新型内容
本实用新型提供了一种接口转换设备，以提高接口转换设备的数据转换速度。
根据本实用新型的一方面，提供了一种接口转换设备，所述接口转换设备包括：桥接芯片、FPGA芯片和接口电路；
所述桥接芯片的输入端用于与第一接口电连接，所述桥接芯片的输出端与所述FPGA芯片的输入端电连接，所述桥接芯片用于将所述第一接口输出的第一数据转换为第二数据；其中，所述第一数据为具有第一协议类型的串行数据，所述第二数据为具有第一协议类型的并行数据；
所述FPGA芯片包括桥接芯片驱动器和协议转换单元，所述桥接芯片驱动器与所述桥接芯片电连接，所述桥接芯片驱动器用于驱动所述桥接芯片；所述协议转换单元与所述桥接芯片驱动器及所述接口电路的输入端电连接，所述协议转换单元用于将所述第二数据转换为第三数据；其中，所述第三数据具有第二协议类型；
所述接口电路的输出端用于连接第二接口，所述接口电路用于将所述第三数据进行电平转换后输出至所述第二接口。
可选地，所述第一协议类型为USB协议类型，所述第二协议类型为SPI协议类型。
可选地，所述FPGA芯片还包括：
输出接口，所述协议转换单元通过所述输出接口与所述接口电路的输入端电连接，所述输出接口用于将所述第三数据输出至所述接口电路。
可选地，所述FPGA芯片还包括：
驱动电源，所述驱动电源与所述桥接芯片驱动器及所述协议转换单元电连接，所述驱动电源用于供电。
可选地，所述FPGA芯片还包括：
时钟模块，所述时钟模块与所述桥接芯片驱动器及所述协议转换单元电连接，所述时钟模块用于提供时钟信号。
可选地，所述FPGA芯片还包括控制信号接口，所述控制信号接口用于接收外部控制信号。
可选地，所述FPGA芯片还包括：复位模块，所述复位模块用于复位所述FPGA芯片。
本实用新型实施例的技术方案，采用的接口转换设备包括桥接芯片、FPGA芯片和接口电路；桥接芯片的输入端用于与第一接口电连接，桥接芯片的输出端与FPGA芯片的输入端电连接，桥接芯片用于将第一接口输出的第一数据转换为第二数据；其中，第一数据为具有第一协议类型的串行数据，第二数据为具有第一协议类型的并行数据；FPGA芯片包括桥接芯片驱动器和协议转换单元，桥接芯片驱动器与桥接芯片电连接，桥接芯片驱动器用于驱动桥接芯片；协议转换单元与桥接芯片驱动器及接口电路的输入端电连接，协议转换单元用于将第二数据转换为第三数据；其中，第三数据具有第二协议类型；接口电路的输出端用于连接第二接口，接口电路用于将第三数据进行电平转换后输出至第二接口。通过桥接芯片将第一数据转换为并行的第二数据，并利用FPGA芯片中的协议转换单元进行并行处理，从而极大地提高了转换的速度，也即可以提高数据转换的速度。
应当理解，本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征，也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种接口转换设备的电路结构示意图；
图2为本实用新型实施例提供的又一种接口转换设备的电路结构示意图；
图3为本发明实施例提供的一种接口转换设备的应用示意图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。
需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1为本实用新型实施例提供的一种接口转换设备的电路结构示意图，参考图1，接口转换设备包括：桥接芯片11、FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片12和接口电路13；桥接芯片11的输入端用于与第一接口电连接，桥接芯片11的输出端与FPGA芯片12的输入端电连接，桥接芯片11用于将第一接口输出的第一数据转换为第二数据；其中，第一数据为具有第一协议类型的船型数据，第二数据为具有第一协议类型的并行数据；FPGA芯片12包括桥接芯片驱动器121和协议转换单元122，桥接芯片驱动器121与桥接芯片11电连接，桥接芯片驱动器121用于驱动桥接芯片11；协议转换单元122与桥接芯片驱动器121级接口电路13的输入端电连接，协议转换单元122用于将第二数据转换为第三数据；其中，第三数据具有第二协议类型；接口电路13的输出端用于连接第二接口，接口电路13用于将第三数据进行电平转换后输出至第二接口。
具体地，第一接口可以是待转换数据类型的设备上的接口，例如可以是上位机上的接口，第二接口可以是下位机的接口，下位机例如可以是Flash RAM、网络控制器、LCD显示驱动器、A/D转换器或者MCU等；第一接口输出的数据协议类型为第一协议类型，第二接口能够正常处理的数据的协议类型为第二协议类型，第一协议类型与第二协议类型不同，因而第一接口和第二接口无法直接通讯。桥接芯片11连接至第一接口后，FPGA芯片12中的桥接芯片驱动器121驱动桥接芯片11工作，使得桥接芯片11能够接收第一接口传输的第一数据，并将第一接口传输的第一数据被转换为第二数据。第二数据被传输到协议转换单元122中后被转换为具有第二协议类型的第三数据，其中，第二协议类型为匹配第二接口所需要的协议类型，由此完成了第一接口输出的数据，能够匹配第二接口的协议类型的功能。并且，由于桥接芯片11将第一数据转换为并行的第二数据，在协议转换单元122进行数据处理时，能够对数据进行并行处理，因而可以极大地提高数据处理的速度。协议转换单元122输出的第三数据，其电平与第二接口能够正常处理的电平不匹配，因而设置接口电路13将FPGA芯片12输出的数据电平转换后输出至第二接口，使得第二接口能够正常处理接收到的数据。
本实施例的技术方案，采用的接口转换设备包括桥接芯片、FPGA芯片和接口电路；桥接芯片的输入端用于与第一接口电连接，桥接芯片的输出端与FPGA芯片的输入端电连接，桥接芯片用于将第一接口输出的第一数据转换为第二数据；其中，第一数据为具有第一协议类型的串行数据，第二数据为具有第一协议类型的并行数据；FPGA芯片包括桥接芯片驱动器和协议转换单元，桥接芯片驱动器与桥接芯片电连接，桥接芯片驱动器用于驱动桥接芯片；协议转换单元与桥接芯片驱动器及接口电路的输入端电连接，协议转换单元用于将第二数据转换为第三数据；其中，第三数据具有第二协议类型；接口电路的输出端用于连接第二接口，接口电路用于将第三数据进行电平转换后输出至第二接口。通过桥接芯片将第一数据转换为并行的第二数据，并利用FPGA芯片中的协议转换单元进行并行处理，从而极大地提高了转换的速度，也即可以提高数据转换的速度。
可选地，在一些实施方式中，接口电路13能够将FPGA芯片12输出的数据的电平转换为多种电平，例如1.2V、1.8V、2.5V、3.3V或者5V，根据第二接口的类型的不同，选择对应的电平进行转换，从而使得接口电路13能够匹配多种第二接口，也即能够匹配多种下位机设备。
可选地，第一协议类型为USB协议类型，第二协议类型为SPI协议类型。
具体地，本实施例中，第一接口输出的数据为串行的USB协议类型数据(USB2.0或者USB3.0)，桥接芯片11能够将串行的USB协议类型数据转换为并行的USB协议类型数据，协议转换单元122对并行的USB协议类型数据进行并行处理，转换速度较快，协议转换单元122将并行的USB协议数据按照USB-SPI标准协议转换为SPI协议类型的数据，随后由接口电路13进行电平转换后输出至第二接口。
需要说明的是，第一协议类型和第二协议类型也可以是其它的协议类型。
可选地，图2为本实用新型实施例提供的又一种接口转换设备的电路结构示意图，参考图2，FPGA芯片12还包括：输出接口123，协议转换单元121通过输出接口123与接口电路13的输入端电连接，输出接口123用于将第三数据输出至接口电路。
具体地，输出接口123能够提高FPGA芯片的驱动能力，可以使得FPGA芯片12正常驱动接口电路，保证接口电路13能够正常工作。
可选地，继续参考图2，FPGA芯片还包括：驱动电源124，驱动电源124与桥接芯片驱动器121及协议转换单元电连接，驱动电源124用于供电。
具体地，FPGA芯片中的所有需要供电的模块，均与驱动电源124电连接，从而获取由驱动电源124提供的电能。
可选地，继续参考图2，FPGA芯片还包括：时钟模块125，时钟模块125与桥接芯片驱动器121及协议转换单元122电连接，时钟模块125用于提供时钟信号。
具体地，FPGA芯片中所有需要时钟信号的模块，均与时钟模块125电连接，从而获取由时钟模块125提供的时钟信号。
可选地，继续参考图2，FPGA芯片还包括控制信号接口126，控制信号接口126用于接收外部控制信号。
具体地，控制信号接口126用于FPGA芯片与上位机之间的通讯，例如可以接收上位机发送的编程信息、程序调控信息以及控制命令等。
可选地，继续参考图2，FPGA芯片还包括复位模块127，复位模块127用于复位FPGA芯片。
具体地，当接口转换设备需要工作时，或者完成一次转换工作时，复位模块127对FPGA芯片进行复位，从而避免上一次工作对本次工作产生影响。当然，当FPGA芯片因为死机或者其它原因等需要复位时，也可通过复位模块127复位，从而避免FPGA芯片无法工作或者损坏等。
示例性地，如图3所示，图3为本发明实施例提供的一种接口转换设备的应用示意图，上位机2的输出接口的类型为USB接口，而FLASH 3的接口类型为SPI接口，FLASH 3无法直接连接到上位机2上，通过接口转换设备1，接口转换设备1中的桥接芯片与上位机2电连接，接口电路3与FLASH 3电连接，上位机2的接口通过接口转换设备1转换为SPI接口，从而与FLASH 3的接口匹配，实现上位机2与FLASH 3之间的通讯。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本实用新型中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本实用新型的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本实用新型保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型保护范围之内。
Claims (7)
1.一种接口转换设备，其特征在于，所述接口转换设备包括：桥接芯片、FPGA芯片和接口电路；
所述桥接芯片的输入端用于与第一接口电连接，所述桥接芯片的输出端与所述FPGA芯片的输入端电连接，所述桥接芯片用于将所述第一接口输出的第一数据转换为第二数据；其中，所述第一数据为具有第一协议类型的串行数据，所述第二数据为具有第一协议类型的并行数据；
所述FPGA芯片包括桥接芯片驱动器和协议转换单元，所述桥接芯片驱动器与所述桥接芯片电连接，所述桥接芯片驱动器用于驱动所述桥接芯片；所述协议转换单元与所述桥接芯片驱动器及所述接口电路的输入端电连接，所述协议转换单元用于将所述第二数据转换为第三数据；其中，所述第三数据具有第二协议类型；
所述接口电路的输出端用于连接第二接口，所述接口电路用于将所述第三数据进行电平转换后输出至所述第二接口。
2.根据权利要求1所述的接口转换设备，其特征在于，所述第一协议类型为USB协议类型，所述第二协议类型为SPI协议类型。
3.根据权利要求1所述的接口转换设备，其特征在于，所述FPGA芯片还包括：
输出接口，所述协议转换单元通过所述输出接口与所述接口电路的输入端电连接，所述输出接口用于将所述第三数据输出至所述接口电路。
4.根据权利要求1所述的接口转换设备，其特征在于，所述FPGA芯片还包括：
驱动电源，所述驱动电源与所述桥接芯片驱动器及所述协议转换单元电连接，所述驱动电源用于供电。
5.根据权利要求1所述的接口转换设备，其特征在于，所述FPGA芯片还包括：
时钟模块，所述时钟模块与所述桥接芯片驱动器及所述协议转换单元电连接，所述时钟模块用于提供时钟信号。
6.根据权利要求1所述的接口转换设备，其特征在于，所述FPGA芯片还包括控制信号接口，所述控制信号接口用于接收外部控制信号。
7.根据权利要求1所述的接口转换设备，其特征在于，所述FPGA芯片还包括：复位模块，所述复位模块用于复位所述FPGA芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321959731.XU CN220208256U (zh) | 2023-07-24 | 2023-07-24 | 接口转换设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321959731.XU CN220208256U (zh) | 2023-07-24 | 2023-07-24 | 接口转换设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220208256U true CN220208256U (zh) | 2023-12-19 |
Family
ID=89142738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321959731.XU Active CN220208256U (zh) | 2023-07-24 | 2023-07-24 | 接口转换设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220208256U (zh) |
-
2023
- 2023-07-24 CN CN202321959731.XU patent/CN220208256U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2587385B1 (en) | Usb key device and method for realizing intelligent card communication using usb interface | |
| CN112260680B (zh) | 通信电路与电子设备 | |
| CN102231114A (zh) | 对芯片进行升级的系统、方法与升级文件发送方法、装置 | |
| CN108762971A (zh) | 一种看门狗电路的实现方法及系统 | |
| CN1904871A (zh) | 电子器件之间的通信系统及方法 | |
| CN110824337A (zh) | 一种soc芯片高温测试的方法和装置 | |
| TWI736721B (zh) | 連接器的腳位連接測試系統及其方法 | |
| CN104269709B (zh) | 一种快速充电转换接头及其控制方法、电子设备 | |
| CN220208256U (zh) | 接口转换设备 | |
| CN210958339U (zh) | 一种数字型组合按键电路 | |
| CN113342726A (zh) | 一种i2c总线系统、具有外加电压工作模式的芯片和方法 | |
| CN203025643U (zh) | 一种可扩展式多电源系统电源监测和排序电路 | |
| CN101655732A (zh) | 电源启动的控制装置与方法 | |
| CN220041090U (zh) | 接口电路、接口芯片 | |
| CN217467658U (zh) | Pcie转接板 | |
| CN100595715C (zh) | 信号处理电路 | |
| CN100373370C (zh) | 扩充卡识别系统 | |
| CN211454293U (zh) | 一种uart通讯电路 | |
| CN103075255A (zh) | 飞机发动机起动控制系统 | |
| CN113792515B (zh) | 子板、母板及验证系统 | |
| CN218524823U (zh) | 电源芯片的ft测试系统 | |
| CN214795911U (zh) | 数据类型控制电路及电路板 | |
| CN220711511U (zh) | 视频处理器的控制电路、视频处理器 | |
| CN216956919U (zh) | 支持双系统联网的显示屏系统及电子设备 | |
| CN216527147U (zh) | 一种应用于嵌入式产品的远程调试装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |