CN112242849B - 可调整操作频率的类比数位转换器 - Google Patents

Abstract

本发明提供一种可调整操作频率的类比数位转换器，包含一类比数位转换器、一时脉产生器、一时脉控制器以及一计数器。所述类比数位转换器接收一类比信号，并且将所接收到的类比信号转换成一数位量化信号。所述时脉产生器产生一时脉信号，用来控制所述类比数位转换器的操作速度。所述时脉控制器接收一设定信号以及一计数信号，产生一控制信号，用来控制所述时脉产生器，并且调整所述时脉信号的频率。所述计数器计算所述时脉信号的输出次数，并依据计数结果产生所述计数信号。本发明可以有效的降低类比数位转换器输出信号的噪声。

Description

可调整操作频率的类比数位转换器

技术领域

本发明涉及一种类比数位转换器，特别涉及一种可调整操作频率的类比数位转换器。

背景技术

类比数位转换器广泛应用在各种电子元件之中，用来把类比形式的连续讯号转换为数位形式的离散讯号，例如把各种传感器的类比信号压转换成数位输出信号。但是类比数位转换器中存在一些非理想效应，例如对类比信号取样时的偏移量，以及转换成数位信号时的量化误差，都会影响类比数位转换器的精确度。另外当输入信号或者电路受到干扰时，抵抗噪声的能力也会影响类比数位转换器的效能。

中国台湾专利第I330467号发明专利中，揭露了一种应用于正交分频多工超宽带的类比数位转换装置，其中利用频率差补或缩减的方式调变信号，提升了信号与量化噪声的比例(SQNR)约5dB。

美国专利第US9,455,733号发明专利中，揭露了一种可以调整取样频率的类比数位转换器。其中利用虚拟噪声序列调变取样电路的连接方式。但是以上两种揭露的调变方式，都需要解调变电路做后续处理。

中国台湾专利第I404345号发明专利中，揭露了一种可以控制输出速率的积分三角调变器。其中根据输入信号的振幅来控制积分三角调变器的输出速率，并且以第一时脉的周期为基数，再乘上一整数作为调整后的操作频率，并未特别加强底抗噪声的能力。

发明内容

基于此，有必要针对上述技术问题，提供一种可以降低类比数位转换器输出信号的噪声的可调整操作频率的类比数位转换器。

本发明提供一种可调整操作频率的类比数位转换器，包含一类比数位转换器、一时脉产生器、一时脉控制器以及一计数器。所述类比数位转换器接收一类比信号，并且将所接收到的类比信号转换成一数位量化信号。所述时脉产生器产生一时脉信号，用来控制所述类比数位转换器的操作速度。所述时脉控制器接收一设定信号以及一计数信号，产生一控制信号，用来控制所述时脉产生器，并且调整所述时脉信号的频率。所述计数器计算所述时脉信号的输出次数，并依据计数结果产生所述计数信号。

在一个实施例中，所述时脉控制器还包括一选择信号以及一启用信号。所述选择信号依据所述计数信号调整所述控制信号的变化速度或变化量，依此产生一调变信号。所述启用信号用来让所述设定信号或者所述调变信号成为所述控制信号。

在一个实施例中，由于所述计数器用来计算所述时脉信号的输出次数，因此产生的所述计数信号具有随时间逐步递增或递减的特性，透过所述时脉控制器产生的所述调变信号也具有随时间逐步递增或递减的特性，只要所述启用信号选择所述调变信号成为所述控制信号，所述时脉信号的频率也会有随时间逐步递增或递减的特性。如果所述启用信号选择所述设定信号成为所述控制信号，所述时脉信号的频率为一定值。

在一个实施例中，所述时脉控制器还包括一第一多工器、一加法器以及一第二多工器。所述第一多工器依据所述计数信号以及所述选择信号，输出一调变值。所述加法器把所述设定信号以及所述调变值相加，得到所述调变信号。所述第二多工器依据所述启用信号，选择所述设定信号或者所述调变信号成为所述控制信号。

在一个实施例中，所述类比数位转换器包含一取样保持电路以及一量化电路。所述取样保持电路针对所述类比信号进行取样并维持一段时间。所述量化电路将来自所述取样保持电路输出信号转换成所述数位量化信号。

在一个实施例中，所述类比数位转换器包含一取样保持电路、一积分器、一量化电路以及一回授电路。所述取样保持电路针对所述类比信号进行取样并维持一段时间。所述积分器将所述取样保持电路的输出信号进行积分。所述量化电路将来自所述积分器的输出信号转换成所述数位量化信号。所述回授电路依据所述数位量化信号产生一回授信号，并用来控制所述取样保持电路。

在一个实施例中，还包括一滤波器或一稳定处理器，用来把所述数位量化信号进行滤波或稳定处理。也可以同时包含一滤波器或一稳定处理器，所述滤波器针对所述类比数位转换器的输出进行滤波处理，所述稳定处理器连接于所述滤波器的后端，或者连接于所述类比数位转换器以及所述滤波器之间，并针对所述滤波器的输出或者所述类比数位转换器的输出进行稳定处理。

在一个实施例中，所述稳定处理器包括一稳定输入信号、一稳定输出信号、一稳定阈值以及一稳定比例值。所述稳定输入信号为所述稳定处理器的输入。所述稳定输出信号为所述稳定处理器的输出。当所述稳定输入信号产生变化，则产生一稳定输入信号变化量；当所述稳定输出信号产生变化，则产生一稳定输出信号变化量，而当所述稳定输入信号与所述稳定输出信号之间的差异值产生变化，则产生一输入输出信号变化量。所述稳定阈值用来和所述稳定输入信号变化量、所述稳定输出信号变化量或所述输入输出信号变化量作比较。如果所述稳定输入信号变化量、所述稳定输出信号变化量或所述输入输出信号变化量大于所述稳定阈值，则依据所述稳定比例值、所述稳定输入信号以及所述稳定输出信号，算出一个介于所述稳定输入信号以及所述稳定输出信号之间的数值，依此更新所述稳定输出信号的数值。

在一个实施例中，所述稳定处理器依据所述稳定输入信号以及所述稳定输出信号的相减结果除以所述稳定比例值，再和所述稳定输出信号相加，依据上述的相计算结果更新所述稳定输出信号的数值。

在一个实施例中，所述稳定阈值为一预设值，或者依据所述稳定输入信号或所述稳定输出信号的变化量计算出来的数值。

在一个实施例中，所述稳定处理器包含一稳定输入信号、一稳定输出信号、一稳定计算器、一第三多工器、一第一暂存器、一第二暂存器以及一相减比较电路。所述稳定输入信号为所述稳定处理器的输入。所述稳定输出信号为所述稳定处理器的输出。所述稳定计算器依据所述稳定输入信号、所述稳定输出信号以及一稳定比例值，算出一个介于所述稳定输入信号以及所述稳定输出信号的数值。所述第三多工器依据一稳定启用信号，选择所述稳定输入信号或所述稳定计算器的输出，成为所述第三多工器的输出。所述第一暂存器依据所述时脉信号储存所述第三多工器的输出，并且依据所述第三多工器的输出或者所述第一暂存器的输出作为所述稳定输出信号。所述第二暂存器依据所述时脉信号储存所述稳定输入信号。所述相减比较电路把所述稳定输入信号以及所述第二暂存器的输出相减，并且所述相减结果和一稳定阈值作比较，产生一稳定启用信号；如果所述相减结果大于所述稳定阈值，则所述第三多工器选择所述稳定计算器的输出，作为所述第一暂存器的输入，反之，所述第三多工器选择所述稳定输入信号作为所述第一暂存器的输入。

在一个实施例中，所述稳定处理器还包括一稳定判断电路，所述稳定判断电路包含相串接的一或多个暂存器，以及一判断逻辑电路。所述一或多个暂存器依据所述时脉信号储存所述相减比较电路的比较结果，所述判断逻辑电路依据所述相减比较电路的输出以及所述稳定判断电路中的所述一或多个暂存器的输出，产生一稳定启用信号。如果所述相减比较电路的相减结果大于所述稳定阈值，则所述第三多工器选择所述稳定计算器的输出，作为所述第一暂存器的输入，并且维持一个所述时脉信号的周期以上的时间，反之，所述第三多工器选择所述稳定输入信号作为所述第一暂存器的输入。

附图说明

图1为本发明一个实施例的可调整操作频率的类比数位转换器的架构图。

图2为本发明一个实施例的所述可调整操作频率的类比数位转换器的时脉控制器的架构图。

图3为本发明一个实施例的所述可调整操作频率的类比数位转换器的类比数位转换器架构图。

图4为本发明一个实施例的所述可调整操作频率的类比数位转换器的稳定处理器的架构图。

图5为本发明一个实施例的所述可调整操作频率的类比数位转换器的稳定判断电路的架构图。

附图标记说明

10类比数位转换器 101类比信号

102数位量化信号 103取样保持电路

104量化电路 105积分器

106回授电路 107回授信号

20时脉产生器 201时脉信号

30时脉控制器 301设定信号

302计数信号 303控制信号

304选择信号 305启用信号

306调变值 307调变信号

308第一多工器 309加法器

310第二多工器 40计数器

50滤波器 60稳定处理器

601稳定输入信号 602稳定输出信号

603稳定比例值 604稳定阈值

605稳定计算器 606第三多工器

607稳定启用信号 608第一暂存器

609第二暂存器 610相减比较电路

611稳定判断电路 6111第三暂存器

6112第四暂存器 6113第五暂存器

6114判断逻辑电路 70滤波与稳定输出信号

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请的一种可调整操作频率的类比数位转换器进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。附图中各种不同元件是按照适于说明的比例、尺寸、变形量或位移量而进行绘制，而非按实际元件的比例进行绘制。

本发明的第一实施例请参阅图1，图示一种可调整操作频率的类比数位转换器，包含一类比数位转换器10、一时脉产生器20、一时脉控制器30、一计数器40、一滤波器50以及一稳定处理器60。所述类比数位转换器10接收一类比信号101，并且将所接收到的所述类比信号101转换成一数位量化信号102。所述时脉产生器20产生一时脉信号201，用来控制所述类比数位转换器10的操作速度。所述时脉控制器30接收一设定信号301 以及一计数信号302，产生一控制信号303，用来控制所述时脉产生器 20，并且调整所述时脉信号201的频率。所述计数器40计算所述时脉信号201的输出次数，并依据计数结果产生所述计数信号302。所述滤波器 50针对所述类比数位转换器10的输出进行滤波处理。所述稳定处理器60连接于所述滤波器50的后端，针对所述滤波器50的输出进行稳定处理，得到一滤波与稳定输出信号70。

在本实施例中，所述稳定处理器60也可以连接于所述类比数位转换器10以及所述滤波器50之间，并针对所述类比数位转换器10的输出进行稳定处理，所述滤波器50再针对所述稳定处理器60的输出进行滤波处理，得到所述滤波与稳定输出信号70。

在本实施例中，所述时脉控制器30还包括一选择信号304以及一启用信号305，其架构请参阅第2图。所述选择信号304依据所述计数信号302调整所述控制信号303的变化速度或变化量，依此产生一调变信号307。所述启用信号305用来让所述设定信号301或者所述调变信号307成为所述控制信号303。

在本实施例中，所述计数器40用来计算所述时脉信号201的输出次数，因此产生的所述计数信号302具有随时间逐步递增或递减的特性，透过所述时脉控制器30产生的所述调变信号307也具有随时间逐步递增或递减的特性，只要所述启用信号305选择所述调变信号307成为所述控制信号303，所述时脉信号201的频率也会有随时间逐步递增或递减的特性。如果所述启用信号305选择所述设定信号301成为所述控制信号303，所述时脉信号201的频率则是一固定值。

在本实施例中，所述时脉控制器30还包括一第一多工器308、一加法器309 以及一第二多工器310。所述第一多工器308依据所述计数信号302以及所述选择信号304，输出一调变值306。所述加法器309把所述设定信号301以及所述调变值306相加，得到所述调变信号307。所述第二多工器310依据所述启用信号 305，选择所述设定信号301或者所述调变信号307成为所述控制信号303。

在本实施例中，所述类比数位转换器10包含一取样保持电路103以及一量化电路104。所述取样保持电路103针对所述类比信号101进行取样并维持一段时间。所述量化电路104将所述取样保持电路103所输出的类比信号转换成所述数位量化信号102。

在本实施例中，所述类比数位转换器10包含一取样保持电路103、一积分器 105、一量化电路104以及一回授电路106，其架构请参阅第3图。所述取样保持电路103针对所述类比信号101进行取样并维持一段时间。所述积分器105将所述取样保持电路103的输出信号进行积分。所述量化电路104将来自所述积分器105的输出信号转换成所述数位量化信号102。所述回授电路106依据所述数位量化信号102产生一回授信号107，并用来控制所述取样保持电路103。

在本实施例中，所述类比数位转换器10为一种三角积分类比数位转换器 (sigma-delta analog-to-digital converter)。当所述类比信号101受到噪声干扰时，调整所述时脉信号201的频率可以分散噪声的频率分布，上述分散噪声频率分布的效果对于各种类比数位转换器都有效，而所述三角积分类比数位转换器中还有调变机制，可以把噪声频率分布转移到较高的频率，再搭配后面的滤波器50 或稳定处理器60过滤或稳定处理，抑制噪声的效果更好。

在本实施例中，所述稳定处理器60包含一稳定输入信号601、一稳定输出信号602、一稳定阈值604以及一稳定比例值603，其架构请参阅第4图。所述稳定输入信号601为所述稳定处理器60的输入。所述稳定输出信号602为所述稳定处理器60的输出。所述稳定阈值604用来和所述稳定输入信号601或所述稳定输出信号602的变化量作比较。如果所述稳定输入信号601或所述稳定输出信号602 的变化量大于所述稳定阈值604，则依据所述稳定比例值603、所述稳定输入信号601以及所述稳定输出信号602，算出一个介于所述稳定输入信号601以及所述稳定输出信号602之间的数值，依此更新所述稳定输出信号602的数值。

在本实施例中，所述稳定处理器60可依据所述稳定输入信号601以及所述稳定输出信号602的相减结果除以所述稳定比例值603，再和所述稳定输出信号602 相加，并依据上述的相加计算结果更新所述稳定输出信号602的数值，举例说明如下。假设所述稳定输入信号601的数值为Din，所述稳定输出信号602 的数值为Dout，所述稳定比例值603的数值为R，其中R是大于1的数值，则利用以下的数学式[Dout+((Din-Dout)/R)]更新所述稳定输出信号602的数值。如果R＝10，那经由以上计算并更新Dout数值后的变化量[(Din-Dout)/R]，就会比原本的变化量[Din-Dout]缩小10倍。

在本实施例中，所述稳定阈值604和所述稳定输入信号601或所述稳定输出信号602的变化量的比较方法，举例说明如下。假设所述稳定输入信号601 的数值为Din，所述稳定输出信号602的数值为Dout，所述稳定阈值604 的数值为Dth。一种比较方法是以所述稳定输入信号601和所述稳定输出信号602相减以观察变化量，数学式为[Din-Dout]，再和所述稳定阈值604 作比较。另一种比较方法是纪录所述稳定输入信号601的数值，当下的数值与上一笔数值相减以观察变化量，数学式为[Din(n)-Din(n-1)]，再和所述稳定阈值604作比较。也可以纪录所述稳定输出信号602的数值，让当下的数值与上一笔数值相减以观察变化量，数学式为 [Dout(n)-Dout(n-1)]，再和所述稳定阈值604作比较。也可纪录所述稳定输入信号601或所述稳定输出信号602的数值，和当下的所述稳定输出信号602或所述稳定输入信号601的数值相减计算变化量，数学式为 [Din(n)-Dout(n-1)]或[Dout(n)-Din(n-1)]，再和所述稳定阈值604作比较。

在本实施例中，所述稳定阈值604为一预设值，或者依据所述稳定输入信号 601或所述稳定输出信号602的变化量计算出来的数值。例如纪录所述稳定输入信号601或所述稳定输出信号602的数值，和当下的所述稳定输出信号602或所述稳定输入信号601的数值相减计算变化量，数学式为 [Din(n)-Din(n-1)]、[Din(n)-Dout(n-1)]、[Dout(n)-Din(n-1)]或[Dout(n)-Dout(n-1)]，再根据一段时间内的变化量算出一平均值，并根据此平均值决定所述稳定阈值604；或者根据一段时间内的变化量找出一最大值，再根据所述最大值决定所述稳定阈值604。

在本实施例中，所述稳定处理器60还包括一稳定计算器605、一第三多工器 606、一第一暂存器608、一第二暂存器609以及一相减比较电路610。所述稳定计算器605依据所述稳定输入信号601、所述稳定输出信号602以及一稳定比例值 603，算出一个介于所述稳定输入信号601以及所述稳定输出信号602的数值。所述第三多工器606依据一稳定启用信号607，选择所述稳定输入信号601或所述稳定计算器605的输出，成为所述第三多工器606的输出。所述第一暂存器608依据所述时脉信号201储存所述第三多工器606的输出，并且依据所述第三多工器606 的输出或者所述第一暂存器608的输出作为所述稳定输出信号602。所述第二暂存器609依据所述时脉信号201储存所述稳定输入信号601。所述相减比较电路610把所述稳定输入信号601以及所述第二暂存器609的输出相减，其相减结果的数学式为[Din(n)-Din(n-1)]，并且所述相减结果和所述稳定阈值604作比较，产生所述稳定启用信号607；如果所述相减结果大于所述稳定阈值604，则所述第三多工器606选择所述稳定计算器605的输出，作为所述第一暂存器608的输入，反之，所述第三多工器606选择所述稳定输入信号601作为所述第一暂存器608的输入。

在本实施例中，所述稳定处理器60还包括一稳定判断电路611，所述稳定判断电路611包含相串接的一或多个暂存器，以及一判断逻辑电路6114，其架构请参阅第5图。图中包含3个暂存器：一第三暂存器6111，依据所述时脉信号201 储存所述相减比较电路610的输出；一第四暂存器6112，依据所述时脉信号201 储存所述第三暂存器6111的输出；一第五暂存器6113，依据所述时脉信号201储存所述第四暂存器6112的输出。所述判断逻辑电路依据所述相减比较电路610的输出以及所述稳定判断电路611中的所述些暂存器6111-6113的输出，产生一稳定启用信号607。如果所述相减比较电路610的相减结果大于所述稳定阈值604，则所述第三多工器606选择所述稳定计算器605的输出，作为所述第一暂存器608的输入，并且维持一个所述时脉信号201的周期以上的时间，反之，所述第三多工器606选择所述稳定输入信号601作为所述第一暂存器608的输入。

在本实施例中，所述判断逻辑电路6114的操作方法举例说明如下。假设当所述相减比较电路610的相减结果大于所述稳定阈值604，所述相减比较电路610 的输出为高电位，数位逻辑值为1，反的则输出低电位，数位逻辑值为0。那么当所述相减比较电路610的相减结果大于所述稳定阈值604，所述相减比较电路 610的输出为高电位，那么所述第三暂存器6111接收所述相减比较电路610的高电位输出逻辑信号，输出高电位逻辑信号并维持一个所述时脉信号201的周期的时间；所述第四暂存器6112接收所述第三暂存器6111的高电位输出逻辑信号，输出高电位逻辑信号并维持一个所述时脉信号201的周期的时间；所述第五暂存器 6113接收所述第四暂存器6112的高电位输出逻辑信号，输出高电位逻辑信号并维持一个所述时脉信号201的周期的时间。所述判断逻辑电路6114接收所述相减比较电路610、所述第三暂存器6111、所述第四暂存器6112以及所述第三暂存器6113的输出，并执行[或(OR)]逻辑的运算，那么所述稳定启用信号607就会输出高电位逻辑信号并维持4个所述时脉信号201的周期的时间，代表连续4笔资料都会选用所述稳定计算器605的输出来更新稳定输出信号602的数值，稳定效果更好。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种可调整操作频率的类比数位转换器，包含：

一类比数位转换器，接收一类比信号，并且将所接收到的所述类比信号转换成一数位量化信号；

一时脉产生器，用来产生一时脉信号，以控制所述类比数位转换器的操作速度；

一计数器，计算所述时脉信号的输出次数，并依据所述输出次数的计数结果产生一计数信号；以及

一时脉控制器，接收一设定信号以及所述计数信号，以产生一控制信号来控制所述时脉产生器，并且调整所述时脉信号的频率，

其中所述时脉控制器接收一选择信号，并且依据所述计数信号以及所述选择信号调整所述控制信号的变化速度或变化量产生一调变信号；或者接收一启用信号，用来让所述设定信号或者所述调变信号成为所述控制信号；如果选择所述调变信号成为所述控制信号，所述时脉信号的频率具有随时间逐步递增或递减的特性，如果选择所述设定信号成为所述控制信号，所述时脉信号的频率为一定值。

2.如权利要求1所述的可调整操作频率的类比数位转换器，其中所述时脉控制器更包含：

一第一多工器，依据所述计数信号以及所述选择信号，输出一调变值；

一加法器，把所述设定信号以及所述调变值相加，得到所述调变信号；以及

一第二多工器，依据所述启用信号，选择所述设定信号或者所述调变信号成为所述控制信号。

3.如权利要求1或2所述的可调整操作频率的类比数位转换器，其中所述类比数位转换器包含：

一取样保持电路，针对所述类比信号进行取样并维持一段时间；以及

一量化电路，将来自所述取样保持电路的输出信号转换成所述数位量化信号。

4.如权利要求1或2所述的可调整操作频率的类比数位转换器，其中所述类比数位转换器包含：

一取样保持电路，针对所述类比信号进行取样并维持一段时间；

一积分器，将所述取样保持电路的输出信号进行积分；

一量化电路，将来自所述积分器的输出信号转换成所述数位量化信号；以及

一回授电路，依据所述数位量化信号产生一回授信号，并用来控制所述取样保持电路。

5.如权利要求1或2所述的可调整操作频率的类比数位转换器，还包括一滤波器，用来把所述数位量化信号进行滤波处理。

6.如权利要求1或2所述的可调整操作频率的类比数位转换器，还包括一稳定处理器，用来把所述数位量化信号进行稳定处理。

7.如权利要求6所述的可调整操作频率的类比数位转换器，其中所述稳定处理器包括：

一稳定输入信号，为所述稳定处理器的输入；

一稳定输出信号，为所述稳定处理器的输出；

一稳定阈值，当所述稳定输入信号、所述稳定输出信号或所述稳定输入信号与所述稳定输出信号之间的差异值产生变化时，用来和所述变化量作比较；以及

一稳定比例值，如果所述变化量大于所述稳定阈值，则依据所述稳定输入信号、所述稳定输出信号以及所述稳定比例值，算出一个介于所述稳定输入信号以及所述稳定输出信号之间的数值，依此更新所述稳定输出信号的数值。

8.如权利要求7所述的可调整操作频率的类比数位转换器，其中所述稳定阈值为一预设值或者依据所述变化量计算出来的数值。

9.如权利要求6所述的可调整操作频率的类比数位转换器，其中所述稳定处理器包括：

一稳定输入信号，为所述稳定处理器的输入；

一稳定输出信号，为所述稳定处理器的输出；以及

一稳定比例值，并且依据所述稳定输入信号以及所述稳定输出信号的相减结果除以所述稳定比例值，再和所述稳定输出信号相加，依据上述的相加计算结果更新所述稳定输出信号的数值。

10.如权利要求6所述的可调整操作频率的类比数位转换器，其中所述稳定处理器包括：

一稳定输入信号，为所述稳定处理器的输入；

一稳定输出信号，为所述稳定处理器的输出；

一稳定计算器，依据所述稳定输入信号、所述稳定输出信号以及一稳定比例值，算出一个介于所述稳定输入信号以及所述稳定输出信号的数值；

一第三多工器，依据一稳定启用信号选择所述稳定输入信号或所述稳定计算器的输出，成为所述第三多工器的输出；

一第一暂存器，依据所述时脉信号储存所述第三多工器的输出，并且依据所述第三多工器的输出或者所述第一暂存器的输出作为所述稳定输出信号；

一第二暂存器，依据所述时脉信号储存所述稳定输入信号；以及

一相减比较电路，把所述稳定输入信号以及所述第二暂存器的输出相减，并且所述相减结果和一稳定阈值作比较，产生所述稳定启用信号；如果所述相减结果大于所述稳定阈值，所述第三多工器选择所述稳定计算器的输出，作为所述第一暂存器的输入，反之，所述第三多工器选择所述稳定输入信号作为所述第一暂存器的输入。

11.如权利要求6所述的可调整操作频率的类比数位转换器，其中所述稳定处理器包括：

一稳定输入信号，为所述稳定处理器的输入；

一稳定输出信号，为所述稳定处理器的输出；

一稳定计算器，依据所述稳定输入信号、所述稳定输出信号以及一稳定比例值，算出一个介于所述稳定输入信号以及所述稳定输出信号的数值；

一第三多工器，依据一稳定启用信号选择所述稳定输入信号或所述稳定计算器的输出，成为所述第三多工器的输出；

一第一暂存器，依据所述时脉信号储存所述第三多工器的输出，并且依据所述第三多工器的输出或者所述第一暂存器的输出作为所述稳定输出信号；

一第二暂存器，依据所述时脉信号储存所述稳定输入信号；以及

一相减比较电路，把所述稳定输入信号以及所述第二暂存器的输出相减，并且所述相减结果和一稳定阈值作比较，产生一比较结果；以及

一稳定判断电路，包括相串接的一或多个暂存器，依据所述时脉信号储存所述相减比较电路的输出，以及一判断逻辑电路，依据所述相减比较电路的输出以及所述稳定判断电路中的所述一或多个暂存器的输出，产生一稳定启用信号；如果所述相减比较电路的相减结果大于所述稳定阈值，则所述第三多工器选择所述稳定计算器的输出，作为所述第一暂存器的输入，并且维持一个所述时脉信号的周期以上的时间，反之，所述第三多工器选择所述稳定输入信号作为所述第一暂存器的输入。

12.如权利要求6所述的可调整操作频率的类比数位转换器，还包括一滤波器，用来把所述数位量化信号进行滤波处理，其中所述稳定处理器连接于所述滤波器的后端，或者连接于所述类比数位转换器以及所述滤波器之间。