CN112236810A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112236810A
CN112236810A CN201980037381.1A CN201980037381A CN112236810A CN 112236810 A CN112236810 A CN 112236810A CN 201980037381 A CN201980037381 A CN 201980037381A CN 112236810 A CN112236810 A CN 112236810A
Authority
CN
China
Prior art keywords
pixel
electrode
pixels
display device
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980037381.1A
Other languages
English (en)
Other versions
CN112236810B (zh
Inventor
森田哲生
小川康宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN112236810A publication Critical patent/CN112236810A/zh
Application granted granted Critical
Publication of CN112236810B publication Critical patent/CN112236810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

提供一种能够抑制制造成本高涨的显示装置。或者，提供一种能够实现低功耗化的显示装置。显示装置具备多种像素，所述多种像素位于显示区域并包括呈现第一色的第一像素。各所述像素具有：像素电极、发光元件、驱动晶体管、与所述像素电极对置配置并保持为恒定电位的第一电容电极层以及与所述像素电极和所述第一电容电极层一起形成辅助电容的绝缘层。在所述多种像素的所述辅助电容的值中，所述第一像素的所述辅助电容的值最大。

Description

显示装置
技术领域
本发明的实施方式涉及显示装置。
背景技术
作为显示装置，已知有使用了作为自发光元件的发光二极管(LED：LightEmitting Diode)的LED显示装置。近年来，作为更高精细的显示装置，开发了在阵列基板上安装了被称为微LED的微小的发光二极管的显示装置(以下，称为微LED显示装置)。
微LED显示器与以往的液晶显示器、有机EL显示器不同，由于在显示区域安装芯片状的多个微LED而形成，因此容易兼顾高精细化和大型化，作为下一代的显示装置而受到关注。
现有技术文件
专利文献
专利文献1：日本特开2018-14475号公报
发明内容
本发明要解决的问题
本实施方式提供一种能够抑制制造成本的高涨的显示装置。并且，提供一种能够实现低功耗化的显示装置。
用于解决问题的手段
一实施方式的显示装置具备多种像素，所述多种像素位于显示区域并包括呈现第一色的第一像素，各所述像素具有：像素电极；发光元件，包括与所述像素电极电连接的第一电极；驱动晶体管，控制向所述发光元件的电流值；第一电容电极层，与所述像素电极对置配置，并保持为恒定电位；以及绝缘层，介于所述像素电极与所述第一电容电极层之间，与所述像素电极及所述第一电容电极层一起形成辅助电容，在所述多种像素的所述辅助电容的值中，所述第一像素的所述辅助电容的值最大。
附图说明
图1是示出一实施方式的显示装置的结构的立体图。
图2是示出上述显示装置的电路结构的俯视图。
图3是示出上述显示装置的剖视图。
图4是示出上述显示装置的变形例的剖视图。
图5是用于说明上述显示装置的结构的一例的电路图。
图6是示出与像素的复位动作、偏置消除动作以及写入动作有关的各种信号的输出例的时序图。
图7是用于说明上述显示装置的驱动方法的电路图，是用于说明驱动晶体管的源极侧的复位动作的图。
图8是用于说明继图7的上述驱动方法的电路图，是用于说明驱动晶体管的栅极侧的复位动作的图。
图9是用于说明继图8的上述驱动方法的电路图，是用于说明偏置消除动作的图。
图10是用于说明继图9的上述驱动方法的电路图，是用于说明视频信号的写入动作的图。
图11是用于说明继图10的上述驱动方法的电路图，是用于说明发光元件的发光动作的图。
图12是示出上述显示装置的显示面板的单个主像素的结构的俯视图，是示出第一电极、导电层、像素电极等的图。
图13是沿着图12的线XIII-XIII来示出上述显示面板的剖视图，是示出第一电极、导电层、像素电极等的图。
图14是示出上述实施方式的变形例1的显示装置的显示面板的单个主像素的结构的俯视图，是示出导电层、像素电极、发光元件等的图。
图15是示出上述实施方式的变形例2的显示装置的显示面板的单个主像素的结构的俯视图，是示出第一电极、导电层、像素电极、发光元件等的图。
图16是沿着图15的线XVI-XVI来示出上述显示面板的剖视图，是示出第一电极、导电层、像素电极、发光元件等的图。
图17是示出上述实施方式的变形例3的显示装置的显示面板的单个主像素的结构的俯视图，是示出第一电极、导电层、像素电极、发光元件等的图。
图18是示出上述实施方式的变形例4的显示装置的显示面板的单个主像素的结构的俯视图，是示出导电层、像素电极、发光元件等的图。
图19是示出上述实施方式的变形例5的显示装置的显示面板的剖视图，是示出第一电极、导电层、像素电极、对置电极等的图。
图20是示出上述实施方式的变形例6的显示装置的显示面板的剖视图，是示出第一电极、导电层、像素电极、对置电极等的图。
具体实施方式
(实施方式一)
下面，参照附图对本发明的一实施方式进行说明。此外，公开的内容只不过是一例，本领域技术人员能够容易地想到的在保持发明主旨的前提下进行适当变更当然包含在本发明的范围内。另外，关于附图，为了使说明更明确，相比于实际的方式，有时示意性地示出各部分的宽度、厚度、形状等，但终究只是一例，并不限定本发明的解释。另外，在本说明书和各图中，有时对于与已出现的图中所提及的要素相同的要素标注相同的附图标记，并适当省略详细的说明。
图1是示出本实施方式的显示装置1的结构的立体图。图1示出了由第一方向X、垂直于第一方向X的第二方向Y以及垂直于第一方向X和第二方向Y的第三方向Z规定的三维空间。此外，第一方向X以及第二方向Y彼此正交，但也可以以90°以外的角度交叉。另外，在本实施方式中，将第三方向Z定义为上，将与第三方向Z相反的一侧的方向定义为下。在“第一部件之上的第二部件”以及“第一部件之下的第二部件”的情况下，第二部件可以与第一部件接触，也可以位于与第一部件分离的位置。
以下，在本实施方式中，主要对显示装置1是使用了作为自发光元件的微发光二极管(以下，称为微LED(Light Emitting Diode))的微LED显示装置的情况进行说明。
如图1所示，显示装置1具备显示面板2、第一电路基板3以及第二电路基板4等。
显示面板2在一例中具有矩形形状。在图示的例子中，显示面板2的短边EX与第一方向X平行，显示面板2的长边EY与第二方向Y平行。第三方向Z相当于显示面板2的厚度方向。显示面板2的正面与由第一方向X和第二方向Y规定的X-Y平面平行。显示面板2具有显示区域DA以及显示区域DA外侧的非显示区域NDA。非显示区域NDA具有端子区域MT。在图示的例子中，非显示区域NDA包围显示区域DA。
显示区域DA是显示图像的区域，具备例如配置成矩阵状的多个主像素PX。
端子区域MT沿着显示面板2的短边EX设置，包括用于将显示面板2与外部装置等电连接的端子。
第一电路基板3安装在端子区域MT之上，并且与显示面板2电连接。第一电路基板3例如是柔性印刷电路基板。第一电路基板3具备驱动显示面板2的驱动IC芯片(以下，记为面板驱动器)5等。另外，在图示的例子中，面板驱动器5配置在第一电路基板3之上，但也可以配置在第一电路基板3之下。或者，面板驱动器5也可以安装在第一电路基板3以外的位置，例如也可以安装在第二电路基板4。第二电路基板4例如是柔性印刷电路基板。第二电路基板4在第一电路基板3的例如下方与第一电路基板3连接。
上述面板驱动器5例如经由第二电路基板4与控制基板(未图示)连接。面板驱动器5例如基于从控制基板输出的视频信号来驱动多个主像素PX，由此执行在显示面板2显示图像的控制。
另外，显示面板2可以具有由斜线表示的弯曲区域BA。弯曲区域BA是当显示装置1被收纳在电子设备等的壳体时弯曲的区域。弯曲区域BA位于非显示区域NDA的端子区域MT侧。在弯曲区域BA弯曲的状态下，第一电路基板3和第二电路基板4以与显示面板2对置的方式而配置在显示面板2的下方。
图2是示出显示装置1的电路结构的俯视图。
如图2所示，显示装置1具备有源矩阵型显示面板2。显示面板2具有：绝缘基板21、配置于绝缘基板21之上的多个主像素PX、各种布线、栅极驱动器GD1、GD2以及选择电路SD。
多个主像素PX在显示区域DA排列成矩阵状。各主像素PX具有多个像素SP。在本实施方式中，主像素PX包括呈现第一色的第一像素SPR、呈现第二色的第二像素SPG以及呈现第三色的第三像素SPB这3种像素。在此，第一色是红色，第二色是绿色，第三色是蓝色。
主像素PX包括发光元件(微LED)以及用于向发光元件供给驱动电流来驱动发光元件的像素电路。上述像素电路包括后述的驱动晶体管以及各种开关元件等。在此，在本实施方式中，虽然以主像素PX及像素SP的用语进行了说明，但也能够将主像素PX换称为像素。在该情况下，像素SP是子像素。
上述各种布线在显示区域DA延伸，被引出到非显示区域NDA。在图2中，作为各种布线的一部分，例示了多条控制布线SSG和多条图像信号线VL。栅极驱动器GD1、GD2以及选择电路SD位于非显示区域NDA。在显示区域DA中，控制布线SSG和图像信号线VL与像素SP连接。控制布线SSG在非显示区域NDA与栅极驱动器GD1、GD2连接。图像信号线VL在非显示区域NDA与选择电路SD连接。
从面板驱动器5向栅极驱动器GD1、GD2以及选择电路SD赋予各种信号、电压。
图3是示出上述显示装置的剖视图。在此，对上述的被称为微LED的微小的发光二极管作为显示元件而安装在像素电极上的例子进行说明。在图3中，主要示出显示区域DA及非显示区域NDA。另外，非显示区域NDA包括被弯曲的弯曲区域BA和端子区域MT。
如图3所示，显示面板2的阵列基板AR具备绝缘基板21。作为绝缘基板21，主要能够使用石英、无碱玻璃等玻璃基板、或者聚酰亚胺等树脂基板。绝缘基板21的材质只要是能够耐受制造TFT(Thin Film Transistor，薄膜晶体管)时的处理温度的材质即可。在绝缘基板21是具有可挠性的树脂基板的情况下，能够使显示装置1构成为片状显示器。作为树脂基板，不限于聚酰亚胺，也可以使用其他树脂材料。另外，当在绝缘基板21使用聚酰亚胺等时，存在将绝缘基板21称为有机绝缘层或树脂层会更合适的情况。
在绝缘基板21上设置有三层层叠结构的底涂层22。底涂层22具有由硅氧化物(SiO2)形成的第一层22a、由硅氮化物(SiN)形成的第二层22b以及由硅氧化物(SiO2)形成的第三层22c。最下层的第一层22a是为了提高与作为基材的绝缘基板21的紧贴性，中间层的第二层22b是作为阻挡来自外部的水分及杂质的阻挡膜、最上层的第三层22c是作为不使第二层22b中含有的氢原子向后述的半导体层SC侧扩散的阻挡膜，由此而分别进行了设置。另外，底涂层22并不限定于该结构。底涂层22可以进一步层叠，也可以是单层结构或双层结构。例如，在绝缘基板21是玻璃的情况下，由于氮化硅膜的紧贴性较好，所以也可以在该绝缘基板21上直接形成氮化硅膜。
遮光层23配置在绝缘基板21之上。遮光层23的位置与后续形成TFT的部位一致。在本实施方式中，遮光层23由金属形成。但是，遮光层23只要由黑色层等具有遮光性的材料形成即可。此外，在本实施方式中，遮光层23设置在第一层22a之上，并被第二层22b覆盖。另外，与本实施方式不同，遮光层23也可以设置在绝缘基板21之上，被第一层22a覆盖。由于通过遮光层23能够抑制光侵入TFT的沟道层的背面，因此能够抑制由能够从绝缘基板21侧入射的光所引起的TFT特性的变化。另外，在通过导电层形成遮光层23的情况下，通过对该遮光层23赋予规定的电位，能够对TFT赋予背栅效应。
在上述底涂层22上形成有驱动晶体管DRT等薄膜晶体管(TFT：Thin FilmTransistor)。作为TFT，以在半导体层SC中利用多晶硅的多晶硅TFT为例。在本实施方式中，利用低温多晶硅形成半导体层SC。这里，驱动晶体管DRT是N沟道型的TFT(NchTFT)。NchTFT的半导体层SC具有：第一区域、第二区域、第一区域与第二区域之间的沟道区域、以及分别设置在沟道区域与第一区域之间和沟道区域与第二区域之间的低浓度杂质区域。第一区域和第二区域中的一方作为源极区域发挥功能，而第一区域和第二区域中的另一方作为漏极区域发挥功能。另外，阵列基板AR不仅可以包括NchTFT，还可以包括P沟道型的TFT(PchTFT)。在该情况下，可以同时形成NchTFT和PchTFT。此外，半导体层SC也可以利用非晶硅、氧化物半导体等多晶硅以外的半导体。
栅极绝缘膜GI使用氧化硅膜，栅极电极GE由MoW(钼-钨)形成。另外，有时将栅极电极GE等、形成于栅极绝缘膜GI之上的布线、电极称为第一布线或第一金属。栅极电极GE除了作为TFT的栅极电极的功能以外，还具有作为后述的保持电容电极的功能。这里，以顶栅型的TFT为例进行了说明，但TFT也可以是底栅型的TFT。
在栅极绝缘膜GI以及栅极电极GE之上设置有层间绝缘膜24。层间绝缘膜24构成为在栅极绝缘膜GI以及栅极电极GE之上例如依次层叠氮化硅膜和氧化硅膜而形成。栅极绝缘膜GI和层间绝缘膜24未设置在弯曲区域BA。因此，在包括弯曲区域BA的绝缘基板21上的整个区域形成栅极绝缘膜GI和层间绝缘膜24后，在栅极绝缘膜GI和层间绝缘膜24进行图案化，去除栅极绝缘膜GI以及层间绝缘膜24中至少与弯曲区域BA相应的部分。进而，通过去除层间绝缘膜24等而使底涂层22露出，因此对该底涂层22也进行图案化，去除与弯曲区域BA相应的部位。在去除底涂层22后，构成绝缘基板21的例如聚酰亚胺露出。另外，通过底涂层22的蚀刻，有时会产生绝缘基板21的上表面被局部侵蚀的膜削减的情况。
在该情况下，可以在层间绝缘膜24的端部的台阶部分和底涂层22的端部的台阶部分的下层分别形成未图示的布线图案。据此，在引导布线LL横穿台阶部分而形成时，引导布线LL通过布线图案之上。由于栅绝缘膜GI在层间绝缘膜24与底涂层22之间，并且例如遮光层23在底涂层22与绝缘基板21之间，因此能够利用这些层形成布线图案。
在层间绝缘膜24之上设置有第一电极E1、第二电极E2以及引导布线LL。第一电极E1、第二电极E2以及引导布线LL分别采用三层层叠结构(Ti系/Al系/Ti系)，并且具有：由Ti(钛)、包含Ti的合金等以Ti为主要成分的金属材料形成的下层、由Al(铝)、包含Al的合金等以Al为主要成分的金属材料形成的中间层、以及由Ti、包含Ti的合金等以Ti为主要成分的金属材料形成的上层。另外，有时将第一电极E1等、形成于层间绝缘膜24之上的布线、电极称为第二布线或第二金属。
第一电极E1连接于半导体层SC的第一区域，第二电极E2连接于半导体层SC的第二区域。例如，当半导体层SC的第一区域作为源极区域发挥功能时，第一电极E1是源极电极，第二电极E2是漏极电极。第一电极E1与层间绝缘膜24以及TFT的栅极电极(保持电容电极)GE一起形成保持电容Cs。引导布线LL延伸至绝缘基板21的周缘的端部，形成连接第一电路基板3、面板驱动器(驱动IC)5的端子。
另外，由于引导布线LL形成为横穿弯曲区域BA而到达端子部，因此引导布线LL横穿层间绝缘膜24和底涂层22的台阶。如上所述，由于在台阶部分形成有基于遮光层23的布线图案，因此即使引导布线LL在台阶的凹部产生了断裂，由于与下面的布线图案接触从而能够维持导通。
平坦化膜25形成于层间绝缘膜24、第一电极E1、第二电极E2以及引导布线LL之上，覆盖TFT以及引导布线LL。作为平坦化膜25，大多使用感光性丙烯酸等有机绝缘材料。与通过CVD(化学气相沉积)等形成的无机绝缘材料相比，平坦化膜25在布线台阶的覆盖性和表面平坦性方面更优异。
在像素接触部及周边区域去除平坦化膜25。在平坦化膜25之上设置有导电层26。导电层26作为氧化物导电层，例如由ITO形成。导电层26例如包括导电层26a，该导电层26a覆盖通过去除平坦化膜25而使第一电极E1以及引导布线LL露出的部位。设置导电层26a的目的之一在于，使导电层26a作为阻隔膜以使在制造工序中第一电极E1、引导布线LL的露出部不会受到损伤。平坦化膜25和导电层26被绝缘层27覆盖。例如，绝缘层27由氮化硅膜形成。
在绝缘层27之上形成有像素电极28。像素电极28经由绝缘层27的开口与导电层26a接触，与第一电极E1电连接。在此，像素电极28成为用于安装发光元件30的连接端子。像素电极28由单一的导电层或包括两层以上的导电层的层叠体形成。在本实施方式中，像素电极28采用二层层叠结构(Al系/Mo系)，具有由Mo、包含Mo的合金等以Mo为主要成分的金属材料形成的下层以及由Al、包含Al的合金等以Al为主要成分的金属材料形成的上层。
在像素部中，上述导电层26包括导电层26b。导电层26b与像素电极28对置配置，并保持为恒定电位，作为第一电容电极层发挥功能。导电层26b位于像素电极28的下方。绝缘层27介于像素电极28与导电层26b之间。导电层26b、绝缘层27以及像素电极28形成辅助电容Cad。另外，上述导电层26包括形成端子部的表面的导电层26c。
在绝缘层27及像素电极28之上设置有绝缘层29。绝缘层29例如由硅氮化物形成。绝缘层29使像素电极28的端部等绝缘，同时在像素电极28的表面的一部分具有用于安装发光元件(微LED)30的开口。考虑到发光元件30的安装工序中的安装偏移量等，将绝缘层29的开口的尺寸设为比发光元件30大一圈的开口。例如，在发光元件30实质上为10μm×10μm的安装面积的情况下，优选上述开口实质上被确保为20μm×20μm。
在显示区域DA中，在阵列基板AR之上安装有发光元件30。发光元件30具有作为第一电极的阳极AN、作为第二电极的阴极CA以及放出光的发光层LI。分别准备具有R、G、B发光色的发光元件作为发光元件30，阳极侧端子与对应的像素电极28接触并固定。发光元件30的阳极AN与像素电极28之间的接合只要能够确保两者之间良好的导通、且不损坏阵列基板AR的形成物，则不受特殊限定。例如可以采用使用了低温熔融的焊锡材料的回流焊工序、通过导电膏将发光元件30载置于阵列基板AR上之后进行烧成结合等方法、或者在像素电极28的表面和发光元件的阳极AN使用同系材料并进行超声波接合等固相接合的方法。
发光元件30在与像素电极28电连接的阳极AN的相反侧具有阴极CA。在像素电极28及绝缘层29之上，在安装发光元件30后，设置元件绝缘层31。元件绝缘层31在绝缘层29之上由填充在发光元件30之间的空隙部中的树脂材料形成。元件绝缘层31使发光元件30中的阴极CA的表面露出。
对置电极32至少位于显示区域DA，覆盖所有像素的发光元件30。对置电极32配置在所有的阴极CA的对置电极32侧的表面和元件绝缘层31之上，与所有的阴极CA接触，与所有的阴极CA电连接。对置电极32被所有的像素共用。对置电极32在设置于显示区域DA的外侧的阴极接触部与设置于阵列基板AR侧的布线(后述的第二电源线42)连接。因此，对置电极32保持为与第二电源线42的电位相同的恒定电位，将第二电源线42与所有的发光元件30的阴极CA电连接。
为了获取来自发光元件30的射出光，对置电极32需要形成为透明电极，作为透明导电材料，例如使用ITO来形成。另外，有时将由ITO形成的上述导电层26称为第一ITO，将由ITO形成的对置电极32称为第二ITO。
另一方面，在发光元件30的侧壁部分被保护膜等绝缘的情况下，不一定必须用树脂材料等填充间隙，树脂材料只要至少能够使阳极AN和从阳极AN露出的像素电极28的表面绝缘即可。在该情况下，如图4所示，以未到达发光元件30的阴极CA的膜厚形成元件绝缘层31，接着形成上述对置电极32。在形成有对置电极32的表面残留有伴随发光元件30的安装而产生的凹凸的一部分，但只要形成对置电极32的材料能够不断裂而连续地覆盖即可。
如上所述，阵列基板AR具有从绝缘基板21到对置电极32的结构。将本实施方式的发光元件30用作显示元件的显示装置1例如以如上所述的方式构成。另外，根据需要，也可以在对置电极32之上设置玻璃罩等罩部件或触摸面板基板等。为了填埋该罩部件或触摸面板基板与显示装置1的空隙，该罩部件或触摸面板基板也可以通过采用了树脂等的填充剂来进行设置。
接着，参照图5，对显示装置1的电路结构进行说明。上述的多个主像素PX以同样的方式构成。因此，在图4中，以多个主像素PX中的一个主像素PX为代表进行说明。主像素PX的第一像素SPR、第二像素SPG以及第三像素SPB以同样的方式构成。因此，在这里为了方便起见，主要说明第三像素SPB的结构(像素电路等)。
如图5所示，第三像素SPB具有发光元件30和向发光元件30供给驱动电流的像素电路PC。像素电路PC与图3所示的像素电极28电连接。作为多个元件，像素电路PC包括驱动晶体管DRT、发光控制晶体管CCT、像素晶体管SST、初始化晶体管IST、保持电容Cs以及辅助电容Cad。栅极驱动器GD1包含复位晶体管RST。另外，图5所示的输出晶体管BCT相对于第一像素SPR、第二像素SPG以及第三像素SPB配置有一个。在图5中，各晶体管是NchTFT。另外，图5所示的元件电容Cled是发光元件30的内部电容，是阳极AN与阴极CA之间的电容。
另外，发光控制晶体管CCT、复位晶体管RST、像素晶体管SST、初始化晶体管IST以及输出晶体管BCT也可以不分别由晶体管构成。发光控制晶体管CCT、复位晶体管RST、像素晶体管SST、初始化晶体管IST、输出晶体管BCT只要分别作为发光控制开关、复位开关、像素开关、初始化开关、输出开关发挥功能即可。
在以下的说明中，将晶体管的源极电极及漏极电极中的一方作为第一电极，将另一方作为第二电极。另外，将电容元件的一方电极作为第一电极，将另一方电极作为第二电极。
驱动晶体管DRT、像素电极28(图3)以及发光元件30在第一电源线41与第二电源线42之间串联连接。第一电源线41保持为恒定电位，第二电源线42保持为与第一电源线41的电位不同的恒定电位。在本实施方式中，第一电源线41的电位PVDD比第二电源线42的电位PVSS高。
驱动晶体管DRT的第一电极与发光元件30(图3的阳极AN)、保持电容Cs的第一电极(图3的第一电极E1)以及辅助电容Cad的第一电极(图3的像素电极28)连接。驱动晶体管DRT的第二电极与发光控制晶体管CCT的第一电极连接。驱动晶体管DRT构成为控制流向发光元件30的电流值。
发光控制晶体管CCT的第二电极与输出晶体管BCT的第一电极连接。另外，发光控制晶体管CCT的第二电极经由复位布线SV与复位晶体管RST的第一电极连接。
输出晶体管BCT的第二电极与第一电源线41连接。另外，发光元件30(图3的阴极CA)与第二电源线42连接。
像素晶体管SST的第一电极与驱动晶体管DRT的栅极电极、初始化晶体管IST的第一电极以及保持电容Cs的第二电极连接。像素晶体管SST的第二电极与图像信号线VL连接。初始化晶体管IST的第二电极与初始化电源线BL连接。
保持电容Cs在驱动晶体管DRT的栅极电极与第一电极(源极电极)之间电连接。在本实施方式中，保持电容Cs的值(容量大小)比辅助电容Cad的值(容量大小)小。另外，上述情况在第一像素SPR和第二像素SPG中也是同样的。即，保持电容Cs的值比第一像素SPR的辅助电容Cad的值、第二像素SPG的辅助电容Cad的值以及第三像素SPB的辅助电容Cad的值中的任意一个都小。
辅助电容Cad的第二电极(图3的导电层26b)保持为恒定电位。在本实施方式中，辅助电容Cad的第二电极与第一电源线41连接，保持为与第一电源线41的电位相同的恒定电位(PVDD)。但是，与本实施方式不同，辅助电容Cad的第二电极也可以保持为与第二电源线42的电位相同的恒定电位(PVSS)，或者也可以保持为与第三电源线的电位相同的恒定电位。作为上述第三电源线，作为保持为恒定电位的布线，可以举出初始化电源线BL或复位电源线RL。
这里，复位晶体管RST设置于栅极驱动器GD1，该复位晶体管RST的第二电极与复位电源线RL连接。
图像信号线VL被供给视频信号等图像信号Vsig，初始化电源线BL被设定为初始化电位Vini，复位电源线RL被设定为复位电源电位Vrst。另外，图像信号Vsig是基于上述图像信号而写入到像素(在此为第三像素SPB)的信号。
发光控制晶体管CCT的栅极电极与控制布线SCG连接。发光控制信号CG被供给至该控制布线SCG。
输出晶体管BCT的栅极电极与控制布线SBG连接。输出控制信号BG被供给至该控制布线SBG。
像素晶体管SST的栅极电极与控制布线SSG连接。像素控制信号SG被供给至该控制布线SSG。
初始化晶体管IST的栅极电极与控制布线SIG连接。初始化控制信号IG被供给至该控制布线SIG。
复位晶体管RST的栅极电极与控制布线SRG连接。复位控制信号RG被供给至该控制布线SRG。
在图5中，虽然已经说明了上述所有晶体管是NchTFT的情况，但是例如除了驱动晶体管DRT以外的晶体管也可以是PchTFT，或也可以是NchTFT和PchTFT共存。
另外，驱动晶体管DRT也可以是PchTFT。在该情况下，与本实施方式相反，只要构成为电流向发光元件30流动即可。在任何情况下，辅助电容Cad只要与发光元件30的电极中驱动晶体管DRT侧的第一电极结合即可。
显示装置1具备两个栅极驱动器GD1、GD2(图2)，因此能够从两侧的栅极驱动器GD1、GD2向一个像素SP供电。这里，对于上述的控制布线SSG采用双侧供电方式，对于其他控制布线SCG、控制布线SBG、控制布线SIG、复位布线SV等采用单侧供电方式。但是，显示装置1也可以不具备两个栅极驱动器GD1、GD2(图2)，具备至少一个栅极驱动器GD即可。
另外，在图5中说明的电路结构是一例，只要是包括上述的驱动晶体管DRT、保持电容Cs以及辅助电容Cad的结构，则显示装置1的电路结构也可以是其他结构。例如，可以省略图5中说明的电路结构中的一部分，也可以追加其他结构。
图6是示出与主像素PX的复位动作、偏置消除(OC，offset cancel)动作、写入动作以及发光动作相关的各种信号的输出例的时序图。这里，主要对被供给至控制布线SRG、控制布线SBG、控制布线SCG、控制布线SIG以及控制布线SSG的信号进行说明。
另外，以该主像素PX的两行为单位进行主像素PX的复位动作和偏置消除动作。在图6中，关于与成为复位动作和偏置消除动作的对象的两行的主像素PX(以下，记为第一行和第二行的主像素PX)连接的控制布线，将对控制布线SRG赋予的复位控制信号表示为RG12，将对控制布线SBG赋予的输出控制信号表示为BG12，将对控制布线SCG赋予的发光控制信号表示为CG12，将对控制布线SIG赋予的初始化控制信号表示为IG12。另外，将对与第一行的主像素PX连接的控制布线SSG赋予的像素控制信号表示为SG1，将对与第二行的主像素PX连接的控制布线SSG赋予的像素控制信号表示为SG2。
同样，关于与继上述第一行和第二行的主像素PX之后成为复位动作和偏置消除动作的对象的两行的主像素PX(以下，记作第三行和第四行的主像素PX)连接的控制布线，将对控制布线SRG赋予的复位控制信号表示为RG34，将对控制布线SBG赋予的输出控制信号表示为BG34，将对控制布线SCG赋予的发光控制信号表示为CG34，将对控制布线SIG赋予的初始化控制信号表示为IG34。另外，将对与第三行的主像素PX连接的控制布线SSG赋予的像素控制信号表示为SG3，将对与第四行的主像素PX连接的控制布线SSG赋予的像素控制信号表示为SG4。
在图6中，示出了相对于第一行至第四行的主像素PX的各种信号的定时，但对于例如第五行以后的主像素PX，也是同样的。
以下，对第一行和第二行的主像素PX的复位动作、偏置消除动作、图像信号的写入动作以及发光动作所涉及的信号进行说明。另外，使用图7至图11在后面详细叙述各种动作。根据从面板驱动器5输出的信号(SELR/G/B)选择像素SPR、SPG以及SPB(RGB)中的一个，由此执行各主像素PX的复位动作、偏置消除动作、写入动作以及发光动作。
此外，在显示装置1的电路结构中，假设所有晶体管均为NchTFT的情况，若低(L)电平的信号被供给至这样的晶体管的栅极电极，则该晶体管成为关断(OFF)状态(非导通状态)。另一方面，若高(H)电平的信号被供给至这样的晶体管的栅极电极，则该晶体管成为接通(ON)状态(导通状态)。
如图6和图5所示，首先，在保持电容Cs的复位动作之前，输出控制信号BG12从H电平变为L电平，同时复位控制信号RG12从L电平变为H电平。由此，经由了输出晶体管BCT的第一电源线41与第二电源线42之间的电流被阻断，同时通过复位布线SV的电压使得输出晶体管BCT与发光元件30的阳极AN之间被复位。
接着，初始化控制信号IG12从L电平变为H电平。初始化晶体管IST成为接通状态，由此初始化电位Vini的初始化电源线BL和保持电容Cs导通，并且通过初始化电压(Vini)使得保持电容Cs被复位。
此外，在保持电容Cs的复位之前，信号为L电平的输出控制信号BG12伴随保持电容Cs的复位期间的结束而变为H电平。另外，复位控制信号RG12伴随保持电容Cs的复位期间的结束而变为L电平。
此外，初始化控制信号IG12伴随偏置消除期间的结束而变为L电平。
此后，发光控制信号CG12从H电平变为L电平。由此，经由了发光控制晶体管CCT的第一电源线41与第二电源线42之间的电流被阻断。
与此相应地，像素控制信号SG1从L电平变为H电平。在该情况下，经由图像信号线VL与图像信号Vsig相应的电流通过像素晶体管SST流到保持电容Cs等，与图像信号Vsig相应的电荷被积存在该保持电容Cs中。由此，向第一行的主像素PX(像素SPR、SPG以及SPB)的写入动作结束。
接着，像素控制信号SG2从L电平变为H电平。在该情况下，经由图像信号线VL与图像信号Vsig相应的电流通过像素晶体管SST流到保持电容Cs等，与视频信号相应的电荷被积存在该保持电容Cs中。由此，向第二行的主像素PX(像素SPR、SPG以及SPB)的写入动作结束。
在写入动作已结束的情况下，按照基于上述图像信号Vsig而决定的电流值，电流流向发光元件30，由此该发光元件30发光。
在此，对第一行和第二行的主像素PX的复位动作、偏置消除动作、写入动作以及发光动作所涉及的信号进行了说明，对于第三行和第四行的主像素PX的复位动作、偏置消除动作、写入动作以及发光动作也是同样的。
在图6中，说明了以两行为单位(即两行一并)实施复位动作和偏置消除动作的情况，根据这样的结构，能够实现显示面板2的非显示区域NDA的面积(宽度)的削减、功耗的降低等。
以下，参照图7至图11，对显示装置1的动作的概要进行说明。首先，对驱动晶体管DRT的源极侧的复位动作进行说明。
另外，在以下的说明中，对如下情况进行说明：与上述保持电容Cs的第一电极连接的驱动晶体管DRT的第一电极是源极电极，且与发光控制晶体管CCT的第一电极连接的驱动晶体管DRT的第二电极是漏极电极。
如图7所示，在驱动晶体管DRT的源极侧的复位动作的情况下，将输出控制信号BG、初始化控制信号IG以及像素控制信号SG设为L电平，且将复位控制信号RG以及发光控制信号CG设为H电平。
由此，输出晶体管BCT成为OFF状态(BCT＝OFF)、复位晶体管RST成为ON状态(RST＝ON)、发光控制晶体管CCT成为ON状态(CCT＝ON)、初始化晶体管IST成为OFF状态(IST＝OFF)、像素晶体管SST成为OFF状态(SST＝OFF)。在源极复位动作中，复位晶体管RST被切换为ON状态。
由此，驱动晶体管DRT的源极电极和漏极电极的各自的电位被复位为与复位电源电位Vrst相同的电位，源极复位动作结束。另外，作为复位电源电位Vrst，例如被设定为比上述电位PVSS低的电位。例如，复位电源电位Vrst是-2V。
在源极复位动作时，无论驱动晶体管DRT是ON状态还是OFF状态，该驱动晶体管DRT的源极电极都被拉到-2V(复位电源电位Vrst)，因此驱动晶体管DRT成为ON状态。另外，图像信号Vsig的最小值为0V。而且，发光元件30的阳极AN侧变为-2V，比阴极CA侧(PVSS＝0V)低，因此该发光元件30熄灭。
另外，在保持电容Cs中保持有基于在前一帧中写入的图像信号Vsig的电压，但由于保持电容Cs的第二电极处于电浮动状态，所以该保持电容Cs不进行充放电，保持电容Cs的第二电极的电位根据保持电容Cs的第一电极的电位的变化而变化。
接着，对驱动晶体管DRT的栅极侧的复位动作进行说明。
如图8所示，在驱动晶体管DRT的栅极侧的复位动作的情况下，初始化控制信号IG从L电平切换到H电平。由此，初始化晶体管IST被切换为ON状态，开始栅极复位动作。另外，输出晶体管BCT和像素晶体管SST维持为OFF状态，复位晶体管RST和发光控制晶体管CCT维持为ON状态。
在该情况下，复位电源电压(Vrst)被供给至驱动晶体管DRT的源极电极和保持电容Cs的第一电极，并且初始化电压(Vini)经由初始化晶体管IST而被供给至驱动晶体管DRT的栅极电极。由此，驱动晶体管DRT的栅极电极的电位被复位为与初始化电压(Vini)对应的电位，并且前一帧的信息被复位。
这里，作为初始化电位Vini，被设定为高于复位电源电位Vrst的电位。例如，初始化电位Vini为+1.2V。在栅极复位动作中，由于在驱动晶体管DRT中，栅极电极的电位(Vini)相对于源极电极的电位(Vrst)变为高电平，所以驱动晶体管DRT成为接通状态。
另外，在该期间，在保持电容Cs中保持有基于复位电源电位Vrst与初始化电位Vini之差的电荷。另外，即使驱动晶体管DRT为ON状态，由于输出晶体管BCT为OFF状态，因此在图8所示的栅极复位动作中发光元件30不点亮(不发光)。
接着，对偏置消除动作进行说明。
如图9所示，在偏置消除动作的情况下，将输出控制信号BG从L电平切换为H电平，将复位控制信号RG从H电平切换为L电平。由此，输出晶体管BCT被切换为ON状态，复位晶体管RST被切换为OFF状态。
在该情况下，电流从第一电源线41经由输出晶体管BCT流入驱动晶体管DRT的漏极电极。
在此，由于驱动晶体管DRT成为接通状态，所以被供给至驱动晶体管DRT的漏极电极的电流流过驱动晶体管DRT的沟道，并且该驱动晶体管DRT的源极电极的电位升高。之后，若驱动晶体管DRT的源极电极的电位与栅极电极的电位之差达到驱动晶体管DRT的阈值电压(Vth)，则驱动晶体管DRT成为关断状态。换言之，驱动晶体管DRT的栅极电极-源极电极间的电压收敛为与晶体管DRT的阈值大致相等的电压，相当于该阈值的电位差被保持在保持电容Cs中。
具体地，初始化电压(Vini)被供给至驱动晶体管DRT的栅极电极，若该驱动晶体管DRT的源极电极的电位达到Vini-Vth，则驱动晶体管DRT成为关断状态。由此，在该驱动晶体管DRT的栅极电极-源极电极之间产生与驱动晶体管DRT的Vth的波动相应的偏置。由此，驱动晶体管DRT的阈值的偏置消除动作结束。
接着，对图像信号(视频信号)Vsig的写入动作进行说明。
如图10所示，在写入动作的情况下，将发光控制信号CG和初始化控制信号IG从H电平切换为L电平，将像素控制信号SG从L电平切换为H电平。
由此，发光控制晶体管CCT和初始化晶体管IST被切换为OFF状态，像素晶体管SST被切换为ON状态。在该情况下，图像信号Vsig通过像素晶体管SST被写入驱动晶体管DRT的栅极电极。例如，图像信号Vsig的电压值是0到5V的范围内的值。而且，在本实施方式中，图像信号Vsig的动态范围在第一像素SPR、第二像素SPG以及第三像素SPB中相同。
这里，由于驱动晶体管DRT的源极电极通过上述的偏置消除动作针对每个Vth的值而成为不同的电位，所以即使在写入相同的图像信号的情况下，该驱动晶体管DRT的电压Vgs也不同。在图像信号Vsig的写入已经结束的驱动晶体管DRT中，电压Vgs由以下的式1表示。
Figure BDA0002816429830000201
另外，如在图6中说明的那样，在相对于例如第一行的主像素PX的写入结束后，同样地进行相对于第二行的像素的写入。在进行相对于第二行的像素的写入时，对于第一行的主像素PX而言，将像素晶体管SST设为OFF状态。
在上述的写入动作中，由于发光控制晶体管CCT处于OFF状态，因此发光元件30不点亮(不发光)。
接着，对使发光元件30发光的发光动作进行说明。
如图11所示，在发光动作的情况下，将像素控制信号SG从H电平切换为L电平，将发光控制信号CG从L电平切换为H电平。由此，像素晶体管SST被切换为OFF状态，发光控制晶体管CCT被切换为ON状态。在这种情况下，根据通过上述写入动作写入的驱动晶体管DRT的栅极电极的电位，电流Iled通过该驱动晶体管DRT流入发光元件30，从而该发光元件30点亮(发光)。
在发光期间，电流Iled相当于从驱动晶体管DRT赋予的输出电流(驱动晶体管DRT的饱和区域的输出电流)Idrt(Iled＝Idrt)。如果将驱动晶体管DRT的增益系数设为β，则输出电流Idrt由以下的式2表示。
Idrt＝β×(Vgs-Vth)2…(式2)
然后，通过将上述式1代入上述式2，将输出电流Idrt由以下的式3表示。
Figure BDA0002816429830000211
因此，输出电流Idrt成为不依赖于驱动晶体管DRT的阈值电压Vth的值，能够排除驱动晶体管DRT的阈值电压的波动对输出电流Idrt的影响。
另外，上述增益系数β由以下的式定义。
β＝1/2×Cox×μ×W/L
另外，Cox是每单位面积的栅极静电电容，μ是载流子迁移率，W是驱动晶体管DRT的沟道宽度，L是驱动晶体管DRT的沟道长度。
在此，本申请的发明人调查了发光元件30的发光率，结果可知，发光率针对每种颜色(种类)而不同。换言之，可知为了得到最大灰度所需要的电流Iled(输出电流Idrt)的值在第一像素SPR、第二像素SPG以及第三像素SPB中互不相同。具体而言，可知像素SPR、SPG、SPB的发光元件30中呈现红色的第一像素SPR的发光元件30的发光率最低。
因此，为了调整基于第一像素SPR的红色发光的亮度等级、基于第二像素SPG的绿色发光的亮度等级以及基于第三像素SPB的蓝色发光的亮度等级的平衡，考虑将赋予给第二像素SPG和第三像素SPB的图像信号Vsig的电压值设为0到5V范围内的值，另一方面，将赋予给第一像素SPR的图像信号Vsig的电压值设为例如0到7V范围内的值。
然而，在以上情况下，需要将赋予给第一像素SPR的图像信号Vsig的动态范围设为比赋予给第二像素SPG和第三像素SPB的图像信号Vsig的动态范围大。其结果，图像信号Vsig的值有时可能超过面板驱动器5的模拟输出的电压规格。因此，在现有的面板驱动器5中，难以获得足够的电压耐久性。为了使用具有足够的电压耐久性的面板驱动器5，需要开发新的面板驱动器5，导致面板驱动器5的制造成本的高涨。此外，难以实线面板驱动器5的低功耗化。
因此，在本实施方式中，通过调整辅助电容Cad的值(容量大小)，从而调整红色、绿色以及蓝色的亮度等级的平衡。具体地，从上述式3可知，至少相对地增大发光率最低的第一像素SPR的辅助电容Cad的值。通过将辅助电容Cad设置为比保持电容Cs大，使得式3中的(Cled+Cad)/(Cs+Cad+Cled)的值接近1，从而能够减小由(Vsig-Vini)表示的DRT的栅极/源极间电压的衰减。即，通过减小第一像素SPR的电流Iled(输出电流Idrt)的衰减量，能够调整红色、绿色以及蓝色的亮度等级的平衡。
由此，能够使图像信号Vsig的动态范围在第一像素SPR、第二像素SPG以及第三像素SPB中一致。或者，能够使赋予给第一像素SPR的图像信号Vsig的动态范围接近赋予给第二像素SPG以及第三像素SPB的图像信号Vsig的动态范围。
由于能够使用现有的面板驱动器5，从而能够抑制制造成本的高涨。能够避免面板驱动器5难以获得足够的电压耐久性的情况。此外，能够实线面板驱动器5的低功耗化。
接着，说明将第一像素SPR的辅助电容Cad的值设为比第二像素SPG和第三像素SPB的辅助电容Cad的值大时的显示面板2的结构。在此，以第一像素SPR的辅助电容Cad的值最大、第三像素SPB的辅助电容Cad的值最小、第二像素SPG的辅助电容Cad的值在上述两个值之间的情况为例进行说明。这是因为，本申请的发明人调查了发光元件30的发光率，进一步可知，呈现蓝色的第三像素SPB的发光元件30的发光率最高，呈现绿色的第二像素SPG的发光元件30的发光率低于第三像素SPB的发光元件30的发光率。由此，能够对红色、绿色以及蓝色的亮度等级的平衡进行微调。
图12和图13是像素SP的导电层的布局例，在图13中示出了俯视观察时的图12中的XIII-XIII间的剖视图。如图12所示，包括第一像素SPR的相邻的两个以上的像素SP共用单个导电层(第一电容电极层)26b。导电层26b遍及两个以上的像素SP而连续地延伸，与两个以上的像素SP的像素电极28对置。导电层26b位于像素电极28的下方。在本实施方式中，所有的像素SP共用单个导电层26b。导电层26a位于导电层26b的开口OP的内侧。
在图12的俯视图中，多种像素SPR、SPG、SPB的像素电极28的尺寸中第一像素SPR的像素电极28R的尺寸最大，第三像素SPB的像素电极28B的尺寸最小。第二像素SPG的像素电极28G的尺寸比像素电极28R的尺寸小，比像素电极28B的尺寸大。更详细地说，关于像素电极28与导电层26b重叠的面积，第一像素SPR的最大，第三像素SPB的最小。另外，在图12中，对像素电极28与导电层26b重叠的区域标注斜线。
对于辅助电容Cad的值而言，其与像素电极28和导电层26b重叠的面积成比例。因此，辅助电容Cad的值根据像素SP的种类而不同。在多种像素SP的辅助电容Cad的值中，第一像素SPR的辅助电容Cad的值最大，第三像素SPB的辅助电容Cad的值最小。
在图12的俯视图中，配置区域LAR、LAG以及LAB在第一方向X排列。在此，配置区域LAR是配置有第一像素SPR的像素电路PC(图3)中辅助电容Cad以外的剩余的元件的区域。配置区域LAG是配置有第二像素SPG的像素电路PC中辅助电容Cad以外的剩余的元件的区域。配置区域LAB是配置有第三像素SPB的像素电路PC中辅助电容Cad以外的剩余的元件的区域。
在图12的俯视图中，像素电极28R位于配置区域LAR，并且还位于与第一像素SPR相邻的第二像素SPG的配置区域LAG。另外，像素电极28G以及像素电极28B分别位于配置区域LAG以及配置区域LAB。如上所述，在本实施方式中，像素电极28能够被设置成位于相邻的像素SP的配置区域LA。这是因为像素电路PC(图3)中辅助电容Cad以外的剩余元件位于导电层(第一电容电极层)26b的下方。
根据如上述构成的一实施方式的显示装置1，在多种像素SP的辅助电容Cad的值中，第一像素SPR的辅助电容Cad的值最大。并且，第三像素SPB的辅助电容Cad的值最小。从而能够调整红色、绿色以及蓝色的亮度等级的平衡。由此，能够使图像信号Vsig的动态范围在第一像素SPR、第二像素SPG以及第三像素SPB中一致。或者，能够使赋予给第一像素SPR的图像信号Vsig的动态范围接近赋予给第二像素SPG以及第三像素SPB的图像信号Vsig的动态范围。
根据上述情况，能够得到能够抑制制造成本的高涨的显示装置1。进而，能够得到能够实现低功耗化的显示装置1。
(变形例1)
接下来，对上述实施方式的变形例1的显示装置1进行说明。图14是示出上述实施方式的变形例1的显示装置1的显示面板2的单个主像素PX的结构的俯视图，是示出导电层26a、26b、像素电极28R、28G、28B、发光元件30等的图。
如图14所示，在变形例1中，大致而言，像素电极28R具有长方形的形状，在向第二方向Y延伸这一点上与上述实施方式不同。在第一方向X上，像素电极28R与像素电极28G及像素电极28B这两者对置。在图14中，对像素电极28与导电层26b重叠的区域标注斜线。关于像素电极28与导电层26b重叠的面积，第二像素SPG和第三像素SPB的相同，第一像素SPR的最大。关于多种像素SP的辅助电容Cad的值，第二像素SPG和第三像素SPB的相同，第一像素SPR的最大。
在如上所述方式构成的变形例1，可以相对地增大第一像素SPR的辅助电容Cad的值。例如，能够将第一像素SPR的辅助电容Cad的值调整为第二像素SPG和第三像素SPB各自的辅助电容Cad的值的2倍以上。因此，在本变形例1中，也能够得到与上述实施方式相同的效果。
(变形例2)
接着，对上述实施方式的变形例2的显示装置1进行说明。图15是示出上述实施方式的变形例2的显示装置1的显示面板2的单个主像素PX的结构的俯视图，是示出第一电极E1、导电层ER、EG、EB、像素电极28R、28G、28B以及发光元件30等的图。图16是沿着图15的线XVI-XVI来示出上述显示面板2的剖视图，是示出第一电极E1、导电层ER、像素电极28R、发光元件30等的图。
如图15及图16所示，在变形例2中，大致而言，在导电层ER、EG、EB分别作为第一电容电极层发挥功能这一点与上述实施方式不同。变形例2的显示面板2形成为没有导电层26b。第一像素SPR在第一方向X上与第二像素SPG和第三像素SPB这两者对置。第二像素SPG在第二方向Y上与第三像素SPB对置。导电层ER、EG以及EB与恒定电位的电源线连接。例如，导电层ER、EG、EB与第一电源线41连接。导电层ER、EG、EB也可以构成第一电源线41的一部分。另外，有时适合将导电层ER、EG、EB分别称为布线或电极。
在图15的俯视图中，像素电极28仅与单个导电层重叠。像素电极28R与第一像素SPR的导电层ER重叠，像素电极28G与第二像素SPG的导电层EG重叠，像素电极28B与第三像素SPB的导电层EB重叠。在多种像素中，以第一像素SPR为代表进行说明，第一像素SPR的辅助电容Cad由导电层ER、平坦化膜25、绝缘层27以及像素电极28R形成。
像素电极28R与导电层26a接触。然而，显示面板2也可以形成为没有导电层26a。在这种情况下，像素电极28R可以直接与第一电极E1接触。
导电层ER、EG以及EB设置在层间绝缘膜24与平坦化膜25之间。但是，设置导电层ER、EG、EB的层并不受特殊限定。例如，导电层ER、EG以及EB可以设置在平坦化膜25与绝缘层27之间。
在图15中，对像素电极28与导电层ER、EG或EB重叠的区域标注斜线。关于像素电极28与导电层ER、EG或EB重叠的面积，第二像素SPG和第三像素SPB的相同，第一像素SPR的最大。关于多种像素SP的辅助电容Cad的值，第二像素SPG和第三像素SPB的相同，第一像素SPR的最大。
如上所述，在变形例2中，也能够得到与上述实施方式相同的效果。
(变形例3)
接下来，对上述实施方式的变形例3的显示装置1进行说明。图17是示出上述实施方式的变形例3的显示装置1的显示面板2的单个主像素PX的结构的俯视图，是示出第一电极E1、导电层ER、EG、EB、像素电极28R、28G、28B、发光元件30等的图。
如图17所示，在主像素PX中，第一像素SPR、第二像素SPG以及第三像素SPB也可以在第一方向X上排列。像素电极28R、28G、28B在第一方向X上排列，导电层ER、EG、EB在第一方向X上排列。在第二方向Y上，像素电极28R、28G、28B具有相同的长度。在第一方向X上，像素电极28G及像素电极28B具有相同的宽度，像素电极28R具有最大的宽度。
在图17中，对像素电极28与导电层ER、EG或EB重叠的区域标注斜线。关于像素电极28与导电层ER、EG或EB重叠的面积，第二像素SPG和第三像素SPB的相同，第一像素SPR的最大。关于多种像素SP的辅助电容Cad的值，第二像素SPG和第三像素SPB的相同，第一像素SPR的最大。
如上所述，在变形例3中，也能够得到与上述实施方式相同的效果。
(变形例4)
接下来，对上述实施方式的变形例4的显示装置1进行说明。图18是示出上述实施方式的变形例4的显示装置1的显示面板2的单个主像素PX的结构的俯视图，是示出导电层26a、26b、像素电极28R、28G、28B、发光元件30等的图。
如图18所示，发光元件30的阳极AN(第一电极)与阴极CA(第二电极)对置的面积也可以在多种像素SP中的第一像素SPR中最大。在本实施方式中，第二像素SPG以及第三像素SPB分别具有一个发光元件30，与此相对，第一像素SPR具有两个发光元件30。与第一像素SPR具有一个发光元件30的情况相比，能够降低第一像素SPR的发光元件30中的电流密度。在电流Iled(输出电流Idrt)的值相对变大的第一像素SPR中，能够降低发光元件30中的电流密度。因此，能够实现第一像素SPR的发光元件30的产品寿命的长期化。
除了与上述发光元件30有关的结构以外，变形例4的显示面板2以与上述变形例1的显示面板2相同的方式构成。如上所述，在变形例4中，也能够得到与上述实施方式相同的效果。
(变形例5)
接下来，对上述实施方式的变形例5的显示装置1进行说明。图19是示出上述实施方式的变形例5的显示装置1的显示面板2的剖视图，是示出第一电极E1、导电层26a、像素电极28、对置电极32等的图。
如图19所示，在本变形例5中，辅助电容Cad的第一电容电极层也可以由位于像素电极28上方的对置电极32的一部分构成。像素电极28、元件绝缘层(绝缘层)31以及对置电极32形成辅助电容Cad。
关于多种像素的辅助电容Cad的值，第二像素和第三像素的相同，第一像素的最大。另外，也可以与上述不同，在多种像素的辅助电容Cad的值中，第一像素的辅助电容Cad的值最大，第三像素的辅助电容Cad的值最小。
如上所述，在变形例5中，也能够得到与上述实施方式相同的效果。
(变形例6)
接下来，对上述实施方式的变形例6的显示装置1进行说明。图20是示出上述实施方式的变形例6的显示装置1的显示面板2的剖视图，是示出第一电极E1、导电层26a、26b、像素电极28、对置电极32等的图。
如图20所示，在本变形例6的各像素中，辅助电容Cad也可以包括第一电容部分Cad1和第二电容部分Cad2。作为第一电容电极层的导电层26b位于像素电极28的下方。第一电容部分Cad1由像素电极28、绝缘层27以及导电层26b形成。第二电容部分Cad2由像素电极28、元件绝缘层(绝缘层)31以及对置电极32形成。
在这种情况下，导电层26b可以保持为与对置电极32相同的恒定电位。或者，导电层26b也可以保持为与对置电极32不同的恒定电位。在后者的情况下，导电层26b保持为与第一电源线41或第三电源线的电位相同的恒定电位。辅助电容Cad的值是第一电容部分Cad1的电容值与第二电容部分Cad2的电容值之和。
关于多种像素的辅助电容Cad的值，第二像素和第三像素的相同，第一像素的最大。另外，也可以与上述不同，在多种像素的辅助电容Cad的值中，第一像素的辅助电容Cad的值最大，第三像素的辅助电容Cad的值最小。
如上所述，在变形例6中，也能够得到与上述实施方式相同的效果。
对本发明的一个实施方式及变形例进行了说明，但上述实施方式及变形例是作为例子而提出的，并非旨在限定发明的范围。上述的新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。上述实施方式及其变形包括在发明的范围和主旨中，并且包括在权利要求书所记载的发明及其等同的范围内。根据需要，也可以将实施方式和变形例进行组合。
例如，在上述的实施方式中，主要对使用了微LED作为发光元件的微LED显示装置进行了说明。然而，本实施方式的显示装置1可以是使用了有机电致发光(EL)元件作为发光元件的有机EL显示装置等。在有机EL元件的发光率在每种颜色中不同的情况下是有效的。

Claims (12)

1.一种显示装置，具备：
多种像素，位于显示区域，并包括呈现第一色的第一像素，
各所述像素具有：
像素电极；
发光元件，包括与所述像素电极电连接的第一电极；
驱动晶体管，控制向所述发光元件的电流值；
第一电容电极层，与所述像素电极对置配置，并保持为恒定电位；以及
绝缘层，介于所述像素电极与所述第一电容电极层之间，与所述像素电极及所述第一电容电极层一起形成辅助电容，
在所述多种像素的所述辅助电容的值中，所述第一像素的所述辅助电容的值最大。
2.根据权利要求1所述的显示装置，其中，
所述发光元件是微发光二极管。
3.根据权利要求1所述的显示装置，其中，
所述多种像素还包括：
第二像素，呈现第二色；以及
第三像素，呈现第三色，
所述第一色是红色，所述第二色是绿色，所述第三色是蓝色，
所述辅助电容的值根据所述像素的种类而不同，
在所述多种像素的所述辅助电容的值中，所述第三像素的所述辅助电容的值最小。
4.根据权利要求1所述的显示装置，其中，
各所述像素还具有保持电容，所述保持电容电连接在所述驱动晶体管的栅极电极与源极电极之间，
所述保持电容的值比所述辅助电容的值小。
5.根据权利要求4所述的显示装置，其中，
所述多种像素还包括：
第二像素，呈现第二色；以及
第三像素，呈现第三色，
所述第一色是红色，所述第二色是绿色，所述第三色是蓝色，
所述保持电容的值比所述第一像素的所述辅助电容的值、所述第二像素的所述辅助电容的值以及所述第三像素的所述辅助电容的值中的任意一个都小。
6.根据权利要求1所述的显示装置，其中，
所述像素电极与所述第一电容电极层对置，
在俯视观察时，在所述多种像素的所述像素电极的尺寸中，所述第一像素的所述像素电极的尺寸最大。
7.根据权利要求1所述的显示装置，其中，
包括所述第一像素的相邻的两个以上的像素共用单个的所述第一电容电极层，
所述单个的第一电容电极层遍及所述两个以上的像素而连续地延伸，与所述两个以上的像素的所述像素电极对置。
8.根据权利要求7所述的显示装置，其中，
所述第一电容电极层位于所述像素电极的下方，
所述像素电极与所述第一电容电极层对置，
在俯视观察时，在所述多种像素的所述像素电极的尺寸中，所述第一像素的所述像素电极的尺寸最大，
各所述像素还具有与所述像素电极电连接的像素电路，
所述像素电路具备多个元件，所述多个元件包括所述驱动晶体管和所述辅助电容，
所述像素电路中所述辅助电容以外的剩余元件位于所述第一电容电极层的下方，
在俯视观察时，所述第一像素的所述像素电极位于所述第一像素的所述剩余元件的配置区域，并且还位于与所述第一像素相邻的像素的所述剩余元件的配置区域。
9.根据权利要求1所述的显示装置，其中，
所述显示装置还具备：
第一电源线，保持为恒定电位；
第二电源线，保持为与所述第一电源线的电位不同的恒定电位；以及
第三电源线，保持为恒定电位，
所述发光元件还包括与所述第二电源线电连接的第二电极，
在各所述像素中，所述驱动晶体管、所述像素电极以及所述发光元件在所述第一电源线与所述第二电源线之间串联连接，
所述第一电容电极层保持为与所述第一电源线、所述第二电源线以及第三电源线中的任意一个电源线的电位相同的恒定电位。
10.根据权利要求9所述的显示装置，其中，
所述显示装置还具备对置电极，
所述对置电极位于所述显示区域，覆盖所有所述像素的所述发光元件，保持为与所述第二电源线的电位相同的恒定电位，将所述第二电源线与所有所述发光元件的所述第二电极电连接，被所有所述像素共用，
所述第一电容电极层由所述第一电源线的一部分以及所述对置电极的一部分中的任意一方构成。
11.根据权利要求1所述的显示装置，其中，
所述显示装置还具备：
其他绝缘层，配置在多个所述像素电极之上；以及
对置电极，位于所述显示区域，配置在所述其他绝缘层之上，覆盖所有所述像素的所述发光元件，保持为恒定电位，与所有所述发光元件的第二电极电连接，被所有所述像素共用，
所述第一电容电极层位于所述像素电极的下方，
在各所述像素中，所述辅助电容包括：
第一电容部分，由所述像素电极、所述绝缘层以及所述第一电容电极层形成；以及
第二电容部分，由所述像素电极、所述其他绝缘层以及所述对置电极形成，
所述辅助电容的值是所述第一电容部分的电容值与所述第二电容部分的电容值之和。
12.根据权利要求1所述的显示装置，其中，
所述显示装置还具备对置电极，所述对置电极位于所述显示区域，被所有所述像素共用，
所述发光元件还包括与所述对置电极电连接的第二电极，
在所述多种像素中，所述第一像素的所述第一电极与所述第二电极对置的面积最大。
CN201980037381.1A 2018-06-07 2019-05-14 显示装置 Active CN112236810B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-109436 2018-06-07
JP2018109436A JP7073198B2 (ja) 2018-06-07 2018-06-07 表示装置
PCT/JP2019/019185 WO2019235147A1 (ja) 2018-06-07 2019-05-14 表示装置

Publications (2)

Publication Number Publication Date
CN112236810A true CN112236810A (zh) 2021-01-15
CN112236810B CN112236810B (zh) 2024-01-09

Family

ID=68770910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980037381.1A Active CN112236810B (zh) 2018-06-07 2019-05-14 显示装置

Country Status (5)

Country Link
US (4) US11195453B2 (zh)
JP (1) JP7073198B2 (zh)
CN (1) CN112236810B (zh)
TW (1) TWI715052B (zh)
WO (1) WO2019235147A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7289681B2 (ja) * 2019-03-20 2023-06-12 株式会社ジャパンディスプレイ 表示装置
KR102315915B1 (ko) * 2019-12-19 2021-10-22 주식회사 에스엘바이오닉스 반도체 발광소자 및 이의 제조방법
JP7479164B2 (ja) 2020-02-27 2024-05-08 株式会社ジャパンディスプレイ 表示装置
JP2021150599A (ja) * 2020-03-23 2021-09-27 株式会社ジャパンディスプレイ 表示装置
JP7445483B2 (ja) * 2020-03-25 2024-03-07 株式会社ジャパンディスプレイ 表示装置
KR20210125220A (ko) * 2020-04-08 2021-10-18 엘지디스플레이 주식회사 투명 마이크로 디스플레이 장치
US11270620B2 (en) 2020-08-05 2022-03-08 Jade Bird Display (shanghai) Limited Scan needle and scan display system including same
US11308862B2 (en) 2020-08-05 2022-04-19 Jade Bird Display (shanghai) Limited Scan needle and scan display system including same
US11317065B2 (en) 2020-08-05 2022-04-26 Jade Bird Display (shanghai) Limited Scan needle and scan display system including same
US11308848B2 (en) 2020-08-05 2022-04-19 Jade Bird Display (shanghai) Limited Scan needle and scan display system including same
US11270632B2 (en) * 2020-08-05 2022-03-08 Jade Bird Display (shanghai) Limited Scan needle and scan display system including same
US11527572B2 (en) 2020-08-05 2022-12-13 Jade Bird Display (shanghai) Limited Scan needle and scan display system including same
KR20220033630A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257746A (zh) * 2007-03-02 2008-09-03 精工爱普生株式会社 带输入功能的有机场致发光装置及电子设备
US20100149143A1 (en) * 2008-12-16 2010-06-17 Sony Corporation Display apparatus, pixel layout method for display apparatus, and electronic device
JP2012255873A (ja) * 2011-06-08 2012-12-27 Sony Corp 表示装置、電子機器、及び、表示装置の駆動方法
CN104751791A (zh) * 2013-12-27 2015-07-01 株式会社日本显示器 显示装置
US20160104761A1 (en) * 2014-10-14 2016-04-14 Japan Display Inc. Display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620675A (en) * 2004-08-04 2006-06-16 Samsung Electronics Co Ltd Thin film transistor array panel and liquid crystal display
JP4687109B2 (ja) 2005-01-07 2011-05-25 ソニー株式会社 集積型発光ダイオードの製造方法
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2008203658A (ja) 2007-02-21 2008-09-04 Sony Corp 表示装置及び電子機器
BR112014025880A8 (pt) * 2012-04-18 2017-07-25 Toppan Printing Co Ltd Dispositivo de exibição de cristal líquido
JP6412791B2 (ja) 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
JP6568755B2 (ja) * 2015-09-11 2019-08-28 株式会社ジャパンディスプレイ 表示装置
JP2017083630A (ja) 2015-10-28 2017-05-18 三菱電機株式会社 映像表示装置
US10361179B2 (en) 2016-05-20 2019-07-23 Innolux Corporation Display device
KR102617466B1 (ko) 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
JP2018092088A (ja) * 2016-12-07 2018-06-14 セイコーエプソン株式会社 電気泳動装置、電子機器、および電気泳動装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257746A (zh) * 2007-03-02 2008-09-03 精工爱普生株式会社 带输入功能的有机场致发光装置及电子设备
US20100149143A1 (en) * 2008-12-16 2010-06-17 Sony Corporation Display apparatus, pixel layout method for display apparatus, and electronic device
CN102903326A (zh) * 2008-12-16 2013-01-30 索尼株式会社 显示装置以及电子设备
JP2012255873A (ja) * 2011-06-08 2012-12-27 Sony Corp 表示装置、電子機器、及び、表示装置の駆動方法
CN104751791A (zh) * 2013-12-27 2015-07-01 株式会社日本显示器 显示装置
US20160104761A1 (en) * 2014-10-14 2016-04-14 Japan Display Inc. Display device

Also Published As

Publication number Publication date
US11195453B2 (en) 2021-12-07
US20220059026A1 (en) 2022-02-24
US11557248B2 (en) 2023-01-17
US20210090492A1 (en) 2021-03-25
US11908393B2 (en) 2024-02-20
JP2019211688A (ja) 2019-12-12
JP7073198B2 (ja) 2022-05-23
TW202001366A (zh) 2020-01-01
US20240153443A1 (en) 2024-05-09
CN112236810B (zh) 2024-01-09
US20230111936A1 (en) 2023-04-13
WO2019235147A1 (ja) 2019-12-12
TWI715052B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
CN112236810B (zh) 显示装置
US11580906B2 (en) Display device
US20220005994A1 (en) Display device
TWI555182B (zh) 用於顯示像素臨限電壓補償電路之電容結構
US11410595B2 (en) Display device and driving method for display device
US20090224665A1 (en) Display device
US11721276B2 (en) Display device
US10340327B2 (en) Display device
US11508292B2 (en) Display device
US11810491B2 (en) TFT substrate including a non-rectangular active region
US11631366B2 (en) Display device
US20220285332A1 (en) Display device
US20230197765A1 (en) Display device
CN113823655A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant