CN112235518A - 一种数字视频图像融合叠加方法 - Google Patents

一种数字视频图像融合叠加方法 Download PDF

Info

Publication number
CN112235518A
CN112235518A CN202011098015.8A CN202011098015A CN112235518A CN 112235518 A CN112235518 A CN 112235518A CN 202011098015 A CN202011098015 A CN 202011098015A CN 112235518 A CN112235518 A CN 112235518A
Authority
CN
China
Prior art keywords
video image
frame
layer
background layer
layer video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011098015.8A
Other languages
English (en)
Other versions
CN112235518B (zh
Inventor
孙文超
刘康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202011098015.8A priority Critical patent/CN112235518B/zh
Publication of CN112235518A publication Critical patent/CN112235518A/zh
Application granted granted Critical
Publication of CN112235518B publication Critical patent/CN112235518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265—Mixing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明涉及一种数字视频图像融合叠加方法，属于数字视频图像领域。本发明将两路视频图像按照上下层的关系进行融合，背景层视频图像盖在叠加层视频图像上，使用DDR存储器作为视频帧缓存，将读写时钟域分离，采用叠加层视频图像时钟域控制信号写入帧缓存，采用背景层视频图像时钟域控制信号将视频帧缓存读出，采用4帧缓存策略读写叠加层视频图像，使用虚拟帧缓存空间策略来间接实现叠加层视频图像与背景层视频图像融合叠加控制，在输出的融合视频图像中背景层视频图像可以在不同位置开窗显示叠加层视频图像内容。本发明的融合叠加方法功耗小、逻辑实现简单、消除了融合视频帧抖动、且精度高、延时低、配置灵活、自主可控。

Description

一种数字视频图像融合叠加方法
技术领域
本发明属于数字视频图像领域，具体涉及一种数字视频图像融合叠加方法。
背景技术
图像融合处理技术广泛应用于科学研究、工农业生产、军事技术、医疗卫生等领域。在军事领域中的应用主要有：海防监控、电视跟踪、目标识别、成像制导等。
在图像融合处理技术领域，经常需要将采集到的视频图像融合叠加在本地生成的包含日期、时间、坐标、参数等图文信息，即在本地视频图像内以“画中画”方式融合叠加采集到的视频图像。在以往的视频融合叠加系统中，通常采用专用字符叠加芯片调用字符库中字符以实现叠加，而这种方式实现的字符叠加不能提供字符的单像素移动操作，只能整字模一起读写，整个系统适应性差，显示的十字线或字符精度和灵活性不够，不能根据实时需要在图像任意方位叠加各种精度的信息，更不能完成多幅高分辨率的图像合成；采用专用图形处理芯片来实现图像叠加，又受到核心芯片技术受制于国外厂商，而且图形处理芯片一般都是商用级环境并且功耗相对将大，在机载等嵌入式环境下只能靠筛选来保证其环境适应性，导致其经济可承受性较差。系统级的FPGA设计以其可靠性、先进性、高效性、体积小、灵活、可重构的特点，正逐步成为设计者的首选。特别在嵌入式领域基于FPGA设计的图像叠加系统可以高效地完成视频图像的融合叠加任务。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是如何提供一种数字视频图像融合叠加方法，以解决现有的数字视频图像融合叠加存在适应性差、功耗较大、经济可承受性较差等问题。
(二)技术方案
为了解决上述技术问题，本发明提出一种数字视频图像融合叠加模块，所述模块以FPGA为核心，外部配置DDR作为帧缓冲存储器，所述FPGA包括帧同步控制器和图像融合控制单元；RGB数字视频图像包括叠加层视频图像和背景层视频图像，按照VESA时序标准接口输入到FPGA，输入的叠加层视频图像被FPGA整帧存储到DDR中开辟的帧缓存中，再由所述帧同步控制器中的帧同步控制逻辑以背景层视频图像的VESA时序标准，从DDR的帧缓存中读出存储的帧数据送到所述图像融合控制单元；所述背景层视频图像由所述帧同步控制器送到所述图像融合控制单元；接着由所述图像融合控制单元中的合成逻辑将叠加层和背景层视频图像按照合成控制寄存器中的设置融合叠加在一起。
进一步地，FPGA还包括视频帧写控制逻辑、视频帧读控制逻辑，输入的叠加层视频图像以单像素为单位，被FPGA的所述视频帧写控制逻辑整帧存储到DDR中开辟的帧缓存中；再由帧同步控制器中的帧同步控制逻辑以背景层视频图像的VESA时序标准，通过所述视频帧读控制逻辑从DDR的帧缓存中读出存储的帧数据送到图像融合控制单元。
进一步地，所述叠加层视频图像独立循环写入4个帧缓存空间，在将所述叠加层视频图像写入帧缓存空间N时，读控制信号将帧缓存空间N-1或N-2中的帧缓存读出，当读信号速率大于2倍写信号时选取N-2，否则取N-1。
进一步地，背景层视频图像位于上层，叠加层视频图像位于下层，上层的图像盖在下层图像上，即背景层有色彩的地方会挡住叠加层的视频图像，背景层设置为透明色的部分将显示叠加层视频图像。
本发明还提供一种数字视频图像融合叠加方法，构建了虚拟帧缓存空间，调整叠加层视频图像写入虚拟帧缓存空间位置，固定读取虚拟帧缓存空间中代表背景层视频图像的位置，从而实现叠加层视频图像与背景层视频图像的相对位置的控制；将背景层视频图像时序下读取的相对位置控制后的叠加层视频图像像素数据与背景层视频图像图像像素数据融合叠加。
进一步地，假设叠加层视频图像分辨率为Hf×Vf，背景层视频图像分辨率为Hb×Vb；
当Hf≥Hb时：
构建(3×Hf)×(3×Vf)像素大小的虚拟帧缓存空间，虚拟行像素H为3×Hf，虚拟的列像素V为3×Vf，控制叠加层视频图像按行连续写入虚拟帧缓存空间中对应位置，此时写入的视频行地址尾首间隔为：(2×Hf)个像素，以背景层视频图像时序按行连续读取虚拟帧缓存空间中心区域像素数据，此时读取的视频行地址尾首间隔为：(3×Hf-Hb)个像素；
当Hf≤Hb时：
构建(3×Hb)×(3×Vb)像素大小的虚拟帧缓存空间，虚拟行像素H为3×Hb，虚拟的列像素V为3×Vb，控制叠加层视频图像按行连续写入虚拟帧缓存空间中对应位置，此时写入的视频行地址尾首间隔为：(3×Hb–Hf)个像素，以背景层视频图像时序按行连续读取虚拟帧缓存空间中心区域像素数据，此时读取的视频行地址首间隔为：(2×Hb)个像素。
进一步地，虚拟帧缓存空间中代表背景层视频图像的位置位于虚拟帧缓存空间正中心位置。
本发明还提供一种数字视频图像融合叠加控制方法，背景层视频图像一帧开始；按照背景层视频图像时序读取帧缓冲区中叠加层视频图像像素数据；判断是否为“开窗”区域；在非“开窗”区域，选取背景层视频图像像素数据；在“开窗”区域内，如果背景层视频图像的像素是透明色，就输出叠加层视频图像，反之就输出背景层视频与叠加层视频进行alpha叠加算法处理后的图像。
进一步地，将透明色定义成RGB三色值都为“0”的纯黑色；透明色定义后，背景层视频图像的黑色用非RGB三色都为“0”的黑色代替。
进一步地，背景层视频图像的黑色为R＝0x00，G＝0x01，B＝0x00。
(三)有益效果
本发明提出一种数字视频图像融合叠加方法，本发明还具有如下明显优势和特点：
使用本发明实现视频融合叠加，克服了传统专用图形处理芯片功耗大、环境适用性差等问题，特别适合军用嵌入式环境使用；
使用本发明提供的视频图像帧同步策略，逻辑实现简单，消除了融合视频帧抖动，尤其适用于不同分辨率、场频的叠加层视频图像与背景层视频图像的帧同步；
使用本发明的基于虚拟帧缓存写控制来间接实现叠加层视频图像与背景层视频图像融合叠加控制的创新设计，使得背景层视频图像中在不同位置开窗显示叠加层视频图像的操作变得简洁、直观，能够提高DDR存储器的猝发(burst)读写效率，更利于FPGA逻辑实现。
本视频图像融合叠加方法具备精度高、延时低、配置灵活、自主可控等诸多优点。
附图说明
图1为本发明系统原理结构框图；
图2为本发明叠加层视频图像的4帧缓存帧同步示意图；
图3为本发明图像融合叠加情况示意图；
图4为本发明虚拟帧缓存实现视频图像融合叠加控制意图；
图5为本发明图像融合控制的流程图。
具体实施方式
为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
为了解决上述问题，本发明提供一种多路数字视频图像融合叠加模块，该模块主要完成将多路数字视频信号的融合叠加为一路数字视频信号的功能。以两路视频图像融合叠加为例。模块进行的融合方法主要是将两路视频图像按照上下层的关系进行融合。上层的图像(以下称背景层视频图像)盖在下层图像(以下称叠加层视频图像)上，即背景层有色彩的地方会挡住叠加层的视频图像，背景层设置为透明色的部分将显示叠加层视频图像。模块输入和输出视频信号格式都为VESA时序标准的RGB数字视频。模块使用localbus总线与系统通讯(也可使用其他接口)，只需初始化融合叠加配置信息，工作时不占用系统任何内存和CPU资源。模块也可以按照默认配置，脱离CPU系统独立工作。利用本文技术实现的视频叠加，整个系统在单片FPGA中实现，可减少系统的体积和功耗，而且可以按照像素精度控制视频图像的融合叠加，可以将多路高分辨率图像叠加到输出图像的任意位置。灵活性、精确性、实时性都得到增强，满足了不同的应用要求。
本发明提供一种视频图像帧同步方法。该方法使用DDR存储器作为视频帧缓存，将读写时钟域分离，采用叠加层视频图像时钟域控制信号写入帧缓存，采用背景层视频图像时钟域控制信号将视频帧缓存读出，为了消除读写同一帧缓存导致的图像抖动，采用4帧缓存策略，该方法可以实现叠加层视频图像与背景层视频图像的帧同步，尤其适用于不同分辨率、场频的叠加层视频图像与背景层视频图像的帧同步。
本发明提供一种基于帧缓存写控制来间接实现叠加层视频图像与背景层视频图像融合叠加控制的创新设计思路(虚拟帧缓存空间策略)。采用虚拟帧缓存空间策略，将视频图像融合叠加控制问题等同于视频图像存取控制问题。通过固定帧缓存读取，调整帧缓存写入实现叠加层视频图像与背景层视频图像融合叠加控制，与其它处理方式相比，极大的简化了融合叠加控制逻辑，减小了FPGA逻辑资源，提高了DDR存储器的猝发(burst)读写效率，能够灵活实现叠加层视频图像在背景层视频图像中任意位置的融合叠加。
本发明解决其技术问题所采用的技术方案是：
模块以FPGA为核心，外部配置DDR作为帧缓冲存储器。所述FPGA包括帧同步控制器和图像融合控制单元；RGB数字视频图像包括叠加层视频图像和背景层视频图像，按照VESA时序标准接口输入到FPGA，输入的叠加层视频图像被FPGA整帧存储到DDR中开辟的帧缓存中，再由所述帧同步控制器中的帧同步控制逻辑以背景层视频图像的VESA时序标准，从DDR的帧缓存中读出存储的帧数据送到所述图像融合控制单元；所述背景层视频图像由所述帧同步控制器送到所述图像融合控制单元；接着由所述图像融合控制单元中的合成逻辑将叠加层和背景层视频图像按照合成控制寄存器中的设置融合叠加在一起。
两路或多路RGB数字视频图像按照VESA时序标准接口输入，选择其中一路为背景层视频，融合叠加得到的视频信号(包括背景层视频)与背景层视频图像时序保持一致(仅整体延时2-3个像素时钟周期)。系统原理结构框图如图1所示。下面以两路进行说明，一路为背景层视频信号，一路为叠加层视频信号。
输入的叠加层视频图像以单像素为单位，被FPGA的视频帧写控制逻辑整帧存储到DDR中开辟的帧缓存中；再由帧同步控制器中的帧同步控制逻辑以背景层视频图像的VESA时序标准，通过视频帧读控制逻辑从DDR的帧缓存中读出存储的帧数据送到图像融合控制单元；背景层视频图像由帧同步控制器送到图像融合控制单元；接着由图像融合控制单元中的合成逻辑将叠加层和背景层视频图像按照合成控制寄存器中的设置融合叠加在一起。如图2所示，叠加层视频图像独立循环写入4个帧缓存空间，在将叠加层视频图像写入帧缓存空间N(N为1，2，3，4)时，视频帧读控制信号将帧缓存空间N-1(或N-2，由读写控制信号速率调整，当读信号速率大于2倍写信号时选取N-2，否则取N-1；由于图像是循环写入，当N为1时，N-1代表4，N-2代表3，当N为2时，N-1代表1，N-2代表4)中的帧缓存读出。采用该策略可以实现叠加层视频图像与背景层视频图像的帧同步，消除了叠加层视频图像抖动。
如图3所示，通过叠加层视频图像与背景层视频图像的融合叠加，在输出的融合视频图像中背景层视频图像可以在不同位置开窗显示叠加层视频图像内容。本发明构建了虚拟帧缓存空间，调整叠加层视频图像写入虚拟帧缓存空间位置，固定读取虚拟帧缓存空间中代表背景层视频图像的位置，从而实现叠加层视频图像与背景层视频图像的相对位置的控制；将背景层视频图像时序下读取的相对位置控制后的叠加层视频图像像素数据与背景层视频图像图像像素数据融合叠加。
通过创造性的构建了虚拟帧缓存空间策略，将视频图像融合叠加控制问题等同于视频图像存取控制问题，如图4所示，虚线框表示叠加层视频图像写入虚拟帧缓存，实线框表示从虚拟帧缓存读出背景层视频图像，实线框始终位于虚拟帧缓存空间正中心位置。假设叠加层视频图像分辨率为Hf×Vf，背景层视频图像分辨率为Hb×Vb。图中左上角为虚拟帧缓存空间坐标原点。下面详细说明虚拟帧缓存空间的构建过程以及控制叠加层视频图像帧缓存的读写，实现叠加层视频图像与背景层视频图像的融合叠加：
1、当Hf≥Hb时(此时一般有Vf≥Vb)
构建(3×Hf)×(3×Vf)像素大小的虚拟帧缓存空间。虚拟行像素H为3×Hf，虚拟的列像素V为3×Vf。控制叠加层视频图像按行连续写入虚拟帧缓存空间中对应位置，此时写入的视频行地址尾首间隔为：(2×Hf)个像素。以背景层视频图像时序按行连续读取虚拟帧缓存空间中心区域像素数据，此时读取的视频行地址尾首间隔为：(3×Hf-Hb)个像素。
2、当Hf≤Hb时(此时一般有Vf≤Vb)
构建(3×Hb)×(3×Vb)像素大小的虚拟帧缓存空间。虚拟行像素H为3×Hb，虚拟的列像素V为3×Vb。控制叠加层视频图像按行连续写入虚拟帧缓存空间中对应位置，此时写入的视频行地址尾首间隔为：(3×Hb–Hf)个像素。以背景层视频图像时序按行连续读取虚拟帧缓存空间中心区域像素数据，此时读取的视频行地址首间隔为：(2×Hb)个像素。
通过上述两种情况下构建虚拟帧缓存空间，并采取固定读取虚拟帧缓存空间中代表背景层视频图像的位置，调整叠加层视频图像写入虚拟帧缓存空间位置的策略，即可实现叠加层视频图像与背景层视频图像的相对位置的控制，如图3中情形①、②、③、④的融合叠加，分别对应的图4中叠加层视频图像写入①、②、③、④位置。
然后将背景层视频图像时序下读取的叠加层视频图像像素数据(相对位置控制后)与背景层视频图像图像像素数据一起送入图像融合控制模块处理。
图像融合在硬件上可以看成是对两幅图像每个像素的选择性输出。图5是图像融合控制的流程图。背景层视频图像一帧开始；按照背景层视频图像时序读取帧缓冲区中叠加层视频图像像素数据；判断是否为“开窗”区域；在非“开窗”区域，选取背景层视频图像像素数据；在“开窗”区域内，如果背景层视频图像的像素是透明色，就输出叠加层视频图像，反之就输出背景层视频与叠加层视频进行alpha叠加算法处理后的图像。一般情况将透明色定义成RGB三色值都为“0”的纯黑色。透明色定义后，背景层视频图像的黑色可以用非RGB三色都为“0”的黑色代替(如：R＝0x00，G＝0x01，B＝0x00，这样使用alpha叠加算法不会影响背景层视频图像质量)，这两种黑色的不同在没有对比的情况下人眼是看不出差异的，所以这种替代使得图像融合叠加效果更好。融合叠加后的图像将以背景层视频图像的信号格式输出，即输出图像的同步信号格式，点像素时钟频率，帧速率都与背景层视频图像信号一样。
本文提出的基于FPGA和DDR存储器的多路数字视频图像融合叠加方法，针对某机载显示控制系统中的视频信息的叠加功能需求，该显示控制分系统的人机交互界面中以“画中画”方式开窗叠加显示了目标符号信息、背景表格和字符信息、光电传感器上传的数字视频信息、航图设备输出的数字航图视频信息。本视频图像融合叠加方法具备精度高、延时低、配置灵活、自主可控等诸多优点。
本发明还具有如下明显优势和特点：
使用本发明实现视频融合叠加，克服了传统专用图形处理芯片功耗大、环境适用性差等问题，特别适合军用嵌入式环境使用；
使用本发明提供的视频图像帧同步策略，逻辑实现简单，消除了融合视频帧抖动，尤其适用于不同分辨率、场频的叠加层视频图像与背景层视频图像的帧同步；
使用本发明的基于虚拟帧缓存写控制来间接实现叠加层视频图像与背景层视频图像融合叠加控制的创新设计，使得背景层视频图像中在不同位置开窗显示叠加层视频图像的操作变得简洁、直观，能够提高DDR存储器的猝发(burst)读写效率，更利于FPGA逻辑实现。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种数字视频图像融合叠加模块，其特征在于，所述模块以FPGA为核心，外部配置DDR作为帧缓冲存储器，所述FPGA包括帧同步控制器和图像融合控制单元；RGB数字视频图像包括叠加层视频图像和背景层视频图像，按照VESA时序标准接口输入到FPGA，输入的叠加层视频图像被FPGA整帧存储到DDR中开辟的帧缓存中，再由所述帧同步控制器中的帧同步控制逻辑以背景层视频图像的VESA时序标准，从DDR的帧缓存中读出存储的帧数据送到所述图像融合控制单元；所述背景层视频图像由所述帧同步控制器送到所述图像融合控制单元；接着由所述图像融合控制单元中的合成逻辑将叠加层和背景层视频图像按照合成控制寄存器中的设置融合叠加在一起。
2.如权利要求1所述的数字视频图像融合叠加模块，其特征在于，FPGA还包括视频帧写控制逻辑、视频帧读控制逻辑，输入的叠加层视频图像以单像素为单位，被FPGA的所述视频帧写控制逻辑整帧存储到DDR中开辟的帧缓存中；再由帧同步控制器中的帧同步控制逻辑以背景层视频图像的VESA时序标准，通过所述视频帧读控制逻辑从DDR的帧缓存中读出存储的帧数据送到图像融合控制单元。
3.如权利要求1或2所述的数字视频图像融合叠加模块，其特征在于，所述叠加层视频图像独立循环写入4个帧缓存空间，在将所述叠加层视频图像写入帧缓存空间N时，读控制信号将帧缓存空间N-1或N-2中的帧缓存读出，当读信号速率大于2倍写信号时选取N-2，否则取N-1。
4.如权利要求1所述的数字视频图像融合叠加模块，其特征在于，背景层视频图像位于上层，叠加层视频图像位于下层，上层的图像盖在下层图像上，即背景层有色彩的地方会挡住叠加层的视频图像，背景层设置为透明色的部分将显示叠加层视频图像。
5.一种数字视频图像融合叠加方法，其特征在于，构建了虚拟帧缓存空间，调整叠加层视频图像写入虚拟帧缓存空间位置，固定读取虚拟帧缓存空间中代表背景层视频图像的位置，从而实现叠加层视频图像与背景层视频图像的相对位置的控制；将背景层视频图像时序下读取的相对位置控制后的叠加层视频图像像素数据与背景层视频图像图像像素数据融合叠加。
6.如权利要求5所述的数字视频图像融合叠加方法，其特征在于，假设叠加层视频图像分辨率为Hf×Vf，背景层视频图像分辨率为Hb×Vb；
当Hf≥Hb时：
构建(3×Hf)×(3×Vf)像素大小的虚拟帧缓存空间，虚拟行像素H为3×Hf，虚拟的列像素V为3×Vf，控制叠加层视频图像按行连续写入虚拟帧缓存空间中对应位置，此时写入的视频行地址尾首间隔为：(2×Hf)个像素，以背景层视频图像时序按行连续读取虚拟帧缓存空间中心区域像素数据，此时读取的视频行地址尾首间隔为：(3×Hf-Hb)个像素；
当Hf≤Hb时：
构建(3×Hb)×(3×Vb)像素大小的虚拟帧缓存空间，虚拟行像素H为3×Hb，虚拟的列像素V为3×Vb，控制叠加层视频图像按行连续写入虚拟帧缓存空间中对应位置，此时写入的视频行地址尾首间隔为：(3×Hb–Hf)个像素，以背景层视频图像时序按行连续读取虚拟帧缓存空间中心区域像素数据，此时读取的视频行地址首间隔为：(2×Hb)个像素。
7.如权利要求5或6所述的数字视频图像融合叠加方法，其特征在于，虚拟帧缓存空间中代表背景层视频图像的位置位于虚拟帧缓存空间正中心位置。
8.一种数字视频图像融合叠加控制方法，其特征在于，背景层视频图像一帧开始；按照背景层视频图像时序读取帧缓冲区中叠加层视频图像像素数据；判断是否为“开窗”区域；在非“开窗”区域，选取背景层视频图像像素数据；在“开窗”区域内，如果背景层视频图像的像素是透明色，就输出叠加层视频图像，反之就输出背景层视频与叠加层视频进行alpha叠加算法处理后的图像。
9.如权利要求8所述的数字视频图像融合叠加控制方法，其特征在于，将透明色定义成RGB三色值都为“0”的纯黑色；透明色定义后，背景层视频图像的黑色用非RGB三色都为“0”的黑色代替。
10.如权利要求9所述的数字视频图像融合叠加控制方法，其特征在于，背景层视频图像的黑色为R＝0x00，G＝0x01，B＝0x00。
CN202011098015.8A 2020-10-14 2020-10-14 一种数字视频图像融合叠加方法 Active CN112235518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011098015.8A CN112235518B (zh) 2020-10-14 2020-10-14 一种数字视频图像融合叠加方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011098015.8A CN112235518B (zh) 2020-10-14 2020-10-14 一种数字视频图像融合叠加方法

Publications (2)

Publication Number Publication Date
CN112235518A true CN112235518A (zh) 2021-01-15
CN112235518B CN112235518B (zh) 2023-02-03

Family

ID=74112895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011098015.8A Active CN112235518B (zh) 2020-10-14 2020-10-14 一种数字视频图像融合叠加方法

Country Status (1)

Country Link
CN (1) CN112235518B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112860209A (zh) * 2021-02-03 2021-05-28 合肥宏晶微电子科技股份有限公司 视频叠加方法和装置、电子设备、计算机可读存储介质
CN113014838A (zh) * 2021-03-03 2021-06-22 北京工业大学 一种基于fpga的多格式高速数字视频融合系统
CN113949827A (zh) * 2021-09-30 2022-01-18 安徽尚趣玩网络科技有限公司 一种视频内容融合方法及装置
CN114286176A (zh) * 2021-12-28 2022-04-05 北京快来文化传播集团有限公司 视频编辑方法、装置及电子设备
CN115065787A (zh) * 2022-08-18 2022-09-16 芯见(广州)科技有限公司 嵌入式系统视频透明叠加方法、装置和存储介质
CN115829897A (zh) * 2023-02-17 2023-03-21 湖北芯擎科技有限公司 一种图像融合处理方法、装置、电子设备及介质
CN117082194A (zh) * 2023-10-16 2023-11-17 苏州元脑智能科技有限公司 视频图像处理方法、装置、系统、电子设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195206A1 (en) * 2004-03-04 2005-09-08 Eric Wogsberg Compositing multiple full-motion video streams for display on a video monitor
CN203734741U (zh) * 2014-03-05 2014-07-23 湖南兴天电子科技有限公司 2路lvds视频旋转和叠加系统
CN104660918A (zh) * 2015-03-11 2015-05-27 南京航空航天大学 一种机载视频实时混合显示系统
CN106934758A (zh) * 2017-03-01 2017-07-07 南京大学 一种基于fpga的立体图像视频实时融合方法及系统
CN109714548A (zh) * 2018-12-18 2019-05-03 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的实时视频叠加处理系统
CN110855907A (zh) * 2019-10-19 2020-02-28 中国航空工业集团公司洛阳电光设备研究所 一种基于预测的低延时视频叠加帧缓存调度器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195206A1 (en) * 2004-03-04 2005-09-08 Eric Wogsberg Compositing multiple full-motion video streams for display on a video monitor
CN203734741U (zh) * 2014-03-05 2014-07-23 湖南兴天电子科技有限公司 2路lvds视频旋转和叠加系统
CN104660918A (zh) * 2015-03-11 2015-05-27 南京航空航天大学 一种机载视频实时混合显示系统
CN106934758A (zh) * 2017-03-01 2017-07-07 南京大学 一种基于fpga的立体图像视频实时融合方法及系统
CN109714548A (zh) * 2018-12-18 2019-05-03 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的实时视频叠加处理系统
CN110855907A (zh) * 2019-10-19 2020-02-28 中国航空工业集团公司洛阳电光设备研究所 一种基于预测的低延时视频叠加帧缓存调度器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112860209A (zh) * 2021-02-03 2021-05-28 合肥宏晶微电子科技股份有限公司 视频叠加方法和装置、电子设备、计算机可读存储介质
CN113014838A (zh) * 2021-03-03 2021-06-22 北京工业大学 一种基于fpga的多格式高速数字视频融合系统
CN113014838B (zh) * 2021-03-03 2023-03-21 北京工业大学 一种基于fpga的多格式高速数字视频融合系统
CN113949827A (zh) * 2021-09-30 2022-01-18 安徽尚趣玩网络科技有限公司 一种视频内容融合方法及装置
CN113949827B (zh) * 2021-09-30 2023-04-07 安徽尚趣玩网络科技有限公司 一种视频内容融合方法及装置
CN114286176A (zh) * 2021-12-28 2022-04-05 北京快来文化传播集团有限公司 视频编辑方法、装置及电子设备
CN115065787A (zh) * 2022-08-18 2022-09-16 芯见(广州)科技有限公司 嵌入式系统视频透明叠加方法、装置和存储介质
CN115829897A (zh) * 2023-02-17 2023-03-21 湖北芯擎科技有限公司 一种图像融合处理方法、装置、电子设备及介质
CN115829897B (zh) * 2023-02-17 2023-06-06 湖北芯擎科技有限公司 一种图像融合处理方法、装置、电子设备及介质
CN117082194A (zh) * 2023-10-16 2023-11-17 苏州元脑智能科技有限公司 视频图像处理方法、装置、系统、电子设备及存储介质
CN117082194B (zh) * 2023-10-16 2024-02-20 苏州元脑智能科技有限公司 视频图像处理方法、装置、系统、电子设备及存储介质

Also Published As

Publication number Publication date
CN112235518B (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
CN112235518B (zh) 一种数字视频图像融合叠加方法
CN100362562C (zh) 基于fpga的数字osd控制器
US8026919B2 (en) Display controller, graphics processor, rendering processing apparatus, and rendering control method
CA2068001C (en) High definition multimedia display
US4574279A (en) Video display system having multiple selectable screen formats
CN109074234B (zh) 混合显示器全局命令接口、对应方法、装置和头戴显示系统
US6266042B1 (en) Display system with resolution conversion
US5422996A (en) System for raster imaging with automatic centering and image compression
KR102027371B1 (ko) Led tv에 이용되는 데이터 처리 방법, 장치 및 led tv
CN110659005B (zh) 操作数据处理系统和方法、显示装置以及计算机可读介质
KR20180100486A (ko) 데이터 처리 시스템
JPH0816352A (ja) イメージの表示方法及び装置
EP0951694B1 (en) Method and apparatus for using interpolation line buffers as pixel look up tables
US4520391A (en) Diagonal grid image communication and display
CN212135115U (zh) 一种墨水屏手机的信号转化系统
US6100870A (en) Method for vertical imaging scaling
JPS62208766A (ja) 映像合成装置
JPH11136577A (ja) 画像の重畳表示方法
Herveille VGA/LCD core specification
CN108184090B (zh) 一种cmos相机多分辨率vesa视频向bt1120协议视频的自动转换方法
JPS6362750B2 (zh)
JP3966121B2 (ja) 画面合成型表示装置
KR100284179B1 (ko) 브이지에이모드의 그래픽 데이타 변환장치
JPS63141462A (ja) スキヤンコンバ−タ
JPH04317099A (ja) 動画対応フレームバッファ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant