CN112234991A - 一种高精度增量型模数转换器及其转换方法 - Google Patents
一种高精度增量型模数转换器及其转换方法 Download PDFInfo
- Publication number
- CN112234991A CN112234991A CN202010988323.1A CN202010988323A CN112234991A CN 112234991 A CN112234991 A CN 112234991A CN 202010988323 A CN202010988323 A CN 202010988323A CN 112234991 A CN112234991 A CN 112234991A
- Authority
- CN
- China
- Prior art keywords
- input signal
- quantization
- comparator
- interval
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 15
- 238000013139 quantization Methods 0.000 claims abstract description 176
- 238000013519 translation Methods 0.000 claims abstract description 30
- 238000005192 partition Methods 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种高精度增量型模数转换器及其转换方法,包括:依次连接的输入信号判定单元100、逻辑控制单元200、模拟信号增益放大器300、量化输出单元400和数字码平移单元500,逻辑控制单元200连接数字码平移单元500。在实现高精度的基础上,同时有效的提升了增量型ΣΔ模数转换器整体的积分非线性和微分非线性,改善了增量型模数转换器在接近输入范围最大值和最小值时,量化误差偏大的固有缺陷。
Description
技术领域
本发明涉及集成电路设计领域,具体涉及一种高精度增量型模数转换器及其转换方法。
背景技术
现有的增量型ΣΔ模数转换器,在输入信号Vin接近量化范围的最大值或者最小值时,其量化得到的输出码值会存在丢码和误码的现象,直接导致模数转换器的积分非线性和微分非线性恶化,并导致模数转换器输出量化精度的下降。
发明内容
针对现有技术中存在的缺陷,本发明的目的在于提供一种高精度增量型模数转换器及其转换方法,在实现高精度的基础上,同时有效的提升了增量型ΣΔ模数转换器整体的积分非线性和微分非线性,改善了增量型模数转换器在接近输入范围最大值和最小值时,量化误差偏大的固有缺陷。
为实现上述目的,本发明采用的技术方案如下:
一种高精度增量型模数转换器,包括:依次连接的输入信号判定单元、逻辑控制单元、模拟信号增益放大器、量化输出单元和数字码平移单元,所述逻辑控制单元连接所述数字码平移单元;
所述输入信号判定单元,用于在开始量化之前,对输入信号进行分区判定,所述输入信号所在区间包括接近量化范围的最大值VH的区间、接近量化范围的最小值VL的区间和远离VH和VL的区间;
所述模拟信号增益放大器,用于在所述逻辑控制单元的控制下,根据所述输入信号所在区间,对所述输入信号选择不同的闭环增益后输出至所述量化输出单元进行量化;
所述数字码平移单元,用于在所述逻辑控制单元的控制下,根据所述输入信号所在区间,将所述输入信号经量化得到的数字码进行平移解调并输出量化结果,或者直接输出量化结果。
进一步,如上所述的一种高精度增量型模数转换器,所述输入信号判定单元包括4个比较器,其中,第一比较器和第二比较器的参考电压为量化范围的最大值VH,第三比较器和第四比较器的参考电压为量化范围的最小值VL;
在开始量化之前,将输入信号在所述4个比较器中同时进行比较;
当所述第一比较器和所述第二比较器的输出不同且所述第三比较器和所述第四比较器的输出相同时,则判定所述输入信号所在区间为接近量化范围的最大值VH的区间;
当所述第一比较器和所述第二比较器的输出相同且所述第三比较器和所述第四比较器的输出不同时,则判定所述输入信号所在区间为接近量化范围的最小值VL的区间;
当所述第一比较器和所述第二比较器的输出相同且所述第三比较器和所述第四比较器的输出相同时,则判定所述输入信号所在区间为远离VH和VL的区间。
进一步,如上所述的一种高精度增量型模数转换器,所述第一比较器和所述第二比较器为正常设计的比较器,所述第三比较器和所述第四比较器的正负输入端设计成存在几十mV量级的失调电压。
进一步,如上所述的一种高精度增量型模数转换器,所述模拟信号增益放大器具体用于:
若所述输入信号所在区间为接近量化范围的最大值VH的区间,在所述逻辑控制单元的控制下,选择闭环增益为0.5倍,将所述输入信号施加除以2的调制后输出至所述量化输出单元进行量化;
若所述输入信号所在区间为接近量化范围的最小值VL的区间,在所述逻辑控制单元的控制下,选择闭环增益为2倍,将所述输入信号施加乘以2的调制后输出至所述量化输出单元进行量化;
若所述输入信号所在区间为远离VH和VL的区间,在所述逻辑控制单元的控制下,选择闭环增益为1倍,不对所述输入信号进行增益调制,直接输出至所述量化输出单元进行量化。
进一步,如上所述的一种高精度增量型模数转换器,所述数字码平移单元具体用于:
若所述输入信号所在区间为接近量化范围的最大值VH的区间,在所述逻辑控制单元的控制下,将所述输入信号经量化得到的数字码左移1位,实现数字码乘以2的解调后,输出量化结果;
若所述输入信号所在区间为接近量化范围的最小值VL的区间,在所述逻辑控制单元的控制下,将所述输入信号经量化得到的数字码右移1位,实现数字码除以2的解调后,输出量化结果;
若所述输入信号所在区间为远离VH和VL的区间,在所述逻辑控制单元的控制下,不进行解调,直接输出量化结果。
一种高精度增量型模数转换器的转换方法,所述转换方法包括:
(1)输入信号判定单元在开始量化之前,对输入信号进行分区判定,所述输入信号所在区间包括接近量化范围的最大值VH的区间、接近量化范围的最小值VL的区间和远离VH和VL的区间;
(2)模拟信号增益放大器在逻辑控制单元的控制下,根据所述输入信号所在区间,对所述输入信号选择不同的闭环增益后输出至所述量化输出单元进行量化;
(3)数字码平移单元在所述逻辑控制单元的控制下,根据所述输入信号所在区间,将所述输入信号经量化得到的数字码进行平移解调并输出量化结果,或者直接输出量化结果。
进一步,如上所述的一种高精度增量型模数转换器的转换方法,所述输入信号判定单元包括4个比较器,其中,第一比较器和第二比较器的参考电压为量化范围的最大值VH,第三比较器和第四比较器的参考电压为量化范围的最小值VL;
步骤S100包括:
在开始量化之前,将输入信号在所述4个比较器中同时进行比较;
当所述第一比较器和所述第二比较器的输出不同且所述第三比较器和所述第四比较器的输出相同时,则判定所述输入信号所在区间为接近量化范围的最大值VH的区间;
当所述第一比较器和所述第二比较器的输出相同且所述第三比较器和所述第四比较器的输出不同时,则判定所述输入信号所在区间为接近量化范围的最小值VL的区间;
当所述第一比较器和所述第二比较器的输出相同且所述第三比较器和所述第四比较器的输出相同时,则判定所述输入信号所在区间为远离VH和VL的区间。
进一步,如上所述的一种高精度增量型模数转换器的转换方法,所述第一比较器和所述第二比较器为正常设计的比较器,所述第三比较器和所述第四比较器的正负输入端设计成存在几十mV量级的失调电压。
进一步,如上所述的一种高精度增量型模数转换器的转换方法,步骤S200包括:
所述模拟信号增益放大器执行:
若所述输入信号所在区间为接近量化范围的最大值VH的区间,在所述逻辑控制单元的控制下,选择闭环增益为0.5倍,将所述输入信号施加除以2的调制后输出至所述量化输出单元进行量化;
若所述输入信号所在区间为接近量化范围的最小值VL的区间,在所述逻辑控制单元的控制下,选择闭环增益为2倍,将所述输入信号施加乘以2的调制后输出至所述量化输出单元进行量化;
若所述输入信号所在区间为远离VH和VL的区间,在所述逻辑控制单元的控制下,选择闭环增益为1倍,不对所述输入信号进行增益调制,直接输出至所述量化输出单元进行量化。
进一步,如上所述的一种高精度增量型模数转换器的转换方法,步骤S300包括:
所述数字码平移单元执行:
若所述输入信号所在区间为接近量化范围的最大值VH的区间,在所述逻辑控制单元的控制下,将所述输入信号经量化得到的数字码左移1位,实现数字码乘以2的解调后,输出量化结果;
若所述输入信号所在区间为接近量化范围的最小值VL的区间,在所述逻辑控制单元的控制下,将所述输入信号经量化得到的数字码右移1位,实现数字码除以2的解调后,输出量化结果;
若所述输入信号所在区间为远离VH和VL的区间,在所述逻辑控制单元的控制下,不进行解调,直接输出量化结果。
本发明的有益效果在于:本发明在实现高精度的基础上,同时有效的提升了增量型ΣΔ模数转换器整体的积分非线性和微分非线性,改善了增量型ΣΔ模数转换器在接近输入范围最大值和最小值时,量化误差偏大的固有缺陷。
附图说明
图1为本发明实施例中提供的一种高精度增量型模数转换器的结构示意图;
图2为本发明实施例中提供的输入信号判定单元的结构示意图;
图3为本发明实施例中提供的模拟信号增益放大器及其对应输入信号区间操作的结构示意图;
图4为本发明实施例中提供的数字码平移单元及其对应输入信号区间操作的结构示意图;
图5为本发明实施例中提供的一种高精度增量型模数转换器的转换方法的流程示意图。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
如图1所示,一种高精度增量型模数转换器,包括:依次连接的输入信号判定单元100、逻辑控制单元200、模拟信号增益放大器300、量化输出单元400和数字码平移单元500,逻辑控制单元200连接数字码平移单元500;
输入信号判定单元100,用于在开始量化之前,对输入信号进行分区判定,输入信号所在区间包括接近量化范围的最大值VH的区间、接近量化范围的最小值VL的区间和远离VH和VL的区间;
模拟信号增益放大器300,用于在逻辑控制单元200的控制下,根据输入信号所在区间,对输入信号选择不同的闭环增益后输出至量化输出单元400进行量化;
数字码平移单元500,用于在逻辑控制单元200的控制下,根据输入信号所在区间,将输入信号经量化得到的数字码进行平移解调并输出量化结果,或者直接输出量化结果。
输入信号判定单元包括4个比较器,其中,第一比较器和第二比较器的参考电压为量化范围的最大值VH,第三比较器和第四比较器的参考电压为量化范围的最小值VL;
在开始量化之前,将输入信号在4个比较器中同时进行比较;
当第一比较器和第二比较器的输出不同且第三比较器和第四比较器的输出相同时,则判定输入信号所在区间为接近量化范围的最大值VH的区间;
当第一比较器和第二比较器的输出相同且第三比较器和第四比较器的输出不同时,则判定输入信号所在区间为接近量化范围的最小值VL的区间;
当第一比较器和第二比较器的输出相同且第三比较器和第四比较器的输出相同时,则判定输入信号所在区间为远离VH和VL的区间。
优选地,第一比较器和第二比较器为正常设计的比较器,第三比较器和第四比较器的正负输入端设计成存在几十mV量级的失调电压。
模拟信号增益放大器具体用于:
若输入信号所在区间为接近量化范围的最大值VH的区间,在逻辑控制单元的控制下,选择闭环增益为0.5倍,将输入信号施加除以2的调制后输出至量化输出单元进行量化;
若输入信号所在区间为接近量化范围的最小值VL的区间,在逻辑控制单元的控制下,选择闭环增益为2倍,将输入信号施加乘以2的调制后输出至量化输出单元进行量化;
若输入信号所在区间为远离VH和VL的区间,在逻辑控制单元的控制下,选择闭环增益为1倍,不对输入信号进行增益调制,直接输出至量化输出单元进行量化。
数字码平移单元具体用于:
若输入信号所在区间为接近量化范围的最大值VH的区间,在逻辑控制单元的控制下,将输入信号经量化得到的数字码左移1位,实现数字码乘以2的解调后,输出量化结果;
若输入信号所在区间为接近量化范围的最小值VL的区间,在逻辑控制单元的控制下,将输入信号经量化得到的数字码右移1位,实现数字码除以2的解调后,输出量化结果;
若输入信号所在区间为远离VH和VL的区间,在逻辑控制单元的控制下,不进行解调,直接输出量化结果。
图1为本发明的模数转换器的结构示意图,如图1所示,包括输入信号判定单元、模拟信号增益放大器、逻辑控制单元、量化输出单元、数字码平移单元。在量化范围为(VH-VL)、量化精度为N位的前提下,将输入信号分成2个部分进行量化;当输入信号Vin接近VH或者VL时,将输入信号相应的除以2或者乘以2的调制后,进行量化,量化完成后,在数字域对输出码值进行相应的左移1位(数字码值乘以2的操作)或者右移1位(数字码值除以2的操作)的解调,完成码值还原;当输入信号远离VH和VL时,对输入信号进行正常的量化。
本发明在实现高精度的基础上,同时有效的提升了增量型ΣΔ模数转换器整体的积分非线性和微分非线性,改善了增量型ΣΔ模数转换器在接近输入范围最大值和最小值时,量化误差偏大的固有缺陷。
实施例一
在N=14、VH=2.6V、VL=0.6V的情况下的具体实施例。
如图2所示,在开始量化之前,首先对输入信号进行分区判定,通过比较器A、比较器B、比较器C和比较器D来实现。其中比较器A和比较器C中,输入对管的尺寸严格匹配;比较器B和比较器D中,输入对管尺寸不相等,使其存在50mV的偏差。即:(1)比较器A中的参考电压为VH=2.6V、比较器B中实际参考电压为VH-50mV=2.55V,当比较器A和比较器B输出为{0,1}时(此时比较器C和比较器D的输出必然同为1),认定输入电压处于接近VH的区间;(2)比较器C中的参考电压为VL=0.6V、比较器D中实际参考电压为VH+50mV=0.65V,当比较器C和比较器D输出为{1,0}时(此时比较器A和比较器B的输出必然同为0),认定输入电压处于接近VL的区间;(3)当比较器A、比较器B、比较器C和比较器D的输出为{0,0,1,1}时,认定输入电压处于远离VH和VL的区间。
如图3所示,经过区间判定的输入信号,在逻辑控制单元的控制下,经过模拟信号增益放大器进行模拟信号的放大处理。(1)当输入信号处于接近VH的区间时,即图3中的V3到V4的范围,模拟增益放大器选择闭环增益为0.5倍,将输入信号施加除以2的调制后进行量化;(2)当输入信号处于接近VL的区间时,即图3中的V1到V2的范围,模拟增益放大器选择闭环增益为2倍,将输入信号施加乘以2的调制后进行量化;(3)当输入信号处于远离VH和VL的区间时,即图3中的V2到V3的范围,模拟增益放大器选择闭环增益为1倍,不对输入信号进行增益调制,直接进行量化。
如图4所示,经过量化输出单元的量化之后,根据图2中的区间判定:(1)当输入信号处于V3到V4的区间时,由逻辑控制单元控制数字码平移单元将量化得到的数字码左移1位,进行数字码乘以2的解调后,输出量化结果;(2)当输入信号处于V1到V2的区间时,由逻辑控制单元控制数字码平移单元将量化得到的数字码右移1位,进行数字码除以2的解调后,输出量化结果;(3)当输入信号处于V2到V3的区间时,不进行解调,直接输出量化结果。
可见,本发明将输入信号进行分区处理,避免了接近VH和VL的输入信号直接在增量型ΣΔ模数转换器中进行量化,规避了增量型ΣΔ模数转换器对于接近量化范围上下限的信号量化精度差的固有缺陷,有效的提升了增量型ΣΔ模数转换器整体的积分非线性和微分非线性。
以上给出了本发明在N=14、VH=2.6V、VL=0.6V的情况下的具体实施例,应理解的是,即使当N、VH、VL不满足上述实施例时,只要满足N大于等于2、VH>VL,通过类似的设计,一样能实现本发明的效果。
如图5所示,一种高精度增量型模数转换器的转换方法,包括:
S100、输入信号判定单元在开始量化之前,对输入信号进行分区判定,输入信号所在区间包括接近量化范围的最大值VH的区间、接近量化范围的最小值VL的区间和远离VH和VL的区间;
S200、模拟信号增益放大器在逻辑控制单元的控制下,根据输入信号所在区间,对输入信号选择不同的闭环增益后输出至量化输出单元进行量化;
S300、数字码平移单元在逻辑控制单元的控制下,根据输入信号所在区间,将输入信号经量化得到的数字码进行平移解调并输出量化结果,或者直接输出量化结果。
输入信号判定单元包括4个比较器,其中,第一比较器和第二比较器的参考电压为量化范围的最大值VH,第三比较器和第四比较器的参考电压为量化范围的最小值VL。
步骤S100包括:
在开始量化之前,将输入信号在4个比较器中同时进行比较;
当第一比较器和第二比较器的输出不同且第三比较器和第四比较器的输出相同时,则判定输入信号所在区间为接近量化范围的最大值VH的区间;
当第一比较器和第二比较器的输出相同且第三比较器和第四比较器的输出不同时,则判定输入信号所在区间为接近量化范围的最小值VL的区间;
当第一比较器和第二比较器的输出相同且第三比较器和第四比较器的输出相同时,则判定输入信号所在区间为远离VH和VL的区间。
优选地,第一比较器和第二比较器为正常设计的比较器,第三比较器和第四比较器的正负输入端设计成存在几十mV量级的失调电压。
步骤S200包括:
模拟信号增益放大器执行:
若输入信号所在区间为接近量化范围的最大值VH的区间,在逻辑控制单元的控制下,选择闭环增益为0.5倍,将输入信号施加除以2的调制后输出至量化输出单元进行量化;
若输入信号所在区间为接近量化范围的最小值VL的区间,在逻辑控制单元的控制下,选择闭环增益为2倍,将输入信号施加乘以2的调制后输出至量化输出单元进行量化;
若输入信号所在区间为远离VH和VL的区间,在逻辑控制单元的控制下,选择闭环增益为1倍,不对输入信号进行增益调制,直接输出至量化输出单元进行量化。
步骤S300包括:
数字码平移单元执行:
若输入信号所在区间为接近量化范围的最大值VH的区间,在逻辑控制单元的控制下,将输入信号经量化得到的数字码左移1位,实现数字码乘以2的解调后,输出量化结果;
若输入信号所在区间为接近量化范围的最小值VL的区间,在逻辑控制单元的控制下,将输入信号经量化得到的数字码右移1位,实现数字码除以2的解调后,输出量化结果;
若输入信号所在区间为远离VH和VL的区间,在逻辑控制单元的控制下,不进行解调,直接输出量化结果。
提供固定失调比较器和常规比较器,用于对输入信号进行分区判定,进行相应的乘以2或者除以2的调制;N位的增量型ΣΔ模数转换器,对输入的模拟信号进行N位量化,得到N位的量化码值;将所述的N位量化码值,根据分区判定的标志,进行相应的除以2或者乘以2的解调。最终得到N位的量化数字码值输出。
本发明在实现高精度的基础上,同时有效的提升了增量型ΣΔ模数转换器整体的积分非线性和微分非线性,改善了增量型ΣΔ模数转换器在接近输入范围最大值和最小值时,量化误差偏大的固有缺陷。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种高精度增量型模数转换器,其特征在于,包括:依次连接的输入信号判定单元、逻辑控制单元、模拟信号增益放大器、量化输出单元和数字码平移单元,所述逻辑控制单元连接所述数字码平移单元;
所述输入信号判定单元,用于在开始量化之前,对输入信号进行分区判定,所述输入信号所在区间包括接近量化范围的最大值VH的区间、接近量化范围的最小值VL的区间和远离VH和VL的区间;
所述模拟信号增益放大器,用于在所述逻辑控制单元的控制下,根据所述输入信号所在区间,对所述输入信号选择不同的闭环增益后输出至所述量化输出单元进行量化;
所述数字码平移单元,用于在所述逻辑控制单元的控制下,根据所述输入信号所在区间,将所述输入信号经量化得到的数字码进行平移解调并输出量化结果,或者直接输出量化结果。
2.根据权利要求1所述的一种高精度增量型模数转换器,其特征在于,所述输入信号判定单元包括4个比较器,其中,第一比较器和第二比较器的参考电压为量化范围的最大值VH,第三比较器和第四比较器的参考电压为量化范围的最小值VL;
在开始量化之前,将输入信号在所述4个比较器中同时进行比较;
当所述第一比较器和所述第二比较器的输出不同且所述第三比较器和所述第四比较器的输出相同时,则判定所述输入信号所在区间为接近量化范围的最大值VH的区间;
当所述第一比较器和所述第二比较器的输出相同且所述第三比较器和所述第四比较器的输出不同时,则判定所述输入信号所在区间为接近量化范围的最小值VL的区间;
当所述第一比较器和所述第二比较器的输出相同且所述第三比较器和所述第四比较器的输出相同时,则判定所述输入信号所在区间为远离VH和VL的区间。
3.根据权利要求1所述的一种高精度增量型模数转换器,其特征在于,所述第一比较器和所述第二比较器为正常设计的比较器,所述第三比较器和所述第四比较器的正负输入端设计成存在几十mV量级的失调电压。
4.根据权利要求1所述的一种高精度增量型模数转换器,其特征在于,所述模拟信号增益放大器具体用于:
若所述输入信号所在区间为接近量化范围的最大值VH的区间,在所述逻辑控制单元的控制下,选择闭环增益为0.5倍,将所述输入信号施加除以2的调制后输出至所述量化输出单元进行量化;
若所述输入信号所在区间为接近量化范围的最小值VL的区间,在所述逻辑控制单元的控制下,选择闭环增益为2倍,将所述输入信号施加乘以2的调制后输出至所述量化输出单元进行量化;
若所述输入信号所在区间为远离VH和VL的区间,在所述逻辑控制单元的控制下,选择闭环增益为1倍,不对所述输入信号进行增益调制,直接输出至所述量化输出单元进行量化。
5.根据权利要求1所述的一种高精度增量型模数转换器,其特征在于,所述数字码平移单元具体用于:
若所述输入信号所在区间为接近量化范围的最大值VH的区间,在所述逻辑控制单元的控制下,将所述输入信号经量化得到的数字码左移1位,实现数字码乘以2的解调后,输出量化结果;
若所述输入信号所在区间为接近量化范围的最小值VL的区间,在所述逻辑控制单元的控制下,将所述输入信号经量化得到的数字码右移1位,实现数字码除以2的解调后,输出量化结果;
若所述输入信号所在区间为远离VH和VL的区间,在所述逻辑控制单元的控制下,不进行解调,直接输出量化结果。
6.一种高精度增量型模数转换器的转换方法,应用于权利要求1-5任一项所述的一种高精度增量型模数转换器,其特征在于,所述转换方法包括:
(1)输入信号判定单元在开始量化之前,对输入信号进行分区判定,所述输入信号所在区间包括接近量化范围的最大值VH的区间、接近量化范围的最小值VL的区间和远离VH和VL的区间;
(2)模拟信号增益放大器在逻辑控制单元的控制下,根据所述输入信号所在区间,对所述输入信号选择不同的闭环增益后输出至所述量化输出单元进行量化;
(3)数字码平移单元在所述逻辑控制单元的控制下,根据所述输入信号所在区间,将所述输入信号经量化得到的数字码进行平移解调并输出量化结果,或者直接输出量化结果。
7.根据权利要求6所述的一种高精度增量型模数转换器的转换方法,其特征在于,所述输入信号判定单元包括4个比较器,其中,第一比较器和第二比较器的参考电压为量化范围的最大值VH,第三比较器和第四比较器的参考电压为量化范围的最小值VL;
步骤S100包括:
在开始量化之前,将输入信号在所述4个比较器中同时进行比较;
当所述第一比较器和所述第二比较器的输出不同且所述第三比较器和所述第四比较器的输出相同时,则判定所述输入信号所在区间为接近量化范围的最大值VH的区间;
当所述第一比较器和所述第二比较器的输出相同且所述第三比较器和所述第四比较器的输出不同时,则判定所述输入信号所在区间为接近量化范围的最小值VL的区间;
当所述第一比较器和所述第二比较器的输出相同且所述第三比较器和所述第四比较器的输出相同时,则判定所述输入信号所在区间为远离VH和VL的区间。
8.根据权利要求6所述的一种高精度增量型模数转换器的转换方法,其特征在于,所述第一比较器和所述第二比较器为正常设计的比较器,所述第三比较器和所述第四比较器的正负输入端设计成存在几十mV量级的失调电压。
9.根据权利要求6所述的一种高精度增量型模数转换器的转换方法,其特征在于,步骤S200包括:
所述模拟信号增益放大器执行:
若所述输入信号所在区间为接近量化范围的最大值VH的区间,在所述逻辑控制单元的控制下,选择闭环增益为0.5倍,将所述输入信号施加除以2的调制后输出至所述量化输出单元进行量化;
若所述输入信号所在区间为接近量化范围的最小值VL的区间,在所述逻辑控制单元的控制下,选择闭环增益为2倍,将所述输入信号施加乘以2的调制后输出至所述量化输出单元进行量化;
若所述输入信号所在区间为远离VH和VL的区间,在所述逻辑控制单元的控制下,选择闭环增益为1倍,不对所述输入信号进行增益调制,直接输出至所述量化输出单元进行量化。
10.根据权利要求6所述的一种高精度增量型模数转换器的转换方法,其特征在于,步骤S300包括:
所述数字码平移单元执行:
若所述输入信号所在区间为接近量化范围的最大值VH的区间,在所述逻辑控制单元的控制下,将所述输入信号经量化得到的数字码左移1位,实现数字码乘以2的解调后,输出量化结果;
若所述输入信号所在区间为接近量化范围的最小值VL的区间,在所述逻辑控制单元的控制下,将所述输入信号经量化得到的数字码右移1位,实现数字码除以2的解调后,输出量化结果;
若所述输入信号所在区间为远离VH和VL的区间,在所述逻辑控制单元的控制下,不进行解调,直接输出量化结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010988323.1A CN112234991B (zh) | 2020-09-18 | 2020-09-18 | 一种高精度增量型模数转换器及其转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010988323.1A CN112234991B (zh) | 2020-09-18 | 2020-09-18 | 一种高精度增量型模数转换器及其转换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112234991A true CN112234991A (zh) | 2021-01-15 |
CN112234991B CN112234991B (zh) | 2024-05-17 |
Family
ID=74108330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010988323.1A Active CN112234991B (zh) | 2020-09-18 | 2020-09-18 | 一种高精度增量型模数转换器及其转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112234991B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101068111A (zh) * | 2007-04-24 | 2007-11-07 | 北京中星微电子有限公司 | 一种模拟/数字转换电路及方法 |
DE102011079211B3 (de) * | 2011-07-14 | 2012-12-20 | Technische Universität Dresden | Verfahren und Anordnung zur inkrementellen Delta-Sigma-Analog-Digitalwandlung |
CN102944301A (zh) * | 2012-11-28 | 2013-02-27 | 浙江大学 | 基于变距分段法的超声信号数字式峰值检测方法及系统 |
CN103493378A (zh) * | 2011-04-22 | 2014-01-01 | 瑞萨电子株式会社 | 数据处理系统 |
CN109217872A (zh) * | 2018-08-13 | 2019-01-15 | 中国科学院微电子研究所 | 模数转换器及模数转换方法 |
-
2020
- 2020-09-18 CN CN202010988323.1A patent/CN112234991B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101068111A (zh) * | 2007-04-24 | 2007-11-07 | 北京中星微电子有限公司 | 一种模拟/数字转换电路及方法 |
CN103493378A (zh) * | 2011-04-22 | 2014-01-01 | 瑞萨电子株式会社 | 数据处理系统 |
DE102011079211B3 (de) * | 2011-07-14 | 2012-12-20 | Technische Universität Dresden | Verfahren und Anordnung zur inkrementellen Delta-Sigma-Analog-Digitalwandlung |
CN102944301A (zh) * | 2012-11-28 | 2013-02-27 | 浙江大学 | 基于变距分段法的超声信号数字式峰值检测方法及系统 |
CN109217872A (zh) * | 2018-08-13 | 2019-01-15 | 中国科学院微电子研究所 | 模数转换器及模数转换方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112234991B (zh) | 2024-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | A 12-bit 20-Msample/s pipelined analog-to-digital converter with nested digital background calibration | |
TWI514777B (zh) | 預測性逐漸逼近式類比數位轉換裝置及其方法 | |
US7142138B2 (en) | Multi-step analog/digital converter and on-line calibration method thereof | |
US9071261B2 (en) | Accuracy enhancement techniques for ADCs | |
US7986253B2 (en) | Method and apparatus for digital error correction for binary successive approximation ADC | |
US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
JPH01133422A (ja) | 全並列逐次比較形アナログ‐デジタル変換器 | |
US5682163A (en) | Semi-pipelined analog-to-digital converter | |
TWI666880B (zh) | 應用在數位類比轉換器的校正方法及相關的電路 | |
JPS62289016A (ja) | オフセツト自動補正a/d変換回路 | |
US6504500B1 (en) | A/D converter and A/D converting method | |
CN112234991A (zh) | 一种高精度增量型模数转换器及其转换方法 | |
US6304203B1 (en) | Successive approximation AD converter and microcomputer incorporating the same | |
JP2016213531A (ja) | Ad変換器およびad変換方法 | |
US7535399B2 (en) | Reference voltage shifting technique for optimizing SNR performance in pipeline ADCs with respect to input signal | |
CN110880937B (zh) | 基于渐进逼近架构的n bit模数转换器 | |
CN114172516A (zh) | 一种分裂式流水线-逐次逼近型模数转换器 | |
CN111211785B (zh) | 应用在数字模拟转换器的校正方法及相关的电路 | |
Ghoshal et al. | Realization of a 1.5 bits/stage pipeline ADC using switched capacitor technique | |
US20050038846A1 (en) | Substraction circuit with a dummy digital to analog converter | |
JP2705585B2 (ja) | 直並列型アナログ/ディジタル変換器 | |
JP3972567B2 (ja) | パイプラインa/d変換器 | |
US6259393B1 (en) | Semiconductor integrated circuit and driving method using comparator feedback loop to switch subtraction bypass circuit | |
Parthasarathy et al. | Accurate self characterization and correction of A/D converter performance | |
Watabe et al. | Digital Calibration Algorithm for 2-Stage Cyclic ADC used in 33-Mpixel 120-fps CMOS Image Sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |