CN112233973A - 一种调控宽禁带半导体材料缺陷及掺杂特性的方法 - Google Patents

一种调控宽禁带半导体材料缺陷及掺杂特性的方法 Download PDF

Info

Publication number
CN112233973A
CN112233973A CN202011004830.3A CN202011004830A CN112233973A CN 112233973 A CN112233973 A CN 112233973A CN 202011004830 A CN202011004830 A CN 202011004830A CN 112233973 A CN112233973 A CN 112233973A
Authority
CN
China
Prior art keywords
doping
wide bandgap
semiconductor material
bandgap semiconductor
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011004830.3A
Other languages
English (en)
Other versions
CN112233973B (zh
Inventor
罗光富
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Southern University of Science and Technology
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN202210223599.XA priority Critical patent/CN114639596A/zh
Priority to CN202011004830.3A priority patent/CN112233973B/zh
Publication of CN112233973A publication Critical patent/CN112233973A/zh
Application granted granted Critical
Publication of CN112233973B publication Critical patent/CN112233973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/02—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using electric fields, e.g. electrolysis
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

为克服现有宽禁带半导体材料存在大量自发缺陷，难以获得本征半导体以及难以实现反型掺杂的问题，本发明公开了一种通过外加电压，可控地提高自发缺陷的形成能，同时降低反型掺杂缺陷的形成能，实现本征宽禁带半导体材料制备与反型掺杂的方法。该方法包括以下操作步骤：在生长本征宽禁带半导体材料以及反型掺杂过程中，给自发形成N型导电的宽禁带半导体材料施加正偏压，给自发形成P型导电的宽禁带半导体材料施加负偏压。本发明同时公开了上述方法在制备本征氧化锌以及P型掺杂氧化锌中的应用。

Description

一种调控宽禁带半导体材料缺陷及掺杂特性的方法
技术领域
本发明属于半导体材料技术领域，具体涉及一种调控宽禁带半导体材料缺陷及掺杂特性的方法及应用。
背景技术
宽禁带半导体，如氮化镓(GaN)、氮化铝(AlN)、碳化硅(SiC)、氧化锌(ZnO)、氧化镓(Ga2O3)等材料，具有大能隙、高击穿电压、强抗辐射能力、高热导率及高电子迁移率等特性，非常适合制作高电压、高温、高频、大功率电子器件，以及可见光和紫外光的发光和光探测器件，具有广阔的应用前景。与传统半导体材料不同，目前实验制备得到的大多数宽禁带半导体材料，由于大量自发形成的缺陷而表现出很强的N型或P型导电特性，并且很难通过传统的掺杂方式实现相反的导电特性。因此，制备获得低缺陷浓度的本征半导体并实现高效率的反型掺杂，是宽禁带半导体器件进一步发展的关键。
在未有效消除大量自发缺陷的情况下，目前相关反型掺杂的效率因此大打折扣：通常掺杂浓度下得到的反型载流子浓度极低；重掺杂虽能提高反型载流子浓度，但由于此时缺陷浓度过高，致使迁移率极低。例如，2006年美国Solid State Scientific公司的研究者利用水热法研究氮掺杂ZnO薄膜中的P型掺杂特性，结果发现在氮原子掺杂浓度达到1018cm-3时，激活的P型浓度仅为1012cm-3，而空穴迁移率低至11cm2/V·s。上述困境使得基于这些宽禁带半导体材料的同质P-N结器件难以实现。因此这些反型掺杂困难的宽禁带半导体器件通常需要基于异质P-N结。但由于异质结器件的制备工艺复杂，并且不同材料间的晶格失配使得界面存在较多缺陷，因此严重影响了器件的价格、性能和寿命。
宽禁带半导体材料的上述问题，本质上是由材料中晶体缺陷的热力学性质决定的。根据热力学定义，一个普遍意义的晶体点缺陷
Figure BDA0002695534900000011
(即A元素原子占据晶体中B格点位置，且该缺陷带有电荷q)的缺陷形成能如公式1所示。
Figure BDA0002695534900000012
其中，
Figure BDA0002695534900000013
和Etot(perfect)分别表示具有缺陷
Figure BDA0002695534900000014
的晶体材料和对应的完美晶体材料的内能，EF为晶体的费米能级，μA和μB为A和B元素在相关实验条件下的化学势。更复杂的晶体缺陷可以看成由多个点缺陷组成，因此遵循与点缺陷类似的热力学规律。缺陷的形成能Ef与该缺陷在晶体中的浓度c成反比关系，具体形式如公式2所示。
Figure BDA0002695534900000021
其中，n0为晶体中可能形成相关缺陷的数密度，Ef为相关缺陷的形成能，kB为玻尔兹曼常数，Tgrowth为缺陷形成时的绝对温度，通常为材料生长温度。
通过公式(1)、(2)以及晶体材料整体满足的电中性原理(即晶体中所有带电缺陷、电子、空穴的电荷求和为零)，可以自洽地确定材料的费米能级，从而判断材料在各种情况下的掺杂类型和导电性质，如公式3所示。
Figure BDA0002695534900000022
其中,ne(EF,Tmeasurement)与nh(EF,Tmeasurement)分别为半导体材料在费米能级为EF、载流子测量温度为Tmeasurement时的自由电子与空穴浓度，
Figure BDA0002695534900000023
为缺陷
Figure BDA0002695534900000024
的浓度。
发明内容
针对现有宽禁带半导体存在大量自发缺陷，难以获得本征半导体以及难以实现反型掺杂的问题，本发明提供一种调控宽禁带半导体材料缺陷及掺杂特性的方法及应用。
本发明解决上述技术问题所采用的技术方案如下：
一方面，本发明提供了一种调控宽禁带半导体材料缺陷及掺杂特性的方法，在制备本征宽禁带半导体材料或反型掺杂过程中，通过电极在宽禁带半导体材料上施加制备偏压或掺杂偏压；
若所述宽禁带半导体材料自发形成N型导电特性，则施加正向偏压；若所述宽禁带半导体材料自发形成P型导电特性，则施加负向偏压。
可选的，所述宽禁带半导体材料的形态包括单晶、薄膜及纳米结构。
可选的，通过水热法、熔融法或分子束外延生长方式，在电极施加的制备偏压下生长所述宽禁带半导体材料。
可选的，所述制备偏压为-10～10伏。
可选的，在所述宽禁带半导体材料的一侧表面覆盖外电极，通过所述外电极向所述宽禁带半导体材料施加掺杂偏压，在另一侧表面进行反型掺杂处理。
可选的，所述掺杂偏压为-10～10伏。
另一方面，本发明提供了如上所述的方法在制备本征以及P型掺杂氧化锌单晶、薄膜或纳米结构中的应用。
可选的，在氧化锌的生成区域施加制备偏压，所述制备偏压为1～3伏。
可选的，在氧化锌材料上施加掺杂偏压，所述掺杂偏压为1～3伏，同时进行P型元素掺杂。
可选的，所述P型掺杂元素包括Li、Na、Ag、N、P、As中的一种或多种元素。
附图说明
图1是本发明提供的通过外电压控制本征宽禁带半导体生长的装置示意图。
图2是本发明提供的通过外电压控制宽禁带半导体反型掺杂的装置示意图。
图3是本发明提供的未施加外电压时，ZnO晶体中各个点缺陷和配对缺陷的缺陷形成能及费米能级(EF为未掺杂时的费米能级，EF'为氮掺杂浓度为1012cm-3时的费米能级)。
图4是本发明提供的施加1.15伏外电压时，ZnO晶体中各个点缺陷和配对缺陷的缺陷形成能及费米能级(EF为未掺杂时的费米能级，EF'为氮掺杂浓度为1012cm-3时的费米能级)。
具体实施方式
为使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，将与自发导电性质相反的掺杂过程则称为反型掺杂。术语“正偏压”指的是对需要控制的宽禁带半导体材料施加电压，并使其处于高电势的一端。以直流电源为例，可将宽禁带半导体材料接入直流电源正极；术语“负偏压”指的是对需要控制的宽禁带半导体材料施加电压，并使其处于低电势的一端。以直流电源为例，可将宽禁带半导体材料接入直流电源负极。
针对现有宽禁带半导体存在大量自发缺陷，难以获得本征半导体、难以进行反型掺杂的问题，本发明公开了一种通过外电压调控宽禁带半导体材料缺陷及掺杂特性的方法及应用。具体而言，本发明提出通过施加外电压U可控地调控点缺陷
Figure BDA0002695534900000041
的缺陷形成能，相关缺陷形成能如公式4所示。
Figure BDA0002695534900000042
从上述公式可以看出，外电压U对缺陷
Figure BDA0002695534900000043
的形成能施加大小为qU的额外影响。对于因自发缺陷而形成N型导电的宽禁带半导体而言(比如氧化锌)，由于自发缺陷带正电(q为正)，因此施加正偏压可使qU为正值，从而提高自发缺陷的形成能、降低其浓度。但对于此时的反型掺杂(即P型掺杂)而言，由于掺杂元素在晶体中带负电，所以上述正偏压可以降低反型掺杂元素的形成能、提高其浓度。同理，负偏压可以降低自发P型宽禁带半导体中自发缺陷的浓度，同时提高其N型掺杂元素的浓度。
上述方法的突出优点包括：(I)该方法的有效性不依赖自发缺陷的原子构成以及具体的宽禁带半导体材料。这是因为所有导致N型或P型导电的晶体缺陷都具有正电荷或负电荷，会受到外电压相同方向的调控。(II)该方法可以在保持其他生长条件不变的情况下，通过外电压可控地调控自发缺陷和掺杂元素的浓度。相比而言，通过改变反应物的传统方法(对应改变公式1中的μA和μB)常常面临生长条件偏离理想条件时带来的诸多问题。
本发明据此进一步提出实现上述方法的如下通用技术方案。
第一、本征宽禁带半导体材料由如下方法制备得到。在合成宽禁带半导体材料的过程中，在宽禁带半导体材料的生成区域施加制备偏压，相关示意图如图1所示。若所述宽禁带半导体材料的自发缺陷为N型导电特性，则施加的制备偏压为正偏压；若所述宽禁带半导体材料的自发缺陷为P型导电特性，则施加的制备偏压为负偏压。所述制备偏压为-10～10伏；具体值依赖于宽禁带半导体材料以及生长方法。当所述制备偏压过大时，将会使得缺陷过多，进而降低载流子的迁移率。
第二、在获得本征宽禁带半导体材料基础上，对宽禁带半导体材料施加掺杂偏压，同时进行反型掺杂元素的掺杂处理，相关示意图如图2所示。若所述宽禁带半导体材料的自发缺陷为N型导电特性，则施加的掺杂偏压为正偏压(与制备偏压符号相同)；若所述宽禁带半导体材料的自发缺陷为P型导电特性，则施加的掺杂偏压为负偏压(与制备偏压符号相同)。所述掺杂偏压为-10～10伏。
本发明进一步针对ZnO材料提出如下具体技术方案。
作为一种具有广泛技术应用的宽禁带半导体材料，ZnO通常表现出很强的N型导电性，其本征半导体材料以及高质量的P型掺杂目前都尚未实现。为解决上述问题，并进一步展示本发明中的方法，发明人将采用基于密度泛函理论的第一性原理计算方法(采用HSE06杂化交换关联函数和Hubbard U相结合方法)，以水热法生长ZnO单晶为例，(1)研究了未施加偏压时ZnO晶体的缺陷形成能、费米能级，解释了典型实验条件下观察到的自发N型导电性质。(2)之后，发明人以氮掺杂ZnO材料为例，通过计算验证了无偏压时，氮掺杂难以实现P型掺杂。(3)最后，发明者确认了正偏压可以有效抑制N型自发缺陷，实现本征ZnO半导体，并且通过氮元素掺杂实现有效的P型导电。
水热法是目前生长ZnO大块体单晶的一种主要手段。该方法将ZnO原料溶于370℃左右的超临界水中，液相中的ZnO分子上升到腔体上方，最终生长出ZnO单晶。其中腔体内的水蒸气分压约为1080个标准大气压。发明人通过化学反应
Figure BDA0002695534900000051
确定了平衡条件下的化学势μO和μH，并通过μZn+μO＝μZnO确定了化学势μZn。然后利用第一性原理计算方法研究了10种点缺陷(分别为氧空位缺陷VO,锌空位缺陷VZn，氧间隙缺陷Oi，Zn-Zn键间氧缺陷Oi(split)，锌间隙缺陷Zni，氢间隙缺陷Hi，氧替位缺陷OZn，锌替位缺陷ZnO，氢替位缺陷HO与HZn)，10种由点缺陷形成的配对缺陷(分别为VO+Zni,VO+VZn,VO+VO,VZn+VZn,VO+ZnO,VO+OZn,Hi+VZn,Hi+OZn,Hi+Oi,VZn+2H)以及2种氮掺杂缺陷(分别为氮间隙缺陷Ni与氮替位缺陷NO)。
图3给出了无外电压情况下，上述晶体缺陷的形成能以及氮掺杂前的自洽费米能级EF与氮掺杂后的自洽费米能级E′F。结果表明：水热法直接制备获得的ZnO单晶的费米能级在本征费米能级上方1.14电子伏处，为典型的N型导电。在氮掺杂缺陷NO浓度为1012cm-3情况下，无偏压时的费米能级在本征费米能级上方0.39电子伏处，仍然为典型的N型导电。因此，氮的P型掺杂效果被ZnO的自发缺陷完全补偿。上述结果印证了之前的大量实验发现：无偏压时，ZnO自发形成N型导电，且氮的P型掺杂难以实现。发明人的计算结果还表明：自发缺陷Hi和HO是导致水热法中ZnO出现N型导电的主要原因。由于水热法无法排除H原子，且其中的HO缺陷极其稳定，因此目前水热法制备得到的N型ZnO单晶难以通过退火等后续处理实现本征半导体。
图4给出了施加1.15伏正偏压时，各个晶体缺陷的形成能以及氮掺杂前的自洽费米能级EF与氮掺杂后的自洽费米能级E′F。结果表明：当给ZnO晶体施加1.15伏的正向偏压时，主要的N型自发缺陷Hi和HO的形成能显著提高，其浓度被大幅降低。此时的ZnO的费米能级为1.7电子伏，正好位于能隙中间，因此为本征半导体。在此偏压条件下，当NO掺杂浓度为1012cm-3时，ZnO的费米能级位于本征费米能级以下0.77电子伏处，因此为典型的P型导电。综合分析发现：1.15伏左右的正偏压可以在典型的ZnO水热法生长条件下，有效抑制ZnO的N型自发缺陷，实现本征半导体，并在后续的氮掺杂条件下增加P型掺杂元素在晶体中的浓度，实现较好的P型导电特性。
下面通过具体实施方式对本发明调控宽禁带半导体材料缺陷及掺杂特性的方法进行详细说明。
实施例1
所述本征宽禁带半导体材料由以下方法制备得到：
步骤一，在使用水热法、熔融法或分子束外延法在合成宽禁带半导体材料的过程中，通过顶端电极对所述宽禁带半导体材料施加制备偏压。所述电极须能与宽禁带半导体形成低电阻的欧姆接触。若所述宽禁带半导体材料的自发缺陷为N型导电特性，则施加的制备偏压为正偏压；若所述宽禁带半导体材料的自发缺陷为P型导电特性，则施加的制备偏压为负偏压。
步骤二，将步骤一所制得的宽禁带半导体材料与外电极结构放入掺杂设备，通过所述顶端电极向本征宽禁带半导体材料施加掺杂偏压，并在所述宽禁带半导体材料的另一侧表面进行反型掺杂处理。所述的掺杂方式可选自热扩散或离子注入等方式。若所述宽禁带半导体材料的自发缺陷为N型导电特性，则施加的掺杂偏压为正偏压；若所述宽禁带半导体材料的自发缺陷为P型导电特性，则施加的掺杂偏压为负偏压。在一些实施例中，所述掺杂偏压为-10～10伏。
需要说明的是：所述本征宽禁带半导体材料的制备过程和所述反型掺杂元素的掺杂过程可以为相互独立的步骤；在另一些实施例中，也可在宽禁带半导体材料的制备过程同时进行所述反型掺杂元素的掺杂。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
以下通过实施例2对本发明调控ZnO材料缺陷及掺杂特性的方法进行进一步说明。
实施例2
本实施例用于说明本发明公开的调控ZnO材料缺陷及掺杂特性的方法及应用，包括以下操作步骤：
步骤一，将合适的衬底材料覆盖掩模版后放入金属电极沉积设备，在惰性气体环境中将Au金属靶材沉积在衬底材料上，获得外电极。
步骤二，利用水热法反应容器，得到370℃的超临界水，使腔内压强达到约1080标准大气压强，并使用外电极在ZnO生长区域施加约为1.15伏的直流电压，以此抑制ZnO晶体中自发N型缺陷的形成。在此高温、高压以及外电压的条件下，通过水热法合成ZnO本征半导体单晶。
步骤三，将步骤二制备的ZnO本征半导体单晶与Au电极结构封入石英玻璃管内。在外电极上施加大小约为1.1伏的正偏压。将管内温度提高到400℃，通入混有惰性保护气体的氮气，然后通过电弧放电离氮气，持续实验直到P型导电性能达到要求。
以上所述仅为本发明的实施例而已，并不用以限制本发明；凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
在不同的实施例中，还可以选取除氮以外的其他P型掺杂元素，如Li、Na、Ag、N、As和P等元素中的一种或多种。
可选的，所述ZnO材料选自氧化锌单晶、氧化锌薄膜或氧化锌纳米结构。
在不同的实施例中，对ZnO材料施加掺杂偏压，同时进行反型掺杂元素的掺杂处理，所述掺杂偏压为1.1～3伏。当所述制备偏压过大时，则引入的P型缺陷密度过大，会降低空穴迁移率。
综上所述，发明人公开了利用外电压可控地改变宽禁带半导体中带电缺陷的热力学稳定性，从而调控自发缺陷以及掺杂元素浓度的新概念、新方法和实施装置，其有效性在ZnO晶体的例子中进行了展示。

Claims (10)

1.一种调控宽禁带半导体材料缺陷及掺杂特性的方法，其特征在于：在制备本征宽禁带半导体材料或反型掺杂过程中，通过电极在宽禁带半导体材料上施加制备偏压或掺杂偏压；
若所述宽禁带半导体材料自发形成N型导电特性，则施加正向偏压；若所述宽禁带半导体材料自发形成P型导电特性，则施加负向偏压。
2.根据权利要求1所述的方法，其特征在于，所述宽禁带半导体材料的形态包括单晶、薄膜及纳米结构。
3.根据权利要求1所述的方法，其特征在于，通过水热法、熔融法或分子束外延生长方式，在电极施加的制备偏压下生长所述宽禁带半导体材料。
4.根据权利要求1或3所述的方法，其特征在于，所述制备偏压为-10～10伏。
5.根据权利要求1所述的方法，其特征在于，在所述宽禁带半导体材料的一侧表面覆盖外电极，通过所述外电极向所述宽禁带半导体材料施加掺杂偏压，在另一侧表面进行反型掺杂处理。
6.根据权利要求1或5所述的方法，其特征在于，所述掺杂偏压为-10～10伏。
7.如权利要求1～6任意一项所述的方法在制备本征以及P型掺杂氧化锌单晶、薄膜或纳米结构中的应用。
8.根据权利要求7所述的应用，其特征在于，在氧化锌的生成区域施加制备偏压，所述制备偏压为1～3伏。
9.根据权利要求7所述的应用，其特征在于，在氧化锌材料上施加掺杂偏压，所述掺杂偏压为1～3伏，同时进行P型掺杂。
10.根据权利要求9所述的应用，其特征在于，所述P型掺杂元素包括Li、Na、Ag、N、P、As中的一种或多种元素。
CN202011004830.3A 2020-09-22 2020-09-22 一种调控宽禁带半导体材料缺陷及掺杂特性的方法 Active CN112233973B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210223599.XA CN114639596A (zh) 2020-09-22 2020-09-22 一种本征宽禁带半导体的制备方法及应用
CN202011004830.3A CN112233973B (zh) 2020-09-22 2020-09-22 一种调控宽禁带半导体材料缺陷及掺杂特性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011004830.3A CN112233973B (zh) 2020-09-22 2020-09-22 一种调控宽禁带半导体材料缺陷及掺杂特性的方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210223599.XA Division CN114639596A (zh) 2020-09-22 2020-09-22 一种本征宽禁带半导体的制备方法及应用

Publications (2)

Publication Number Publication Date
CN112233973A true CN112233973A (zh) 2021-01-15
CN112233973B CN112233973B (zh) 2022-03-22

Family

ID=74107368

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210223599.XA Pending CN114639596A (zh) 2020-09-22 2020-09-22 一种本征宽禁带半导体的制备方法及应用
CN202011004830.3A Active CN112233973B (zh) 2020-09-22 2020-09-22 一种调控宽禁带半导体材料缺陷及掺杂特性的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210223599.XA Pending CN114639596A (zh) 2020-09-22 2020-09-22 一种本征宽禁带半导体的制备方法及应用

Country Status (1)

Country Link
CN (2) CN114639596A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064229A (zh) * 2022-06-30 2022-09-16 哈尔滨工业大学 一种基于杂化密度泛函的SiC单晶缺陷性质的计算方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1749443A (zh) * 2005-09-06 2006-03-22 天津大学 制备氧化锌一维纳米棒晶薄膜的方法
CN1772974A (zh) * 2005-10-26 2006-05-17 浙江大学 一种Li－N共掺杂生长p型ZnO晶体薄膜的方法
US20090302314A1 (en) * 2006-07-06 2009-12-10 National Institute Of Adv Industrial Sci And Tech P-type zinc oxide thin film and method for forming the same
CN101692751A (zh) * 2009-10-12 2010-04-07 浙江大学 一种在p型硅上实现ZnO薄膜纯紫外电致发光的器件结构
CN102212792A (zh) * 2011-06-15 2011-10-12 蚌埠玻璃工业设计研究院 以氮气为掺杂源一步法制备氮掺杂p型氧化锌薄膜的方法
UA78485U (uk) * 2012-07-20 2013-03-25 Львівський Національний Університет Імені Івана Франка СПОСІБ ОТРИМАННЯ НАНОСТРУКТУРОВАНОГО МАТЕРІАЛУ ZnO З Р-ТИПОМ ПРОВІДНОСТІ
JP2013149441A (ja) * 2012-01-18 2013-08-01 Research Institute Of Nanophotonics ｐ型ＺｎＯの作製方法、ＺｎＯエレクトロルミネッセンス半導体素子
CN106653577A (zh) * 2017-01-23 2017-05-10 哈尔滨理工大学 一种电沉积制备n型半导体ZnO薄膜的方法
CN108039379A (zh) * 2017-11-27 2018-05-15 南京信息工程大学 一种金属箔片表面金属掺杂的氧化锌复合电极薄膜及其制备方法
CN109509819A (zh) * 2018-10-18 2019-03-22 浙江大学 一种基于铒、氟共掺杂ZnO薄膜的电致发光器件及制备方法
CN110444644A (zh) * 2019-07-26 2019-11-12 浙江大学 一种增强硅基铒掺杂ZnO薄膜电致发光的器件及制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1749443A (zh) * 2005-09-06 2006-03-22 天津大学 制备氧化锌一维纳米棒晶薄膜的方法
CN1772974A (zh) * 2005-10-26 2006-05-17 浙江大学 一种Li－N共掺杂生长p型ZnO晶体薄膜的方法
US20090302314A1 (en) * 2006-07-06 2009-12-10 National Institute Of Adv Industrial Sci And Tech P-type zinc oxide thin film and method for forming the same
CN101692751A (zh) * 2009-10-12 2010-04-07 浙江大学 一种在p型硅上实现ZnO薄膜纯紫外电致发光的器件结构
CN102212792A (zh) * 2011-06-15 2011-10-12 蚌埠玻璃工业设计研究院 以氮气为掺杂源一步法制备氮掺杂p型氧化锌薄膜的方法
JP2013149441A (ja) * 2012-01-18 2013-08-01 Research Institute Of Nanophotonics ｐ型ＺｎＯの作製方法、ＺｎＯエレクトロルミネッセンス半導体素子
UA78485U (uk) * 2012-07-20 2013-03-25 Львівський Національний Університет Імені Івана Франка СПОСІБ ОТРИМАННЯ НАНОСТРУКТУРОВАНОГО МАТЕРІАЛУ ZnO З Р-ТИПОМ ПРОВІДНОСТІ
CN106653577A (zh) * 2017-01-23 2017-05-10 哈尔滨理工大学 一种电沉积制备n型半导体ZnO薄膜的方法
CN108039379A (zh) * 2017-11-27 2018-05-15 南京信息工程大学 一种金属箔片表面金属掺杂的氧化锌复合电极薄膜及其制备方法
CN109509819A (zh) * 2018-10-18 2019-03-22 浙江大学 一种基于铒、氟共掺杂ZnO薄膜的电致发光器件及制备方法
CN110444644A (zh) * 2019-07-26 2019-11-12 浙江大学 一种增强硅基铒掺杂ZnO薄膜电致发光的器件及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
XIN YI CHEN,ET.AL: "Nitrogen doped-ZnO/n-GaN heterojunctions", 《JOURNAL OF APPLIED PHYSICS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064229A (zh) * 2022-06-30 2022-09-16 哈尔滨工业大学 一种基于杂化密度泛函的SiC单晶缺陷性质的计算方法

Also Published As

Publication number Publication date
CN114639596A (zh) 2022-06-17
CN112233973B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
Higashiwaki et al. State-of-the-art technologies of gallium oxide power devices
Wang et al. Progress in state-of-the-art technologies of Ga2O3 devices
Zhou et al. A review of the most recent progresses of state-of-art gallium oxide power devices
Higashiwaki et al. Recent progress in Ga2O3 power devices
US8541816B2 (en) III nitride electronic device and III nitride semiconductor epitaxial substrate
WO2015056714A1 (ja) ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス
Lu et al. Recent advances in NiO/Ga2O3 heterojunctions for power electronics
WO2018103269A1 (zh) 一种肖特基势垒整流器
WO2022061484A1 (zh) 一种调控宽禁带半导体材料缺陷及掺杂特性的方法及应用
CN105047695A (zh) 用于高电子迁移率晶体管的高阻衬底以及生长方法
JP2016213473A (ja) 炭化珪素半導体装置
CN112233973B (zh) 一种调控宽禁带半导体材料缺陷及掺杂特性的方法
CN108767008B (zh) 一种具有高阻GaN缓冲层的HEMT及其制备方法
US9806205B2 (en) N-type aluminum nitride monocrystalline substrate
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
KR20130091871A (ko) 실리콘 기판상에 ⅲ-질화계 에피층을 성장하는 방법 및 그 반도체 기판
CN109244131A (zh) 一种高速晶体管及其制造方法
JP4610858B2 (ja) 化合物半導体エピタキシャル基板
KR102225693B1 (ko) 단결정 알루미늄 질화물 기판을 포함하는 전력 반도체 장치들
Cheng et al. Fabrication of tunable n-Zn1-xCdxO/p-GaN heterojunction light-emitting diodes
Higashiwaki Gallium Oxide Power Device Technologies
Higashiwaki Gallium Oxide: Material Properties and Devices
Woo et al. From Wide to Ultrawide-Bandgap Semiconductors for High Power and High Frequency Electronic Devices
Bayraktaroglu et al. Assessment of Ga2O3 technology
CN212010977U (zh) 一种氮化镓基外延结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant