CN112232004B - 片上系统芯片设计方案的测试方法及片上系统 - Google Patents

Abstract

本发明公开了一种片上系统芯片设计方案的测试方法，包括以下步骤：提供具有固化外设的可编程器件；其中，所述可编程器件被划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端；将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化；将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接；利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试；本发明还公开了一种片上系统，解决现有技术中片上系统芯片测试过程导致资源消耗量大的问题，降低了片上系统芯片验证测试成本。

Description

片上系统芯片设计方案的测试方法及片上系统

技术领域

本申请涉及FPGA设计领域，尤其涉及一种片上系统芯片设计方案的测试方法及片上系统。

背景技术

在SOC（片上系统）投片之前，需要使用FPGA（可编程门阵列）对其功能及性能进行测试，从而尽可能排除系统中存在的功能问题，同时确保性能能够满足要求，常见的SOC系统一般包括一个或多个处理器或控制器模块，总线，多个通过总线通信的外设模块，各部分模块将会占用大量的FPGA资源，为了使用尽可能完整的系统进行测试，添加尽可能多的外设模块参与测试，FPGA资源消耗量将会非常大，需要购买具有更大面积的FPGA进行系统的构建，验证测试成本将会提高。

本申请发明人发现现有技术SOC系统的设计存在以下问题：原FPGA设计添加太多外设模块测试，占用大面积的FPGA，同时导致FPGA资源消耗量大，因此，提供一种降低FPGA资源消耗量的低成本SOC系统是至关重要的。

发明内容

本发明主要目的在于提供一种片上系统芯片设计方案的测试方法及片上系统，旨在解决现有技术中片上系统芯片测试过程导致资源消耗量大的问题。

为实现上述目的，本发明提供一种片上系统芯片设计方案的测试方法，所述片上系统芯片设计方案的测试方法包括以下步骤：

在一实施例中，提供具有固化外设的可编程器件；其中，所述可编程器件被划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端；

将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化；

将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接；

利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试。

在一实施例中，固化外设为标准件，包括以下至少之一：通用异步收发传输器、串行外设接口、以太网、控制器局域网络、通用输入输出接口以及定时器。

在一实施例中，将待测试的片上系统芯片的剩余外设采用所述可编程逻辑端进行实例化，并与所述实例化的处理器建立连接；

利用所述固化外设和剩余外设对所述片上系统芯片的处理器的设计功能进行测试；

其中，所述剩余外设为所述可编程系统端未包括的外设。

在一实施例中，可编程系统端设有内存控制器；所述可编程逻辑端和所述可编程系统端共用所述内存控制器的内存。

在一实施例中，可编程系统端设有固化总线；所述方法还包括：将位于所述可编程逻辑端的实例化的处理器通过所述固化总线与位于所述可编程系统端的固化外设建立连接；其中，固化总线包括第一接口以及第二接口，所述第一接口的传输速度大于第二接口的传输速度。

在一实施例中，将位于可编程逻辑端的实例化的处理器通过所述固化总线的第二接口连接可编辑系统端的总线控制器；

所述总线控制器通过第二接口连接位于所述可编程系统端的固化外设。

在一实施例中，将位于可编程逻辑端的实例化的处理器通过所述固化总线的第一接口连接位于可编程系统端的内存控制器。

为实现上述目的，本申请实施例还提供一种片上系统，所述片上系统使用ZYNQ且包括可编程系统端和可编程逻辑端；

可编程系统端包括ARM双核处理器、内存控制器、总线控制器以及固化外设；

可编程逻辑端包括处理器以及剩余外设；

所述固化总线，将位于所述可编程逻辑端的实例化的处理器通过所述固化总线与位于所述可编程系统端的固化外设建立连接；其中，将位于可编程逻辑端的实例化的处理器通过所述固化总线的第二接口连接所述总线控制器，所述总线控制器通过第二接口连接位于所述固化外设；

所述可编程逻辑端与所述可编程系统端共用所述内存控制器的内存，将位于可编程逻辑端的实例化的处理器通过所述固化总线的第一接口连接所述内存控制器。

在一实施例中，所述ZYNQ型号为Xilinx zynq-7000。

在一实施例中，所述ARM双核处理器采用Cortex-A9 ARM内核，用于片上系统的初始化。

本申请实施例中提供的片上系统芯片设计方案的测试方法及片上系统的技术方案，至少具有如下技术效果：

1、由于采用将可编程器件划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端，将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化的技术方案，解决了现有技术中片上系统芯片测试过程导致的资源消耗量大的问题，降低了片上系统芯片验证测试成本。

2、由于采用将可编程逻辑端的实例化的处理器通过所述固化总线与位于所述可编程系统端的固化外设建立连接，即将可编程逻辑端的实例化的处理器通过固化总线的第二接口连接可编辑系统端的总线控制器，总线控制器通过第二接口连接可编程系统端的固化外设，将可编程逻辑端的实例化的处理器通过固化总线的第一接口连接位于可编程系统端的内存控制器的技术方案，解决了现有技术中片上系统芯片测试过程导致资源消耗量大的问题，实现可编程逻辑端与可编程系统端的连接，以对可编程系统端进行访问，提高片上系统的运行速度，降低了片上系统芯片验证测试成本。

附图说明

图1为本发明实施例涉及的片上系统硬件结构示意图；

图2为本发明片上系统芯片设计方案的测试方法的第一实施例的流程示意图；

图3为本发明片上系统芯片设计方案的测试方法的第一实施例步骤S130的一个细化流程示意图；

图4为本发明片上系统芯片设计方案的测试方法的第一实施例步骤S131的一个细化流程示意图；

图5为本发明片上系统芯片设计方案的测试方法的第二实施例的流程示意图；

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本申请为了解决现有技术中片上系统芯片测试过程导致资源消耗量大的问题，采用了提供具有固化外设的可编程器件；其中，所述可编程器件被划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端；将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化；将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接；利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试的技术方案，实现了降低了片上系统芯片验证测试成本。

为了更好地理解上述技术方案，下面将参照附图更详细地描述本申请的示例性实施例。虽然附图中显示了本申请的示例性实施例，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。

本领域技术人员可以理解，图1所示的片上系统的硬件结构并不构成对片上系统的限定，片上系统可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

作为一种实现方式，可以如图1所示，图1为本发明实施例涉及的片上系统硬件结构示意图。

可编程器件，搭载于片上系统，其中，可编程器件的关键部件至少包括可编程系统端（Processing System）10、可编程逻辑端（Programmable Logic）20，还可以包括数字信号处理器模块、嵌入的存储器模块、外部进行通讯的接口模块、模数转换模块以及电源模块等；其中，可编程系统端10包括固化外设11、ARM双核处理器12、总线控制器13、内存控制器14以及固化总线15，所述固化总线15还包括第一接口152与第二接口151；可编程逻辑端20包括处理器21以及剩余外设22。

下面结合图1对可编程器件的各个部件进行具体的介绍：

可编程系统端10，包括固化外设11、ARM双核处理器12、总线控制器13、内存控制器14以及固化总线15，还包括一个甚至多个编程接口，用于获取可编程逻辑端的软件驱动程序进行可编程系统端的控制与测试，当可编程系统端10和可编程逻辑端20需要传输某些驱动程序时，由可编程系统端10发起驱动程序的收发，可编程系统端10通过对相应的地址读写完成驱动程序传输操作，可编程逻辑端20通过对固化总线15上给出的地址接收或者写入相应的驱动程序。

固化外设11，本申请为使片上系统的验证测试过程简便，避免占用大面积的FPGA面积，将片上系统常用的部分外设进行固定，即将本申请的固化外设11作为标准件，该固化外设11至少包括以下一种：通用异步收发传输器、串行外设接口、以太网、控制器局域网络、通用输入输出接口以及定时器，其中，固化外设还可支持部分软件驱动程序设计。

ARM双核处理器12，用于片上系统芯片的初始化，其中，ARM双核处理器12采用Cortex-A9 ARM内核。

总线控制器13，可根据可编程系统端10与可编程逻辑端20不同的连接方式选择开启的固化总线15对应的接口。

内存控制器14，可用于存储可编辑逻辑端的剩余外设22的软件驱动程序、可编辑系统端的固化外设11的软件驱动程序以及其他片上系统器件的驱动程序。

可编程逻辑端20，可编辑逻辑端20用于实现高速逻辑、简单算术以及数据流处理；可编辑逻辑端20包括处理器21以及剩余外设22，其中，可编程逻辑端20与所述可编程系统端10共用所述内存控制器14的内存。

固化总线15，采用AXI总线，将位于所述可编程逻辑端的实例化的处理器通过所述固化总线15与位于所述可编程系统端的固化外设建立连接；其中，将位于可编程逻辑端的实例化的处理器21通过所述固化总线15的第二接口151连接所述总线控制器13，所述总线控制器13通过第二接口151连接位于所述固化外设11，将位于可编程逻辑端20的实例化的处理器21通过所述固化总线15的第一接口152连接所述内存控制器14。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

如图2所示，图2为本发明片上系统芯片设计方案的测试方法的第一实施例的流程示意图，所述片上系统芯片设计方案的测试方法包括以下步骤：

步骤S110，提供具有固化外设的可编程器件；其中，所述可编程器件被划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端。

在本实施例中，提供具有固化外设的可编程器件，将所述可编程器件划分为可编程系统端和可编程逻辑端，同时将所述固化外设设置于可编程系统端内部；其中，可编程器件可根据对固化外设的实例化来实现相应的验证测试功能，可编辑器件包括以下两种类型：FPGA（可编程门阵列）以及CPLD（可编程逻辑器件），FPGA拥有最高的逻辑密度以及性能，因此被广泛应用于数据处理和存储、仪器仪表、电信以及数字信号处理等应用中，本申请使用FPGA为可编程器件以实现软件程序的开发、仿真与验证测试，通过将软件驱动程序编程到可编程器件中相应的模块中，实现在实际运行的电路中对片上系统设计方案的测试；固化外设为标准件（IP），并以模块的形式存储于内存控制器中，所述将固化外设设置为标准件，并将固化外设集成于可编程系统端的内部以标准化，其中，固化外设至少包括以下一种：通用异步收发传输器、串行外设接口、以太网、控制器局域网络、通过输入输出接口以及定时器，可根据实际开发需求配置符合要求的固化外设；在可编程系统端与可编程逻辑端建立连接后，可以直接调用存储于内存控制器中固化外设相应的模块控制程序进行测试，而不需要对固化外设重新实例化。

步骤S120，将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化。

在本实施例中，待测试的片上系统芯片的设计方案为实例化位于可编程逻辑端的处理器及部分必要的外设，这里的必要外设是指除固化外设以外的剩余外设，通过实例化实现可编程逻辑端共用位于可编程系统端的资源，例如通过实例化实现可编程逻辑端共用位于可编程系统端的内存控制器、固化外设等，降低片上系统验证测试开发成本；采用可编程逻辑端进行处理器的实例化是指在可编程逻辑端部分实例化处理器、固化总线以及设于可编辑逻辑端的剩余外设等，以使各模块之间建立连接；其中，位于可编程逻辑端的处理器至少包括一个，调用处理器执行相应测试工作时需将处理器实例化为模块，通过实例化操作可实现模块之间的连接，处理器在执行验证测试工作过程中，通过模块的形式进行调用，建立可编程逻辑端与可编程系统端的连接，从而实现共用可编程系统端资源，对可编程系统端的资源进行测试。

在本实施例中，所使用的片上系统芯片是ZYNQ，是一种基于FPGA（可编辑门阵列）的片上系统芯片；该片上系统芯片ZYNQ的型号为Xilinx zynq-7000，采用赛灵思公司（Xilinx） Zynq-7000 可编程片上系统的开发系列，还可以使用具有开发片上系统能力的MPSoc系列，Zynq-7000系列将位于可编程系统端的ARM 双核处理器和固化外设集成在同一个片上系统芯片内，使得Zynq-7000系列具处理器和FPGA双重特性，特别适用于软硬件协同设计。

步骤S130，将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接。

在本实施例中，通过对可编辑逻辑端的处理器进行实例化以与可编程系统端的固化外设建立连接，实现可编程逻辑端的处理器对可编程系统端的固化外设进行访问。例如，通过实例化以建立可编辑逻辑端处理器与固化总线的连接，该过程包括：首先，需要对处理器与固化总线进行定义以及模块化，模块化需要分别定义处理器与固化总线的端口名与连接线；其次，调用处理器与固化总线对应的模块；最后，实例化时用命名端口的连接方式，对已定义好的模块进行实例化引用的语法可以采用如下格式：模块名实例名 (端口连接关系列表)，即模块名实例名 (.端口名(连接线1)，.端口名2(连接线2))，可以在端口连接关系列表中定义多个不同模块的端口，通过连接线实现模块的连接，若不连接某个模块，则在端口连接列表中不列出该端口。

如图3所示，图3为本发明片上系统芯片设计方案的测试方法的第一实施例步骤S130的一个细化流程示意图，包括：

步骤S131，将位于所述可编程逻辑端的实例化的处理器通过所述固化总线与位于所述可编程系统端的固化外设建立连接。

在本实施例中，在可编程系统端设有固化总线，将位于可编程逻辑端的实例化的处理器通过固化总线与可编程系统端的固化外设连接以进行数据传输，本申请以固化总线为AXI（Advanced eXtensible Interface）固化总线为例，该AXI固化总线一般由数据线、地址线以及控制线构成，并根据AXI固化总线接口与AXI固化总线协议进行数据传输；其中，AXI固化总线设置于可编程系统端，可编程逻辑端的实例化的处理器与可编程系统端的固化外设建立连接需要先建立传输数据通道，AXI固化总线协议定义了5个独立的传输通道，分别为读地址通道、读数据通道、写地址通道、写数据通道、写响应通道，通过控制通道实现与固化外设数据的传输、通信，AXI固化总线协议规定的数据传输方式是猝发式的，它的地址/控制和数据相位是分离的，支持不对齐的数据传输，可响应不同的传输指令选择不同的传输模式，例如，可编程逻辑端与固化外设连接过程中，若响应突发传输指令时，使用首字节选通方式，即只需要首地址就可进行传输；若在独立的读写数据通道中，采用独立的地址、控制和数据周期进行数据传输；AXI固化总线接口是多主机，多从机通讯接口，用于可编程逻辑端与可编程系统端内部器件的通信。

在本实施例中，位于可编辑系统端的所有固化外设可经过AMBA（AdvancedMicrocontroller Bus Architecture）总线进行连接，其中，AMBA总线，是一种用于片上系统设计中功能块的连接和管理的开放标准片上互连规范，位于可编程逻辑端的剩余外设与处理器则可以通过AXI固化总线接口挂载在AMBA总线上，从而实现片上系统内部各组件的互联互通。

如图4所示，图4为本发明片上系统芯片设计方案的测试方法的第一实施例步骤S131的一个细化步骤流程示意图，包括：

步骤S1311，将位于可编程逻辑端的实例化的处理器通过所述固化总线的第二接口连接可编辑系统端的总线控制器。

在本实施例中，在可编程器件中，第二接口是通用的AXI固化总线接口，固化总线上包括四个第二接口，即分别包括两个32位主设备接口和两个32位从设备接口，总线控制器可根据可编程系统端与可编程逻辑端不同的连接方式选择开启的固化总线对应的接口，例如，可编程逻辑端的实例化的处理器通过所述固化总线的第二接口连接可编辑系统端的总线控制器。

步骤S1312，所述总线控制器通过第二接口连接位于所述可编程系统端的固化外设。

在本实施例中，第二接口是高性能/带宽的标准的接口，固化总线上至少包括四个第一接口，可编程逻辑端使用第一接口访问位于可编程系统端的内存控制器，由步骤S1311可编程逻辑端的实例化的处理器通过所述固化总线的第二接口连接可编辑系统端的总线控制器后，总线控制器通过第二接口连接可编程系统端的固定外设，从而实现可编程逻辑端的实例化的处理器通过所述固化总线的第二接口与可编程系统端的固化外设建立连接。

步骤S1313，将位于可编程逻辑端的实例化的处理器通过所述固化总线的第一接口连接位于可编程系统端的内存控制器。

在本实施例中，可编程系统端设有内存控制器，可编程逻辑端和所述可编程系统端共用所述内存控制器的内存，其中，内存控制器用于存储可编辑逻辑端的剩余外设的驱动程序、可编辑系统端的固化外设的驱动程序以及其他片上系统器件的驱动程序，可编程逻辑端的实例化的处理器通过固化总线的第一接口连接可编程系统端的内存控制器。

步骤S132，其中，固化总线包括第一接口以及第二接口，所述第一接口的传输速度大于第二接口的传输速度。

在本实施例中，在可编程系统端中设定打开连接可编程逻辑端对应的固化总线接口，即将可编辑逻辑端的固化总线中的第一接口和第二接口与可编程系统对应的模块进行连接，固化总线接口包括第一接口以及第二接口，且第一接口的传输速度大于第二接口的传输速度，例如，设置第一接口，实现可编程逻辑端的实例化的处理器通过所述固化总线的第一接口连接可编程系统端的内存控制器；设置第二接口，实现可编程逻辑端的实例化的处理器通过固化总线的第二接口连接可编辑系统端的总线控制器，总线控制器通过第二接口连接可编程系统端的固化外设。

步骤S140，利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试。

在本实施例中，通过在可编程逻辑端设置相应的驱动程序，将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接关系后，通过调用相应的固化外设模块，控制固化外设对片上系统芯片的处理器的设计功能进行测试。

由于采用将可编程器件划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端，将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化，将可编程逻辑端的实例化的处理器通过所述固化总线与位于所述可编程系统端的固化外设建立连接，即将可编程逻辑端的实例化的处理器通过固化总线的第二接口连接可编辑系统端的总线控制器，总线控制器通过第二接口连接可编程系统端的固化外设，将可编程逻辑端的实例化的处理器通过固化总线的第一接口连接位于可编程系统端的内存控制器的技术方案，解决了现有技术中片上系统芯片测试过程导致的资源消耗量大的问题，通过降低片上系统的外设从而降低片上系统的资源消耗量，提高片上系统的运行速度，降低片上系统的验证测试成本。

如图5所示，图5为本发明片上系统芯片设计方案的测试方法的第二实施例的流程示意图，包括：

步骤S210，提供具有固化外设的可编程器件；其中，所述可编程器件被划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端。

步骤S220，将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化。

步骤S230，将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接。

步骤S240，利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试。

步骤S250，将待测试的片上系统芯片的剩余外设采用所述可编程逻辑端进行实例化，并与所述实例化的处理器建立连接。

在本实施例中，将待测试的片上系统芯片的剩余外设采用可编程逻辑端进行实例化，并通过固化总线与位于可编程逻辑端实例化的处理器建立连接；其中，剩余外设为可编程系统端未包括的外设，剩余外设为非必要外设，提供开发接口，开发人员可根据实际开发需求增加相应的外设，例如，剩余外设可以是数字信号处理模块、图像识别模块等模块，在实际开发过程中，增加数字信号处理模块处理复杂的数字信号；或者加入摄像头模块对图像进行识别，对增加的数字信号处理模块或者摄像头模块进行实例化使其通过固化总线与实例化的处理器进行连接，具体实例化过程如步骤S130所述，这里不再赘述。

步骤S260，利用所述固化外设和剩余外设对所述片上系统芯片的处理器的设计功能进行测试。

在本实施例中，位于可编程逻辑端的剩余外设与可编程系统端建立连接以对片上系统芯片的处理器的设计功能进行测试；例如：第一种测试方式，剩余外设可以根据步骤S250所述的步骤与位于可编程逻辑端的实例化的处理器建立连接，可编程逻辑端的实例化的处理器通过固化总线的第二接口连接可编程系统端的总线控制器，通过总线控制器与固化外设连接，从而实现固化外设对片上系统芯片处理器的设计功能进行测试；第二种测试方式，剩余外设可通过第一接口直接连接可编程系统端的固化外设；采用第二种测试方式的速度比采用第一种测试方式的速度快。

与第一实施例相比，第二实施例新增步骤包含步骤S250，步骤S260，其他步骤与第一实施例相同，不再赘述。

由于采用将待测试的片上系统芯片的剩余外设采用所述可编程逻辑端进行实例化，并与所述实例化的处理器建立连接，利用所述固化外设和剩余外设对所述片上系统芯片的处理器的设计功能进行测试，提供两种测试方式，第一种测试方式为剩余外设与位于可编程逻辑端的实例化的处理器建立连接，可编程逻辑端的实例化的处理器通过固化总线的第二接口连接可编程系统端的总线控制器，通过总线控制器与固化外设连接，从而实现固化外设对片上系统芯片处理器的设计功能进行测试；第二种测试方式，剩余外设可通过第一接口直接连接可编程系统端，对可编程系统端的固化外设进行测试；第二种测试方式的速度比采用第一种测试方式的速度快的技术方案，解决了现有技术中片上系统芯片测试过程导致的资源消耗量大的问题，通过降低片上系统的外设从而降低片上系统的资源消耗量，提高片上系统的运行速度，降低片上系统的验证测试成本。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种片上系统芯片设计方案的测试方法，其特征在于，所述方法包括：

提供具有固化外设的可编程器件；其中，所述可编程器件被划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端，所述固化外设为固定于所述可编程系统端的外围设备；

将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化，其中，所述实例化为对处理器进行模块化；

将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接；

利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试。

2.如权利要求1所述的片上系统芯片设计方案的测试方法，其特征在于，所述固化外设为标准件，包括以下至少之一：通用异步收发传输器、串行外设接口、以太网、控制器局域网络、通用输入输出接口以及定时器。

3.如权利要求1所述的片上系统芯片设计方案的测试方法，其特征在于，还包括，将待测试的片上系统芯片的剩余外设采用所述可编程逻辑端进行实例化，并与所述实例化的处理器建立连接；

利用所述固化外设和剩余外设对所述片上系统芯片的处理器的设计功能进行测试；

其中，所述剩余外设为所述可编程系统端未包括的外设。

4.如权利要求1所述的片上系统芯片设计方案的测试方法，其特征在于，所述可编程系统端设有内存控制器；所述可编程逻辑端和所述可编程系统端共用所述内存控制器的内存。

5.如权利要求4所述的片上系统芯片设计方案的测试方法，其特征在于，所述可编程系统端还设有固化总线；所述将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接包括：

将位于所述可编程逻辑端的实例化的处理器通过所述固化总线与位于所述可编程系统端的固化外设建立连接；

其中，固化总线包括第一接口以及第二接口，所述第一接口的传输速度大于第二接口的传输速度。

6.如权利要求5所述的片上系统芯片设计方案的测试方法，其特征在于，所述将位于所述可编程逻辑端的实例化的处理器通过所述固化总线与位于所述可编程系统端的固化外设建立连接，包括：

将位于可编程逻辑端的实例化的处理器通过所述固化总线的第二接口连接可编辑系统端的总线控制器；

所述总线控制器通过第二接口连接位于所述可编程系统端的固化外设。

7.如权利要求5所述的片上系统芯片设计方案的测试方法，其特征在于，还包括：

将位于可编程逻辑端的实例化的处理器通过所述固化总线的第一接口连接位于可编程系统端的内存控制器。

8.一种片上系统，其特征在于，所述片上系统使用ZYNQ且包括可编程系统端和可编程逻辑端；

可编程系统端包括ARM双核处理器、内存控制器、总线控制器、固化外设以及固化总线，所述固化外设为固定于所述可编程系统端的外围设备；

可编程逻辑端包括处理器以及剩余外设；

所述固化总线，将位于所述可编程逻辑端的实例化的处理器通过所述固化总线与位于所述可编程系统端的固化外设建立连接；其中，将位于可编程逻辑端的实例化的处理器通过所述固化总线的第二接口连接所述总线控制器，所述总线控制器通过第二接口连接位于所述固化外设；

所述可编程逻辑端与所述可编程系统端共用所述内存控制器的内存，将位于可编程逻辑端的实例化的处理器通过所述固化总线的第一接口连接所述内存控制器。

9.如权利要求8所述的片上系统，其特征在于，所述ZYNQ型号为Xilinx zynq-7000 。

10.如权利要求8所述的片上系统，其特征在于，所述ARM双核处理器采用Cortex-A9ARM内核，用于片上系统的初始化。

Images