CN112230883B - 一种用于乘法器零标志位的产生电路、乘法器和检测方法 - Google Patents

一种用于乘法器零标志位的产生电路、乘法器和检测方法 Download PDF

Info

Publication number
CN112230883B
CN112230883B CN202011097310.1A CN202011097310A CN112230883B CN 112230883 B CN112230883 B CN 112230883B CN 202011097310 A CN202011097310 A CN 202011097310A CN 112230883 B CN112230883 B CN 112230883B
Authority
CN
China
Prior art keywords
input value
input
bit
zero
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011097310.1A
Other languages
English (en)
Other versions
CN112230883A (zh
Inventor
黄鹏
丁晓兵
朱少华
冯潮斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinwang Microelectronics Technology Co ltd
Original Assignee
Shanghai Chipon Micro Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Chipon Micro Electronic Technology Co ltd filed Critical Shanghai Chipon Micro Electronic Technology Co ltd
Priority to CN202011097310.1A priority Critical patent/CN112230883B/zh
Publication of CN112230883A publication Critical patent/CN112230883A/zh
Application granted granted Critical
Publication of CN112230883B publication Critical patent/CN112230883B/zh
Priority to EP21879310.7A priority patent/EP4231136A4/en
Priority to PCT/CN2021/122874 priority patent/WO2022078265A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/74—Selecting or encoding within a word the position of one or more bits having a specified value, e.g. most or least significant one or zero detection, priority encoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/768—Data position reversal, e.g. bit reversal, byte swapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明涉及集成电路的技术领域，公开了一种用于乘法器零标志位的产生电路，用于要求乘法运算结果与乘数、被乘数位数相同的乘法器应用，包括低位零检测模块、按位与模块和结果判定模块，所述低位零检测模块用于发现第一个输入值中从低位向高位第一个出现数值1的位，并将所述位至最高位全部用1替换；所述按位与模块用于将替换后的第一个输入值按位反序，再将反序后的第一输入值与第二输入值做按位与的逻辑运算；所述结果判定模块用于判定逻辑与运算后的结果是否全部为零，若全部为零，则零标志位输出为1，否则输出为0。本发明的电路结构紧凑，控制方便，便于普及和推广。

Description

一种用于乘法器零标志位的产生电路、乘法器和检测方法
技术领域
本发明涉及集成电路的技术领域，特别是一种用于乘法器零标志位的产生电路、乘法器和检测方法。
背景技术
在32位架构的MCU中，常见的乘法器为32×32结果为低32位的结构，为提高运算效率，乘法器通常使用单周期实现。由于乘法器的关键路径较长，通常乘法器需要较长的时间，相比其他指令会出现限制运行频率的结果，所以实际设计过程中需要尽可能加快乘法器的运算结果。
发明内容
本发明提供一种用于乘法器零标志位的产生电路、乘法器和检测方法，解决了现有乘法器的运算时间较长，会限制MCU运行频率等问题。
本发明可以通过以下技术方案实现：
一种用于乘法器零标志位的产生电路，用于要求乘法运算结果与乘数、被乘数位数相同的乘法器应用，包括低位零检测模块、按位与模块和结果判定模块，所述低位零检测模块用于发现第一个输入值中从低位向高位第一个出现数值1的位，并将所述位至最高位全部用1替换；所述按位与模块用于将替换后的第一个输入值按位反序，再将反序后的第一输入值与第二输入值做按位与的逻辑运算；所述结果判定模块用于判定逻辑与运算后的结果是否全部为零，若全部为零，则零标志位输出为1，否则输出为0。
进一步，所述低位零检测模块包括级联在一起的多个检测单元，后一级检测单元的级联端口通过或门与前面所有检测单元的标志位端口连接，每个检测单元均具有相同数量的输入端口和输入端口，用于判定输入数值中是否有数值1，若有，标志位输出为1，其检测单元的输出为将数值1对应的位至最高位置1后的数值，否则标志位输出为0，且检测单元的输出直接为输入数值。
进一步，所述检测单元包括从低位到高位的四个输入端口和四个输出端口，分别为In0、In1、In2、In3和Out0、Out1、Out2、Out3，
输入端口In0通过依次串联的两个非门和一个或门与输出端口Out0相连，形成第一通路；输入端口In1一起通过依次串联的或非门、非门、或门与输出端口Out1相连，形成第二通路；输入端口In2通过依次串联的非门、与非门、或门与输出端口Out2相连，形成第三通路；输入端口In3一起通过依次串联的或非门、与门、或门与输出端口Out2相连，形成第四通路；
所述第二通路中的或非门的输入端口还与输入端口In0连接，输出端口还与第三通路、第四通路中的与非门的输入端口连接；
所述第四通路中的或非门的输入端口还与输入端口In2连接；
所述第二通路、第四通路中的或非门的输出端口还通过与非门与标志位端口连接；
所述第一通路、第二通路、第三通路和第四通路中的或门的输入端口均与级联端口相连。
进一步，所述结果判定模块设置有或非门。
一种基于上文所述的用于乘法器零标志位的产生电路的乘法器，包括权利要求1-4之一所述的用于乘法器零标志位的产生电路和乘法运算电路。
一种用于定长乘法零标志位的检测方法，用于要求乘法运算结果与乘数、被乘数位数相同的乘法器应用，包括以下步骤：
步骤一、从低位向高位对第一个输入值进行逐位检测，直至发现第一个出现数值1的位，并将所述位至最高位全部用1替换；
步骤二、将所述步骤一中替换后的第一个输入值按位反序，再与第二个输入值进行按位与逻辑运算；
步骤三、对步骤二中逻辑运算后的结果进行判定，若全部为零，则零标志位输出为1，否则输出为0。
进一步，根据要求乘法运算结果的位数，通过高位补零或者低位截取的方式，对所述第一个输入值和第二个输入值的位数进行处理，使三者的位数相同。
进一步，当所述第一个输入值和第二个输入值的位数相同，但与要求乘法运算结果的位数不同时，根据要求乘法运算结果的位数，通过将第一个输入值和第二个输入值的高位补零方式，或者从两者的低位截取与要求乘法运算结果的位数相同的位数，使三者的位数相同；
当所述第一个输入值、第二个输入值以及要求乘法运算结果的位数均不相同时，根据要求乘法运算结果的位数，通过将第一个输入值或/和第二个输入值的高位补零方式，或者从第一个输入值或/和第二个输入值的低位截取与要求乘法运算结果的位数相同的位数，使三者的位数相同。
本发明有益的技术效果在于：
利用低位零检测模块将第一个输入值中的低位连续零位检测出来，然后利用按位与模块将第一个输入值、第二个输入值中的低位连续零位都保留下来，最后，通过结果判定模块即可输出第一个输入值、第二个输入值做乘法运算时的零标志位计算结果，不需要根据第一个输入值、第二个输入值做乘法运算后的计算结果来计算零标志位，两者可以并行计算，从而提高乘法器的运算速度。另外，整个电路结构紧凑，实用性强，便于普及和推广。
附图说明
图1为本发明的总体电路结构示意图；
图2为本发明的低位零检测模块的结构示意图；
图3为本发明的检测单元的结构示意图；
图4为本发明的结果判定模块的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施例进一步详细说明。
一般情况下，乘法器的运算结果有两部分组成，一个是乘法运算本身，一个是标志位的产生，这两者需要的时间决定了最后得到乘法结果所使用的时间。而乘法器的标志位主要有两个，即负标志位和是零标志位，其中，负标志位判断较为简单，零标志位会在乘法运算完成之后再产生，这样不利于提高乘法器运算速度。本发明提出一种基于乘法器输入快速产生零标志位的方式来提供乘法运算速度，即将原来的乘法运算结果产生后再计算零标志位的串行计算方式改进为两者能够同时运行的并行计算方式，从而提高乘法器运算速度。
参照附图1，本发明提供了一种用于乘法器零标志位的产生电路，包括低位零检测模块、按位与模块和结果判定模块，该低位零检测模块用于发现第一个输入值中从低位向高位第一个出现数值1的位，并将所述位至最高位全部用1替换；该按位与模块用于将替换后的第一个输入值按位反序，再将反序后的第一输入值与第二输入值做按位与的逻辑运算；该结果判定模块用于判定逻辑与运算后的结果是否全部为零，若全部为零，则零标志位输出为1，否则输出为0。这样，利用低位零检测模块将第一个输入值中的低位连续零位检测出来，然后利用按位与模块将第一个输入值、第二个输入值中的低位连续零位都保留下来，最后，通过结果判定模块即可输出第一个输入值、第二个输入值做乘法运算时的零标志位计算结果，不需要根据第一个输入值、第二个输入值做乘法运算后的计算结果来计算零标志位，两者可以并行计算，从而提高乘法器的运算速度。
如图2所示，该低位零检测模块包括级联在一起的多个检测单元，后一级检测单元的级联端口通过或门与前面所有检测单元的标志位端口连接，每个检测单元均具有相同数量的输入端口和输入端口，用于判定输入数值中是否有数值1，若有，标志位输出为1，其检测单元的输出为将数值1对应的位至最高位置1后的数值，否则标志位输出为0，且检测单元的输出直接为输入数值。这样，通过多个检测单元将第一个输入值均分为多个部分，各个部分均作为输入，同时输入对应的检测单元进行是否包含数值1的判断，并且借助或门，将前面所有检测单元的检测结果引入至下一级检测单元辅助判断，从而提高整个低位零检测模块的计算速度。
具体地，如图3所示，该检测单元包括从低位到高位的四个输入端口和四个输出端口，分别为In0、In1、In2、In3和Out0、Out1、Out2、Out3，输入端口In0通过依次串联的两个非门和一个或门与输出端口Out0相连，形成第一通路；输入端口In1一起通过依次串联的或非门、非门、或门与输出端口Out1相连，形成第二通路；输入端口In2通过依次串联的非门、与非门、或门与输出端口Out2相连，形成第三通路；输入端口In3一起通过依次串联的或非门、与门、或门与输出端口Out2相连，形成第四通路；并且第二通路中的或非门的输入端口还与输入端口In0连接，输出端口还与第三通路、第四通路中的与非门的输入端口连接；第四通路中的或非门的输入端口还与输入端口In2连接；第二通路、第四通路中的或非门的输出端口还通过与非门与标志位端口连接；第一通路、第二通路、第三通路和第四通路中或门的输入端口均与级联端口相连。
由于四条通路中或门的输入端口均与级联端口相连，输入端口对应四条通路的输出端口，而级联端口又通过或门与前面所有检测单元的标志位端口连接，因此，只要前面所有检测单元的标志位端口中的一个输出为数值1，无论该检测单元对应的四条通路中前面电路的计算是什么，该检测单元的输出也将是全部为数值1，其真值表如下所示，从而可以快速地将第一个出现数值1的位至最高位置1输出，快速完成第一个输入值的低位零检测。
检测单元的真值表
Figure BDA0002724174310000051
该按位与模块的输入端口从低位至高位分别与低位零检测模块的输出端口从高位至低位连接起来，实现对置1替换后的第一个输入值按位反序操作，通过这种连接方式不需要额外的模块，只需要通过走线即可实现按序取反的功能，简单可靠，然后利用多个与门，将其与第二个输入值做按位与的逻辑运算，由于第一个输入值的低位连续零已经转移到高位，而第二个输入值的低位连续零依然在低位，从而将两个输入值中的低位连续零位都保留下来，为后续判断做准备。
该结果判定模块设置有或非门，将按位与模块的各个输出端口连接至或非门的输入端口，如图4所示，利用或非门的功能即可完成零标志位的输出判断，其输出为1时，表示该或非门的输入全部为0，即第一个输入值和第二个输入值中的低位连续零位数和大于等于任一输入值的位数，两者乘法运算结果为0；输出为0时，表示该或非门的输入不全部为0，即第一个输入值和第二个输入值中的低位连续零位数和小于任一输入值的位数，两者乘法运算结果不为0。
本发明的产生电路用于要求乘法运算结果与乘数、被乘数位数相同的乘法器应用，例如输入为两个32位数的二进制数值、只取乘法运算结果低32位的乘法器，或者输入为两个32位数的二进制数值、取正常的乘法运算结果即64位的乘法器，或者输入为两个64位数的二进制数值、只取乘法运算结果低32位的乘法器，或者输入为两个位数不同的二进制数值、且取乘法运算结果的位数也与两个输入不同的乘法器等等，在使用本发明的产生电路时，具体处理如下：
对于第一种情况，可以直接使用本发明的产生电路；
对于第二种情况，只需将输入为两个32位数的二进制数值的高位补零扩展成64位数即可；
对于第三种情况，只需截取输入的两个64位数的二进制数值中低32位重新作为输入即可；
对于第四种情况，参考上述三种情况，将两个输入的二进制数值处理成和要求的乘法运算结果相同的位数，重新作为输入即可。
本发明还提供了一种基于上文所述的用于乘法器零标志位的产生电路的乘法器，包括上文所述的用于乘法器零标志位的产生电路和乘法运算电路。
本发明还提供了一种用于定长乘法零标志位的检测方法，包括以下步骤：
步骤一、从低位向高位对第一个输入值进行逐位检测，直至发现第一个出现数值1的位，并将所述位至最高位全部用1替换。
为了确保检测的一致性，第一个输入值和第二个输入值的位数要相同，当两者位数不相同时，通过将位数少的输入值的高位补零方式，使两者的位数达到相同。
步骤二、将步骤一中替换后的第一个输入值按位反序，再与第二个输入值进行按位与逻辑运算；由于采用按位反序操作，将第一个输入值的低位连续零已经转移到高位，而第二个输入值的低位连续零依然在低位，通过按位与逻辑运算，就可以将两个输入值中的低位连续零位都保留下来，为后续判断做准备。
步骤三、对逻辑运算后的结果进行判定，若全部为零，则零标志位输出为1，否则输出为0。
若其输入全部为0，即第一个输入值和第二个输入值中的低位连续零位数和大于等于任一输入值的位数，两者乘法运算结果为0，则零标志位输出为1；若其输入不全部为0，即第一个输入值和第二个输入值中的低位连续零位数和小于任一输入值的位数，两者乘法运算结果不为0，则零标志位输出为0。
本发明的检测方法也是用于要求乘法运算结果与乘数、被乘数位数相同的乘法器应用，根据要求乘法运算结果的位数，通过高位补零或者低位截取的方式，对第一个输入值和第二个输入值的位数进行处理，使三者的位数相同。
具体地，当第一个输入值和第二个输入值的位数相同，但与要求乘法运算结果的位数不同时，根据要求乘法运算结果的位数，通过将第一个输入值和第二个输入值的高位补零方式，或者从两者的低位截取与要求乘法运算结果的位数相同的位数，使三者的位数相同；
当第一个输入值、第二个输入值以及要求乘法运算结果的位数均不相同时，根据要求乘法运算结果的位数，通过将第一个输入值或/和第二个输入值的高位补零方式，或者从第一个输入值或/和第二个输入值的低位截取与要求乘法运算结果的位数相同的位数，使三者的位数相同。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，因此，本发明的保护范围由所附权利要求书限定。

Claims (7)

1.一种用于乘法器零标志位的产生电路，其特征在于：用于要求乘法运算结果与乘数、被乘数位数相同的乘法器应用，包括低位零检测模块、按位与模块和结果判定模块，所述低位零检测模块用于发现第一个输入值中从低位向高位第一个出现数值1的位，并将所述位至最高位全部用1替换；所述按位与模块用于将替换后的第一个输入值按位反序，再将反序后的第一输入值与第二输入值做按位与的逻辑运算；所述结果判定模块用于判定逻辑与运算后的结果是否全部为零，若全部为零，则零标志位输出为1，否则输出为0；
所述低位零检测模块包括级联在一起的多个检测单元，后一级检测单元的级联端口通过或门与前面所有检测单元的标志位端口连接，每个检测单元均具有相同数量的输入端口和输入端口，用于判定输入数值中是否有数值1，若有，标志位输出为1，其检测单元的输出为将数值1对应的位至最高位置1后的数值，否则标志位输出为0，且检测单元的输出直接为输入数值。
2.根据权利要求1所述的用于乘法器零标志位的产生电路，其特征在于：所述检测单元包括从低位到高位的四个输入端口和四个输出端口，分别为In0、In1、In2、In3和Out0、Out1、Out2、Out3，输入端口In0通过依次串联的两个非门和一个或门与输出端口Out0相连，形成第一通路；输入端口In1一起通过依次串联的或非门、非门、或门与输出端口Out1相连，形成第二通路；输入端口In2通过依次串联的非门、与非门、或门与输出端口Out2相连，形成第三通路；输入端口In3一起通过依次串联的或非门、与门、或门与输出端口Out2相连，形成第四通路；
所述第二通路中的或非门的输入端口还与输入端口In0连接，输出端口还与第三通路、第四通路中的与非门的输入端口连接；
所述第四通路中的或非门的输入端口还与输入端口In2连接；
所述第二通路、第四通路中的或非门的输出端口还通过与非门与标志位端口连接；
所述第一通路、第二通路、第三通路和第四通路中的或门的输入端口均与级联端口相连。
3.根据权利要求1所述的用于乘法器零标志位的产生电路，其特征在于：所述结果判定模块设置有或非门。
4.一种乘法器，其特征在于：包括权利要求1-3之一所述的用于乘法器零标志位的产生电路和乘法运算电路。
5.一种用于定长乘法零标志位的检测方法，其特征在于，用于要求乘法运算结果与乘数、被乘数位数相同的乘法器应用，包括以下步骤：
步骤一、从低位向高位对第一个输入值进行逐位检测，直至发现第一个出现数值1的位，并将所述位至最高位全部用1替换；
步骤二、将所述步骤一中替换后的第一个输入值按位反序，再与第二个输入值进行按位与逻辑运算；
步骤三、对步骤二中逻辑运算后的结果进行判定，若全部为零，则零标志位输出为1，否则输出为0。
6.根据权利要求5所述的定长乘法零标志位的检测方法，其特征在于：根据要求乘法运算结果的位数，通过高位补零或者低位截取的方式，对所述第一个输入值和第二个输入值的位数进行处理，使三者的位数相同。
7.根据权利要求6所述的定长乘法零标志位的检测方法，其特征在于：当所述第一个输入值和第二个输入值的位数相同，但与要求乘法运算结果的位数不同时，根据要求乘法运算结果的位数，通过将第一个输入值和第二个输入值的高位补零方式，或者从两者的低位截取与要求乘法运算结果的位数相同的位数，使三者的位数相同；
当所述第一个输入值、第二个输入值以及要求乘法运算结果的位数均不相同时，根据要求乘法运算结果的位数，通过将第一个输入值或/和第二个输入值的高位补零方式，或者从第一个输入值或/和第二个输入值的低位截取与要求乘法运算结果的位数相同的位数，使三者的位数相同。
CN202011097310.1A 2020-10-14 2020-10-14 一种用于乘法器零标志位的产生电路、乘法器和检测方法 Active CN112230883B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011097310.1A CN112230883B (zh) 2020-10-14 2020-10-14 一种用于乘法器零标志位的产生电路、乘法器和检测方法
EP21879310.7A EP4231136A4 (en) 2020-10-14 2021-10-09 GENERATION CIRCUIT FOR ZERO FLAG BIT OF A MULTIPLICATOR AND MULTIPLICATOR AND DETECTION METHOD
PCT/CN2021/122874 WO2022078265A1 (zh) 2020-10-14 2021-10-09 一种用于乘法器零标志位的产生电路、乘法器和检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011097310.1A CN112230883B (zh) 2020-10-14 2020-10-14 一种用于乘法器零标志位的产生电路、乘法器和检测方法

Publications (2)

Publication Number Publication Date
CN112230883A CN112230883A (zh) 2021-01-15
CN112230883B true CN112230883B (zh) 2021-06-01

Family

ID=74112820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011097310.1A Active CN112230883B (zh) 2020-10-14 2020-10-14 一种用于乘法器零标志位的产生电路、乘法器和检测方法

Country Status (3)

Country Link
EP (1) EP4231136A4 (zh)
CN (1) CN112230883B (zh)
WO (1) WO2022078265A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112230883B (zh) * 2020-10-14 2021-06-01 上海芯旺微电子技术有限公司 一种用于乘法器零标志位的产生电路、乘法器和检测方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265280C (zh) * 2000-05-15 2006-07-19 艾蒙系统股份有限公司 扩展整数的计算域的范围
CN101819513B (zh) * 2010-02-11 2012-05-23 华南理工大学 一种由补码求原码绝对值的方法
US8762444B2 (en) * 2011-09-28 2014-06-24 Nvidia Corporation Fast condition code generation for arithmetic logic unit
CN105183424B (zh) * 2015-08-21 2017-09-01 电子科技大学 一种具有高精度低能耗特性的固定位宽乘法器
US10042607B2 (en) * 2016-08-22 2018-08-07 Altera Corporation Variable precision floating-point multiplier
CN106873940B (zh) * 2016-12-30 2019-05-17 青岛专用集成电路设计工程技术研究中心 一种定点加法结果位宽限制的处理方法和装置
US11243765B2 (en) * 2017-09-29 2022-02-08 Intel Corporation Apparatus and method for scaling pre-scaled results of complex multiply-accumulate operations on packed real and imaginary data elements
US11269629B2 (en) * 2018-11-29 2022-03-08 The Regents Of The University Of Michigan SRAM-based process in memory system
CN110377267B (zh) * 2019-07-25 2021-03-16 中北大学 一种基于概率计算集中序列的有符号数的加/减法器
CN112230883B (zh) * 2020-10-14 2021-06-01 上海芯旺微电子技术有限公司 一种用于乘法器零标志位的产生电路、乘法器和检测方法

Also Published As

Publication number Publication date
CN112230883A (zh) 2021-01-15
WO2022078265A1 (zh) 2022-04-21
EP4231136A1 (en) 2023-08-23
EP4231136A4 (en) 2023-12-13

Similar Documents

Publication Publication Date Title
US5493520A (en) Two state leading zero/one anticipator (LZA)
CN101140511B (zh) 串行进位二进制加法器
US7668988B2 (en) Data bus inversion detection mechanism
US6006244A (en) Circuit for shifting or rotating operands of multiple size
CN112230883B (zh) 一种用于乘法器零标志位的产生电路、乘法器和检测方法
US20080195915A1 (en) Apparatus for pipelined cyclic redundancy check circuit with multiple intermediate outputs
US5991786A (en) Circuit and method for shifting or rotating operands of multiple size
CN113268219B (zh) 一种带二进制补码转换的加法器电路
Sathyabhama et al. Area and power efficient carry select adder using 8T full adder
US6484193B1 (en) Fully pipelined parallel multiplier with a fast clock cycle
JPH09114641A (ja) 最上位デジットを決定するための装置と方法
US8933731B2 (en) Binary adder and multiplier circuit
CN112350716A (zh) 一种补码运算方法及装置、补码运算装置的运算方法
US7277909B2 (en) High speed adder
He et al. Multiply-add fused float point unit with on-fly denormalized number processing
Khanum et al. Xnor-xor based full adder using double pass transistor logic
CN217034730U (zh) 多位选择器及运算电路及芯片
KR100203742B1 (ko) 멀티플렉스를 이용한 가산기
KR101846417B1 (ko) 다중 입력을 위한 비교 방법 및 디지털 비교기
KR100259095B1 (ko) 정규화 기능을 갖는 가산기
US20040015534A1 (en) Method for adding one to a binary number
Nithyashree et al. A Unique Approach towards Serial Parallel Multiplier to Reduce Number of Components
US20040001505A1 (en) Circuit for adding one to a binary number
SANGEETHA et al. Area and Power Efficiency of Carry Select Adder Using Gate Diffusion Input (GDI) Logic
Kumar et al. Design of High Speed and Low Area Confined Multiplier on FPGA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Room 906b, area B, 9 / F, building 1, Zhangjiang jidiangang, 3000 Longdong Avenue, Pudong New Area, Shanghai, 200120

Patentee after: Shanghai Xinwang Microelectronics Technology Co.,Ltd.

Address before: Room 906b, area B, 9 / F, building 1, Zhangjiang jidiangang, 3000 Longdong Avenue, Pudong New Area, Shanghai, 200120

Patentee before: SHANGHAI CHIPON MICRO ELECTRONIC TECHNOLOGY CO.,LTD.