CN112216789A - 包括第一顶部电极和其上的第二顶部电极的数据存储器件 - Google Patents

包括第一顶部电极和其上的第二顶部电极的数据存储器件 Download PDF

Info

Publication number
CN112216789A
CN112216789A CN202010392306.1A CN202010392306A CN112216789A CN 112216789 A CN112216789 A CN 112216789A CN 202010392306 A CN202010392306 A CN 202010392306A CN 112216789 A CN112216789 A CN 112216789A
Authority
CN
China
Prior art keywords
top electrode
data storage
pattern
magnetic
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010392306.1A
Other languages
English (en)
Other versions
CN112216789B (zh
Inventor
朴正桓
金英铉
吴世忠
李正敏
洪京一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112216789A publication Critical patent/CN112216789A/zh
Application granted granted Critical
Publication of CN112216789B publication Critical patent/CN112216789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

提供了一种包括第一顶部电极和在其上的第二顶部电极的数据存储器件。数据存储器件包括在衬底的上表面处的存储晶体管以及电连接到存储晶体管的数据存储结构。数据存储结构包括磁隧道结图案和在磁隧道结图案上的顶部电极。顶部电极包括第一顶部电极和在第一顶部电极上的第二顶部电极,并且第一顶部电极和第二顶部电极包括相同的金属氮化物。第一顶部电极包括金属氮化物的第一晶粒,第二顶部电极包括金属氮化物的第二晶粒。在顶部电极的沿与衬底的上表面平行的第一方向截取的一截面中,沿第一方向的每单位长度的第一晶粒的数量大于沿第一方向的每单位长度的第二晶粒的数量。

Description

包括第一顶部电极和其上的第二顶部电极的数据存储器件
技术领域
本公开涉及半导体器件及其制造方法,具体地,涉及包括磁隧道结的数据存储器件及其制造方法。
背景技术
由于需要具有高速和/或低功耗特性的电子装置,所以对具有更快的操作速度和/或更低的操作电压的半导体存储器件,存在不断增长的需求。已经提出了磁存储器件来满足这种需求。例如,磁存储器件可以提供技术优势,诸如高速和/或非易失性,因此磁存储器件正作为下一代存储器件显现。
磁存储器件通常包括磁隧道结(MTJ)。MTJ包括两个磁性层以及插置在这两个磁性层之间的绝缘层。MTJ的电阻取决于磁性层的磁化方向而变化。例如,MTJ的电阻在这两个磁性层的磁化方向彼此反平行时比在它们彼此平行时高。这样的电阻差异可以用于磁存储器件的数据存储操作。然而,仍需要进行更多的研究来帮助满足对具有更高集成密度和更低功耗特性的磁存储器件的需求。
发明内容
本发明构思的一些实施方式提供了具有减少的工艺缺陷的数据存储器件及其制造方法。此外,本发明构思的一些实施方式提供了具有高可靠性的数据存储器件及其制造方法。
根据本发明构思的一些实施方式,一种数据存储器件可以包括在衬底的上表面处的存储晶体管以及电连接到存储晶体管的数据存储结构。数据存储结构可以包括磁隧道结图案和在磁隧道结图案上的顶部电极。顶部电极可以包括第一顶部电极和在第一顶部电极上的第二顶部电极,并且第一顶部电极和第二顶部电极可以包含相同的金属氮化物。第一顶部电极可以包括金属氮化物的第一晶粒,第二顶部电极可以包括金属氮化物的第二晶粒。在顶部电极的沿与所述衬底的所述上表面平行的第一方向截取的一截面(section)中,沿第一方向的单位长度中分布的第一晶粒的数量可以大于沿第一方向的单位长度中分布的第二晶粒的数量。
根据本发明构思的一些实施方式,一种数据存储器件可以包括在衬底的上表面处的存储晶体管以及电连接到存储晶体管的数据存储结构。数据存储结构可以包括电连接到存储器晶体管的底部电极、在底部电极上的磁隧道结图案以及在磁隧道结图案上的顶部电极。顶部电极可以包括第一顶部电极和在第一顶部电极上的第二顶部电极,并且第一顶部电极和第二顶部电极可以包含相同的金属氮化物。第一顶部电极的厚度可以小于第二顶部电极的厚度,并且第一顶部电极的密度可以高于第二顶部电极的密度。
根据本发明构思的一些实施方式,一种数据存储器件可以包括在衬底的上表面处的存储晶体管、电连接到存储晶体管的互连结构、在互连结构上的单元接触插塞、在单元接触插塞上的导电线、以及插置在单元接触插塞与导电线之间的数据存储结构。数据存储结构可以包括电连接到单元接触插塞的底部电极、电连接到导电线的顶部电极、在底部电极与顶部电极之间的磁隧道结图案、以及在磁隧道结图案与顶部电极之间的盖图案。顶部电极可以包括第一顶部电极、在第一顶部电极上的第二顶部电极、以及在第一顶部电极与第二顶部电极之间的界面层。第一顶部电极和第二顶部电极可以包括相同的金属氮化物,并且第一顶部电极的厚度与顶部电极的总厚度的比值可以在0.05至0.2的范围内。
附图说明
通过以下结合附图进行的简要描述,示例实施方式将被更清楚地理解。附图表示如这里所述的非限制性的示例实施方式。
图1是示出根据本发明构思的一些实施方式的数据存储器件的俯视图。
图2是沿图1的线A-A'截取的截面图。
图3是图2的部分‘M’的放大图。
图4A是示出根据本发明构思的一些实施方式的数据存储结构的一示例的截面图。
图4B是示出根据本发明构思的一些实施方式的数据存储结构的另一示例的截面图。
图5是示出根据本发明构思的一些实施方式的数据存储器件的单位存储单元的图。
图6至图10是截面图,该截面图示出了根据本发明构思的一些实施方式的制造数据存储器件的方法并且对应于图1的线A-A'。
应注意,这些图旨在示出在某些示例实施方式中使用的方法、结构和/或材料的一般特征,并且旨在对以下提供的书面描述进行补充。然而,这些图不是按比例绘制的,并且可能没有精确地反映任何给出实施方式的精确结构或性能特征,并且不应被解释为限定或限制由示例实施方式包含的值或特性的范围。例如,为了清楚起见,分子、层、区域和/或结构元件的相对厚度和定位可以被缩小或夸大。在各个图中相似或相同的附图标记的使用旨在表明相似或相同的元件或特征的存在。
具体实施方式
现在将参照附图更全面地描述本发明构思的示例实施方式,示例实施方式在附图中示出。
图1是示出根据本发明构思的一些实施方式的数据存储器件的俯视图。图2是沿图1的线A-A'截取的截面图。图3是图2的部分‘M’的放大图。图4A是示出根据本发明构思的一些实施方式的数据存储结构的一示例的截面图。图4B是示出根据本发明构思的一些实施方式的数据存储结构的另一示例的截面图。图5是示出根据本发明构思的一些实施方式的数据存储器件的单位存储单元的图。
参照图1至图3,可以提供衬底100。衬底100可以包括在其中提供存储单元的单元区域。衬底100可以是半导体衬底,诸如硅晶片、绝缘体上硅(SOI)晶片、硅锗(SiGe)晶片、锗(Ge)晶片和镓砷化物(GaAs)晶片。
存储晶体管TR可以提供在衬底100上。每个存储晶体管TR可以包括在衬底100上的栅电极GE以及在衬底100的上部中且在栅电极GE的两侧(例如相反侧)的源极/漏极区域SD。第一层间绝缘层102可以提供为覆盖存储晶体管TR。作为一示例,第一层间绝缘层102可以由硅氧化物、硅氮化物和硅氮氧化物中的至少一种形成,或包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
互连结构110可以提供在第一层间绝缘层102中。每个互连结构110可以包括设置在第一层间绝缘层102的上部中的互连线104以及提供在衬底100的源极/漏极区域SD与互连线104之间的接触插塞106。接触插塞106可以将互连线104电连接到存储晶体管TR。
在一些实施方式中,互连结构110还可以包括垂直堆叠的多个互连层(未示出)。互连结构110可以包括金属性材料(例如铜(Cu))。
中间层112和第二层间绝缘层114可以提供在第一层间绝缘层102上。中间层112可以插置在第一层间绝缘层102与第二层间绝缘层114之间。作为一示例,第二层间绝缘层114可以由硅氧化物、硅氮化物和硅氮氧化物中的至少一种形成,或包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。作为一示例,中间层112可以由含碳的硅氮化物形成或包括含碳的硅氮化物。
单元接触插塞116可以提供在衬底100上,单元接触插塞116可以提供为穿透第二层间绝缘层114和中间层112,并且可以连接到互连结构110。每个单元接触插塞116可以与互连结构110的互连线104接触。在一些实施方式中,单元接触插塞116可以由掺杂的半导体材料(例如掺杂的硅)、金属(例如钨、钛或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)和金属-半导体化合物(例如金属硅化物)中的至少一种形成,或者包括掺杂的半导体材料(例如掺杂的硅)、金属(例如钨、钛或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)和金属-半导体化合物(例如金属硅化物)中的至少一种。
数据存储结构DSS可以提供在第二层间绝缘层114上。当在俯视图中观察时,数据存储结构DSS可以在彼此交叉的第一方向D1和第二方向D2上二维地布置。数据存储结构DSS可以分别联接到单元接触插塞116。
每个数据存储结构DSS可以包括磁隧道结图案MTJ、设置在单元接触插塞116与磁隧道结图案MTJ之间的底部电极BE、以及顶部电极TE,该顶部电极TE与底部电极BE间隔开并且磁隧道结图案MTJ插置在顶部电极TE与底部电极BE之间。底部电极BE可以与单元接触插塞116的顶表面直接接触。底部电极BE可以由至少一种导电金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)形成,或包括至少一种导电金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)。
磁隧道结图案MTJ可以包括第一磁性图案MP1、第二磁性图案MP2以及在第一磁性图案MP1第二磁性图案MP2之间的隧道势垒图案TBP。第一磁性图案MP1可以设置在底部电极BE与隧道势垒图案TBP之间,第二磁性图案MP2可以设置在顶部电极TE与隧道势垒图案TBP之间。
每个数据存储结构DSS还可以包括盖图案CAP,该盖图案CAP提供在磁隧道结图案MTJ与顶部电极TE之间。盖图案CAP可以由诸如钌的金属性材料形成,或包括诸如钌的金属性材料。
顶部电极TE可以包括第一顶部电极TE1以及在第一顶部电极TE1上的第二顶部电极TE2。第一顶部电极TE1可以提供在盖图案CAP上。
第一顶部电极TE1和第二顶部电极TE2中的每个可以由至少一种导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)形成,或包括至少一种导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)。在一些实施方式中,第一顶部电极TE1和第二顶部电极TE2可以由相同的金属氮化物形成或包括相同的金属氮化物。例如,第一顶部电极TE1和第二顶部电极TE2两者可以由钛氮化物形成或包括钛氮化物。在一些实施方式中,第一顶部电极TE1和第二顶部电极TE2可以由彼此不同的金属氮化物形成或包括彼此不同的金属氮化物。例如,第一顶部电极TE1可以由钛氮化物形成或包括钛氮化物,第二顶部电极TE2可以由钽氮化物形成或包括钽氮化物。
第一顶部电极TE1的薄层电阻可以不同于第二顶部电极TE2的薄层电阻。第一顶部电极TE1的厚度T1可以小于第二顶部电极TE2的厚度T2。第一顶部电极TE1的厚度T1与顶部电极TE的总厚度T3的比值(即,T1/T3)可以在0.05至0.2的范围内。作为一示例,第一顶部电极TE1的厚度T1可以在
Figure BDA0002486063800000051
Figure BDA0002486063800000052
的范围内。顶部电极TE的总厚度T3可以在
Figure BDA0002486063800000053
Figure BDA0002486063800000054
的范围内。
顶部电极TE的总厚度T3可以是磁隧道结图案MTJ的厚度的1.2至1.9倍。当顶部电极TE的总厚度T3小于磁隧道结图案MTJ的厚度的1.2倍时,导电线MI(其将在下面被描述)中的金属性元素(例如Cu)可以容易地扩散到磁隧道结图案MTJ中的隧道势垒图案TBP。在这种情况下,磁隧道结图案MTJ的特性可能劣化。当顶部电极TE的总厚度T3大于磁隧道结图案MTJ的厚度的1.9倍时,可能难以在用于形成磁隧道结图案MTJ的蚀刻工艺期间蚀刻磁隧道结层。
参照图3,第一顶部电极TE1可以包括第一晶粒GR1。第二顶部电极TE2可以包括第二晶粒GR2。在一些实施方式中,第一晶粒GR1和第二晶粒GR2可以是由金属氮化物的规则排列的原子形成的晶体(例如多面体形状)。
第一晶粒GR1的平均尺寸可以小于第二晶粒GR2的平均尺寸。作为一示例,第二晶粒GR2可以具有比第一晶粒GR1大的(在第二方向D2上的)平均宽度,并且可以垂直地(在第三方向D3上)重叠第一晶粒GR1。第一晶粒GR1的密度可以高于第二晶粒GR2的密度。例如,在图3的放大图中,单位长度L1中分布的第一晶粒GR1的数量可以大于单位长度L1中分布的第二晶粒GR2的数量。
换言之,第一顶部电极TE1的密度可以高于第二顶部电极TE2的密度。因此,第一顶部电极TE1可以比第二顶部电极TE2致密。例如,第一顶部电极TE1的密度可以在50克每立方厘米(g/cm3)至70g/cm3的范围内,第二顶部电极TE2的密度可以在30g/cm3至50g/cm3的范围内。
第一空隙VD1可以被限定在第一晶粒GR1之间,并且第二空隙VD2可以被限定在第二晶粒GR2之间。第一空隙VD1的尺寸可以小于第二空隙VD2的尺寸。例如,第一顶部电极TE1中的第一空隙VD1的总体积可以小于第二顶部电极TE2中的第二空隙VD2的总体积。彼此相邻且彼此相遇的第一晶粒GR1之间和第二晶粒GR2之间的边界可以被定义为晶界。
界面层IL可以被提供在第一顶部电极TE1与第二顶部电极TE2之间。界面层IL可以由各种金属氧化物(例如钛氧化物)当中的至少一种形成,或包括各种金属氧化物(例如钛氧化物)当中的至少一种。
返回参照图1和图2,第二层间绝缘层114的上部可以包括凹陷区域RS。每个凹陷区域RS可以位于数据存储结构DSS中的相邻数据存储结构之间。换言之,当在俯视图中观察时,凹陷区域RS可以不被数据存储结构DSS重叠。
保护绝缘层150可以提供在第二层间绝缘层114和数据存储结构DSS上以覆盖它们。保护绝缘层150可以覆盖第二层间绝缘层114的顶表面和数据存储结构DSS的侧表面。作为一示例,保护绝缘层150可以由硅氮化物形成或包括硅氮化物。第三层间绝缘层118可以提供在保护绝缘层150上。作为一示例,第三层间绝缘层118可以由硅氧化物、硅氮化物和硅氮氧化物中的至少一种形成,或包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
导电线MI可以提供在第三层间绝缘层118上/第三层间绝缘层118中。多条导电线MI可以在第一方向D1上排列。导电线MI可以在第二方向D2上延伸为彼此平行。每条导电线MI可以电连接到在第二方向D2上布置的数据存储结构DSS。例如,每条导电线MI可以与数据存储结构DSS的顶部电极TE接触。根据一些实施方式,导电线MI可以用作数据存储器件的相应位线。
每条导电线MI可以包括导电图案160和阻挡图案162。阻挡图案162可以覆盖导电图案160的底表面和侧表面。阻挡图案162可以不覆盖导电图案160的顶表面。导电图案160可以由金属性材料(例如Cu)形成或包括金属性材料(例如Cu),阻挡图案162可以由导电的金属氮化物形成或包括导电的金属氮化物。
在下文中,将参照图4A和图4B更详细地描述数据存储结构DSS。首先参照图4A,数据存储结构DSS的磁隧道结图案MTJ可以包括第一磁性图案MP1、第二磁性图案MP2以及在第一磁性图案MP1和第二磁性图案MP2之间的隧道势垒图案TBP。
第一磁性图案MP1可以具有被固定到特定方向的磁化方向MD1,第二磁性图案MP2可以具有能够被改变为与第一磁性图案MP1的磁化方向MD1平行或反平行的磁化方向MD2。换言之,第一磁性图案MP1可以是参考层,第二磁性图案MP2可以是自由层。
第一磁性图案MP1的磁化方向MD1和第二磁性图案MP2的磁化方向MD2可以平行于隧道势垒图案TBP与第二磁性图案MP2之间的界面。尽管图4A示出了其中第二磁性图案MP2插置在隧道势垒图案TBP与顶部电极TE之间的示例,但是本发明构思不限于这个示例。例如,第二磁性图案MP2可以插置在隧道势垒图案TBP与底部电极BE之间,与图4A所示的不同。
第一磁性图案MP1、隧道势垒图案TBP和第二磁性图案MP2可以构成磁隧道结。在第一磁性图案MP1的磁化方向MD1和第二磁性图案MP2的磁化方向MD2平行于隧道势垒图案TBP与第二磁性图案MP2之间的界面的情况下,第一磁性图案MP1和第二磁性图案MP2中的每个可以包括铁磁材料。在一些实施方式中,在第一磁性图案MP1中还可以包括用于固定铁磁材料的磁化方向的反铁磁材料。
隧道势垒图案TBP可以由镁氧化物、钛氧化物、铝氧化物、镁-锌氧化物和镁-硼氧化物中的至少一种形成,或包括镁氧化物、钛氧化物、铝氧化物、镁-锌氧化物和镁-硼氧化物中的至少一种。
参照图4B,磁隧道结图案MTJ可以包括第一磁性图案MP1、第二磁性图案MP2以及在第一磁性图案MP1和第二磁性图案MP2之间的隧道势垒TBP。第一磁性图案MP1可以具有被固定到特定方向的磁化方向MD1,第二磁性图案MP2可以具有能够被改变为与第一磁性图案MP1的磁化方向MD1平行或反平行的磁化方向MD2。
第一磁性图案MP1的磁化方向MD1和第二磁性图案MP2的磁化方向MD2可以垂直于隧道势垒图案TBP与第二磁性图案MP2之间的界面。图4B示出了其中第二磁性图案MP2插置在隧道势垒图案TBP与顶部电极TE之间的示例,但是本发明构思不限于这个示例。例如,在一些实施方式中,第二磁性图案MP2可以插置在隧道势垒图案TBP与底部电极BE之间,与图4B所示的不同。
第一磁性图案MP1、隧道势垒图案TBP和第二磁性图案MP2可以构成磁隧道结。在第一磁性图案MP1的磁化方向MD1和第二磁性图案MP2的磁化方向MD2垂直于隧道势垒图案TBP与第二磁性图案MP2之间的界面的情况下,第一磁性图案MP1和第二磁性图案MP2中的每个可以包括诸如钴-铁-铽(CoFeTb)、钴-铁-钆(CoFeGd)或钴-铁-镝(CoFeDy)的垂直磁性材料)、具有L10结构的垂直磁性材料、具有六方密堆积结构的钴-铂(CoPt)基材料、以及垂直磁性结构中的至少一种。该具有L10结构的垂直磁性材料可以包括L10铁-铂(FePt)、L10铁-钯(FePd)、L10钴-钯(CoPd)和L10CoPt中的至少一种。该垂直磁性结构可以包括交替且重复堆叠的磁性层和非磁性层。例如,该垂直磁性结构可以包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/镍(Ni))n、(CoNi/Pt)n、(Co-铬(Cr)/Pt)n和(CoCr/Pd)n中的至少一种,其中n表示堆叠的数量。
参照图5,单位存储单元MC可以包括磁隧道结图案MTJ和与其对应的选择元件SE。磁隧道结图案MTJ和选择元件SE可以串联电连接。磁隧道结图案MTJ可以提供在位线BL与选择元件SE之间并且连接到位线BL和选择元件SE。选择元件SE可以提供在磁隧道结图案MTJ与源极线SL之间并且连接到磁隧道结图案MTJ和源极线SL,并且可以由字线WL控制。作为一示例,选择元件SE可以是之先前参照图1至图3描述的存储晶体管TR。
磁隧道结图案MTJ可以包括磁隧道结,该磁隧道结包括彼此间隔开的第一磁性图案MP1和第二磁性图案MP2以及在第一磁性图案MP1和第二磁性图案MP2之间的隧道势垒图案TBP。第一磁性图案MP1和第二磁性图案MP2中的一个可以是参考层,其磁化方向被固定而与在通常使用环境中产生的外部磁场无关。第一磁性图案MP1和第二磁性图案MP2中的另一个可以是自由层,其磁化方向可以通过外部磁场容易地切换到两个稳定的磁化方向之一。
磁隧道结图案MTJ的电阻可以在参考层和自由层具有反平行的磁化方向时比在参考层和自由层具有平行的磁化方向时大得多。这意味着磁隧道结图案MTJ的电阻可以通过改变自由层的磁化方向被控制。由参考层和自由层之间的磁化方向方面的差异引起的磁隧道结图案MTJ的电阻差异可以用作单位存储单元MC的数据存储机制。
图6至图10是截面图,该截面图示出根据本发明构思的一些实施方式的制造数据存储器件的方法并且对应于图1的线A-A'。
参照图1和图6,可以在衬底100上形成存储晶体管TR。可以在衬底100上形成第一层间绝缘层102以覆盖存储晶体管TR。互连结构110可以在衬底100上形成并且可以电连接到存储晶体管TR。作为一示例,互连结构110可以由铜(Cu)形成或包括铜(Cu)。第一层间绝缘层102可以由硅氧化物、硅氮化物和硅氮氧化物中的至少一种形成,或包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
可以在第一层间绝缘层102上顺序地形成中间层112和第二层间绝缘层114。第二层间绝缘层114可以由硅氧化物、硅氮化物和硅氮氧化物中的至少一种形成或包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种,中间层112可以由含碳的硅氮化物形成或包括含碳的硅氮化物。
可以在衬底100上形成单元接触插塞116,这里,单元接触插塞116可以被提供为穿透第二层间绝缘层114和中间层112,并且可以连接到互连结构110。单元接触插塞116的形成可以包括形成穿透第二层间绝缘层114和中间层112的单元接触孔116H以及分别在单元接触孔116H中形成单元接触插塞116。单元接触插塞116可以由掺杂的半导体材料、金属、导电的金属氮化物和金属-半导体化合物中的至少一种形成,或包括掺杂的半导体材料、金属、导电的金属氮化物和金属-半导体化合物中的至少一种。
可以在第二层间绝缘层114上顺序地形成底部电极层BEL、第一磁性层ML1、隧道势垒层TBL、第二磁性层ML2、盖层CAL和第一顶部电极层TEL1。第一磁性层ML1、隧道势垒层TBL和第二磁性层ML2可以构成磁隧道结层MTJL。底部电极层BEL可以由至少一种金属氮化物(例如钛氮化物)形成,或包括至少一种金属氮化物(例如钛氮化物)。
第一磁性层ML1、隧道势垒层TBL、第二磁性层ML2和盖层CAL可以分别由与以上已经描述的第一磁性图案MP1、隧道势垒图案TBP、第二磁性图案MP2和盖图案CAP相同的材料形成,或分别包括与以上已经描述的第一磁性图案MP1、隧道势垒图案TBP、第二磁性图案MP2和盖图案CAP相同的材料。底部电极层BEL、第一磁性层ML1、隧道势垒层TBL、第二磁性层ML2和盖层CAL中的每个或至少一个可以通过物理气相沉积工艺(例如溅射工艺)形成。
可以在盖层CAL上直接形成第一顶部电极层TEL1。第一顶部电极层TEL1可以由诸如钛氮化物、钽氮化物或钨氮化物的导电的金属氮化物中的至少一种形成,或包括诸如钛氮化物、钽氮化物或钨氮化物的导电的金属氮化物中的至少一种。
第一顶部电极层TEL1可以使用物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺形成。作为一示例,第一顶部电极层TEL1可以使用物理气相沉积工艺形成。
第一顶部电极层TEL1可以通过使用相对低的功率执行的物理气相沉积工艺形成。由于第一顶部电极层TEL1使用低功率形成,所以第一顶部电极层TEL1可以被形成为致密的。第一顶部电极层TEL1可以被形成为具有在
Figure BDA0002486063800000101
Figure BDA0002486063800000102
的范围内的厚度T1。
可以在沉积第一顶部电极层TEL1之后执行退火工艺AN。在退火工艺AN期间,第一顶部电极层TEL1的上部可以被氧化,结果,之前参照图3描述的界面层IL可以在第一顶部电极层TEL1上形成。界面层IL的厚度与第一顶部电极层TEL1的厚度相比非常小,可以被忽略不计。
参照图1和图7,可以测试磁隧道结层MTJL的特性。例如,探针的尖端TIP可以被放置在第一顶部电极层TEL1上以执行面内电流隧穿(CIPT)测试。磁隧道结层MTJL的电阻可以通过CIPT测试来测量。此外,可以对第一顶部电极层TEL1执行磁光克尔效应(MOKE)测试以测量磁隧道结层MTJL的矫顽力。通过执行CIPT测试和MOKE测试,可以检查磁隧道结层MTJL的特性并且可以对其执行反馈操作。
在磁隧道结层MTJL上的顶部电极较厚的情况下,可能难以执行MOKE测试。在磁隧道结层MTJL上的顶部电极具有差的表面粗糙度的情况下,可能难以执行CIPT测试。根据本发明构思的一些实施方式,由于第一顶部电极层TEL1被形成为具有相对小的厚度(例如T1)并且然后执行MOKE测试,所以可以以准确且有效的方式执行MOKE测试。由于第一顶部电极层TEL1通过控制第一顶部电极层TEL1的沉积工艺被致密地形成,所以可以以准确且有效的方式执行CIPT测试。
参照图1和图8,第二顶部电极层TEL2可以在第一顶部电极层TEL1上形成。第二顶部电极层TEL2可以由至少一种导电的金属氮化物(诸如钛氮化物、钽氮化物或钨氮化物)形成,或包括至少一种导电的金属氮化物(诸如钛氮化物、钽氮化物或钨氮化物)。
在一些实施方式中,第二顶部电极层TEL2可以由与第一顶部电极层TELl相同的金属氮化物形成或包括与第一顶部电极层TELl相同的金属氮化物。例如,第一顶部电极层TEL1和第二顶部电极层TEL2两者可以由钛氮化物形成或包括钛氮化物。在一些实施方式中,第二顶部电极层TEL2可以由与第一顶部电极层TEL1不同的金属氮化物形成或者包括与第一顶部电极层TEL1不同的金属氮化物。例如,第一顶部电极层TEL1可以由钛氮化物形成或包括钛氮化物,并且第二顶部电极层TEL2可以由钽氮化物形成或包括钽氮化物。
第二顶部电极层TEL2可以使用物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺形成。作为一示例,第二顶部电极层TEL2可以使用物理气相沉积工艺形成。
第二顶部电极层TEL2可以通过物理气相沉积工艺形成,该物理气相沉积工艺使用比用于第一顶部电极层TEL1的沉积工艺中的功率高的功率执行。由于第二顶部电极层TEL2在高功率的条件下形成,所以第二顶部电极层TEL2可以形成为致密度较低。第二顶部电极层TEL2和第一顶部电极层TEL1可以形成为具有在
Figure BDA0002486063800000111
Figure BDA0002486063800000112
的范围内的总厚度T4。
参照图1和图9,掩模图案MA可以在第二顶部电极层TEL2上形成。掩模图案MA可以限定在其上将形成图1中所示的数据存储结构DSS的区域。掩模图案MA可以由至少一种绝缘材料(例如硅氧化物、硅氮化物和/或硅氮氧化物)形成或包括至少一种绝缘材料(例如硅氧化物、硅氮化物和/或硅氮氧化物)。
第一顶部电极层TEL1和第二顶部电极层TEL2可以使用掩模图案MA作为蚀刻掩模被图案化以分别形成第一顶部电极TE1和第二顶部电极TE2。
参照图1和图10,可以使用掩模图案MA以及第一顶部电极TE1和第二顶部电极TE2作为掩模执行蚀刻工艺。
蚀刻工艺可以是使用离子束IB的离子束蚀刻工艺。离子束IB可以包括例如氩的正离子(Ar+)。
盖层CAL、磁隧道结层MTJL和底部电极层BEL可以通过蚀刻工艺被顺序地蚀刻。盖图案CAP、磁隧道结图案MTJ和底部电极BE可以通过盖层CAL、磁隧道结层MTJL和底部电极层BEL的蚀刻分别形成。
磁隧道结图案MTJ可以包括顺序地堆叠在底部电极BE上的第一磁性图案MP1、隧道势垒图案TBP和第二磁性图案MP2。掩模图案MA可以在蚀刻工艺期间被去除。第二顶部电极TE2的上部可以在蚀刻工艺期间被去除。因此,顶部电极TE的总厚度T3可以在
Figure BDA0002486063800000121
Figure BDA0002486063800000122
的范围内。
与参照图8描述的不同,如果第二顶部电极层TEL2没有额外地形成在第一顶部电极层TEL1上,则最终的顶部电极TE可能太薄。在这种情况下,在随后的形成导电线MI的工艺中,金属性元素(例如Cu)可以容易地扩散到磁隧道结图案MTJ中的隧道势垒图案TBP中。相比之下,根据本发明构思的一些实施方式,由于第二顶部电极层TEL2被额外地且厚地形成在第一顶部电极层TEL1上,所以顶部电极TE可以形成为具有总厚度T3,该总厚度T3是磁隧道结图案MTJ的厚度的1.2至1.9倍。
暴露在数据存储结构DSS之间的第二层间绝缘层114的上部可以在蚀刻工艺期间被过蚀刻。因此,凹陷区域RS可以在数据存储结构DSS之间形成。
返回参照图1和图2,保护绝缘层150可以在数据存储结构DSS和第二层间绝缘层114上共形地形成。作为一示例,保护绝缘层150可以使用硅氮化物形成。第三层间绝缘层118可以在保护绝缘层150上形成。作为一示例,第三层间绝缘层118可以使用硅氧化物、硅氮化物和硅氮氧化物中的至少一种形成。
导电线MI可以形成在第三层间绝缘层118的上部上/在第三层间绝缘层118的上部中。导电线MI的形成可以包括蚀刻第三层间绝缘层118和保护绝缘层150以形成暴露数据存储结构DSS的顶部电极TE的互连凹槽以及在互连凹槽中顺序地形成阻挡层和导电层。
根据本发明构思的一些实施方式,数据存储器件可以被配置为能够对其第一顶部电极执行MOKE测试和CIPT测试,因此,可以减少工艺缺陷并且可以提高器件的可靠性。另外,第二顶部电极可以在第一顶部电极上形成,因此,可以改善磁隧道结图案的特性。
尽管已经具体示出和描述了本发明构思的示例实施方式,但是本领域普通技术人员将理解,可以在不脱离所附权利要求的范围的情况下在这里进行在形式和细节方面的变化。
本专利申请要求享有于2019年7月9日在韩国知识产权局提交的韩国专利申请第10-2019-0082784号的优先权,其全部内容通过引用合并于此。

Claims (20)

1.一种数据存储器件,包括:
在衬底的上表面处的存储晶体管;以及
电连接到所述存储晶体管的数据存储结构,
其中所述数据存储结构包括磁隧道结图案和在所述磁隧道结图案上的顶部电极;
其中所述顶部电极包括第一顶部电极和在所述第一顶部电极上的第二顶部电极,
其中所述第一顶部电极和所述第二顶部电极包括相同的金属氮化物,
其中所述第一顶部电极包括所述金属氮化物的第一晶粒,
其中所述第二顶部电极包括所述金属氮化物的第二晶粒,以及
其中在所述顶部电极的沿与所述衬底的所述上表面平行的第一方向截取的截面中,沿所述第一方向的单位长度中分布的所述第一晶粒的数量大于沿所述第一方向的所述单位长度中分布的所述第二晶粒的数量。
2.根据权利要求1所述的数据存储器件,其中所述第一顶部电极的厚度与所述顶部电极的总厚度的比值在从0.05至0.2的范围内。
3.根据权利要求2所述的数据存储器件,其中所述第一顶部电极的所述厚度在从
Figure FDA0002486063790000011
Figure FDA0002486063790000012
的范围内。
4.根据权利要求2所述的数据存储器件,其中所述顶部电极的所述总厚度是所述磁隧道结图案的厚度的1.2至1.9倍。
5.根据权利要求1所述的数据存储器件,
其中所述数据存储结构还包括插置在所述磁隧道结图案与所述第一顶部电极之间的盖图案,以及
其中所述盖图案包括钌。
6.根据权利要求1所述的数据存储器件,
其中所述第一晶粒在其间具有第一空隙,
其中所述第二晶粒在其间具有第二空隙,以及
其中所述第一空隙的尺寸小于所述第二空隙的尺寸。
7.根据权利要求1所述的数据存储器件,
其中所述第二晶粒具有比所述第一晶粒大的平均宽度,以及
其中所述第二晶粒垂直地重叠所述第一晶粒。
8.根据权利要求1所述的数据存储器件,
其中所述顶部电极还包括在所述第一顶部电极与所述第二顶部电极之间的界面层,以及
其中所述界面层包括至少一种金属氧化物。
9.根据权利要求1所述的数据存储器件,其中所述金属氮化物包括钛氮化物、钽氮化物或钨氮化物。
10.根据权利要求1所述的数据存储器件,
其中所述磁隧道结图案包括第一磁性图案、第二磁性图案以及在所述第一磁性图案和所述第二磁性图案之间的隧道势垒图案,
其中所述第一磁性图案和所述第二磁性图案中的一个是参考层,以及
其中所述第一磁性图案和所述第二磁性图案中的另一个是自由层。
11.一种数据存储器件,包括:
在衬底的上表面处的存储晶体管;以及
电连接到所述存储晶体管的数据存储结构,
其中所述数据存储结构包括:
电连接到所述存储晶体管的底部电极;
在所述底部电极上的磁隧道结图案;以及
在所述磁隧道结图案上的顶部电极,
其中所述顶部电极包括第一顶部电极和在所述第一顶部电极上的第二顶部电极,
其中所述第一顶部电极和所述第二顶部电极包括相同的金属氮化物,
其中所述第一顶部电极的厚度小于所述第二顶部电极的厚度,以及
其中所述第一顶部电极的密度高于所述第二顶部电极的密度。
12.根据权利要求11所述的数据存储器件,其中所述第一顶部电极的所述厚度与所述顶部电极的总厚度的比值在从0.05至0.2的范围内。
13.根据权利要求11所述的数据存储器件,
其中所述数据存储结构还包括插置在所述磁隧道结图案与所述第一顶部电极之间的盖图案,以及
其中所述盖图案包括钌。
14.根据权利要求11所述的数据存储器件,
其中所述顶部电极还包括在所述第一顶部电极与所述第二顶部电极之间的界面层,以及
其中所述界面层包括至少一种金属氧化物。
15.根据权利要求11所述的数据存储器件,
其中所述第一顶部电极包括所述金属氮化物的第一晶粒,
其中所述第二顶部电极包括所述金属氮化物的第二晶粒,以及
其中在所述顶部电极的一截面中,单位长度中分布的所述第一晶粒的数量大于所述单位长度中分布的所述第二晶粒的数量。
16.一种数据存储器件,包括:
在衬底的上表面处的存储晶体管;
电连接到所述存储晶体管的互连结构;
在所述互连结构上的单元接触插塞;
在所述单元接触插塞上的导电线;以及
插置在所述单元接触插塞与所述导电线之间的数据存储结构,
其中所述数据存储结构包括:
电连接到所述单元接触插塞的底部电极;
电连接到所述导电线的顶部电极;
在所述底部电极与所述顶部电极之间的磁隧道结图案;以及
在所述磁隧道结图案与所述顶部电极之间的盖图案,
其中所述顶部电极包括第一顶部电极、在所述第一顶部电极上的第二顶部电极以及在所述第一顶部电极与所述第二顶部电极之间的界面层,
其中所述第一顶部电极和所述第二顶部电极包括相同的金属氮化物,以及
其中所述第一顶部电极的厚度与所述顶部电极的总厚度的比值在从0.05至0.2的范围内。
17.根据权利要求16所述的数据存储器件,其中所述第一顶部电极的密度高于所述第二顶部电极的密度。
18.根据权利要求16所述的数据存储器件,其中所述金属氮化物包括钛氮化物、钽氮化物或钨氮化物。
19.根据权利要求16所述的数据存储器件,
其中所述磁隧道结图案包括第一磁性图案、第二磁性图案以及在所述第一磁性图案和所述第二磁性图案之间的隧道势垒图案,
其中所述第一磁性图案和所述第二磁性图案中的一个是参考层,以及
其中所述第一磁性图案和所述第二磁性图案中的另一个是自由层。
20.根据权利要求16所述的数据存储器件,
其中所述第一顶部电极包括所述金属氮化物的第一晶粒,
其中所述第二顶部电极包括所述金属氮化物的第二晶粒,以及
其中在所述顶部电极的一截面中,单位长度中分布的所述第一晶粒的数量大于所述单位长度中分布的所述第二晶粒的数量。
CN202010392306.1A 2019-07-09 2020-05-11 包括第一顶部电极和其上的第二顶部电极的数据存储器件 Active CN112216789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190082784A KR20210007083A (ko) 2019-07-09 2019-07-09 정보 저장 소자 및 그 제조방법
KR10-2019-0082784 2019-07-09

Publications (2)

Publication Number Publication Date
CN112216789A true CN112216789A (zh) 2021-01-12
CN112216789B CN112216789B (zh) 2024-01-02

Family

ID=74059369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010392306.1A Active CN112216789B (zh) 2019-07-09 2020-05-11 包括第一顶部电极和其上的第二顶部电极的数据存储器件

Country Status (3)

Country Link
US (2) US11271037B2 (zh)
KR (1) KR20210007083A (zh)
CN (1) CN112216789B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090256220A1 (en) * 2008-04-09 2009-10-15 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US20110049654A1 (en) * 2009-08-27 2011-03-03 Qualcomm Incorporated Magnetic Tunnel Junction Device and Fabrication
US20160149120A1 (en) * 2014-11-24 2016-05-26 SK Hynix Inc. Electronic device and method for fabricating the same
US20170110650A1 (en) * 2015-10-15 2017-04-20 Junghwan Park Semiconductor memory device
US20180212140A1 (en) * 2017-01-26 2018-07-26 Eunsun Noh Semiconductor devices
US20180342669A1 (en) * 2017-05-26 2018-11-29 Dae-Shik Kim Method of manufacturing a magnetoresistive random access memory device and method of manufacturing a semiconductor chip including the same
CN109155360A (zh) * 2016-02-05 2019-01-04 汉阳大学校产学协力团 存储器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3027185A (en) 1958-11-10 1962-03-27 Lisle W Menzimer Door control mechanism
US6927569B2 (en) 2002-09-16 2005-08-09 International Business Machines Corporation Techniques for electrically characterizing tunnel junction film stacks with little or no processing
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US7863911B2 (en) 2007-12-31 2011-01-04 Hitachi Global Storage Technologies, Netherlands, B.V. Test device and method for measurement of tunneling magnetoresistance properties of a manufacturable wafer by the current-in-plane-tunneling technique
US7579197B1 (en) 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
KR101463948B1 (ko) * 2010-11-08 2014-11-27 삼성전자주식회사 자기 기억 소자
US8633720B2 (en) 2011-06-21 2014-01-21 Avalanche Technology Inc. Method and apparatus for measuring magnetic parameters of magnetic thin film structures
US8570792B2 (en) 2012-01-24 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive random access memory
US9252187B2 (en) 2013-03-08 2016-02-02 Avalanche Technology, Inc. Devices and methods for measurement of magnetic characteristics of MRAM wafers using magnetoresistive test strips
KR101581160B1 (ko) 2015-05-20 2015-12-30 연세대학교 산학협력단 자기터널접합의 특성 측정을 위한 면수평전류 터널링 측정법
US9825216B2 (en) * 2015-10-16 2017-11-21 Samsung Electronics Co., Ltd. Semiconductor memory device
KR102456674B1 (ko) * 2017-06-09 2022-10-20 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090256220A1 (en) * 2008-04-09 2009-10-15 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US20110049654A1 (en) * 2009-08-27 2011-03-03 Qualcomm Incorporated Magnetic Tunnel Junction Device and Fabrication
US20160149120A1 (en) * 2014-11-24 2016-05-26 SK Hynix Inc. Electronic device and method for fabricating the same
US20170110650A1 (en) * 2015-10-15 2017-04-20 Junghwan Park Semiconductor memory device
CN109155360A (zh) * 2016-02-05 2019-01-04 汉阳大学校产学协力团 存储器件
US20180212140A1 (en) * 2017-01-26 2018-07-26 Eunsun Noh Semiconductor devices
US20180342669A1 (en) * 2017-05-26 2018-11-29 Dae-Shik Kim Method of manufacturing a magnetoresistive random access memory device and method of manufacturing a semiconductor chip including the same

Also Published As

Publication number Publication date
KR20210007083A (ko) 2021-01-20
US11271037B2 (en) 2022-03-08
US11600662B2 (en) 2023-03-07
US20220149270A1 (en) 2022-05-12
US20210013261A1 (en) 2021-01-14
CN112216789B (zh) 2024-01-02

Similar Documents

Publication Publication Date Title
CN112750856B (zh) 半导体器件及其形成方法
US10199431B2 (en) Magnetic memory devices
US20120230091A1 (en) Magnetic memory
US10937479B1 (en) Integration of epitaxially grown channel selector with MRAM device
KR102440139B1 (ko) 반도체 소자
US11152561B2 (en) Magnetic memory device
US11991888B2 (en) 3D stackable memory and methods of manufacture
US20220344580A1 (en) Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
CN112216789B (zh) 包括第一顶部电极和其上的第二顶部电极的数据存储器件
KR102564790B1 (ko) 자기 기억 소자 및 그 제조방법
CN111180577A (zh) 用于制造磁存储器件的方法
US20220102426A1 (en) Magnetic memory devices
KR20190063094A (ko) 자기 기억 소자
KR20220137341A (ko) 자기 기억 소자
KR20210098579A (ko) 자기 기억 소자
US20190165261A1 (en) Magnetic memory device and method of fabricating the same
KR20230064702A (ko) 반도체 소자
US20240081083A1 (en) Semiconductor devices
KR100427716B1 (ko) 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법
US10236442B2 (en) Methods of forming an interconnection line and methods of fabricating a magnetic memory device using the same
KR20220115645A (ko) 반도체 소자 및 그 제조방법
KR20210141024A (ko) 자기 기억 소자
KR20180025496A (ko) 자기 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant