CN112214345A - 一种基于多重加载的多fpga软件烧写故障恢复方法 - Google Patents
一种基于多重加载的多fpga软件烧写故障恢复方法 Download PDFInfo
- Publication number
- CN112214345A CN112214345A CN202011201801.6A CN202011201801A CN112214345A CN 112214345 A CN112214345 A CN 112214345A CN 202011201801 A CN202011201801 A CN 202011201801A CN 112214345 A CN112214345 A CN 112214345A
- Authority
- CN
- China
- Prior art keywords
- programming
- program
- flash
- fpga
- fpgas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1438—Restarting or rejuvenating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Stored Programmes (AREA)
Abstract
本发明涉及一种基于多重加载的多FPGA软件烧写故障恢复方法，针对多FPGA通过逻辑控制烧写软件过程中出现的故障导致的不可逆的烧写失败问题，包括以下几个步骤：规划引导程序和工作程序在FLASH中的地址分配，其中引导程序从FLASH的基地址开始存储，保证引导程序与工作程序在FLASH存储中分开；产生多重加载模块，并将FPGA多重加载模块嵌入到引导程序中；通过JTAG电缆将引导程序烧写到FLASH的基地址中；系统断电重启，通过上位机将工作程序的配置文件下发给交换FPGA，交换FPGA复制配置文件后发给多个主FPGA，将工作程序烧写到多FLASH的约定地址；烧写完成后，系统再次断电重启，若烧写成功，则系统加载工作程序，若烧写失败，系统跳回引导程序，可继续烧写。
Description
技术领域
本发明属于现场可编程门阵列(FPGA)技术领域，具体地说是通过利用FPGA多重加载功能，用于实现FPGA软件烧写的故障恢复技术，提高FPGA软件烧写的可靠性。
背景技术
现场可编程门阵列(FPGA)是上世纪八十年代诞生的数字芯片，其具备高并行、大吞吐、高灵活性等优势，现阶段已经广泛应用于通信电子相关领域。设计人员根据特定系统需求设计FPGA电路，验证完成后产生对应的配置文件烧写到FPGA片外非易失性存储设备FLASH中。系统上电后FPGA自动从FLASH中载入配置文件的数据，完成FPGA的上电配置，使得系统进入正常工作状态。
目前将FPGA配置文件烧写到FLASH中的主要方式有两种。第一种方法通过与FPGA连接JTAG调试电缆手动地将配置文件烧写到FLASH中，这种通过JTAG电缆烧写配置文件的方法应用最为普遍；第二种方法通过上位机将待烧写的配置文件分成若干个数据包，上位机通过网络将若干个数据包传输给交换FPGA，交换FPGA将烧写数据包复制并通过多路光纤同时发给多个主FPGA，各个主FGPA通过引导程序将烧写数据包写入FLASH相应的内存地址，这种通过引导程序烧写FPGA配置文件的方法需要设计对FLASH烧写的引导程序，相比第一种软件烧写方式较为繁琐。基于引导程序烧写FPGA的方法，可通过交换FPGA复制烧写数据包并输出多路光纤链路，能够实现多片主FPGA的同时烧写，因此这种烧写方法非常适用于多片FPGA软件需要更新迭代的场景，大大提高了多FPGA软件烧写效率。
通过引导程序烧写FPGA软件前，要求各个主FPGA必须先有一个基础的引导程序。并且在烧写过程中的容错率低，一旦系统断电或者烧写数据传输链路故障，导致主FPGA写入FLASH的烧写数据不完整，烧写失败后必须重新对所有主FPGA重新配置引导程序，大大增加了烧写工作量。因此引导程序烧写多片FPGA软件的方法需要具备烧写错误恢复机制，以提高FPGA软件烧写的可靠性。
发明内容
要解决的技术问题
本发明针对上述基于引导程序烧写FPGA软件的容错率低的缺点，提出了一种将FPGA多重加载功能嵌入FPGA引导程序中的方法。
技术方案
一种基于多重加载的多FPGA软件烧写故障恢复方法，其特征在于步骤如下：
步骤1：引导程序从FLASH的基地址开始存储，工作程序从FLASH的约定地址开始存储；并且保证引导程序与工作程序在FLASH存储中分开，互不影响各自功能；
步骤2：根据给定的多重加载配置命令控制字，设计步骤1中引导程序的多重加载功能模块；该模块输入一个触发脉冲信号，触发脉冲信号由上位机控制；触发脉冲信号上升沿到来后，先拉低写使能信号RDWRB，下一个时钟周期拉低ICAPE2使能信号CSIB，同时将配置命令控制字进行字节内的bit反序后，依次发送给ICAPE2原语的输入端口，启动主FPGA的多重加载；将多重加载模块嵌入到引导程序，另外引导程序包含FLASH烧写功能；
步骤3：将步骤2的具有多重加载功能的引导程序的配置文件通过JTAG电缆烧写到多个主FPGA的片外FLASH中，且保证引导程序必须从FLASH的基地址开始存储；
步骤4：步骤3完成后，系统断电重启，多个主FPGA自动从FLASH基地址加载引导程序；上位机将工作程序的配置文件分成多个烧写数据包发送至交换FPGA，交换FPGA将烧写数据包经多路光纤发送至多个主FPGA，开始进行多个主FPGA的软件烧写；保证工作程序的烧写起始地址为步骤1中的约定地址；
步骤5：步骤4的多个主FPGA的工作程序烧写完成后，系统断电重启，多个主FPGA自动从FLASH基地址加载引导程序；上位机发送多重加载触发脉冲，多个FPGA接收触发脉冲后，跳转至FLASH的约定地址，启动加载工作程序；若步骤4的烧写过程成功完成，则多个FPGA正常启动工作程序，若步骤4的烧写过程出现软硬件故障，则多个FPGA无法正常启动工作程序，自动跳回引导程序，仍可对多个主FPGA进行软件烧写。
步骤2中多重加载配置命令控制字如下表所示：
| 序号 | 配置命令 | 定义 |
| 1 | 0xFFFFFFFF | 空字 |
| 2 | 0xAA559966 | 同步字 |
| 3 | 0x20000000 | 空闲字 |
| 4 | 0x20000000 | 空闲字 |
| 5 | 0x20000000 | 空闲字 |
| 6 | 0x20000000 | 空闲字 |
| 7 | 0x20000000 | 空闲字 |
| 8 | 0x20000000 | 空闲字 |
| 9 | 0x30022001 | 看门狗时间设置命令 |
| 10 | 0x402625A0 | 看门狗时间(多重加载超出该时间后跳回引导程序) |
| 11 | 0x30020001 | 热启动起始地址设置命令 |
| 12 | 0x00700000 | 热启动起始地址(工作程序存储的约定地址) |
| 13 | 0x30008001 | 写命令控制字 |
| 14 | 0x0000000F | Iprog命令 |
。
有益效果
本发明提出的一种基于多重加载的多FPGA软件烧写故障恢复方法，将具有多重加载功能的引导程序存储在多个主FPGA片外的FLASH基地址中，将工作程序存储在FLASH的约定地址。软件烧写过程只对FLASH的约定地址以后的地址段进行烧写操作，使得引导程序不被破坏，保证了多个主FPGA烧写过程具备错误恢复机制。实现了多个FPGA软件烧写的故障恢复功能，提高了多个FPGA软件烧写的可靠性。
附图说明
图1为主FPGA片外FLASH存储空间分配；
图2为引导程序多重加载功能的ICAPE2命令配置控制字；
图3为引导程序多重加载功能的ICAPE2命令配置时序图；
图4为多个主FPGA工作程序烧写流程；
图5为基于多重加载的烧写故障恢复配置流程。
具体实施方式
现结合实施例、附图对本发明作进一步描述：
参考图1的主FPGA片外FLASH存储空间分配，主FPGA设计产生引导程序和工作程序，其中引导程序包含FLASH烧写功能和多重加载功能，引导程序对应的配置文件从FLASH的基地址开始存储；工作程序是满足系统工作的主体程序，其对应的配置文件从FLASH的约定地址开始存储，且要求这个约定地址大于引导程序的尾地址，保证引导程序和工作程序在FLASH存储中完全分开，互不影响。
在软件烧写前，通过JTAG电缆将引导程序的配置文件烧写到FLASH的基地址，上电后多个FPGA处于引导程序的工作状态。上位机将工作程序的配置文件分成若干包，通过网络发送给交换FPGA，交换FPGA将烧写数据包复制后经多路光纤发送至多个主FPGA，主FPGA通过引导程序将工作程序的配置文件烧写到FLASH的约定地址。烧写完成后，系统断电重启。
参考图4的基于多重加载的烧写故障恢复配置流程，系统断电重启后，主FPGA默认从基地址加载引导程序。上位机发送多重加载触发脉冲，引导程序根据触发脉冲，跳转到FLASH约定地址加载工作程序，若工作程序烧写成功，多个FPGA加载工作程序进入工作状态；若工作程序烧写失败，多重加载功能跳转回引导程序，可支持多次软件烧写。
本发明具体步骤入如下：
步骤1：如图1所示，引导程序从FLASH的基地址开始存储，工作程序从FLASH的约定地址开始存储。并且保证引导程序与工作程序在FLASH存储中分开，互不影响各自功能。
步骤2：根据图2给出的多重加载配置命令控制字，设计步骤1中引导程序的多重加载功能模块。该模块输入一个触发脉冲信号，触发脉冲信号由上位机控制。触发脉冲信号上升沿到来后，先拉低写使能信号RDWRB，下一个时钟周期拉低ICAPE2使能信号CSIB，同时将配置命令控制字进行字节内的bit反序后，依次发送给ICAPE2原语的输入端口，启动主FPGA的多重加载。ICAPE2原语输入端口的配置时序如图3所示，将多重加载模块嵌入到引导程序，另外引导程序包含FLASH烧写功能。
步骤3：将步骤2的具有多重加载功能的引导程序的配置文件通过JTAG电缆烧写到多个主FPGA的片外FLASH中，且保证引导程序必须从FLASH的基地址开始存储。
步骤4：步骤3完成后，系统断电重启，多个主FPGA自动从FLASH基地址加载引导程序。上位机将工作程序的配置文件分成多个烧写数据包发送至交换FPGA，交换FPGA将烧写数据包经多路光纤发送至多个主FPGA，开始进行多个主FPGA的软件烧写。保证工作程序的烧写起始地址为步骤1中的约定地址。
步骤5：如图5所示，步骤4的多个主FPGA的工作程序烧写完成后，系统断电重启，多个主FPGA自动从FLASH基地址加载引导程序。上位机发送多重加载触发脉冲，多个FPGA接收触发脉冲后，跳转至FLASH的约定地址，启动加载工作程序。若步骤4的烧写过程成功完成，则多个FPGA正常启动工作程序，若步骤4的烧写过程出现软硬件故障，则多个FPGA无法正常启动工作程序，自动跳回引导程序，仍可对多个主FPGA进行软件烧写。
本发明将具有烧写功能和多重加载功能的引导程序存储在多个主FPGA的FLASH基地址中，保证引导程序在FLASH的内存中不被覆盖。将工作程序烧写到约定地址段，通过多重加载功能保证了引导程序到工作程序的跳转，在工作程序随系统需求不断迭代更新的过程中，多FPGA的软件烧写能够具备错误恢复机制。
实验验证：
本发明通过以下实验，进行基于多重加载的多FPGA软件烧写故障恢复技术的进一步验证。
实验软件平台：vivado 2016.4
实验硬件平台：上位机、交换FPGA、三块主FPGA板卡(每块板卡主FPGA与片外FLASH连接)。上位机与交换FPGA通过网络连接，交换FPGA通过三根光纤分别与三片主FPGA连接，三片主FPGA分别连接三片FLASH。
实验步骤：
1、规定主FPGA的引导程序从FLASH基地址开始存储，工作程序从FLASH的0x00700000地址开始存储，且引导程序所占内存小于0x00700000，保证引导程序和工作程序在FLASH中分开存储，互补影响。引导程序控制主FPGA板上的LED灯闪烁频率为1秒1次，工作程序控制LED灯闪烁频率为5秒1次。
2、设计产生引导程序，包含FLASH烧写功能和多重加载功能，将引导程序通过JTAG电缆烧写到三片主FPGA对应的FLASH中。
3、系统断电重启，观测三块主FPGA板卡的LED灯，闪烁频率为1秒1次，说明引导程序加载成功。
4、启动工作程序烧写，上位机将工作程序的烧写数据包经网络下发给交换FPGA，交换FPGA再经三根光纤发送给三片主FPGA，主FPGA经引导程序将烧写数据烧写到片外FLASH的约定地址0x00700000中。
5、系统再次断电重启，三块主FPGA板卡的LED闪烁频率为1秒1次，即引导程序加载成功。上位机使能主FPGA多重加载的触发脉冲，三片FPGA启动多重加载，从FLASH的0x00700000地址开始加载工作程序。观测主FPGA板上LED灯，闪烁频率变为5秒1次，至此正常软件烧写流程完成。
6、系统断电重启，重复步骤4，再次烧写工作程序，烧写过程中将系统强制断电，人为地使烧写失败。重启系统后，执行步骤5，LED灯闪烁频率为1秒1次，启动多重加载后，LED灯不正常，经过10秒左右的时间后，LED灯闪烁频率变回1秒1次。
实验结论：通过观测主FPGA板上LED的闪烁频率，验证主FPGA多重加载是否成功。步骤1到步骤4阐述了对三个主FPGA软件烧写的正常流程，步骤5的多重加载配置成功后，验证了软件烧写的正常功能。步骤6在烧写过程通过强制断电模拟了烧写故障状态，烧写失败的情况下启动多重加载功能，引导程序无法跳转至工作程序，随后跳转回引导程序，可再次烧写工作程序，证明了多重加载功能具有烧写故障恢复的机制。
Claims (2)
1.一种基于多重加载的多FPGA软件烧写故障恢复方法，其特征在于步骤如下：
步骤1：引导程序从FLASH的基地址开始存储，工作程序从FLASH的约定地址开始存储；并且保证引导程序与工作程序在FLASH存储中分开，互不影响各自功能；
步骤2：根据给定的多重加载配置命令控制字，设计步骤1中引导程序的多重加载功能模块；该模块输入一个触发脉冲信号，触发脉冲信号由上位机控制；触发脉冲信号上升沿到来后，先拉低写使能信号RDWRB，下一个时钟周期拉低ICAPE2使能信号CSIB，同时将配置命令控制字进行字节内的bit反序后，依次发送给ICAPE2原语的输入端口，启动主FPGA的多重加载；将多重加载模块嵌入到引导程序，另外引导程序包含FLASH烧写功能；
步骤3：将步骤2的具有多重加载功能的引导程序的配置文件通过JTAG电缆烧写到多个主FPGA的片外FLASH中，且保证引导程序必须从FLASH的基地址开始存储；
步骤4：步骤3完成后，系统断电重启，多个主FPGA自动从FLASH基地址加载引导程序；上位机将工作程序的配置文件分成多个烧写数据包发送至交换FPGA，交换FPGA将烧写数据包经多路光纤发送至多个主FPGA，开始进行多个主FPGA的软件烧写；保证工作程序的烧写起始地址为步骤1中的约定地址；
步骤5：步骤4的多个主FPGA的工作程序烧写完成后，系统断电重启，多个主FPGA自动从FLASH基地址加载引导程序；上位机发送多重加载触发脉冲，多个FPGA接收触发脉冲后，跳转至FLASH的约定地址，启动加载工作程序；若步骤4的烧写过程成功完成，则多个FPGA正常启动工作程序，若步骤4的烧写过程出现软硬件故障，则多个FPGA无法正常启动工作程序，自动跳回引导程序，仍可对多个主FPGA进行软件烧写。
2.根据权利要求1所述的一种基于多重加载的多FPGA软件烧写故障恢复方法，其特征在于步骤2中多重加载配置命令控制字如下表所示：
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011201801.6A CN112214345B (zh) | 2020-11-02 | 2020-11-02 | 一种基于多重加载的多fpga软件烧写故障恢复方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011201801.6A CN112214345B (zh) | 2020-11-02 | 2020-11-02 | 一种基于多重加载的多fpga软件烧写故障恢复方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112214345A true CN112214345A (zh) | 2021-01-12 |
| CN112214345B CN112214345B (zh) | 2022-12-06 |
Family
ID=74057915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011201801.6A Active CN112214345B (zh) | 2020-11-02 | 2020-11-02 | 一种基于多重加载的多fpga软件烧写故障恢复方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112214345B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113157334A (zh) * | 2021-03-30 | 2021-07-23 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Fpga多版本程序加载方法 |
| CN115167885A (zh) * | 2022-08-03 | 2022-10-11 | 江苏新质信息科技有限公司 | 一种多fpga系统的上电后程序加载方法及系统 |
| CN115291898A (zh) * | 2022-08-03 | 2022-11-04 | 江苏新质信息科技有限公司 | 一种多fpga从模式快速烧录方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103823698A (zh) * | 2014-02-27 | 2014-05-28 | 四川九洲电器集团有限责任公司 | Fpga和dsp目标程序的烧写和启动的方法及设备 |
| US20140351569A1 (en) * | 2010-11-08 | 2014-11-27 | Gemalto Sa | Software updating process for an embedded device |
| CN106502723A (zh) * | 2016-09-29 | 2017-03-15 | 四川九洲电器集团有限责任公司 | 用于实现fpga程序动态升级及自加载的装置及方法 |
| WO2017041567A1 (zh) * | 2015-09-07 | 2017-03-16 | 武汉精测电子技术股份有限公司 | 基于软核处理器的fpga多镜像升级加载方法及装置 |
| WO2017067448A1 (zh) * | 2015-10-22 | 2017-04-27 | 深圳市中兴微电子技术有限公司 | 一种无线固件升级方法、系统及计算机存储介质 |
-
2020
- 2020-11-02 CN CN202011201801.6A patent/CN112214345B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140351569A1 (en) * | 2010-11-08 | 2014-11-27 | Gemalto Sa | Software updating process for an embedded device |
| CN103823698A (zh) * | 2014-02-27 | 2014-05-28 | 四川九洲电器集团有限责任公司 | Fpga和dsp目标程序的烧写和启动的方法及设备 |
| WO2017041567A1 (zh) * | 2015-09-07 | 2017-03-16 | 武汉精测电子技术股份有限公司 | 基于软核处理器的fpga多镜像升级加载方法及装置 |
| WO2017067448A1 (zh) * | 2015-10-22 | 2017-04-27 | 深圳市中兴微电子技术有限公司 | 一种无线固件升级方法、系统及计算机存储介质 |
| CN106502723A (zh) * | 2016-09-29 | 2017-03-15 | 四川九洲电器集团有限责任公司 | 用于实现fpga程序动态升级及自加载的装置及方法 |
Non-Patent Citations (4)
| Title |
|---|
| DAMIR MALNAR等: "《2010 IEEE Antennas and Propagation Society International Symposium》", 2 September 2010 * |
| 丁宁等: "基于串行总线和FPGA的FLASH烧写方法研究与实现", 《电子世界》 * |
| 王志敏: "FPGA芯片烧写故障探讨", 《计量与测试技术》 * |
| 陈亮等: "一种基于FPGA的二维DBF实现方法", 《火控雷达技术》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113157334A (zh) * | 2021-03-30 | 2021-07-23 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Fpga多版本程序加载方法 |
| CN113157334B (zh) * | 2021-03-30 | 2022-09-02 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Fpga多版本程序加载方法 |
| CN115167885A (zh) * | 2022-08-03 | 2022-10-11 | 江苏新质信息科技有限公司 | 一种多fpga系统的上电后程序加载方法及系统 |
| CN115291898A (zh) * | 2022-08-03 | 2022-11-04 | 江苏新质信息科技有限公司 | 一种多fpga从模式快速烧录方法及装置 |
| CN115291898B (zh) * | 2022-08-03 | 2023-11-10 | 江苏新质信息科技有限公司 | 一种多fpga从模式快速烧录方法及装置 |
| CN115167885B (zh) * | 2022-08-03 | 2024-02-06 | 江苏新质信息科技有限公司 | 一种多fpga系统的上电后程序加载方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112214345B (zh) | 2022-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112214345B (zh) | 一种基于多重加载的多fpga软件烧写故障恢复方法 | |
| CN101604244B (zh) | 一种实现fpga上电即用和远程升级的装置及方法 | |
| US6246618B1 (en) | Semiconductor integrated circuit capable of testing and substituting defective memories and method thereof | |
| US6922649B2 (en) | Multiple on-chip test runs and repairs for memories | |
| CN100511148C (zh) | 一种cpu系统的启动方法及系统 | |
| US7167404B2 (en) | Method and device for testing configuration memory cells in programmable logic devices (PLDS) | |
| CN112463243B (zh) | 基于边界扫描的在线级联加载固件系统及其方法 | |
| CN106201590A (zh) | 一种fpga配置文件加载方法和系统 | |
| CN103605542A (zh) | Fpga配置文件的在线升级装置 | |
| US8225153B2 (en) | Tolerant in-system programming of field programmable gate arrays (FPGAs) | |
| US20230393856A1 (en) | Avoiding Use of a Subarray of Configurable Units Having a Defect | |
| CN101375339B (zh) | 用于级联存储器的方法及设备 | |
| CN113157334A (zh) | Fpga多版本程序加载方法 | |
| US7337103B2 (en) | Method and apparatus for the automatic correction of faulty wires in a logic simulation hardware emulator / accelerator | |
| US7610535B2 (en) | Boundary scan connector test method capable of fully utilizing test I/O modules | |
| US8078423B2 (en) | Data generating method, connection checking system, and computer product | |
| CN109753394B (zh) | 一种实时调试固件配置信息的电路及方法 | |
| CN101276285B (zh) | 一种电信系统级的烧结方法及系统 | |
| CN101706731B (zh) | 一种程序的加载方法及系统 | |
| CN1270324C (zh) | 基于边界扫描技术的flash器件边界扫描加载方法 | |
| CN113608937B (zh) | 硬盘背板led无硬盘测试装置及方法 | |
| CN115269293B (zh) | 一种基于芯片fpga原型验证设备的互联接口测试方法 | |
| CN116776795A (zh) | 电路接口测试方法 | |
| CN114743585B (zh) | 用于测试闪速存储器的编程方法、装置及闪速存储器 | |
| CN118394394A (zh) | 一种fpga配置项文件在线升级的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20221031 Address after: 710199 Weiqu Fengqi East Street, Chang'an District, Xi'an City, Shaanxi Province Applicant after: Xi'an Electronic Engineering Research Institute Applicant after: XI'AN CHANGYUAN ELECTRON ENGINEERING Co.,Ltd. Address before: Changan District Fengqi road 710100 Shaanxi city of Xi'an Province Applicant before: Xi'an Electronic Engineering Research Institute |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |