CN112201293B - 多层单元非易失性存储器的一种编程方法 - Google Patents

多层单元非易失性存储器的一种编程方法 Download PDF

Info

Publication number
CN112201293B
CN112201293B CN202011095110.2A CN202011095110A CN112201293B CN 112201293 B CN112201293 B CN 112201293B CN 202011095110 A CN202011095110 A CN 202011095110A CN 112201293 B CN112201293 B CN 112201293B
Authority
CN
China
Prior art keywords
programming
voltage
state
cell
programmed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011095110.2A
Other languages
English (en)
Other versions
CN112201293A (zh
Inventor
耿志远
陈惕生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Benzheng Information Technology Suzhou Co ltd
Original Assignee
Benzheng Information Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Benzheng Information Technology Suzhou Co ltd filed Critical Benzheng Information Technology Suzhou Co ltd
Priority to CN202011095110.2A priority Critical patent/CN112201293B/zh
Publication of CN112201293A publication Critical patent/CN112201293A/zh
Application granted granted Critical
Publication of CN112201293B publication Critical patent/CN112201293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供了多层单元存储器的一种编程方法。在编程脉冲步骤中，根据单元目标状态或目标状态和当前状态调整单元的有效编程脉冲的时间，以降低编程所需要的编程脉冲步骤的数量，提高编程效率。本发明还提供了一种适用于多层单元NAND闪存的通过改变位线电压进行部分编程抑制，进而调整单元的有效编程脉冲的时间的方法。

Description

多层单元非易失性存储器的一种编程方法
技术领域
本发明涉及集成电路领域，尤其涉及一种多层单元非易失性存储器。
背景技术
非易失性存储器，如浮栅型闪存(Floating Gate Flash)、电荷捕获型闪存(Charge Trap Flash)、相变存储器(Phase Change Memory)和电阻型随机存取器(Resistive RAM)等，都使用模拟信号的存储单元来保存数据。每个模拟信号存储单元可以保存一个模拟信号，如电荷、电压或者电阻。对多层存储单元，模拟信号的允许取值范围可以分成多个区域，每个区域定义了一个单元状态，每个状态表示多个数据比特的取值。后文中，我们将该模拟信号称为状态模拟信号。每个存储单元状态都对应多个比特的一个取值，我们称之为“状态编码”。文献中，多层存储单元也常称为多状态存储单元或者多比特存储单元。
比如，SLC NAND闪存中每个单元可存储1个比特，而多层单元NAND闪存的一个单元可以存储多个比特。其中，MLC NAND闪存中每个单元可存储2个比特，TLC NAND闪存中每个单元可存储3个比特，QLC NAND闪存中每个单元可存储4个比特。
从模拟存储单元读取数据是通过感测(sensing)存储单元的状态来完成，感测是基于把存储单元的状态模拟信号与一个或多个参考阈值进行比较，从而确定单元状态。
一个模拟存储单元的数据写入是通过编程(program)操作，把该单元的状态模拟信号的值调整到一个与指定的写入数值对应的信号标称值来完成的。对存储单元的编程过程如图1，包括：通过编程脉冲步骤(program pulse step)改变待编程单元的状态；对每个待编程单元通过感测操作进行校验，检查每个待编程单元的状态是否达到与待写入数据对应的目标状态；对于已经达到目标状态的待编程单元进行编程抑制(program inhibit)；循环执行以上步骤直到所有单元达到其目标状态或循环次数达到预设上限。在每次编程脉冲步骤中，在未被编程抑制的所有待编程单元上施加编程脉冲的时间相同。
NAND闪存是一种广泛使用的非易失性存储器。关于NAND闪存的基本原理、感测电路和编程电路，在书籍Rino Micheloni，Luca Crippa，Alessia Marelli(2010)“InsideNAND Flash Mem-ories”New York：Springer Science+Business Media中有详细的论述。该书籍中相关章节通过引入的方式并入本文本中。
NAND闪存单元的数据读写操作的原理如下。对于一个存储了n个比特的NAND闪存单元，其可能的阈值电压的范围，(Vmin,Vmax)，由2n-1个参考阈值电压，VR，分割为2n个阈值电压区间，D；图3、图4、图5和图6分别示意了SLC NAND闪存、MLC NAND闪存、TLC NAND闪存和QLC NAND闪存中的各阈值电压区间以及各参考阈值电压。每个阈值电压区间对应该单元可存储的一个数据。
NAND的块的结构如图2。编程脉冲步骤的流程如图7所示。图8示例了块200中各点电压在一次编程脉冲步骤中的变化情况。其中，字线2是被编程字线；位线1所对应的待编程单元已达到目标状态并被编程抑制；位线2、3所对应的待编程单元尚未达到目标状态，未被编程抑制。为方便叙述，我们称与被编程抑制的待编程单元所在的NAND串处于抑制状态，与未被编程抑制的待编程单元所在的NAND串处于编程状态。
上述编程脉冲步骤的原理具体如下。根据MOS管的特性，各NAND串中的MGSL 203的源极和栅极电压均为GND，MGSL 203被断开；编程状态中NAND串的MSSL 202的栅极电压为VCC，源极电压为GND，MSSL 202被导通；抑制状态中NAND串中的MSSL 202的源极和栅极电压均为VCC，MSSL 202被断开。由于各单元的栅极电压与源极电压的差值VGS均大于单元的阈值电压，各单元导通。因编程状态中NAND串接地，其中各单元通道电压均为GND；抑制状态中NAND串处于悬空状态，其中单元与基板构成的电容分布如图9所示，待编程单元的栅极901电压为VPPASS或VPP，基底903电压为GND。通道902电压显然大于GND，记作VIHB。编程状态中NAND串的被编程单元栅极电压与通道电压的电压差为VPP足以使其被编程，编程状态中NAND串的其他单元栅极电压与通道电压的电压差为VPPASS，不足以使其被编程。而抑制状态中NAND串的单元栅极电压与通道电压的电压差为VPPASS-VIHB或VPP-VIHB不足以使其被编程。
由于待写入的数据的值不同，各个被编程单元的目标阈值电压不同。在一次编程脉冲步骤中，各个被编程单元的阈值电压将升高，而阈值电压的增加幅度的期望值近似相同。为了防止过编程(over-program)，一次编程脉冲步骤应该使各个被编程的单元的阈值电压的增加幅度不超过一个阈值电压区间的大小，即每个编程单元在一个编程脉冲步骤前、后的阈值电压必须位于相同或相邻的阈值电压区间。否则，可能使得单元的阈值电压高于期望阈值电压区间的上限，并导致编程错误。因此，一个编程操作所需编程脉冲步骤的循环次数近似与阈值电压区间的个数成正比。
在不考虑工艺变化及参数优化等其它条件的情况下，随着每单元比特数的增加，闪存的编程操作中的编程脉冲步骤的循环次数近似与阈值电压区间的个数成正比，即随着每单元比特数的增加而指数级增长。另外，随着每单元比特数的增加，阈值电压区间变窄。为了优化编程精度，编程脉冲步骤的循环次数将可能进一步增加。编程脉冲步骤的总循环次数的大幅增加，将导致编程性能的严重下降。
发明内容
针对现有技术中存在的问题，本发明的一些实施例提供了多层单元非易失性存储器的一种编程方法，具体如下：
通过编程脉冲步骤改变待编程单元的状态模拟信号；
对每个待编程单元进行校验,检查其状态是否达到目标状态；
对于已经达到目标状态的待编程单元进行完全地编程抑制；
对于未达到目标状态的待编程单元，根据其目标状态或者当前状态及目标状态，进行部分地编程抑制或完全地编程抑制，以调整其有效编程脉冲时间；
循环执行以上步骤直到所有单元达到其目标状态或循环次数达到预设上限。
本发明的进一步的一些实施例提供了多层单元闪存的一种编程方法，其中编程脉冲步骤具体如下：
将所有待编程单元的位线电压升高至第一电压，使得所有待编程单元进入编程抑制状态；
升高待编程单元所在块的所有栅极电压至第二电压；
然后升高待编程单元所在字线的栅极电压至第三电压；
对每个待编程单元，在各自延迟第一时间后，将其位线电压降低至第四电压；
在所述第三电压升高之后延迟第二时间，编程脉冲步骤结束，降低各栅极电压和位线电压至编程脉冲步骤开始前的状态。
在一些实施例中，上述方案中每个待编程单元的所述第一时间由该待编程单元的目标状态或目标状态和当前状态来确定。不同待编程单元的第一时间可以不同。在同一编程脉冲步骤中，目标状态与初始状态或当前状态差别越大的单元的第一时间越短。
在一些实施例中，上述方案中所述待编程单元的有效编程脉冲时间或第二时间与编程脉冲过程中编程电压的持续时间的比值与单元的目标阈值电压与初始阈值电压或擦除状态阈值电压的差成正比。
在一些实施例中，上述方案中所述待编程单元的有效编程脉冲时间或第二时间与编程脉冲过程中编程电压的持续时间的比值与单元的目标阈值电压与当前阈值电压的差成正比。
在一些实施例中，上述方案中所述编程脉冲步骤的第三电压随着循环次数的增加可以变化或不变。
在一些实施例中，上述方案中所述编程脉冲步骤的第一时间随着循环次数的增加可以变化或不变。
在一些实施例中，上述方案中所述编程脉冲步骤的编程电压持续时间随着循环次数的增加可以变化或不变。
在一些实施例中，上述方案中所述编程脉冲步骤的编程电压持续时间和第三电压随着循环次数的增加递减。
附图说明
图1示例了非易失性存储器的编程过程的流程图。
图2示例了NAND闪存的一个块中与编程相关的电路。
图3为SLC NAND闪存中阈值电压分布和参考阈值电压的示例图。
图4为MLC NAND闪存中阈值电压分布和参考阈值电压的示例图。
图5为TLC NAND闪存中阈值电压分布和参考阈值电压的示例图。
图6为QLC NAND闪存中阈值电压分布和参考阈值电压的示例图。
图7示例了现有技术方案中编程脉冲步骤的流程图。
图8示例了现有多层单元闪存的一个编程脉冲步骤中各个电压的变化过程。
图9示例了一个编程脉冲步骤中处于抑制状态的NAND串相关的电压分布。
图10示例了本发明一些实施例的编程脉冲步骤的流程图。
图11示例了本发明一些实施例的一个编程脉冲步骤中各点电压随时间的变化关系。
图12示例了本发明一些实施例中一种可能的编程电压随时间的变化关系。
图13示例了本发明一些实施例中又一种可能的编程电压随时间的变化关系。
图14示例了本发明一些实施例中又一种可能的编程电压随时间的变化关系。
具体实施方式
在下文中，将参照附图详细描述本发明的实施例。但是实现本发明的形式不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了更透彻地理解本发明，并且能够将本发明公开的范围完整地传达给本领域的技术人员。
针对现有技术存在的问题，本发明一实施例提供了多层单元存储器的一种与目标状态或目标状态和当前状态相关的编程方法，具体如下。
对存储单元的编程过程如图1，包括：
通过编程脉冲步骤改变待编程单元的状态模拟信号；
对每个待编程单元进行校验，检查每个待编程单元的状态是否达到目标状态；
对于已经达到目标状态的待编程单元单元进行完全地编程抑制；
对于未达到目标状态的待编程单元，根据其目标状态或者当前状态及目标状态，进行部分地编程抑制或完全地编程抑制，以调整其编程脉冲的有效时间；
循环执行以上步骤直到所有单元达到其目标状态或循环次数达到预设上限。
待编程单元的状态模拟信号的改变主要发生在编程脉冲步骤中，状态模拟信号改变的幅度与编程脉冲步骤中有效编程时间的长短有关。在一次编程脉冲步骤中，令不同的单元具有不一定相同的有效编程时间，待编程单元的状态模拟信号改变幅度的期望也因此不同。令目标状态与当前状态或目标状态与初始状态的差别较大的单元具有较长的有效编程时间，此类单元在一次编程脉冲中状态模拟信号改变幅度的期望较大。此时，由于目标状态与当前状态或目标状态与初始状态的单元差别较小的单元具有较短的有效编程时间，此类单元在一次编程脉冲中状态改变幅度的期望较小，过编程的可能性较低。显然，这样可以减少循环次数，提高编程的效率，同时能够保持或者提高编程后状态模拟信号的精度。
本发明又一实施例给出了一种多层单元NAND闪存的的一种与目标状态或目标状态和当前状态相关的编程方法，与现有技术中多层单元闪存的编程方法相比，其特征如下。
在多层单元NAND闪存的的一种与目标状态或目标状态和当前状态相关的编程方法中的编程脉冲步骤中，各点的电压变化如图11，其中字线2是被编程字线，位线1所对应单元已达到目标状态，位线2所对应单元目标状态与当前状态或目标状态与初始状态差别较小，位线3所对应单元目标状态与当前状态或目标状态与初始状态差别较大。
上述编程脉冲步骤的原理具体如下。位线1与位线3的电压变化与现有技术中相同，参照前文所述，位线1所对应的NAND串始终处于抑制状态，位线3所对应的NAND串始终处于编程状态。位线2所对应的NAND串在T时间之前，各点电压与位线1中各点电压相同，显然位线2在T时间之前处于抑制状态，T时间时，位线2的电压降低至GND，位线2对应的NAND串中的MSSL 202的栅极电压为VCC，源极电压由VCC降低至GND，MSSL 202由断开变为导通。T时间之前，由于SBPI的效果，位线2所对应的NAND串的通道电压为VINB，处于抑制状态；T时间之后，由于位线2所对应的NAND串的通道接地，通道电压降低至GND，处于编程状态。
在一个编程脉冲步骤中，若一个NAND串始终处于编程状态，则称该NAND串未被抑制；若一个NAND串始终处于抑制状态，则称该NAND串被完全抑制；若一个NAND串在不同的时间内分别处于编程状态和抑制状态，则称该NAND串被部分抑制。显然，被完全抑制的NAND串中位于被编程字线上的存储单元的有效编程时间为0，未被抑制的NAND串中位于被编程字线上的存储单元的有效编程时间等于编程电压VPP的持续时间t3，被部分抑制的NAND串中位于被编程字线上的存储单元的有效编程时间为t2。编程电压的持续时间t3与编程脉冲步骤的总时间的差近似为常数。
显然，通过位线电压改变时间T的位置，我们可以改变一次编程脉冲步骤中单元的有效编程时间。参照前文所述，对目标状态与当前状态或目标状态与初始状态差别较小的单元，其位线电压改变时间T较晚，对目标状态与当前状态或目标状态与初始状态差别较大的单元，其位线电压改变时间T较早。
记存储单元的初始阈值电压为V0，当前阈值电压为V，目标阈值电压为V′。在一些技术方案中，我们可以令使用部分抑制控制下的有效编程脉冲时间t′满足t′＝k1(V′-V)或t′＝k2(V′-V0)。其中k1和k2是与单元初始阈值电压，当前阈值电压，目标阈值电压无关的量。当同一字线上单元的物理性质差别不大时，可以较大地降低编程脉冲步骤的数目，提高编程效率。
在不超过编程脉冲电压的持续时间的范围内，每个待编程单元的有效编程时间可根据其目标状态与其当前状态或其目标状态与初始状态来确定。本发明又一实施例给出了一种多层单元NAND闪存的编程方法，相较于现有技术中的编程方法，可延长单个编程脉冲电压的持续时间并使得：目标状态与当前状态或目标状态与初始状态差别较大的单元的有效编程时间较长，阈值电压移动可超过一个阈值电压区间，提高编程效率；同时目标状态与当前状态或目标状态与初始状态差别较小的单元的有效编程时间依然较短，阈值电压移动不超过一个阈值电压区间，防止过编程情况的出现。当单个编程脉冲步骤的编程电压的持续时间不再有，必须使得各个被编程单元的阈值电压升高不超过一个阈值电压区间的大小的限制时，单个编程脉冲步骤编程电压的持续时间随着循环次数的增加可以变化或不变。可能的编程电压随时间的变化如图12所示。
本发明又一实施例给出了一种多层单元NAND闪存的编程方法，相较于现有技术中的编程方法，增大编程电压并使得目标状态与当前状态或目标状态与初始状态差别较大的单元的有效编程时间较长，阈值电压移动超过一个阈值电压区间，提高编程效率；同时目标状态与当前状态或目标状态与初始状态差别较小的单元的有效编程时间依然较短，阈值电压移动不超过一个阈值电压区间，防止过编程情况的出现。当单个编程脉冲步骤编程电压大小不再有，必须使得各个被编程的单元的阈值电压升高不超过一个阈值电压区间的大小的限制时，单个编程脉冲步骤编程电压的大小随着循环次数的增加可以变化或不变。可能的编程电压随时间的变化如图13所示。
本发明又一实施例给出了一种多层单元NAND闪存的编程方法，相较于现有技术中的编程方法，在最初的若干次编程脉冲步骤中给予较高的编程电压和较长的编程电压持续时间，随着循环次数的增加逐渐降低编程电压大小和持续时间；使得在最初的若干次编程脉冲步骤中各个单元阈值电压的变化较大，随着循环次数的增加，单次编程脉冲步骤中，各个单元阈值电压的变化幅度逐渐减小；使得各个单元在最初的几次编程脉冲步骤中快速接近目标状态，在后面的编程脉冲步骤中更准确地接近目标状态。能够增加编程的效率，提高编程的精度。可能的编程电压随时间的变化如图14所示。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.多层单元非易失性存储器的一种编程方法，其特征在于，所述编程方法包括，
通过编程脉冲步骤改变待编程单元的状态模拟信号，
对每个待编程单元进行校验，检查每个待编程单元的状态是否达到目标状态，
对于已经达到目标状态的待编程单元进行完全地编程抑制，
对于未达到目标状态的待编程单元，根据其目标状态或者当前状态及目标状态，进行部分地编程抑制或完全地编程抑制，以调整其有效编程脉冲时间，
循环执行以上步骤直到所有单元达到其目标状态或循环次数达到预设上限，
所述编程脉冲步骤是指，将所有待编程单元的位线电压升高至第一电压，使得部分或所有待编程单元进入编程抑制状态，
升高待编程单元所在块的所有栅极电压至第二电压，
然后升高待编程单元所在字线的栅极电压至第三电压，
对每个待编程单元，在延迟第一时间后，将其位线电压降低至第四电压，
在所述第三电压升高之后延迟第二时间，编程脉冲步骤结束，降低各栅极电压和位线电压至编程脉冲步骤开始前的状态。
2.根据权利要求1所述的编程方法，其特征在于，所述的非易失性存储器为多层单元NAND闪存。
3.根据权利要求1所述的编程方法，其特征在于，所述第一时间是根据每个待编程单元的目标状态或目标状态和当前状态来确定，同一编程脉冲步骤中目标状态与初始状态或当前状态差别越大的单元的第一时间越短。
4.根据权利要求3所述的编程方法，其特征在于，一个编程脉冲步骤中，待编程单元的有效编程脉冲时间或第二时间与编程脉冲过程中编程电压的持续时间的比值与单元的目标阈值电压与初始阈值电压或擦除状态阈值电压的差近似成正比。
5.根据权利要求3所述的编程方法，其特征在于，一个编程脉冲步骤中，待编程单元的有效编程脉冲时间或第二时间与编程脉冲过程中编程电压的持续时间的比值与单元的目标阈值电压与当前阈值电压的差近似成正比。
6.根据权利要求3所述的编程方法，其特征在于，所述编程脉冲步骤的第三电压随着循环次数的增加可以变化或不变。
7.根据权利要求3所述的编程方法，其特征在于，所述编程脉冲步骤的第一时间随着循环次数的增加可以变化或不变。
8.根据权利要求3所述的编程方法，其特征在于，所述编程脉冲步骤的编程电压的持续时间随着循环次数的增加可以变化或不变。
9.根据权利要求3所述的编程方法，其特征在于，所述编程脉冲步骤的编程电压的持续时间和第三电压随着循环次数的增加可以递减。
10.一种多层单元非易失性存储器，其特征在于，使用权利要求1-9中任一项所述的方法。
CN202011095110.2A 2020-10-18 2020-10-18 多层单元非易失性存储器的一种编程方法 Active CN112201293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011095110.2A CN112201293B (zh) 2020-10-18 2020-10-18 多层单元非易失性存储器的一种编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011095110.2A CN112201293B (zh) 2020-10-18 2020-10-18 多层单元非易失性存储器的一种编程方法

Publications (2)

Publication Number Publication Date
CN112201293A CN112201293A (zh) 2021-01-08
CN112201293B true CN112201293B (zh) 2023-12-15

Family

ID=74009603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011095110.2A Active CN112201293B (zh) 2020-10-18 2020-10-18 多层单元非易失性存储器的一种编程方法

Country Status (1)

Country Link
CN (1) CN112201293B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930631A (zh) * 2004-01-27 2007-03-14 桑迪士克股份有限公司 用于非易失性存储器的粗略/精细编程的可变电流吸收
CN101095199A (zh) * 2004-11-16 2007-12-26 桑迪士克股份有限公司 具有减少的过编程的高速编程系统
JP2012027966A (ja) * 2010-07-20 2012-02-09 Toshiba Corp 不揮発性半導体記憶装置
CN104471649A (zh) * 2012-05-30 2015-03-25 桑迪士克技术有限公司 堆叠式非易失性存储设备中的选择栅极晶体管的阈值电压调节
FR3035258A1 (fr) * 2015-04-15 2016-10-21 St Microelectronics Sa Procede et dispositif de programmation de cellules memoires du type a programmation unique

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688638B2 (en) * 2007-12-07 2010-03-30 Sandisk Corporation Faster programming of multi-level non-volatile storage through reduced verify operations
KR20120009925A (ko) * 2010-07-22 2012-02-02 삼성전자주식회사 프로그램 에러를 줄일 수 있는 불휘발성 메모리 장치, 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템
US8526233B2 (en) * 2011-05-23 2013-09-03 Sandisk Technologies Inc. Ramping pass voltage to enhance channel boost in memory device, with optional temperature compensation
US11211131B2 (en) * 2018-12-10 2021-12-28 Micron Technology, Inc. Adjusting program effective time using program step characteristics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930631A (zh) * 2004-01-27 2007-03-14 桑迪士克股份有限公司 用于非易失性存储器的粗略/精细编程的可变电流吸收
CN101095199A (zh) * 2004-11-16 2007-12-26 桑迪士克股份有限公司 具有减少的过编程的高速编程系统
JP2012027966A (ja) * 2010-07-20 2012-02-09 Toshiba Corp 不揮発性半導体記憶装置
CN104471649A (zh) * 2012-05-30 2015-03-25 桑迪士克技术有限公司 堆叠式非易失性存储设备中的选择栅极晶体管的阈值电压调节
FR3035258A1 (fr) * 2015-04-15 2016-10-21 St Microelectronics Sa Procede et dispositif de programmation de cellules memoires du type a programmation unique

Also Published As

Publication number Publication date
CN112201293A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
US7020017B2 (en) Variable programming of non-volatile memory
US10559365B2 (en) Peak current suppression
US7830718B2 (en) Mitigation of data corruption from back pattern and program disturb in a non-volatile memory device
KR101012129B1 (ko) 자기 조정 최대 프로그램 루프에 의한 비휘발성 메모리의프로그래밍
US8369149B2 (en) Multi-step channel boosting to reduce channel to floating gate coupling in memory
KR100921014B1 (ko) 메모리 셀들의 서브세트들에 대한 개별 검증 및 추가소거를 이용한 비휘발성 메모리의 소거
EP3038111A1 (en) Multiple level program verify in a memory device
US11107542B2 (en) Semiconductor memory device
EP2499641A1 (en) Data state-dependent channel boosting to reduce channel-to-floating gate coupling in memory
KR20110120470A (ko) 반도체 메모리 장치 및 이의 동작 방법
EP2074630B1 (en) Controlled boosting in non-volatile memory soft programming
US8885418B1 (en) Adaptive double pulse BCF programming
US8717815B2 (en) Compensation of back pattern effect in a memory device
JP2020149742A (ja) 半導体記憶装置
CN112201293B (zh) 多层单元非易失性存储器的一种编程方法
KR20070057716A (ko) 멀티 레벨 셀을 갖는 플래시 메모리 장치의 프로그램 방법
US9349481B2 (en) Semiconductor memory device and method of operating the same
KR20130072083A (ko) 비휘발성 메모리 장치의 프로그램 방법
CN110827904B (zh) 存储器装置及其编程方法
KR20100021748A (ko) 불휘발성 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20211208

Address after: 215000, floor 3, room 101, building 1, No. 19, Yong'an Road, high tech Zone, Suzhou, Jiangsu

Applicant after: Benzheng information technology (Suzhou) Co.,Ltd.

Address before: 201203 room 206, building 2, no.1690, Cailun Road, Pudong New Area, Shanghai

Applicant before: Intrinsic Information Technology (Shanghai) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant