CN112186035B - 存储装置、凹陷沟道阵列晶体管及其制备方法 - Google Patents
存储装置、凹陷沟道阵列晶体管及其制备方法 Download PDFInfo
- Publication number
- CN112186035B CN112186035B CN201910598466.9A CN201910598466A CN112186035B CN 112186035 B CN112186035 B CN 112186035B CN 201910598466 A CN201910598466 A CN 201910598466A CN 112186035 B CN112186035 B CN 112186035B
- Authority
- CN
- China
- Prior art keywords
- ions
- layer
- semiconductor layer
- active layer
- array transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000003860 storage Methods 0.000 title abstract description 4
- 150000002500 ions Chemical class 0.000 claims abstract description 178
- 239000004065 semiconductor Substances 0.000 claims abstract description 151
- 238000002513 implantation Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 341
- 238000000034 method Methods 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 16
- -1 phosphorus ions Chemical class 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000005465 channeling Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本公开提供了一种存储装置、凹陷沟道阵列晶体管及其制备方法，属于存储技术领域。该凹陷沟道阵列晶体管的制备方法包括：形成依次层叠的基底、第一半导体层、第二半导体层和第三半导体层；在第一半导体层中注入第一离子；在第二半导体层中注入与第一离子类型相同的第二离子，且注入剂量大于第二离子；形成开口于第三半导体层且延伸至第一半导体层的凹槽通道；通过凹槽通道的底部注入与第一离子类型相反的第三离子；第一离子的注入剂量与第二离子的差值，小于第三离子的注入剂量；形成栅极绝缘层和栅极；在第三半导体层中注入与第二离子类型相反的第四离子。该凹陷沟道阵列晶体管的制备方法能够提高凹陷沟道阵列晶体管的阈值电压的均一性。
Description
技术领域
本公开涉及存储技术领域，尤其涉及一种存储装置、凹陷沟道阵列晶体管及其制备方法。
背景技术
随着器件尺寸的不断减小，凹陷沟道阵列晶体管(recess channel accesstransistor，RCAT)可以应用于DRAM(动态随机存取存储器)中。但是，随着凹陷沟道阵列晶体管尺寸的减小，沟槽通道的曲率效应越明显，导致晶体管在沟槽通道不同位置的阈值电压的差异也越大，这降低了凹陷沟道阵列晶体管的性能。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种存储装置、凹陷沟道阵列晶体管及其制备方法，提高凹陷沟道阵列晶体管的阈值电压的均一性。
为实现上述发明目的，本公开采用如下技术方案：
根据本公开的第一个方面，提供一种凹陷沟道阵列晶体管的制备方法，包括：
形成依次层叠的基底、第一半导体层、第二半导体层和第三半导体层；
在所述第一半导体层中注入第一离子；
在所述第二半导体层中注入第二离子，所述第一离子与所述第二离子类型相同，且所述第一离子的注入剂量大于所述第二离子的注入剂量；
形成凹槽通道，所述凹槽通道开口于所述第三半导体层，且所述凹槽通道的底部延伸至所述第一半导体层；
通过所述凹槽通道的底部注入第三离子，所述第三离子与所述第一离子类型相反；所述第一离子的注入剂量与所述第二离子的注入剂量的差值，小于所述第三离子的注入剂量；且所述第三离子的注入剂量小于所述第一离子的注入剂量；
形成覆盖所述凹槽通道的表面的栅极绝缘层；
形成栅极，所述栅极填充于所述凹槽通道内；
在所述第三半导体层中注入第四离子，所述第四离子与所述第二离子类型相反。
在本公开的一种示例性实施例中，通过所述凹槽通道的底部注入第三离子包括：
形成第一保护层，所述第一保护层暴露所述凹槽通道的表面对应于所述第一半导体层的部分，且所述第一保护层覆盖所述凹槽通道的表面的其余部分以及覆盖所述第三半导体层远离所述第一半导体层的表面；
通过所述凹槽通道的底部，以设定倾斜角度向所述第一半导体层注入第三离子，所述设定倾斜角度为所述第三离子注入的方向与所述第三半导体层的法线方向的夹角。
在本公开的一种示例性实施例中，所述第三离子为磷离子或砷离子，所述第三离子的注入能量为3～30keV，所述第三离子的注入剂量为1×e12～3×e13个/平方厘米。
在本公开的一种示例性实施例中，形成栅极包括：
形成栅极，所述栅极远离所述第一半导体层的表面位于所述第三半导体层的相对设置的两表面之间。
在本公开的一种示例性实施例中，所述凹陷沟道阵列晶体管的制备方法还包括：
形成层间介质层，所述层间介质层设于所述栅极远离所述第一半导体层的表面。
在本公开的一种示例性实施例中，在所述第三半导体层中注入第四离子包括：
形成第二保护层，所述第二保护层覆盖所述层间介质层和所述栅极绝缘层；
在所述第三半导体层中注入第四离子
在本公开的一种示例性实施例中，在所述第二半导体层中注入第二离子包括：
在所述第二半导体层和所述第三半导体层中注入第二离子；
在所述第三半导体层中注入第四离子包括：
在所述第三半导体层中注入第四离子，其中，所述第四离子的注入剂量大于所述第二离子的注入剂量。
根据本公开的第二个方面，提供一种凹陷沟道阵列晶体管，包括：
基底；
有源层，设于所述基底的一侧；
源漏层，设于所述有源层远离所述基底的表面；
凹槽通道，贯穿所述源漏层且延伸至所述有源层，使得所述源漏层被分割为分别位于所述凹槽通道两侧的源极和漏极；
栅极绝缘层，覆盖所述凹槽通道的表面；
栅极，设于所述栅极绝缘层远离所述基底的表面；其中，所述有源层包括设于所述源漏层的表面的第二有源层、设于所述第二有源层远离所述源漏层一侧的第一有源层和设于所述第一有源层靠近所述凹槽通道的底部一侧的第三有源层；所述凹槽通道的底部位于所述第二有源层远离所述源漏层的一侧。
在本公开的一种示例性实施例中，所述第三有源层的掺杂浓度小于第二有源层的掺杂浓度，所述第一有源层的掺杂浓度大于所述第二有源层的掺杂浓度。
在本公开的一种示例性实施例中，所述第三有源层靠近所述源漏层的一侧不高于所述第一有源层靠近所述源漏层的一侧。
在本公开的一种示例性实施例中，所述第三有源层掺杂有第一离子和第三离子，所述第一离子和所述第三离子的类型相反，且所述第一离子的浓度大于所述第三离子的浓度；所述第三有源层的掺杂浓度为所述第三有源层中所述第一离子的浓度与所述第三离子的浓度的差值。
在本公开的一种示例性实施例中，所述栅极远离所述凹槽通道的底部的表面，位于所述源漏层的相对设置的两表面之间。
在本公开的一种示例性实施例中，所述凹陷沟道阵列晶体管还包括：
层间介质层，设于所述栅极远离所述凹槽通道的底部的表面。
根据本公开的第三个方面，提供一种存储装置，包括上述的凹陷沟道阵列晶体管。
本公开提供的存储装置、凹陷沟道阵列晶体管及其制备方法中，有源层与凹槽通道的底部相邻的区域的掺杂浓度低于有源层其他部分的掺杂浓度，使的凹陷沟道阵列晶体管的阈值电压在凹槽通道的底部呈现降低的趋势；由于凹槽通道的曲率效应，以及栅极绝缘层在凹槽通道的底部的厚度较厚的原因，凹陷沟道阵列晶体管的阈值电压在凹槽通道的底部呈现升高的趋势。如此，凹陷沟道阵列晶体管的阈值电压在凹槽通道的底部升高趋势和降低趋势相互抵消或者削弱，使得凹陷沟道阵列晶体管的阈值电压在凹槽通道的各个部分更为均一。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1是本公开实施方式的凹陷沟道阵列晶体管的制备方法的流程示意图。
图2是本公开实施方式的形成半导体层的结构示意图。
图3是本公开实施方式的注入第一离子的结构示意图。
图4是本公开实施方式的注入第二离子的结构示意图。
图5是本公开实施方式的形成凹槽通道的结构示意图。
图6是本公开实施方式的形成第一保护层的结构示意图。
图7是本公开实施方式的注入第三离子的结构示意图。
图8是本公开实施方式的形成第三有源层的结构示意图。
图9是本公开实施方式的形成栅极绝缘层的结构示意图。
图10是本公开实施方式的形成栅极的结构示意图。
图11是本公开实施方式的形成层间介质层的结构示意图。
图12是本公开实施方式的形成第二保护层的结构示意图。
图13是本公开实施方式的注入第四离子的结构示意图。
图14是本公开实施方式的凹陷沟道阵列晶体管的结构示意图。
图中主要元件附图标记说明如下：
100、基底；200、有源层；210、第一有源层；220、第二有源层；230、第三有源层；240、第一半导体层；250、第二半导体层；300、源漏层；310、源极；320、漏极；330、第三半导体层；400、凹槽通道；410、凹槽通道的底部；420、凹槽通道的表面；430、凹槽通道的开口；500、栅极；600、栅极绝缘层；700、层间介质层；810、第一保护层；820、第二保护层。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
相关技术中，凹陷沟道阵列晶体管在形成栅极绝缘层时，受到凹槽通道的曲率的影响，以及凹槽通道的底部(远离凹槽通道的开口的部分)的栅极绝缘层的厚度因工艺原因而大于凹槽通道的侧壁的栅极绝缘层的厚度的影响，凹陷沟道阵列晶体管在凹槽通道的底部的阈值电压大于在凹槽通道的侧壁的阈值电压，这严重影响了凹陷沟道阵列晶体管的性能。
本公开实施方式中提供一种凹陷沟道阵列晶体管的制备方法，如图1所示，该凹陷沟道阵列晶体管的制备方法包括：
步骤S110，如图2所示，形成依次层叠的基底100、第一半导体层240、第二半导体层250和第三半导体层330；
步骤S120，如图3所示，在第一半导体层240中注入第一离子，如图14所示，用于形成凹陷沟道阵列晶体管的有源层200的第一有源层210；
步骤S130，如图4所示，在第二半导体层250中注入第二离子，第一离子与第二离子类型相同，且第一离子的注入剂量大于第二离子的注入剂量，如图14所示，用于形成凹陷沟道阵列晶体管的有源层200的第二有源层220；
步骤S140，如图5所示，形成凹槽通道400，凹槽通道400开口于第三半导体层330且凹槽通道的底部410延伸至第一半导体层240；
步骤S150，如图7和图8所示，通过凹槽通道的底部410注入第三离子，第三离子与第一离子类型相反；第一离子的注入剂量与第二离子的注入剂量的差值，小于第三离子的注入剂量，且所述第三离子的注入剂量小于所述第一离子的注入剂量；如此，如图8和图14所示，第一有源层210中被注入第三离子的部分，形成凹陷沟道阵列晶体管的有源层200的第三有源层230；
步骤S160，如图9所示，形成覆盖凹槽通道的表面420的栅极绝缘层600；
步骤S170，如图10所示，形成栅极500，栅极500填充于凹槽通道400内；
步骤S180，如图13和图14所示，在第三半导体层330中注入第四离子，第四离子与第二离子类型相反，如此第三半导体层330形成凹陷沟道阵列晶体管的源漏层300，源漏层300被凹槽通道400分割为源极310和漏极320。
本公开提供的凹陷沟道阵列晶体管的制备方法中，在通过凹槽通道的底部410注入第三离子时，第一半导体层240与凹槽通道的底部410接触的部分被注入第三离子，由于第三离子与第一离子的类型相反，因此第三离子的注入相当于降低了该部分中第一离子的浓度，且相当于使得该部分中第一离子的浓度低于第二半导体层250中的第二离子的浓度。如此，在所制备的凹陷沟道阵列晶体管中，有源层200与凹槽通道的底部410相邻的区域的掺杂浓度低于有源层200其他部分的掺杂浓度，使得凹陷沟道阵列晶体管的阈值电压在凹槽通道的底部410呈现降低的趋势；由于凹槽通道400的曲率效应，及栅极绝缘层600在凹槽通道的底部410的厚度较厚，凹陷沟道阵列晶体管的阈值电压在凹槽通道的底部410呈现升高的趋势。如此，凹陷沟道阵列晶体管的阈值电压在凹槽通道的底部410升高趋势和降低趋势相互抵消或者削弱，使得凹陷沟道阵列晶体管的阈值电压在凹槽通道400的各个部分更为均一，提升凹陷沟道阵列晶体管的栅极稳定性。
下面结合附图对本公开实施方式提供的凹陷沟道阵列晶体管的制备方法的各步骤进行详细说明：
在步骤S110中，如图2所示，可以在一基底100上依次形成层叠设置的第一半导体层240、第二半导体层250和第三半导体层330。其中，第一半导体层240设于基底100的一侧；第二半导体层250设于第一半导体层240远离基底100的表面；第三半导体层330设于第二半导体层250远离基底100的表面。第一半导体层240、第二半导体层250和第三半导体层330的材料可以为本征半导体材料，例如可以为硅；也可以为掺杂的半导体材料。第一半导体层240、第二半导体层250和第三半导体层330的材料可以相同，或者不同，本公开对此不做特殊的限定。
在一实施方式中，第一半导体层240、第二半导体层250和第三半导体层330为同一材料且在同一制备工序中形成。举例而言，提供一半导体晶圆，该晶圆背面一侧定义为基底100，该晶圆的另一侧定义为一半导体层，该半导体层靠近基底100的部分被定义为第一半导体层240，远离基底100的部分被定义为第三半导体层330，在第一半导体层240和第三半导体层330之间的部分被定义为第二半导体层250；第一半导体层240、第二半导体层250和第三半导体层330仅用于表征该半导体层的不同位置或部分。
在步骤S120中，如图3所示，可以从第三半导体层330远离第一半导体层240的一侧，采用高能量、高剂量的方式向第一半导体层240中注入第一离子。如此，第一半导体层240中具有较高掺杂浓度的第一离子，用于形成凹陷沟道阵列晶体管的有源层200的一部分。第一离子可以为P型离子或者N型离子，本公开对此不做限定。如此，第一半导体层240具有高掺杂，可以用于形成凹陷沟道阵列晶体管的第一有源层210和第三有源层230。
其中，在本公开中，离子按照类型可以分为P型离子和N型离子。
在步骤S130中，如图4所示，可以从第三半导体层330远离第一半导体层240的一侧，采用低能量、低剂量的方式向第二半导体层250中注入第二离子。如此，第二半导体层250中具有较低掺杂浓度的第二离子，用于形成凹陷沟道阵列晶体管的第二有源层220。第二离子的离子类型与第一离子的离子类型相同。在一实施方式中，第二离子与第一离子为同一离子，举例而言，可以均为硼离子。如此，掺杂所形成的有源层呈倒阱结构，可以防止闩锁效应(Latch-up)的发生，提高凹陷沟道阵列晶体管的稳定性和可靠性。
在一实施方式中，形成上述倒阱结构的半导体，不限于通过两次离子注入的方式形成，可以为多次离子注入的方式。
在一实施方式中，在注入第一离子和第二离子时，部分离子被注入第三半导体层330中，使得第三半导体层330呈现第一离子和第二离子的低掺杂。第三半导体层330可以在步骤S180中通过注入第四离子的形式，消除第一离子和第二离子的影响。
可选的，在步骤S130中，可以在第二半导体层250和第三半导体层330中注入第二离子。在步骤S180中，第四离子的注入剂量大于第二离子的注入剂量，以使得第三半导体层330的掺杂类型与第二半导体层250的掺杂类型相反，使得第三半导体层330可以形成凹陷沟道阵列晶体管的源漏层300。
在步骤S140中，可以通过光刻工艺形成凹槽通道400。举例而言，可以先在第三半导体层330远离第一半导体层240的表面形成一光刻胶层，然后通过曝光和显影，将掩模板上的图案转移到光刻胶层上；通过刻蚀，形成开口于第三半导体层330且延伸至第一半导体层240的凹槽通道400；去除残留的光刻胶层。可选的，在刻蚀形成凹槽通道400时，可以采用干法刻蚀，可以在一次工序中完成刻蚀也可以分多步进行刻蚀，本公开对此不做特殊的限制。
在步骤S150中，可以先在第三半导体层330远离第一半导体层240的表面形成第一保护层810，第一保护层810暴露凹槽通道的表面420对应于第一半导体层240的部分，且第一保护层810覆盖凹槽通道的表面420的其余部分，以及覆盖第三半导体层330远离所述第一半导体层240的表面。然后通过凹槽通道的底部410，以设定倾斜角度向第一半导体层240注入第三离子，设定倾斜角度为第三离子注入的方向与第三半导体层330的法线方向的夹角。如此，第一半导体层240靠近凹槽通道的底部410的部分被注入有第三离子，使得该被注入第三离子的部分形成有源层200的第三有源层230；第一半导体层240的其余部分作为凹陷沟道阵列晶体管的有源层200的第一有源层210。
在一实施方式中，第一保护层810可以通过如下方法形成：形成一覆盖凹槽通道的表面420和第三半导体层330远离第一半导体层240的表面的保护材料层，然后通过干刻工艺去除保护材料层在凹槽通道的底部410的部分，剩余的保护材料层形成第一保护层810。在第三离子注入完成后，可以通过湿刻工艺去除第一保护层810。
第三有源层230的掺杂类型，其实质上与第一有源层210和第二有源层220相同，因此可以利用第一离子的等效掺杂浓度来表征第三有源层230的掺杂。在第三有源层230中，由于第三离子的掺杂可以抵消第一离子的掺杂，则第一离子的等效掺杂浓度等于第一离子的掺杂浓度减去第三离子的掺杂浓度。可以理解的是，为了保证第三有源层230与第一有源层210和第二有源层220的掺杂类型相同，第三离子的注入剂量不大于第一离子的注入剂量。
第三有源层230的第一离子的等效掺杂浓度，小于第二有源层220的第二离子的掺杂浓度，进而使得凹陷沟道阵列晶体管在第三有源层230处呈现阈值电压降低的趋势。当然的，由于第三有源层230位于凹槽通道的底部410，而凹陷沟道阵列晶体管在凹槽通道的底部410的部分厚度更厚，使得凹陷沟道阵列晶体管在第三有源层230处呈现阈值电压上升的趋势。两个不同的趋势相互抵消，凹陷沟道阵列晶体管在凹槽通道的底部410的阈值电压与其他位置相比没有显著的上升或者降低，提高了凹陷沟道阵列晶体管的阈值电压的均一性。
可以理解的是，如图7所示，被注入的第三离子是通过凹槽通道的开口430到达凹槽通道400，进而注入第一半导体层240的。因此，设定倾斜角度受到凹槽通道400的高度和宽度等尺寸的影响。凹槽通道400越窄、越深，则设定倾斜角度的可能范围越小。当然的，还需要结合通道效应确定适宜的设定倾斜角度，以使得第三离子注入时受到的通道效应较小，提高第三离子的注入的效率。
在一实施方式中，所述半导体为P型半导体，则第三离子为磷离子或砷离子，第三离子的注入能量为3～30keV，第三离子的注入剂量为1×e12～3×e13个/平方厘米。
在步骤S160中，如图9所示，形成覆盖凹槽通道的表面420的栅极绝缘层600。栅极绝缘层600的材料可以为有机材料或者绝缘材料。在一实施方式中，栅极绝缘层600可以为氧化硅。
在步骤S170中，如图10所示，形成栅极500，栅极500填充于凹槽通道400内。栅极500的材料可以为金属、导电金属氧化物或者导电金属氮化物等材料，例如可以为钨、铜、铝、银或钛等金属。
在一实施方式中，如图10所示，栅极500远离第一半导体层240的表面，位于第三半导体层330的相对设置的两表面之间；即栅极500远离第一半导体层240的表面，位于第三半导体层330靠近第一半导体层240的表面和第三半导体层330远离第一半导体层240的表面之间。
在一实施方式中，凹陷沟道阵列晶体管的制备方法还包括：
步骤S190，如图11所示，形成层间介质层700，层间介质层700设于栅极500远离第一半导体层240的表面。层间介质层700可以采用氮化硅等高介电常数材料。
在一实施方式中，如图14所示，层间介质层700与源漏层300之间被栅极绝缘层600隔离。
在一实施方式中，如图11所示，层间介质层700远离第一半导体层240的表面，与第三半导体层330远离第一半导体层240的表面齐平。
在一实施方式中，如图12所示，在步骤S180中，可以先形成第二保护层820，第二保护层820覆盖层间介质层700和栅极绝缘层600；然后，如图13所示，再在第三半导体层330中注入第四离子。如此可以保护栅极绝缘层600和层间介质层700。
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。举例而言，步骤S120、步骤S130的顺序可以互换，步骤S180可以调整至步骤S110与步骤S120之间、步骤S120与步骤S130之间、步骤S130与步骤S140之间等。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等，均应视为本公开的一部分。
在本公开的实施方式中，还提供一种凹陷沟道阵列晶体管。如图14和图8所示，该凹陷沟道阵列晶体管包括基底100、有源层200、源漏层300、凹槽通道400、栅极500和栅极绝缘层600；
有源层200设于基底100的一侧；源漏层300设于有源层200远离基底100的表面；凹槽通道400贯穿源漏层300且延伸至有源层200，使得源漏层300被分割为分别位于凹槽通道400两侧的源极310和漏极320；
栅极绝缘层600覆盖凹槽通道的表面420；栅极500设于栅极绝缘层600远离基底100的表面；如此，栅极500填充于凹槽通道400内；栅极绝缘层600设于有源层200与栅极500之间，且隔离有源层200与栅极500；
其中，有源层200包括设于源漏层300的表面的第二有源层220、设于第二有源层220远离源漏层300的一侧的第一有源层210和第一有源层210靠近凹槽通道的底部410一侧的第三有源层230；第三有源层230的掺杂浓度小于第二有源层220的掺杂浓度，第一有源层210的掺杂浓度大于第二有源层220的掺杂浓度；凹槽通道的底部410位于第二有源层220远离源漏层300的一侧。
本公开提供的凹陷沟道阵列晶体管中，由于凹槽通道400的曲率效应，以及栅极绝缘层600因工艺原因而在凹槽通道的底部410的厚度较厚，凹陷沟道阵列晶体管的阈值电压在凹槽通道的底部410呈现升高的趋势。相邻凹槽通道的底部410的第三有源层230的掺杂浓度低于第二有源层220中的掺杂浓度，使得凹陷沟道阵列晶体管的阈值电压在凹槽通道的底部410呈现降低的趋势。如此，凹陷沟道阵列晶体管的阈值电压在凹槽通道的底部410升高趋势和降低趋势相互抵消或者削弱，使得凹陷沟道阵列晶体管的阈值电压在凹槽通道400的各个部分更为均一。
本公开的凹陷沟道阵列晶体管，可以通过上述凹陷沟道阵列晶体管的制备方法实施方式中所描述的制备方法进行制备，因此其原理、细节和效果已经在上述凹陷沟道阵列晶体管的制备方法实施方式中进行了详细的介绍和描述，本公开在此不再赘述。
在一实施方式中，如图14和图8所示，凹陷沟道阵列晶体管可以设置于一基底100上。举例而言，第一有源层210设于基底100的一侧；第二有源层220设于第一有源层210远离基底100的表面；源漏层300设于第二有源层220远离基底100的表面；第三有源层230嵌于第一有源层210中以包覆凹槽通道的底部410。
在一实施方式中，第一有源层210、第二有源层220、第三有源层230和源漏层300可以为同一材料的半导体层分别进行不同的掺杂而形成。举例而言，第一有源层210为第一半导体层240通过第一离子的注入而获得；第二有源层220为第二半导体层250通过第二离子的注入而获得；源漏层300为第三半导体层330通过第四离子的注入而获得。
在一实施方式中，第三有源层230为第一半导体层240靠近凹槽通道的底部410的区域，通过注入第一离子和第三离子而获得。其中，第三有源层230掺杂有第一离子和第三离子，第一离子和第三离子的类型相反，且第一离子的浓度大于第三离子的浓度；第三有源层230的掺杂浓度(即第三有源层230中第一离子的等效浓度)为第三有源层230中第一离子的浓度与第三离子的浓度的差值。
在一实施方式中，如图14所示，栅极500远离凹槽通道的底部410的表面，位于源漏层300的相对设置的两表面之间。即，栅极500远离凹槽通道的底部410的表面，位于源漏层300远离第一有源层210的表面和源漏层300靠近第一有源层210的表面之间。
在一实施方式中，凹陷沟道阵列晶体管还可以包括层间介质层700，层间介质层设于栅极500远离凹槽通道的底部410的表面。
本公开还提供一种存储装置，该存储装置包括上述凹陷沟道阵列晶体管实施方式所描述的凹陷沟道阵列晶体管。该存储装置可以为动态随机存取存储器或者其他类型的存储器，本公开对此不做特殊的限定。
本公开实施方式的存储装置采用的凹陷沟道阵列晶体管与上述凹陷沟道阵列晶体管的实施方式中的凹陷沟道阵列晶体管相同，因此，具有相同的有益效果，在此不再赘述。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。
Claims (12)
1.一种凹陷沟道阵列晶体管的制备方法，其特征在于，包括：
形成依次层叠的基底、第一半导体层、第二半导体层和第三半导体层；
在所述第一半导体层中注入第一离子；
在所述第二半导体层中注入第二离子，所述第一离子与所述第二离子类型相同，且所述第一离子的注入剂量大于所述第二离子的注入剂量；
形成凹槽通道，所述凹槽通道开口于所述第三半导体层，且所述凹槽通道的底部延伸至所述第一半导体层；
通过所述凹槽通道的底部注入第三离子，所述第三离子与所述第一离子类型相反；所述第一离子的注入剂量与所述第二离子的注入剂量的差值，小于所述第三离子的注入剂量；且所述第三离子的注入剂量小于所述第一离子的注入剂量；
形成覆盖所述凹槽通道的表面的栅极绝缘层；
形成栅极，所述栅极填充于所述凹槽通道内；
在所述第三半导体层中注入第四离子，所述第四离子与所述第二离子类型相反。
2.根据权利要求1所述的凹陷沟道阵列晶体管的制备方法，其特征在于，通过所述凹槽通道的底部注入第三离子包括：
形成第一保护层，所述第一保护层暴露所述凹槽通道的表面对应于所述第一半导体层的部分，且所述第一保护层覆盖所述凹槽通道的表面的其余部分以及覆盖所述第三半导体层远离所述第一半导体层的表面；
通过所述凹槽通道的底部，以设定倾斜角度向所述第一半导体层注入第三离子，所述设定倾斜角度为所述第三离子注入的方向与所述第三半导体层的法线方向的夹角。
3.根据权利要求1所述的凹陷沟道阵列晶体管的制备方法，其特征在于，所述第三离子为磷离子或砷离子，所述第三离子的注入能量为3~30keV，所述第三离子的注入剂量为1×e12~3×e13个/平方厘米。
4.根据权利要求1所述的凹陷沟道阵列晶体管的制备方法，其特征在于，形成栅极包括：
形成栅极，所述栅极远离所述第一半导体层的表面位于所述第三半导体层的相对设置的两表面之间。
5.根据权利要求1所述的凹陷沟道阵列晶体管的制备方法，其特征在于，所述凹陷沟道阵列晶体管的制备方法还包括：
形成层间介质层，所述层间介质层设于所述栅极远离所述第一半导体层的表面。
6.根据权利要求5所述的凹陷沟道阵列晶体管的制备方法，其特征在于，在所述第三半导体层中注入第四离子包括：
形成第二保护层，所述第二保护层覆盖所述层间介质层和所述栅极绝缘层；
在所述第三半导体层中注入第四离子。
7.根据权利要求1所述的凹陷沟道阵列晶体管的制备方法，其特征在于，在所述第二半导体层中注入第二离子包括：
在所述第二半导体层和所述第三半导体层中注入第二离子；
在所述第三半导体层中注入第四离子包括：
在所述第三半导体层中注入第四离子，其中，所述第四离子的注入剂量大于所述第二离子的注入剂量。
8.一种凹陷沟道阵列晶体管，其特征在于，包括：
基底；
有源层，设于所述基底的一侧；
源漏层，设于所述有源层远离所述基底的表面；
凹槽通道，贯穿所述源漏层且延伸至所述有源层，使得所述源漏层被分割为分别位于所述凹槽通道两侧的源极和漏极；
栅极绝缘层，覆盖所述凹槽通道的表面；
栅极，设于所述栅极绝缘层远离所述基底的表面；其中，所述有源层包括设于所述源漏层的表面的第二有源层、设于所述第二有源层远离所述源漏层一侧的第一有源层和设于所述第一有源层靠近所述凹槽通道的底部一侧的第三有源层；所述凹槽通道的底部位于所述第二有源层远离所述源漏层的一侧；
所述第一有源层、第二有源层和第三有源层的导电类型相同，所述第三有源层的掺杂浓度小于第二有源层的掺杂浓度，所述第一有源层的掺杂浓度大于所述第二有源层的掺杂浓度；所述第三有源层掺杂有第一离子和第三离子，所述第一离子和所述第三离子的类型相反，且所述第一离子的浓度大于所述第三离子的浓度；所述第三有源层的掺杂浓度为所述第三有源层中所述第一离子的浓度与所述第三离子的浓度的差值。
9.根据权利要求8所述的凹陷沟道阵列晶体管，其特征在于，所述第三有源层靠近所述源漏层的一侧不高于所述第一有源层靠近所述源漏层的一侧。
10.根据权利要求8所述的凹陷沟道阵列晶体管，其特征在于，所述栅极远离所述凹槽通道的底部的表面，位于所述源漏层的相对设置的两表面之间。
11.根据权利要求8所述的凹陷沟道阵列晶体管，其特征在于，所述凹陷沟道阵列晶体管还包括：
层间介质层，设于所述栅极远离所述凹槽通道的底部的表面。
12.一种存储装置，其特征在于，包括权利要求8~11任一项所述的凹陷沟道阵列晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910598466.9A CN112186035B (zh) | 2019-07-04 | 2019-07-04 | 存储装置、凹陷沟道阵列晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910598466.9A CN112186035B (zh) | 2019-07-04 | 2019-07-04 | 存储装置、凹陷沟道阵列晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112186035A CN112186035A (zh) | 2021-01-05 |
| CN112186035B true CN112186035B (zh) | 2022-03-29 |
Family
ID=73915675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910598466.9A Active CN112186035B (zh) | 2019-07-04 | 2019-07-04 | 存储装置、凹陷沟道阵列晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112186035B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5558313A (en) * | 1992-07-24 | 1996-09-24 | Siliconix Inorporated | Trench field effect transistor with reduced punch-through susceptibility and low RDSon |
| KR20080011888A (ko) * | 2006-08-01 | 2008-02-11 | 삼성전자주식회사 | 반도체 소자의 형성방법 |
| CN101355055A (zh) * | 2007-07-25 | 2009-01-28 | 东部高科股份有限公司 | 闪速存储器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618861B1 (ko) * | 2004-09-09 | 2006-08-31 | 삼성전자주식회사 | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 |
-
2019
- 2019-07-04 CN CN201910598466.9A patent/CN112186035B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5558313A (en) * | 1992-07-24 | 1996-09-24 | Siliconix Inorporated | Trench field effect transistor with reduced punch-through susceptibility and low RDSon |
| KR20080011888A (ko) * | 2006-08-01 | 2008-02-11 | 삼성전자주식회사 | 반도체 소자의 형성방법 |
| CN101355055A (zh) * | 2007-07-25 | 2009-01-28 | 东部高科股份有限公司 | 闪速存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112186035A (zh) | 2021-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100577562B1 (ko) | 핀 트랜지스터 형성방법 및 그에 따른 구조 | |
| US6194756B1 (en) | Structure for isolating a junction from an adjacent isolation structure | |
| CN113611671A (zh) | 半导体结构及其制备方法 | |
| US7244650B2 (en) | Transistor and method for manufacturing the same | |
| US6767787B2 (en) | Methods of forming integrated circuits using masks to provide ion implantation shielding to portions of a substrate adjacent to an isolation region therein | |
| US6498077B2 (en) | Semiconductor device and method of manufacturing same | |
| CN107819031B (zh) | 晶体管及其形成方法、半导体器件 | |
| US6784520B2 (en) | Semiconductor devices constitute constant voltage devices used to raise internal voltage | |
| US6645806B2 (en) | Methods of forming DRAMS, methods of forming access transistors for DRAM devices, and methods of forming transistor source/drain regions | |
| US20030209758A1 (en) | Transistor of semiconductor device, and method for forming the same | |
| US8013388B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN112186035B (zh) | 存储装置、凹陷沟道阵列晶体管及其制备方法 | |
| US6875666B2 (en) | Methods of manufacturing transistors and transistors having an anti-punchthrough region | |
| WO2005020318A1 (en) | Self-aligned drain/channel junction in vertical pass transistor dram cell design for device scaling | |
| JP2797798B2 (ja) | 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法 | |
| US20030124822A1 (en) | Method for fabricating semiconductor device with improved refresh characteristics | |
| CN110299324B (zh) | 半导体储存器的晶体管结构及其制造方法 | |
| JP2004274031A (ja) | 半導体素子の製造方法 | |
| US6087215A (en) | Method of fabricating a DRAM device | |
| CN100565809C (zh) | 用于制造具有改善刷新时间的半导体装置的方法 | |
| US6342418B1 (en) | Semiconductor device and manufacturing method thereof | |
| CN108269763B (zh) | 半导体元件的制作方法 | |
| US8349719B2 (en) | Semiconductor device and method for fabricating the same | |
| CN112750835B (zh) | 反熔丝结构及其制作方法 | |
| US7674676B2 (en) | Semiconductor device manufacturing method for forming diffused layers by impurity implantation using gate wiring layer mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |