CN112152086A - 半导体器件的制造方法、半导体器件及半导体组件 - Google Patents

半导体器件的制造方法、半导体器件及半导体组件 Download PDF

Info

Publication number
CN112152086A
CN112152086A CN202011330268.3A CN202011330268A CN112152086A CN 112152086 A CN112152086 A CN 112152086A CN 202011330268 A CN202011330268 A CN 202011330268A CN 112152086 A CN112152086 A CN 112152086A
Authority
CN
China
Prior art keywords
ridge structure
ridge
epitaxial wafer
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011330268.3A
Other languages
English (en)
Other versions
CN112152086B (zh
Inventor
杨国文
唐松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dugen Laser Technology Suzhou Co Ltd
Original Assignee
Dugen Laser Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dugen Laser Technology Suzhou Co Ltd filed Critical Dugen Laser Technology Suzhou Co Ltd
Priority to CN202011330268.3A priority Critical patent/CN112152086B/zh
Publication of CN112152086A publication Critical patent/CN112152086A/zh
Application granted granted Critical
Publication of CN112152086B publication Critical patent/CN112152086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本申请实施例提供一种半导体器件的制造方法、半导体器件及半导体组件，所述半导体器件的制造方法包括：外延生长形成半导体外延片；根据光刻脊条在所述半导体外延片上刻蚀出第一脊条结构；根据光刻窗口在所述半导体外延片上沉积出第二脊条结构，所述第二脊条结构的脊条宽度小于所述第一脊条结构的脊条宽度，所述第二脊条结构和所述第一脊条结构的材料不同；在所述半导体外延片上依次形成绝缘层和金属层，所述绝缘层覆盖除所述第一脊条结构上表面以外的区域。本申请实现了提高半导体器件单模输出光功率，以及单模激射的稳定性与可靠性。

Description

半导体器件的制造方法、半导体器件及半导体组件
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体器件的制造方法、半导体器件及半导体组件。
背景技术
对于单模输出的高功率半导体器件，要实现稳定的基横模工作，基于脊波导结构的半导体器件的发光条宽必须足够窄，而窄的发光条宽又极大的限制了光输出功率，因此，发光条宽和单模输出光功率之间存在着巨大的矛盾，难以获得具有脊波导的单模输出的高功率半导体器件。
发明内容
本申请实施例的目的在于提供一种半导体器件的制造方法，用以实现提高半导体器件单模输出光功率，以及半导体器件单模激射的稳定性。
本申请实施例第一方面提供了一种半导体器件的制造方法，包括：外延生长形成半导体外延片；根据光刻脊条在所述半导体外延片上刻蚀出第一脊条结构；根据光刻窗口在所述半导体外延片上沉积出第二脊条结构，所述第二脊条结构的脊条宽度小于所述第一脊条结构的脊条宽度，所述第二脊条结构和所述第一脊条结构的材料不同；在所述半导体外延片上依次形成绝缘层和金属层，所述绝缘层覆盖除所述第一脊条结构上表面以外的区域。
于一实施例中，所述外延生长形成半导体外延片，包括：在衬底上依次生长第一限制层、量子阱、第二限制层、脊形成层和欧姆接触层。
于一实施例中，所述根据光刻脊条在所述半导体外延片刻蚀出第一脊条结构，包括：在所述欧姆接触层上涂覆第一光刻胶；通过第一掩膜版对所述第一光刻胶进行曝光显影，形成第一光刻图案，所述第一光刻图案包括至少一个脊形图案；对所述第一光刻图案以外的区域进行刻蚀，形成第一脊条结构；去除所述第一光刻图案。
于一实施例中，所述第一光刻胶为正光刻胶或负光刻胶。
于一实施例中，对所述第一光刻图案以外的区域进行刻蚀的刻蚀深度小于所述第二限制层、所述脊形成层和所述欧姆接触层的总厚度。
于一实施例中，所述根据光刻窗口在所述半导体外延片上沉积出第二脊条结构，包括：在所述欧姆接触层上涂覆第二光刻胶；通过第二掩膜版对所述第二光刻胶进行曝光显影，形成第二光刻图案，所述第二光刻图案包括至少一个窗口区域；在所述窗口区域内沉积损耗材料，形成第二脊条结构；去除所述第二光刻图案。
于一实施例中，所述第二光刻胶为正光刻胶或负光刻胶。
于一实施例中，所述损耗材料为Ti、Ni、Pt、Cu、Au、Ge、多晶硅中的一种或多种。
于一实施例中，在所述半导体外延片上依次形成绝缘层和金属层之前，还包括：对所述半导体外延片进行化学机械抛光，使所述第一脊条结构和所述第二脊条结构的脊条高度相同。
于一实施例中，所述在所述半导体外延片上依次形成绝缘层和金属层，包括：在所述半导体外延片上沉积绝缘层；对所述绝缘层进行刻蚀，去除所述第一脊条结构上的所述绝缘层，形成电流注入窗口；在所述半导体外延片上形成金属层。
于一实施例中，在所述根据光刻窗口在所述半导体外延片上沉积出第二脊条结构之后，还包括：对所述第二脊条结构进行离子注入。
于一实施例中，在所述根据光刻窗口在所述半导体外延片上沉积出第二脊条结构之后，还包括：对所述第一脊条结构和所述第二脊条结构之间的第一区域进行离子注入。
于一实施例中，在所述根据光刻窗口在所述半导体外延片上沉积出第二脊条结构之后，还包括：对所述第一脊条结构和所述第二脊条结构之间的第一区域和所述第二脊条结构进行离子注入。
本申请实施例第二方面提供了一种半导体器件，所述半导体器件采用本申请实施例第一方面及其任一实施例的方法制造而成。
本申请实施例第三方面提供了一种半导体组件，所述半导体组件包括多个本申请实施例第二方面及其任一实施例的半导体器件。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例的半导体器件的制造方法的流程示意图；
图2为本申请一实施例的半导体外延片的结构示意图；
图3为本申请一实施例的半导体外延片形成第一光刻图案后的结构示意图；
图4为本申请一实施例的半导体外延片形成第一脊条结构后的结构示意图；
图5为本申请一实施例中涂覆第一光刻胶（正胶）进行光刻步骤的示意图；
图6为本申请另一实施例中涂覆第一光刻胶（负胶）进行光刻步骤的示意图；
图7为本申请一实施例的半导体外延片形成第二光刻图案曝光显影后的结构示意图；
图8为本申请一实施例的半导体外延片沉积损耗材料后的结构示意图；
图9为本申请一实施例的半导体外延片去除第二光刻图案后的结构示意图；
图10-12为本申请的实施例中，在形成第二脊条结构之后，对不同区域进行离子注入的示意图；
图13为本申请一实施例中涂覆第二光刻胶（正胶）进行光刻步骤的示意图；
图14为本申请另一实施例中涂覆第二光刻胶（负胶）进行光刻步骤的示意图；
图15为本申请一实施例的半导体器件的结构示意图。
附图标记：
200-半导体外延片，210-衬底，220-第一限制层，230-量子阱，240-第二限制层，250-脊形成层，251-第一脊条结构，252-第二脊条结构，253-第一区域，311-第一光刻胶，312-第一掩膜版，313-第一光刻图案，321-第二光刻胶，322-第二掩膜版，323-第二光刻图案，260-欧姆接触层，270-绝缘层，280-金属层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，并不表示排列序号，也不能理解为指示或暗示相对重要性。
在本申请的描述中，术语“包括”、“包含”等表示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、步骤、操作、元素、组件和/或其集合的存在或添加。
在本申请的描述中，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本申请的描述中，术语“上”、“下”、“左”、“右”、“前”、“后”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，除非另有明确的规定和限定，术语“安装”、“设置”、“设有”、“连接”、“配置为”应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或整体式构造；可以是机械连接，也可以是电连接；可以是直接相连，也可以是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
请参看图1，其为本申请一实施例的半导体器件的制造方法的流程示意图。该方法包括如下步骤：
步骤S110：外延生长形成半导体外延片200。
在上述步骤中，外延生长形成半导体外延片200可以包括:在衬底210上依次生长第一限制层220、量子阱230、第二限制层240、脊形成层250和欧姆接触层260。如图2所示，其为本申请一实施例的半导体外延片200的结构示意图。
于一实施例中，半导体外延片200的材料体系包括但不限于InP、GaAs、GaN、GaSb等。
步骤S120：根据光刻脊条在半导体外延片200上刻蚀出第一脊条结构251。
在上述步骤中，根据光刻脊条在半导体外延片200上刻蚀出第一脊条结构251可以包括：在欧姆接触层260上涂覆第一光刻胶311；通过第一掩膜版312对第一光刻胶311进行曝光显影，形成第一光刻图案313，第一光刻图案313包括至少一个脊形图案；对第一光刻图案313以外的区域进行刻蚀，形成第一脊条结构251；去除第一光刻图案313。
如图3所示，其为本申请一实施例的半导体外延片200形成第一光刻图案313后的结构示意图。如图4所示，其为本申请一实施例的半导体外延片200的形成第一脊条结构251后结构示意图。
于一实施例中，可以通过旋涂法在脊形成层250上涂覆第一光刻胶311，第一光刻胶311的厚度范围可以是200nm至10μm。
于一实施例中，第一光刻胶311为正光刻胶或负光刻胶。
于一实施例中，如图5所示，其为本申请一实施例中涂覆第一光刻胶311进行光刻步骤的示意图，第一光刻胶311可以为正光刻胶，则对应的第一掩膜版312为亮场掩膜版，第一掩膜版312的图形由不透光的区域决定。将第一掩膜版312与半导体外延片200对准，并对第一光刻胶311进行曝光，可以使对应于第一掩膜版312透光区域的第一光刻胶311发生光致溶解，通过显影去除非聚合的第一光刻胶311，形成第一光刻图案313。
于一实施例中，如图6所示，其为本申请另一实施例中涂覆第一光刻胶311进行光刻步骤的示意图，第一光刻胶311可以为负光刻胶，则对应的第一掩膜版312为暗场掩膜版，第一掩膜版312的图形由透光的区域决定。将第一掩膜版312与半导体外延片200对准，并对第一光刻胶311进行曝光，可以使对应于第一掩膜版312透光区域的第一光刻胶311发生聚合，由可溶性物质变为非可溶性物质，通过显影去除非聚合的第一光刻胶311，形成第一光刻图案313。
于一实施例中，第一光刻图案313可以包括一个或多个脊形图案。当第一光刻图案313包括多个脊形图案，多个脊形图案阵列式分布。
于一实施例中，可以通过干法刻蚀或湿法腐蚀去除第一光刻图案313以外的区域，形成第一脊条结构251。
于一实施例中，对第一光刻图案313以外的区域进行刻蚀的刻蚀深度小于第二限制层240、脊形成层250和欧姆接触层260的总厚度。
于一实施例中，可以利用含氧离子的等离子气体，通过灰化去除第一光刻胶311。
步骤S130：根据光刻窗口在半导体外延片200上沉积出第二脊条结构252。
在上述步骤中，第二脊条结构252的脊条宽度小于第一脊条结构251的脊条宽度。根据光刻窗口在半导体外延片200上沉积出第二脊条结构252可以包括：在欧姆接触层260上涂覆第二光刻胶321；通过第二掩膜版322对第二光刻胶321进行曝光显影，形成第二光刻图案323，第二光刻图案323包括至少一个窗口区域；在窗口区域内沉积损耗材料，形成第二脊条结构252；去除第二光刻图案323。
如图7所示，其为本申请一实施例的半导体外延片200形成第二光刻图案323后的结构示意图。如图8所示，其为本申请一实施例的半导体外延片200沉积损耗材料后的结构示意图。如图9所示，其为本申请一实施例的半导体外延片200去除第二光刻图案323后的结构示意图。
于一实施例中，损耗材料为具有较强的光吸收能力的材料，可以是Ti、Ni、Pt、Cu、Au、Ge、多晶硅中的一种或多种。
于一实施例中，第二光刻胶321为正光刻胶或负光刻胶。
于一实施例中，如图13所示，其为本申请一实施例中涂覆第二光刻胶321进行光刻步骤的示意图，第二光刻胶321可以为正光刻胶，则对应的第二掩膜版322为暗场掩膜版。将第二掩膜版322与半导体外延片200对准，并对第二光刻胶321进行曝光，可以使对应于第二掩膜版322透光区域的第二光刻胶321发生光致溶解，通过显影去除非聚合的第二光刻胶321，即去除对应于第二掩膜版322透光区域的第二光刻胶321，形成第二光刻图案323。
于一实施例中，如图14所示，其为本申请另一实施例中涂覆第二光刻胶321进行光刻步骤的示意图，第二光刻胶321可以为负光刻胶，则对应的第二掩膜版322为亮场掩膜版。将第二掩膜版322与半导体外延片200对准，并对第二光刻胶321进行曝光，可以使对应于第二掩膜版322透光区域的第二光刻胶321发生聚合，由可溶性物质变为非可溶性物质，通过显影去除非聚合的第二光刻胶321，即去除对应于第二掩膜版322不透光区域的第二光刻胶321，形成第二光刻图案323。
如图10-12所示，在形成第二脊条结构252之后，还包括有离子注入的步骤。
于一实施例中，在根据光刻窗口在半导体外延片200上沉积出第二脊条结构252之后，还包括：对第二脊条结构252进行离子注入。
于一实施例中，在根据光刻窗口在半导体外延片200上沉积出第二脊条结构252之后，还包括：对第一脊条结构251和第二脊条结构252之间的第一区域253进行离子注入。
于一实施例中，可以在沉积损耗材料，形成第二脊条结构252之后，去除第二光刻图案323之前，对第二脊条结构252进行离子注入，光刻胶可以用于阻止离子束流，避免除第二脊条结构252以外的其他区域被离子注入。经过离子注入后，第二脊条结构252对光的吸收能力增强，损耗增加。
于一实施例中，可以在去除第二光刻图案323之后，在半导体外延片200表面涂覆光刻胶，通过曝光显影去除第一区域253上的光刻胶，对第一区域253进行离子注入。经过离子注入后，第一区域253可以更好地实现第一脊条结构251和第二脊条结构252之间的电隔离。
于一实施例中，可以在去除第二光刻图案323之后，在半导体外延片200表面涂覆光刻胶，通过曝光显影去除第一区域253和第二脊条结构252上的光刻胶，对第一区域253和第二脊条结构252进行离子注入。
于一实施例中，用于进行离子注入的离子包括但不限于氢离子、氦离子、氩离子等。
于一实施例中，第二光刻图案323可以包括一个或多个窗口区域，每个窗口区域的开口宽度小于第一脊条结构251的脊条宽度。
于一实施例中，当第一光刻图案313包括一个脊形图案，第二光刻图案323可以包括两个窗口区域时，脊形图案位于两个窗口区域之间，则根据第一光刻图案313刻蚀得到的第一脊条结构251包括一个第一脊波导，根据第二光刻图案323沉积得到的第二脊条结构252包括两个第二脊波导，其中第一脊波导为发光区，第二脊波导为损耗区，第一脊波导位于两个第二脊波导之间，第一脊波导的脊条宽度大于第二脊波导的脊条宽度。
于一实施例中，当第一光刻图案313包括多个脊形图案，第二光刻图案323也包括多个窗口区域时，脊形图案和窗口区域相互间隔设置，则根据第一光刻图案313刻蚀得到的第一脊条结构251包括多个第一脊波导，根据第二光刻图案323沉积得到的第二脊条结构252包括多个第二脊波导，其中第一脊波导为发光区，第二脊波导为损耗区，第一脊波导和第二脊波导相互间隔设置，第一脊波导的脊条宽度大于第二脊波导的脊条宽度。
步骤S140：在半导体外延片200上依次形成绝缘层270和金属层280，绝缘层270覆盖除第一脊条结构251上表面以外的区域。
在上述步骤中，在半导体外延片200上依次形成绝缘层270和金属层280包括：在半导体外延片200上沉积绝缘层270；对绝缘层270进行刻蚀，去除第一脊条结构251上的绝缘层270，形成电流注入窗口；在半导体外延片200上形成金属层280。如图15所示，其为本申请一实施例的在半导体外延片200上形成金属层280后的半导体器件的结构示意图。
于一实施例中，可以采用PECVD ( Plasma Enhanced Chemical VaporDeposition，等离子体增强化学的气相沉积法) 、PVD(Physical Vapor Deposition，物理气相沉积)、ALD(atomic layer deposition，原子层沉积）等方式沉积绝缘层270，绝缘层270的材料包括但不限于SiNx、SiO2、TiO2等。
于一实施例中，在半导体外延片200上依次形成绝缘层270和金属层280之前，还包括：对半导体外延片200进行化学机械抛光，使第一脊条结构251和第二脊条结构252的脊条高度相同。
于一实施例中，多个半导体器件可以阵列排布形成半导体组件。
本申请通过光刻刻蚀形成第一脊条结构251，然后通过光刻沉积损耗材料，形成第二脊条结构252，由于第一脊条结构251上方不覆盖绝缘层270，欧姆接触层260与金属层280接触，可以形成电流注入，使得第一脊条结构251为发光脊波导。而第二脊条结构252上方覆盖有绝缘层270，无法形成电流注入，因此不能形成对光的增益，但可以对第一脊条结构251的高阶模式产生耦合及吸收。
发光脊波导（第一脊条结构251）的高阶模式耦合到单模脊波导（第二脊条结构252）中，从而增加了发光脊波导高阶模式的损耗，提高了高阶模式的激射阈值，使得发光脊波导的单模激射更加稳定，减少对发光条宽的限制，从而提高单模输出光功率。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。以上仅为本申请的优选实施例而已，仅用于说明本申请的技术方案，并不用于限制本申请。对于本技术领域的普通技术人员而言，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，包括：
外延生长形成半导体外延片；
根据光刻脊条在所述半导体外延片上刻蚀出第一脊条结构；
根据光刻窗口在所述半导体外延片上沉积出第二脊条结构，所述第二脊条结构的脊条宽度小于所述第一脊条结构的脊条宽度，所述第二脊条结构和所述第一脊条结构的材料不同；
在所述半导体外延片上依次形成绝缘层和金属层，所述绝缘层覆盖除所述第一脊条结构上表面以外的区域。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述外延生长形成半导体外延片，包括：
在衬底上依次生长第一限制层、量子阱、第二限制层、脊形成层和欧姆接触层。
3.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述根据光刻脊条在所述半导体外延片刻蚀出第一脊条结构，包括：
在所述欧姆接触层上涂覆第一光刻胶；
通过第一掩膜版对所述第一光刻胶进行曝光显影，形成第一光刻图案，所述第一光刻图案包括至少一个脊形图案；
对所述第一光刻图案以外的区域进行刻蚀，形成第一脊条结构；
去除所述第一光刻图案。
4.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述第一光刻胶为正光刻胶或负光刻胶。
5.根据权利要求3所述的半导体器件的制造方法，其特征在于，对所述第一光刻图案以外的区域进行刻蚀的刻蚀深度小于所述第二限制层、所述脊形成层和所述欧姆接触层的总厚度。
6.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述根据光刻窗口在所述半导体外延片上沉积出第二脊条结构，包括：
在所述欧姆接触层上涂覆第二光刻胶；
通过第二掩膜版对所述第二光刻胶进行曝光显影，形成第二光刻图案，所述第二光刻图案包括至少一个窗口区域；
在所述窗口区域内沉积损耗材料，形成第二脊条结构；
去除所述第二光刻图案。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述第二光刻胶为正光刻胶或负光刻胶。
8.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述损耗材料为Ti、Ni、Pt、Cu、Au、Ge、多晶硅中的一种或多种。
9.根据权利要求1所述的半导体器件的制造方法，其特征在于，在所述半导体外延片上依次形成绝缘层和金属层之前，还包括：
对所述半导体外延片进行化学机械抛光，使所述第一脊条结构和所述第二脊条结构的脊条高度相同。
10.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在所述半导体外延片上依次形成绝缘层和金属层，包括：
在所述半导体外延片上沉积绝缘层；
对所述绝缘层进行刻蚀，去除所述第一脊条结构上的所述绝缘层，形成电流注入窗口；
在所述半导体外延片上形成金属层。
11.根据权利要求1所述的半导体器件的制造方法，其特征在于，在所述根据光刻窗口在所述半导体外延片上沉积出第二脊条结构之后，还包括：
对所述第二脊条结构进行离子注入。
12.根据权利要求1所述的半导体器件的制造方法，其特征在于，在所述根据光刻窗口在所述半导体外延片上沉积出第二脊条结构之后，还包括：
对所述第一脊条结构和所述第二脊条结构之间的第一区域进行离子注入。
13.根据权利要求1所述的半导体器件的制造方法，其特征在于，在所述根据光刻窗口在所述半导体外延片上沉积出第二脊条结构之后，还包括：
对所述第一脊条结构和所述第二脊条结构之间的第一区域和所述第二脊条结构进行离子注入。
14.一种半导体器件，其特征在于，所述半导体器件采用如权利要求1至13中任一项所述的方法制造而成。
15.一种半导体组件，其特征在于，所述半导体组件包括多个如权利要求14所述的半导体器件。
CN202011330268.3A 2020-11-24 2020-11-24 半导体器件的制造方法、半导体器件及半导体组件 Active CN112152086B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011330268.3A CN112152086B (zh) 2020-11-24 2020-11-24 半导体器件的制造方法、半导体器件及半导体组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011330268.3A CN112152086B (zh) 2020-11-24 2020-11-24 半导体器件的制造方法、半导体器件及半导体组件

Publications (2)

Publication Number Publication Date
CN112152086A true CN112152086A (zh) 2020-12-29
CN112152086B CN112152086B (zh) 2021-03-09

Family

ID=73887389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011330268.3A Active CN112152086B (zh) 2020-11-24 2020-11-24 半导体器件的制造方法、半导体器件及半导体组件

Country Status (1)

Country Link
CN (1) CN112152086B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918109A (en) * 1995-02-22 1999-06-29 Nec Corporation Method for making optical semiconductor element
WO2001039342A1 (fr) * 1999-11-22 2001-05-31 Sony Corporation Element electroluminescent a semi-conducteur
JP2003198065A (ja) * 2001-12-26 2003-07-11 Sharp Corp 窒化物半導体レーザ素子および光記録再生装置
CN102130424A (zh) * 2010-01-20 2011-07-20 松下电器产业株式会社 氮化物半导体激光装置
JP2012199275A (ja) * 2011-03-18 2012-10-18 Panasonic Corp 窒化物半導体発光装置及びその製造方法
US20160315444A1 (en) * 2014-06-20 2016-10-27 PlayNitride Inc. Laser diode chip and flip chip type laser diode package structure
CN110247302A (zh) * 2019-07-09 2019-09-17 华中科技大学 一种基于表面光栅的面发射激光器
CN111082314A (zh) * 2019-12-11 2020-04-28 中国科学院长春光学精密机械与物理研究所 一种半导体激光器及其制备方法
CN111092366A (zh) * 2018-10-23 2020-05-01 山东华光光电子股份有限公司 一种具有双面电流限制结构的半导体激光器及制备方法
CN111146689A (zh) * 2019-12-30 2020-05-12 中国科学院苏州纳米技术与纳米仿生研究所 FP腔GaN基激光器及其制作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918109A (en) * 1995-02-22 1999-06-29 Nec Corporation Method for making optical semiconductor element
WO2001039342A1 (fr) * 1999-11-22 2001-05-31 Sony Corporation Element electroluminescent a semi-conducteur
JP2003198065A (ja) * 2001-12-26 2003-07-11 Sharp Corp 窒化物半導体レーザ素子および光記録再生装置
CN102130424A (zh) * 2010-01-20 2011-07-20 松下电器产业株式会社 氮化物半导体激光装置
JP2012199275A (ja) * 2011-03-18 2012-10-18 Panasonic Corp 窒化物半導体発光装置及びその製造方法
US20160315444A1 (en) * 2014-06-20 2016-10-27 PlayNitride Inc. Laser diode chip and flip chip type laser diode package structure
CN111092366A (zh) * 2018-10-23 2020-05-01 山东华光光电子股份有限公司 一种具有双面电流限制结构的半导体激光器及制备方法
CN110247302A (zh) * 2019-07-09 2019-09-17 华中科技大学 一种基于表面光栅的面发射激光器
CN111082314A (zh) * 2019-12-11 2020-04-28 中国科学院长春光学精密机械与物理研究所 一种半导体激光器及其制备方法
CN111146689A (zh) * 2019-12-30 2020-05-12 中国科学院苏州纳米技术与纳米仿生研究所 FP腔GaN基激光器及其制作方法

Also Published As

Publication number Publication date
CN112152086B (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
JP2935415B2 (ja) 半導体構造
US6344367B1 (en) Method of fabricating a diffraction grating
KR20100023926A (ko) 후면 ｕｖ 노출을 이용한 레이저 다이오드용 금속 접촉 구조체의 제조방법
JP4260480B2 (ja) 光学装置を製造する方法及び関係する改良
CN107863686B (zh) 一种激光二极管与背光探测器集成的制备方法及集成芯片
CN112152086B (zh) 半导体器件的制造方法、半导体器件及半导体组件
CN100447945C (zh) 基于聚焦离子束技术深刻蚀一维光子晶体的方法
US6335216B1 (en) Method for fabricating a semiconductor optical device having a ridge stripe
JPS6163031A (ja) 半導体装置製造法
US6593162B1 (en) Method of manufacturing semiconductor optical device
KR0185498B1 (ko) 고출력 양자세선 어레이 레이저 다이오드 구조 제작방법
US20060093004A1 (en) Semiconductor laser device and method for manufacturing the same
US20230006424A1 (en) Buried heterostructure semiconductor optical amplifier and method for fabricating the same
EP0504365A1 (en) Processing method for fabricating electrical contacts to mesa structures in semiconductor devices
US7123639B2 (en) Semiconductor optical device and method of making the same
JP2000124539A (ja) 半導体光素子の製造方法
JP7435917B1 (ja) 半導体装置の製造方法
US20230378721A1 (en) Corrugated buried heterostructure laser and method for fabricating the same
US20220285150A1 (en) Method for forming contact surface on top of mesa structure formed on semiconductor substrate
US7599594B1 (en) Method of fabricating waveguide using sacrificial spacer layer
CN115912050A (zh) Dfb激光器制备方法和dfb激光器
JP5264764B2 (ja) エッチストップを有するエッチングされたファセットリッジレーザ
JP3030897B2 (ja) リッジ型光導波路の製造方法
JPH07135194A (ja) ドライエッチング用マスクの形成方法
KR100437330B1 (ko) 고출력 레이저 다이오드의 공정방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant