CN112147492A - 一种查找表的新型可测试性结构 - Google Patents

一种查找表的新型可测试性结构 Download PDF

Info

Publication number
CN112147492A
CN112147492A CN202011090783.9A CN202011090783A CN112147492A CN 112147492 A CN112147492 A CN 112147492A CN 202011090783 A CN202011090783 A CN 202011090783A CN 112147492 A CN112147492 A CN 112147492A
Authority
CN
China
Prior art keywords
transmission gate
lookup table
storage unit
trigger
input port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011090783.9A
Other languages
English (en)
Other versions
CN112147492B (zh
Inventor
刘彤
陈波寅
徐彦峰
蒋婷
张艳飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Wuxi Zhongwei Yixin Co Ltd
Original Assignee
CETC 58 Research Institute
Wuxi Zhongwei Yixin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute, Wuxi Zhongwei Yixin Co Ltd filed Critical CETC 58 Research Institute
Priority to CN202011090783.9A priority Critical patent/CN112147492B/zh
Publication of CN112147492A publication Critical patent/CN112147492A/zh
Application granted granted Critical
Publication of CN112147492B publication Critical patent/CN112147492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种查找表的新型可测试性结构，涉及可编程逻辑器件技术领域，该新型可测试性结构中，查找表的输出端口连接触发器的输入端口并将查找表输出信号存储在触发器中，触发器的输出端口通过传输门连接配置存储单元的输入端口，测试使能信号连接并驱动传输门的通断；当测试使能信号有效时，传输门导通并将触发器中的查找表输出信号写入对应的配置存储单元中，配置回读电路将配置存储单元中的查找表输出信号读出从而确定该查找表的函数值实现测试，读取速度更快，提高了读取效率和寻址定位能力，而且由于取消了边界扫描链，因此解决了边界扫描链带来的降低电路工作频率和增加走线难度的问题。

Description

一种查找表的新型可测试性结构
技术领域
本发明涉及可编程逻辑器件技术领域，尤其是一种查找表的新型可测试性结构。
背景技术
可编程逻辑器件是半导体集成电路的核心产业，具有开发周期短、成本低、风险小、集成度高、灵活性大，且便于电子系统维护和升级等特点，被广泛应用在汽车、电子、物联网、数据中心、通信和医疗设备等诸多领域。随着工艺尺寸的进步，超大规模集成电路的出现，可编程逻辑器件规模上升到千万门级和亿门级。
但由于可编程逻辑器件的高集成度、小尺寸、大面积、多管脚等特性，使可测试性设计和芯片测试成为了芯片故障分析、筛选和可靠性设计的一大难题，因此对电路需要进行大量的可测试性设计。而这其中，查找表是可编程逻辑器件逻辑运算的基石，整个芯片包含大量的查找表阵列，因此尤其需要对查找表进行可测试性设计。
目前传统且主流的可测试设计是利用边界扫描链(Boundary Scan)，即在触发器(DFF)前后插入边界扫描链相应电路，查找表的逻辑函数输出值保存在触发器中，然后通过边界扫描链的移位，把触发器中的数据读出。但边界扫描链的插入会在触发器输入端增加门的级数，因此会增加关键路径上的传播延时，降低电路工作频率，同时边界扫描链需要上下级联以进位链形式首尾相连，增加了电路的金属走线难度、增加了芯片的布线难度。
发明内容
本发明人针对上述问题及技术需求，提出了一种查找表的新型可测试性结构，本发明的技术方案如下：
一种查找表的新型可测试性结构，该新型可测试性结构包括查找表、触发器、传输门、与查找表对应的配置存储单元以及配置存储单元的配置回读电路，查找表的输出端口连接触发器的输入端口并将查找表输出信号存储在触发器中，触发器的输出端口通过传输门连接配置存储单元的输入端口，测试使能信号连接并驱动传输门的通断；当测试使能信号有效时，传输门导通并将触发器中的查找表输出信号写入对应的配置存储单元中，配置回读电路将配置存储单元中的查找表输出信号读出；当测试使能信号无效时，传输门关断。
其进一步的技术方案为，新型可测试性结构还包括预充电电路，预充电电路连接在触发器的输出端口与传输门之间且预充电电路受测试使能信号控制，测试使能信号无效时，预充电电路输出高电平至传输门将传输门的输入端口预充电至高电平；当测试使能信号有效时，预充电电路将触发器中的查找表输出信号通过传输门写入对应的配置存储单元中。
其进一步的技术方案为，当测试使能信号高电平有效时，预充电电路实现为与非门，与非门的一个输入端口连接触发器的输出端口、另一个输入端口连接测试使能信号，与非门的输出端口连接传输门。
其进一步的技术方案为，传输门包括第一传输门和第二传输门，预充电电路包括第一预充电电路和第二预充电电路，第一预充电电路的一个输入端口连接触发器的Q端、另一个输入端口连接测试使能信号、输出端口通过第一传输门连接配置存储单元的Z端；第二预充电电路的一个输入端口连接触发器的QN端、另一个输入端口连接测试使能信号、输出端口通过第二传输门连接配置存储单元的ZN端；第一传输门和第二传输门的控制端连接测试使能信号。
本发明的有益技术效果是：
本申请公开了一种查找表的新型可测试性结构，该新型可测试性结构取消了现有的边界扫描链，在测试使能信号GTEST触发时，把查找表的函数值写入归属的配置SRAM中保存，然后利用FPGA自带的配置SRAM回读电路快速的读取每个SRAM中存储的值从而确定该查找表的函数值实现测试，读取速度更快，提高了读取效率和寻址定位能力，而且由于取消了边界扫描链，因此解决了边界扫描链带来的降低电路工作频率和增加走线难度的问题。
另外本申请采用了预充电式结构，在测试使能信号GTEST触发时，配置SRAM写入端提前上拉至高电平，写数据时更加容易，提高了配置SRAM写能力，降低了写电路功耗。
附图说明
图1是本申请的新型可测试性结构的结构示意图。
图2是本申请中的配置存储单元的结构示意图。
图3是配置回读电路与配置存储单元的连接示意图。
图4是本申请的新型可测试性结构构成级联结构时的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种查找表的新型可测试性结构，请参考图1和2，该新型可测试性结构包括查找表1、触发器2(DFF)、传输门、与查找表1对应的配置存储单元3(SRAM)以及配置存储单元3的配置回读电路。查找表1的输出端口连接触发器2的输入端口并通过路径传输将查找表输出信号存储在触发器2中，图1以查找表1为六输入查找表LUT6为例，触发器2的输出端口通过传输门连接配置存储单元3的输入端口，测试使能信号GTEST连接并驱动传输门的通断。在本申请中，触发器2和配置存储单元3均为双端口形式，则传输门包括第一传输门4和第二传输门5，触发器2的一个输出端口Q端通过第一传输门4连接配置存储单元3的一个输入端口Z端，触发器2的另一个输出端口QN端通过第二传输门5连接配置存储单元3的另一个输入端口ZN端，且第一传输门4和第二传输门5的控制端均连接测试使能信号GTEST从而受其控制。图1以第一传输门4和第二传输门5均以MOS管实现为例，则第一传输门4和第二传输门5的栅极均连接测试使能信号GTEST。
需要说明的是，查找表1的输出端除了通过上述结构连接到配置存储单元SRAM之外，还正常引出输出信号，且本申请中的查找表可以采用现有常规结构的输入表，也可以采用申请人在先申请的特殊结构的查找表结构，比如六输入查找表可以采用申请人在先申请的CN201410038738.7的多功能可配置的六输入查找表结构所公开的查找表结构，本申请对此不做限定。
当测试使能信号GTEST有效时，传输门导通并将触发器2中的查找表输出信号写入对应的配置存储单元3中，利用FPGA芯片自带的配置回读电路将配置存储单元3中的查找表输出信号读出。当测试使能信号GTEST无效时，传输门关断。本申请中的配置存储单元3可以是常见通用的六管静态存储单元，其结构如图2所示，包括Z、ZN、BL、WL和BLN五个端口，配置回读电路主要包括字线地址译码Word Line Address Decode和位线数据移位寄存器BL/BLN Data Shift Register，字线地址译码Word Line Address Decode连接各个配置存储单元3的字线WL，位线数据移位寄存器BL/BLN Data Shift Register连接各个配置存储单元3的位线BL和BLN，如图3所示。
可选的，考虑到配置存储单元3具有写0容易、写1难的特点，因此新型可测试性结构还包括预充电电路，预充电电路连接在触发器2的输出端口与传输门之间且预充电电路受测试使能信号GTEST控制。可选的在本申请中，测试使能信号GTEST高电平有效，则预充电电路由与非门实现，与非门的一个输入端口连接触发器2的输出端口、另一个输入端口连接测试使能信号GTEST，与非门的输出端口连接传输门。如图1所示，在双端口形式下，预充电电路包括第一预充电电路6和第二预充电电路7，第一预充电电路6的一个输入端口连接触发器的Q端、另一个输入端口连接测试使能信号GTEST、输出端口通过第一传输门4连接配置存储单元3的Z端，也即第一预充电电路6连接在触发器2的Q端与配置存储单元3的Z端之间。第二预充电电路7的一个输入端口连接触发器2的QN端、另一个输入端口连接测试使能信号GTEST、输出端口通过第二传输门5连接配置存储单元3的ZN端，也即第二预充电电路7连接在触发器2的QN端与配置存储单元3的ZN端之间。第一预充电电路6和第二预充电电路7的输出受控于测试使能信号GTEST。
当测试使能信号GTEST无效时，预充电电路输出高电平至传输门，则传输门的输入端口被预充电至高电平。当测试使能信号GTEST触发来临，即测试使能信号GTEST有效时，传输门导通，同时预充电电路将触发器中的查找表输出信号通过传输门写入对应的配置存储单元3中并存储下来，也即通过预充电电路对配置存储单元3的输入端口的写信号提前预充电到1，可以提高写效率，降低写电流和功耗。
实际FPGA中包括较多数量的查找表，因此该可测试性结构包括至少两条子测试电路，每条子测试电路分别包括查找表1、触发器2、传输门以及与查找表对应的配置存储单元3构成的上述结构，各条子测试电路连接并受控于同一个测试使能信号GTEST构成级联结构，两条子测试电路级联的结构图如图4所示。配置回读电路连接各条子测试电路中的配置存储单元，也即如图3所示，然后配置回读电路可以将至少两条子测试电路的配置存储单元中的查找表输出信号读出。

Claims (4)

1.一种查找表的新型可测试性结构，其特征在于，所述新型可测试性结构包括查找表(1)、触发器(2)、传输门、与所述查找表对应的配置存储单元(3)以及配置存储单元(3)的配置回读电路，所述查找表(1)的输出端口连接所述触发器(2)的输入端口并将查找表输出信号存储在所述触发器(2)中，所述触发器(2)的输出端口通过所述传输门连接所述配置存储单元(3)的输入端口，测试使能信号连接并驱动所述传输门的通断；当所述测试使能信号有效时，所述传输门导通并将所述触发器(2)中的查找表输出信号写入对应的配置存储单元(3)中，所述配置回读电路将所述配置存储单元(3)中的查找表输出信号读出；当所述测试使能信号无效时，所述传输门关断。
2.根据权利要求1所述的新型可测试性结构，其特征在于，所述新型可测试性结构还包括预充电电路，所述预充电电路连接在所述触发器(2)的输出端口与所述传输门之间且所述预充电电路受所述测试使能信号控制，所述测试使能信号无效时，所述预充电电路输出高电平至所述传输门将所述传输门的输入端口预充电至高电平；当所述测试使能信号有效时，所述预充电电路将所述触发器(2)中的查找表输出信号通过所述传输门写入对应的配置存储单元(3)中。
3.根据权利要求2所述的新型可测试性结构，其特征在于，当所述测试使能信号高电平有效时，所述预充电电路实现为与非门，所述与非门的一个输入端口连接所述触发器(2)的输出端口、另一个输入端口连接所述测试使能信号，所述与非门的输出端口连接所述传输门。
4.根据权利要求2所述的新型可测试性结构，其特征在于，所述传输门包括第一传输门(4)和第二传输门(5)，所述预充电电路包括第一预充电电路(6)和第二预充电电路(7)，所述第一预充电电路(6)的一个输入端口连接所述触发器(2)的Q端、另一个输入端口连接所述测试使能信号、输出端口通过所述第一传输门(4)连接所述配置存储单元(3)的Z端；所述第二预充电电路(7)的一个输入端口连接所述触发器(2)的QN端、另一个输入端口连接所述测试使能信号、输出端口通过所述第二传输门(5)连接所述配置存储单元(3)的ZN端；所述第一传输门(4)和第二传输门(5)的控制端连接所述测试使能信号。
CN202011090783.9A 2020-10-13 2020-10-13 一种查找表的新型可测试性结构 Active CN112147492B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011090783.9A CN112147492B (zh) 2020-10-13 2020-10-13 一种查找表的新型可测试性结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011090783.9A CN112147492B (zh) 2020-10-13 2020-10-13 一种查找表的新型可测试性结构

Publications (2)

Publication Number Publication Date
CN112147492A true CN112147492A (zh) 2020-12-29
CN112147492B CN112147492B (zh) 2022-03-22

Family

ID=73951588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011090783.9A Active CN112147492B (zh) 2020-10-13 2020-10-13 一种查找表的新型可测试性结构

Country Status (1)

Country Link
CN (1) CN112147492B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1643792A (zh) * 2002-03-18 2005-07-20 皇家飞利浦电子股份有限公司 基于lut可重配置逻辑体系结构的配置存储器实现
CN102934072A (zh) * 2010-06-11 2013-02-13 飞思卡尔半导体公司 信息处理设备及方法
CN103792487A (zh) * 2012-10-31 2014-05-14 中国科学院电子学研究所 一种测试fpga的装置与方法
CN105067994A (zh) * 2015-09-15 2015-11-18 上海新储集成电路有限公司 定位片上系统时序逻辑错误、错误率计算及其应用方法
US20180275193A1 (en) * 2015-10-15 2018-09-27 Menta System and method for testing and configuration of an fpga

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1643792A (zh) * 2002-03-18 2005-07-20 皇家飞利浦电子股份有限公司 基于lut可重配置逻辑体系结构的配置存储器实现
CN102934072A (zh) * 2010-06-11 2013-02-13 飞思卡尔半导体公司 信息处理设备及方法
CN103792487A (zh) * 2012-10-31 2014-05-14 中国科学院电子学研究所 一种测试fpga的装置与方法
CN105067994A (zh) * 2015-09-15 2015-11-18 上海新储集成电路有限公司 定位片上系统时序逻辑错误、错误率计算及其应用方法
US20180275193A1 (en) * 2015-10-15 2018-09-27 Menta System and method for testing and configuration of an fpga

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
文艺等: ""一种基于图论的FPGA互连资源可测性设计"", 《微处理机》 *

Also Published As

Publication number Publication date
CN112147492B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
KR0141494B1 (ko) 레벨시프트회로를 사용한 고속센스 방식의 반도체장치
US7277316B2 (en) Dynamic RAM storage techniques
US7313049B2 (en) Output circuit of a memory and method thereof
CN101599300B (zh) 利用升高电压的静态随机访问存储器
US7477566B2 (en) Multi-port semiconductor memory
CN101529521A (zh) 具有改善的写入操作的二端口sram
US20020048196A1 (en) High-speed synchronous semiconductor memory having multi-stage pipeline structure and operating method
KR960001783B1 (ko) 반도체 기억 장치
KR100586557B1 (ko) 센스앰프 오버드라이빙 회로 및 반도체 장치
KR20000071654A (ko) 프리셋 스위치를 갖는 멀티-포트 메모리 셀
CN114236366A (zh) 支持乱序成品测试的芯片及测试方法
US9058866B2 (en) SRAM local evaluation logic for column selection
CN112147492B (zh) 一种查找表的新型可测试性结构
JP4954954B2 (ja) 半導体記憶装置
US6678201B2 (en) Distributed FIFO in synchronous memory
US6603692B2 (en) Semiconductor memory device improving data read-out access
CN216485391U (zh) 支持乱序成品测试的芯片
US9087563B2 (en) SRAM local evaluation and write logic for column selection
US7246277B2 (en) Test bus architecture for embedded RAM and method of operating same
US7031201B2 (en) Semiconductor memory device with late write function and data input/output method therefor
CN116895310B (zh) 双端读写的存储装置
US7685483B1 (en) Design features for testing integrated circuits
KR100218737B1 (ko) 반도체 메모리 장치의 2차 센스 앰프를 이용한 컬럼 패스 회로도
KR100543212B1 (ko) 반도체 메모리 장치에서의 래치 회로
KR100222038B1 (ko) 반도체 메모리 장치의 번 인 테스트 방법 및 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant