CN112130810B - 一种安全的高速随机数发生器及其结构优化方法 - Google Patents

Abstract

本发明涉及保密通信技术领域，特别是涉及一种安全的高速随机数发生器及其结构优化方法。针对现有技术中的性能不稳定、对外部工作环境敏感、消耗资源大等问题，本发明的随机数发生器主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出模块组成；本发明的结构优化方法为在给定吞吐量的情况下，对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化，实现高速随机数发生器消耗资源的最小化。

Description

一种安全的高速随机数发生器及其结构优化方法

技术领域

本发明涉及保密通信技术领域，特别是涉及一种安全的高速随机数发生器及其结构优化方法。

背景技术

随着信息和网络技术的不断发展，随机数在数值模拟、密码学、保密通信等许多科学和信息安全领域有广泛应用。真随机数是各种安全协议的基础，特别在保密通信技术中，不仅要求随机数具有良好的统计特性，还要求较高的随机数产生速度和安全性，这使得高速随机数的研究变得十分重要。

现有技术中通常采用电子元件噪声引起的随机抖动信号产生真随机数，其中应用最为广泛的是振荡器采样法，通常使用多条高频振荡器进行异或处理，由于随机性与振荡器输出信号质量有关，所以性能非常不稳定。现有方案中采用多组反相器振荡器提高性能，该方法不仅对温度变化、电源噪声等外部工作环境非常敏感，而且在功耗和电路面积方面消耗了大量资源。在后处理方面，现有的随机数提取方法如Von-Neuman校正器，虽然可以实现良好的统计分布，但在产生速率方面有很大的损失。基于BCH码的生成器多项式或奇偶校验多项式在降低偏置方面比冯·诺依曼更有效。虽然在某些特定应用下，这些方法会增加输出的最小熵，但不能提供严格的理论安全性证明，无法保证其输出的安全性。另外，在随机数发生器的资源使用效率的问题上，目前没有提出一种有效的方法实现随机数发生器的资源优化。

发明内容

为了克服上述现有技术的不足，本发明提供了一种安全的高速随机数发生器及其结构结构优化方法。

为了达到上述目的，本发明采用了下列技术方案：

一种安全的高速随机数发生器，主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出模块组成；

所述基于自定时振荡环的物理随机熵源模块由多通道并行且相互独立的自定时振荡环电路产生的高频振荡信号抖动的随机熵源组成，在单个随机熵源通道内部产生多路振荡信号，其中一路振荡信号作为采样时钟进入采样和同步模块的采样单元，对其他路振荡信号进行采样，采样输出的数字信号经过异或处理后输入到采样和同步模块的同步单元，与系统时钟同步并输出部分随机序列，部分随机序列采用分时复用技术，通过多路选择器依次被读入到后处理模块的随机数提取器，根据后处理模块中的最小熵估算单元提供的压缩比，从部分随机序列中提取相互独立且均匀分布的随机数，产生的随机数输入到FPGA内部的FIFO中进行异步跨时钟域转化，通过高速数据输出模块的LVDS接口传输单元、光口传输单元、以太网传输单元传输到其他系统。基于FPGA的多通道并行结构的随机数发生器有效解决了基于振荡采样的随机数发生器系统的采样时钟和熵源对工作环境抵抗性差造成的随机熵源随机性不足问题和后处理安全性不足引入的安全性问题；采用并行多通道自定时环振荡结构，有效得提高随机数发生器产生随机数的吞吐量。通过结构优化方法解决了熵源和随机数提取器的资源优化问题，实现了高速、安全的真随机数产生。

进一步，所述单个随机熵源通道由工作在均匀振荡的自定时振荡环提供，自定时振荡环中的每个基本单元由FPGA内部资源LUT实现，L个基本单元通过握手协议实现高速周期振荡信号的产生。单个熵源通道产生的L路周期为T的周期振荡信号，信号之间以等间隔相位差传输。自定时振荡环中熵源的随机性主要在来自于电路噪声引起的相位抖动，通过采样处于抖动过渡区的信号使输出信号获得不确定性。通过自定时振荡环产生的随机性对过程可变性、环境波动(如电磁噪声、电源噪声)等具有更好的鲁棒性，该结构能够抵抗随机数发生器的常见漏洞。随机数发生器的采样时钟对器件的敏感性和对温度,电压变化都会影响生成序列的随机性和统计特征的稳定性。为了提高系统的安全性和输出的随机序列的质量，采用自定时振荡环的输出信号作为随机熵源，并采用一路带有延迟单元的自定时振荡环的自定时振荡环输出信号触发对其他路输出信号的采样。该结构可以抵抗由于采样时钟引入的攻击提高随机数发生器的安全性，并且改善输出信号的随机性。

进一步，所述采样时钟由熵源中自定时环的一路输出信号提供，并对该自定时环的其他路输出信号采集；所述采样单元由两级D触发器组成。D触发器在采样时钟的上升沿被采样，输入数据D需要在D触发器的建立和保持时间。由于采样时钟的边沿到达时间是一个随机信号，如果通过调整采样之间的相对位置来实现抖动区域采样显然是不切实际的边缘和抖动区域。因此，它将不可避免地受到亚稳态的影响。为了避免此问题，通过两个D触发器对振荡器环的输出进行采样。

进一步，所述随机数提取器基于Toeplitz矩阵哈希函数构成，通过FPGA内部资源实现。哈希提取器被证明是一种强大的提取器，从理论上为统计质量和输出的不可预测性提供了保证。基于Toeplitz矩阵的哈希函数只需要使用一部分随机种子作为矩阵中第一行和第一列的基本元素存储在FPGA中，矩阵中的其他元素可以通过平移基本元素获得。为了实现提取器的高效硬件实现，后处理模块中采用Toeplitz矩阵构造的哈希函数提取器单元实现随机数的实时提取。多通道数据通过复用同一个后处理模块减少后处理中构建Toeplitz矩阵所消耗的资源。另外，经过证明该提取器可以重用输入的随机种子，可以采用具有相同的种子的提取器处理多通道熵源的输出数据，有效得减少FPGA内部的存储资源消耗。

进一步，所述LVDS接口传输单元采用低压和低电流驱动方式，实现PCB板间及芯片间低噪声和低功耗的高速随机数的传输，该传输单元适用于集成的随机数发生器系统；所述光口传输单元和以太网传输单元用于中远距离随机数高速传输。

一种安全的高速随机数发生器的结构优化方法，在给定吞吐量的情况下，实现对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化，熵源结构中并行通道数目的增加，自定时振荡环阶数的增加以及较大的Toeplitz矩阵结构将意味着更多的FPGA资源消耗。通过高速随机数发生器的结构优化方法，实现FPGA资源消耗的最小化。

再进一步，所述在给定吞吐量的情况下，实现对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化，具体步骤如下：

步骤1，分别测试不同阶数L的自定时环振荡器输出信号的最高频率f_max和抖动方差σ。

步骤2，计算最小熵，其公式如下：

H_min＝-log₂[P_max(ψ_i＝μ)] (1)

式(1)中，P_max(ψ_i＝μ)为随机位ψ_i为1或0的最大概率；

步骤3，分别测试不同阶数L的自定时环振荡器消耗的LUT资源数量，绘制两者之间的关系曲线，并拟合熵源资源消耗系数υ；

步骤4，分别测试构建不同大小的Toeplitz矩阵T_n×m消耗的LUT资源数量，绘制两者之间的关系曲线，并拟合后处理资源消耗系数τ；

步骤5，为了实现随机数的吞吐量T_h，则高速随机数发生器消耗的总的LUT资源S_T，表示为：

式(2)中，其中f_s为采样频率，H_min为最小熵，ε为后处理安全系数，Toeplitz矩阵参数包括行数n和列数m；

步骤6，熵源中自定时振荡环的阶数L一定的情况下，通过计算得出实现LUT资源最小化的并行通道数N和一次输入到后处理模块中序列的长度m的最优组合；

步骤7，分别计算不同熵源中自定时环的阶数L的情况下的最小LUT资源数，通过比较获得熵源结构(L、N)和后处理结构(m、n)的最佳配置。该结构优化方法在给定吞吐量的情况下，对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化。在保证高吞吐量的前提下，通过平衡熵源和后处理所消耗的资源对随机发生器熵源和后处理结构进行优化，实现随机数发生器所消耗的资源最小化，以充分发挥FPGA的最优性能。

与现有技术相比本发明具有以下优点：本发明采用并行自定时振荡环结构实现安全的高速随机数发生器，包括基于自定时振荡环的并行物理随机熵源模块、采样和同步模块、后处理模块和高速数据输出模块。在单个随机熵源通道中产生多路分别周期振荡信号经过采样后进行异或处理；采用一个带有延迟单元的自定时振荡环输出信号触发输出信号的采样。在这种情况下，采样时钟与自定时振荡环同步，不仅生成伪随机性较低的随机序列，而且生成增加自定时振荡环生成随机数的速率。另外，为了正确地从自定时振荡环抖动中获取熵，由于自定时振荡环对温度和电压的鲁棒性，选择自定时振荡环的输出信号作为采样时钟。此外，由于电源频率会影响确定性的抖动噪声，因此在真随机数发生器中采用由自定时振荡环产生的采样时钟，可以显着降低频率输入攻击的风险。采用多通道随机熵源并行输出方案，实现多位宽随机熵源的并行输出，有效得提高随机数发生器中熵源数据的吞吐量；在后处理方面采用经过理论安全性证明的基于Toeplitz矩阵的提取器对熵源产生的部分随机序列进行处理，实现了随机数的实时高速提取，保证了数据的安全性。由于Toeplitz矩阵具有高效的数据处理能力，因此，多通道熵源通过复用同一个Toeplitz矩阵提取器的结构能够满足后处理单元对熵源的大量数据处理的要求，减少后处理单元对FPGA资源的消耗。最终，高速随机数在FPGA控制下，通过高速传输接口(如LVDS、光口、以太网口)传输到其他系统。

针对以上并行多通道结构的随机数发生器，提出一种安全的高速随机数发生器的结构优化方法，在给定吞吐量的情况下，对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化。优化方法在保证高吞吐量的情况下，有效减少了随机数发生器所消耗的资源。与以时间换空间为核心思想的传统资源优化方法不同，该方法主要从随机数发生器的结构出发，平衡熵源与后处理单元消耗的资源，可以从设计结构方面最大程度得减少系统消耗资源，缓解硬件实现难度，具有较强的通用性。

上述基于FPGA的多通道并行结构的随机数发生器有效解决了传统基于振荡采样的随机数发生器系统中由于采样时钟和熵源对工作环境抵抗性差造成的随机熵源随机性不足和后处理安全性不足引入的安全性问题，具有抵抗外部攻击能力强的特点。通过结构优化方法解决了熵源和随机数提取器的资源优化问题。在较低的资源消耗下，实现了高速、安全的真随机数产生。

附图说明

图1为本发明高速随机数发生器的结构图；

图2为本发明Toeplitz矩阵结构图。

具体实施方式

下面结合高速随机数发生器实例对本发明进行详细说明。以下实例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

如图1所示，一种安全的高速随机数发生器，主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出传输模块组成；

高速随机数发生器采用XILINX V7系列FPGAxc7vx485t平台上实现，所述基于自定时振荡环的物理随机熵源模块由N个通道并行且相互独立的自定时振荡环电路产生的高频振荡信号抖动的随机熵源CH₁,CH₂,CH₃....CH_N组成，单个随机熵源通道由工作在均匀振荡的自定时振荡环提供，自定时振荡环中的每个基本单元由FPGA内部资源LUT实现，L个基本单元通过握手协议实现高速周期振荡信号的产生，输出的高频振荡信号的产生频率与振荡环阶数和内部初始化状态相关，高频振荡信号频率不可能无限的提高，在自定时环阶数一定的情况下，通过调节初始化结构中事件的数量实现随机熵源的输出信号的最高频率。单个随机熵源通道CH_i产生的L个振荡信号C₁,C₂,C₃....C_L，其中一路振荡信号作为采样时钟进入采样和同步模块的采样单元的两级D触发器，对其他路振荡信号进行采样，将熵源信号转换为离散的数字信号，输出的数字信号S₁,S₂,S₃....S_L经过异或处理后输入到采样和同步模块的同步单元，将多个区域的抖动熵源结合在一起输出的单个随机位ψ_i，单随机位序列经过串并转换单元转换为多位并行部分随机。该数据与系统时钟不属于同一个时钟域，这里通过同步单元实现数据的跨时钟域的同步，并将数据位宽转换为后处理输入序列位宽m。该位宽m需要根据结构优化过程计算得出。熵源产生的部分随机序列采用分时复用技术，通过多路选择器依次被读入到后处理模块的随机数提取器，根据后处理模块中的最小熵估算单元提供的压缩比，从部分随机序列中提取相互独立且均匀分布的随机数，随机数输入到FPGA内部的FIFO中进行异步跨时钟域转化，通过高速数据输出传输模块的LVDS接口传输单元、光口传输单元、以太网传输单元传输到其他系统参与具体的应用，LVDS接口传输单元和GTX接口单元用于PCB板间及芯片间的随机数高速传输，光口传输单元和以太网传输单元用于中远距离随机数高速传输。

单个随机源通道由于采样时钟和可提供的熵有限，无法实现Gbps级的随机数的产生速率，发明中采用多个随机源通道并行输出原始随机序列扩展随机数发生器的吞吐量。单个随机源通道熵源输出的并行随机序列缓存在对应的FIFO中，后处理模块采用轮询方式依次提取每个通道中的缓存的数据进行随机数提取。

为了提高输出序列的随机性，在熵的评估过程中采用最小熵H_min作为随机发生器中后处理过程的压缩比，最小熵可以通过等式H_min＝-log₂[P_max(ψ_i＝μ)]计算，其中P_max(ψ_i＝μ)为随机位ψ_i为1或0的最大概率。

并行随机熵源产生的原始随机数的速率很高，本发明中的后处理过程随机数提取器基于Toeplitz矩阵哈希函数构成，通过FPGA内部资源实现，采用Toeplitz矩阵T_n×m(如图2所示)直接进行随机数提取，T_n×m矩阵是一种对角线元素相同的矩阵，这种特殊的结构减少了构成矩阵的元素，构成一个T_n×m的矩阵需要m+n-1个元素。该方法一次处理数据D_m×1长度为m，获得的随机数R_n×1＝T_n×m×D_m×1。在FPGA内部构建了一个T_n×m的Toeplitz矩阵，矩阵中的行元素r₁,r₂,r₃.......r_n和列元素c₂,c₃,c₄.......c_m均由真随机数生成，分别存储在FPGA内部的两个ROM中。

对于理想情况下，一次处理的长度m越大，数据的处理效率会越高，但消耗的内部逻辑资源LUT也会随之增加。考虑到安全参数ε的影响，Toeplitz矩阵的行数n和列数m之间的存在以下关系：

为了提高随机数发生器的硬件资源使用效率，在给定吞吐量的情况下，采用资源优化方法对熵源结构中对熵源中自定时环的的阶数L、并行通道N以及一次输入到后处理模块中序列的长度进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化。

具体优化步骤如下:

步骤1，分别测试不同阶数L的自定时环振荡器输出信号的最高频率f_max和抖动方差σ。

步骤2，计算最小熵，其公式如下：

H_min＝-log₂[P_max(ψ_i＝μ)] (1)

式(1)中，P_max(ψ_i＝μ)为随机位ψ_i为1或0的最大概率；

步骤3，分别测试不同阶数L的自定时环振荡器消耗的LUT资源数量，绘制两者之间的关系曲线，并拟合熵源资源消耗系数υ；

步骤4，分别测试构建不同大小的Toeplitz矩阵T_n×m消耗的LUT资源数量，绘制两者之间的关系曲线，并拟合后处理资源消耗系数τ；

步骤5，为了实现随机数的吞吐量T_h，则高速随机数发生器消耗的总的LUT资源S_T，表示为：

式(2)中，其中f_s为采样频率，H_min为最小熵，ε为后处理安全系数，Toeplitz矩阵参数包括行数n和列数m；

步骤6，熵源中自定时振荡环的阶数L一定的情况下，通过计算得出实现LUT资源最小化的并行通道数N和一次输入到后处理模块中序列的长度m的最优组合；

步骤7，分别计算不同熵源中自定时环的阶数L的情况下的最小LUT资源数，通过比较获得熵源结构(L、N)和后处理结构(m、n)的最佳配置。

Claims (6)

1.一种安全的高速随机数发生器，其特征在于，所述随机数发生器主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出模块组成；

所述基于自定时振荡环的物理随机熵源模块由多通道并行且相互独立的自定时振荡环电路产生的高频振荡信号抖动的随机熵源组成，在单个随机熵源通道内部产生多路振荡信号，其中一路振荡信号作为采样时钟进入采样和同步模块的采样单元，对其他路振荡信号进行采样，采样输出的数字信号经过异或处理后输入到采样和同步模块的同步单元，与系统时钟同步并输出部分随机序列，部分随机序列采用分时复用技术，通过多路选择器依次被读入到后处理模块的随机数提取器，根据后处理模块中的最小熵估算单元提供的压缩比，从部分随机序列中提取相互独立且均匀分布的随机数，产生的随机数输入到FPGA内部的同步单元进行异步跨时钟域转化，通过高速数据输出模块的LVDS接口传输单元、GTX接口单元、光口传输单元、以太网传输单元传输到其他系统；

所述随机数提取器基于Toeplitz矩阵哈希函数构成，通过FPGA内部资源实现。

2.根据权利要求1所述的一种安全的高速随机数发生器，其特征在于，所述单个随机熵源通道由工作在均匀振荡的自定时振荡环提供，自定时振荡环中的每个基本单元由FPGA内部资源LUT实现，L个基本单元通过握手协议实现高速周期振荡信号的产生。

3.根据权利要求1所述的一种安全的高速随机数发生器，其特征在于，所述采样时钟由熵源中自定时环的一路输出信号提供，并对该自定时环的其他路输出信号采集；所述采样单元由两级D触发器组成。

4.根据权利要求1所述的一种安全的高速随机数发生器，其特征在于，所述LVDS接口传输单元和GTX接口单元用于PCB板间及芯片间的随机数高速传输；所述光口传输单元和以太网传输单元用于中远距离随机数高速传输。

5.一种基于权利要求1所述的安全的高速随机数发生器的结构优化方法，其特征在于，在给定吞吐量的情况下，对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化。

6.根据权利要求5所述的一种安全的高速随机数发生器的结构优化方法，其特征在于，所述在给定吞吐量的情况下，实现对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化，具体步骤如下：

步骤1，分别测试不同阶数L的自定时环振荡器输出信号的最高频率f_max和抖动方差σ；

步骤2，计算最小熵，其公式如下：

H_min＝-log₂[P_max(ψ_i＝μ)] (1)

式(1)中，P_max(ψ_i＝μ)为随机位ψ_i为1或0的最大概率；

步骤3，分别测试不同阶数L的自定时环振荡器消耗的LUT资源数量，绘制两者之间的关系曲线，并拟合熵源资源消耗系数υ；

步骤4，分别测试构建不同大小的Toeplitz矩阵T_n×m消耗的LUT资源数量，绘制两者之间的关系曲线，并拟合后处理资源消耗系数τ；

步骤5，为了实现随机数的吞吐量T_h，则高速随机数发生器消耗的总的LUT资源S_T，表示为：

式(2)中，其中f_s为采样频率，H_min为最小熵，ε为后处理安全系数，Toeplitz矩阵参数包括行数n和列数m；

步骤6，熵源中自定时振荡环的阶数L一定的情况下，通过计算得出实现LUT资源最小化的并行通道数N和一次输入到后处理模块中序列的长度m的最优组合；

步骤7，分别计算不同熵源中自定时环的阶数L的情况下的最小LUT资源数，通过比较获得熵源结构(L、N)和后处理结构(m、n)的最佳配置。

Images