CN112117269A - 无回滞效应硅控整流器型esd保护结构及其实现方法 - Google Patents

无回滞效应硅控整流器型esd保护结构及其实现方法 Download PDF

Info

Publication number
CN112117269A
CN112117269A CN202011196327.2A CN202011196327A CN112117269A CN 112117269 A CN112117269 A CN 112117269A CN 202011196327 A CN202011196327 A CN 202011196327A CN 112117269 A CN112117269 A CN 112117269A
Authority
CN
China
Prior art keywords
concentration
type
type doping
doping
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011196327.2A
Other languages
English (en)
Inventor
朱天志
黄冠群
陈昊瑜
邵华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202011196327.2A priority Critical patent/CN112117269A/zh
Publication of CN112117269A publication Critical patent/CN112117269A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种无回滞效应硅控整流器型ESD保护结构及其实现方法，该结构包括：半导体衬底(80)；生成于半导体衬底的N阱(60)和P阱(70)；高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部，高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部，高浓度P型掺杂(22)置于N阱(60)与P阱(70)分界处上方，高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分，在高浓度P型掺杂(20)下方设置N型轻掺杂(30)，降低寄生PNP三极管的电流增益。

Description

无回滞效应硅控整流器型ESD保护结构及其实现方法
技术领域
本发明涉及半导体集成电路技术领域，特别是涉及一种新型无回滞效应硅控整流器型ESD保护结构及其实现方法。
背景技术
高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如LDMOS)本身不像普通的低压器件适用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。如图1所示，图1为某工作电压为32V的高压器件LDMOS的回滞效应曲线图，从图1可以得出：1)触发电压(Vt1)过高；2)维持电压(Vh)过低，往往远远低于高压电路的工作电压，高压电路正常工作时容易导致闩锁效应；3)二次击穿电流(热击穿电流,It2)过低，这是因为LDMOS在泄放ESD电流时因为器件结构特性而发生局部电流拥堵(Localized Current Crowding)所致。
因而工业界在解决高压电路防静电保护设计这个技术难题的时候，往往采用以下两种思路来实现：1)对用于防静电保护模块的高压器件结构进行调整，优化其回滞效应曲线，使之适用于防静电保护设计，但往往因为高压器件本身的结构特性的原因实践起来比较困难；2)用一定数量的低压防静电保护器件串联起来构成能承受高压的防静电保护电路。因为低压防静电保护器件的特性相对容易调整和控制，所以工业界特别是集成电路设计公司往往比较喜欢用一定数量的低压防静电保护器件串联的方法。
因为高压电路防静电保护设计窗口的需要，这就对低压防静电保护器件的回滞效应特性有一定的要求，往往要求其回滞效应窗口越小越好，最好没有回滞效应，也就是回滞效应的维持电压和触发电压基本保持一致。低压PMOS器件就是一种常见的无回滞效应静电防护器件，因为其发生回滞效应时的寄生PNP三极管电流增益比较小，但低压PMOS器件的不足之处是其回滞效应的二次击穿电流(It2)比较小,所以工业界纷纷研究开发一种既没有回滞效应又具有较高的二次击穿电流的防静电保护器件。
工业界于2015年提出一种新型的无回滞效应硅控整流器(No-Snapback SCR),如图2所示，具体地，整个ESD保护结构置于基体(P-Sub)80上，在基体(P-Sub)80左边生成一个N阱(N-Well)60，在基体(P-Sub)80右边生成一个P阱(P-Well)70，高浓度N型掺杂(N+)30、高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28置于N阱(N-Well)60上部，高浓度P型掺杂(P+)20、N阱(N-Well)60以及P阱(P-Well)70构成寄生PNP三极管结构，高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、基体(P-Sub)80/P阱(P-Well)70与高浓度N型掺杂(N+)24构成寄生NPN三极管结构，高浓度P型掺杂(P+)22置于N阱(N-Well)60与P阱(P-Well)70分界处上方，高浓度N型掺杂(N+)30、高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28间用宽度为S的浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28间的浅沟道隔离层(STI，ShallowTrench Isolation)10的宽度为S，高浓度N型掺杂(N+)28与高浓度P型掺杂(P+)22间为N阱(N-Well)60之一部分且间距为D1，高浓度N型掺杂(N+)28与高浓度P型掺杂(P+)22宽度均为D2，高浓度N型掺杂(N+)30左侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10，高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10；用金属连接高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)30构成该现有无回滞效应硅控整流器型ESD保护结构的阳极A，用金属连接高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26构成该现有无回滞效应硅控整流ESD器件的阴极K。
该现有无回滞效应硅控整流器的实验数据表明，当高浓度N型掺杂(N+)28和高浓度P型掺杂(P+)22的尺寸(宽度D2)达到一定程度(4um)时，该现有硅控整流器表现出无回滞效应的特性，如图3所示，非常适合低压器件串联用于高压电路防静电保护设计的需要。但该现有无回滞效应硅控整流器的缺点是器件尺寸比较大，特别是在需要几级串联的时候，版图面积比较大。
针对上述缺陷，现有技术也提出了一种如图4所示的新型无回滞效应硅控整流器型ESD保护结构，该新型无回滞效应硅控整流器型ESD保护结构在图2的基础上，去掉左侧的浅沟道隔离层(STI，Shallow Trench Isolation)10及高浓度N型掺杂(N+)30，并在高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26下方分别设置P型轻掺杂(NLDD)30、N型轻掺杂(NLDD)38、P型轻掺杂(PLDD)32、N型轻掺杂(NLDD)34、P型轻掺杂(PLDD)36。该新型硅控整流器将原先浮接的高浓度N型掺杂(N+)28与阳极直接相连，这使得高浓度N型掺杂(N+)28可以进一步降低空穴从高浓度P型掺杂(P+)20注入到N阱(N-Well)60并达到N阱(N-Well)60/P阱(P-Well)70界面的几率，从而进一步降低了该寄生的PNP三极管的电流增益，也就是高浓度N型掺杂(N+)28其作为保护环的效率进一步提升，所以高浓度N型掺杂(N+)28的宽度可以设计更小，节省版图面积；另外高浓度N型掺杂(N+)28兼具N阱(N-Well)60接出点(Pickup)的作用,所以可以进一步将如图2中的已存在的无回滞效应硅控整流器中的N阱接出点(高浓度N型掺杂(N+)30)去除，进一步节省版图面积。
虽然图4的新型无回滞效应硅控整流器型ESD保护结构去掉左侧的浅沟道隔离层(STI，Shallow Trench Isolation)10及高浓度N型掺杂(N+)30减小了版图面积，但随着器件小型化的趋势，提出了更高的版图面积要求，该无回滞效应硅控整流器的版图面积有进一步缩小的技术需求。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种无回滞效应硅控整流器型ESD保护结构及其实现方法，以通过将现有无回滞效应硅控整流器中的中的高浓度P型掺杂(P+)20下方的P型轻掺杂(PLDD)30替换为N型轻掺杂(NLDD)30，有助于减少实现无回滞效应所需的器件关键尺寸，从而能降低器件整体尺寸，节省版图面积
为达上述及其它目的，本发明提出一种无回滞效应硅控整流器型ESD保护结构，该ESD保护结构包括：
半导体衬底(80)；
生成于所述半导体衬底中的N阱(60)和P阱(70)；
高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部，高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成寄生PNP三极管结构，高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成寄生NPN三极管结构，高浓度P型掺杂(22)置于N阱(60)与P阱(70)分界处上方,所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，所述高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分；
在所述高浓度P型掺杂(20)、高浓度N型掺杂(28)、高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)下方分别设置N型轻掺杂(30)、N型轻掺杂(38)、P型轻掺杂(32)、N型轻掺杂(34)、P型轻掺杂(36)。
优选地，所述高浓度P型掺杂(20)左侧放置浅沟道隔离层(10)。
优选地，所述高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)间用浅沟道隔离层(10)隔离。
优选地，利用金属连接所述高浓度P型掺杂(20)、高浓度N型掺杂(28)构成该ESD保护结构的阳极A，利用金属连接所述高浓度N型掺杂(24)、高浓度P型掺杂(26)构成该ESD保护结构的阴极K。
优选地，所述高浓度N型掺杂(28)与高浓度P型掺杂(22)间距为D1，其范围为0～2um，所述高浓度N型掺杂(28)宽度为D2，其范围为0.2um～5um，高浓度P型掺杂(22)宽度为D3，其范围为0.2um～10um，所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，其范围为0.2um～10um。
优选地，所述ESD保护结构通过调节高浓度N型掺杂(28)的宽度D2，以及所述高浓度N型掺杂(28)与高浓度P型掺杂(20)之间的距离S来调节维持电压以实现无回滞效应特性。
优选地，所述ESD保护结构通过调节所述高浓度N型掺杂(28)与高浓度P型掺杂(22)的间距D1的大小在一定范围内调节其回滞效应时的触发电压。
为达到上述目的，本发明还提供一种无回滞效应硅控整流器型ESD保护结构的实现方法，所述方法通过将现有无回滞效应硅控整流器型ESD结构的高浓度P型掺杂(20)下方的P型轻掺杂(30)替换为N型轻掺杂(30)，以降低高浓度P型掺杂(20)掺杂区有效激活掺杂的浓度以及局部增大N阱(60)的掺杂浓度。
优选地，所述方法包括如下步骤：
步骤一，提供一半导体衬底；
步骤二，于该半导体衬底中生成N阱与P阱；
步骤三，将高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部，高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成寄生PNP三极管结构，高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成寄生NPN三极管结构，高浓度P型掺杂(22)置于N阱(60)与P阱(70)分界处上方,所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分，并在所述高浓度P型掺杂(20)、高浓度N型掺杂(28)、高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)下方分别设置N型轻掺杂(30)、N型轻掺杂(38)、P型轻掺杂(32)、N型轻掺杂(34)、P型轻掺杂(36)；
步骤四，利用金属连接所述高浓度P型掺杂(20)、高浓度N型掺杂(28)构成该ESD保护结构的阳极A，利用金属连接所述高浓度N型掺杂(24)、高浓度P型掺杂(26)构成该ESD保护结构的阴极K。
优选地，通过调节高浓度N型掺杂(28)的宽度D2，以及所述高浓度N型掺杂(28)与高浓度P型掺杂(20)之间的距离S来调节维持电压以实现无回滞效应特性；通过调节所述高浓度N型掺杂(28)与高浓度P型掺杂(22)的间距D1的大小在一定范围内调节其回滞效应时的触发电压。
与现有技术相比，本发明揭示一种无回滞效应硅控整流器型ESD保护结构及其实现方法通过将现有无回滞效应硅控整流器中的中的高浓度P型掺杂(P+)20下方的P型轻掺杂(PLDD)30替换为N型轻掺杂(NLDD)30，所替换的N型轻掺杂(NLDD)30作为高浓度P型掺杂(P+)20的反型掺杂(Counter Doping)一方面可以降低高浓度P型掺杂(P+)20d的掺杂区有效激活掺杂的浓度，另一方面，高浓度P型掺杂(P)20下方的N型轻掺杂(NLDD)30也局部增大了N阱(N-Well)60的掺杂浓度，从而降低了空穴从寄生PNP(高浓度P型掺杂(P+)20/N阱(N-well)60/P阱(P-Well)70)三极管的发射极高浓度P型掺杂(P+)20注入并迁移到达N阱(N-Well)60与P阱(P-Well)70的界面的效率，降低了寄生PNP三极管的电流增益(β)，能减少用于实现无回滞效应所需的保护环高浓度N型掺杂(N+)28的宽度D2，从而达到节省版图面积的目的。
附图说明
图1为高压器件LDMOS回滞效应曲线图；
图2为现有无回滞效应硅控整流器的结构示意图；
图3为现有硅控整流器回滞效应曲线与D2关系图；
图4为现有另一种无回滞效应硅控整流器的结构示意图；
图5为本发明一种无回滞效应硅控整流器型ESD保护结构之较佳实施例的电路结构图；
图6为本发明一种无回滞效应硅控整流器型ESD保护结构的实现方法的步骤流程图；
图7为本发明的应用场景示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图5为本发明一种无回滞效应硅控整流器型ESD保护结构之较佳实施例的电路结构图。如图5所示，本发明揭示一种无回滞效应硅控整流器型ESD保护结构，包括多个浅沟道隔离层(STI，Shallow Trench Isolation)10、高浓度P型掺杂(P+)20、高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26、高浓度N型掺杂(N+)28、N阱(N-Well)60、P阱(P-Well)70以及基体(P-Sub)80。
整个ESD保护结构置于基体(P-Sub)80上，在基体(P-Sub)80左边生成一个N阱(N-Well)60，在基体(P-Sub)80右边生成一个P阱(P-Well)70，高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28置于N阱(N-Well)60上部，高浓度P型掺杂(P+)20、N阱(N-Well)60以及P阱(P-Well)70构成寄生PNP三极管结构，高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、基体(P-Sub)80/P阱(P-Well)70与高浓度N型掺杂(N+)24构成寄生NPN三极管结构。
在高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26下方分别设置N型轻掺杂(NLDD)30、N型轻掺杂(NLDD)38、P型轻掺杂(PLDD)32、N型轻掺杂(NLDD)34、P型轻掺杂(PLDD)36。
高浓度P型掺杂(P+)22置于N阱(N-Well)60与P阱(P-Well)70分界处上方，高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28间用宽度为S的浅沟道隔离层(STI，Shallow TrenchIsolation)10隔离，高浓度N型掺杂(N+)28与高浓度P型掺杂(P+)22间为N阱(N-Well)60之一部分且间距为D1，D1范围为0～2um，高浓度N型掺杂(N+)28宽度为D2，D2范围为0.2um～5um，较佳值采用2um，高浓度P型掺杂(P+)22宽度为D3，D3范围为0.2um～10um，较佳值采用2um，高浓度P型掺杂(20)、高浓度N型掺杂(28)间的浅沟道隔离层(10)的宽度为S，S范围为0.2um～10um，高浓度P型掺杂(P+)20左侧放置浅沟道隔离层(STI，Shallow TrenchIsolation)10；
高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10；用金属连接高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28构成该新型无回滞效应硅控整流器型ESD保护结构的阳极A，用金属连接高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26构成该新型无回滞效应硅控整流ESD器件的阴极K。
在本发明中，所述高浓度N型掺杂(28)与高浓度P型掺杂(22)的间距D1的尺寸决定了该无回滞效应硅控整流器的触发电压(Vt1)，可以通过调节的大小在一定范围内调节其回滞效应时的触发电压；高浓度N型掺杂(28)的宽度D2，以及所述高浓度N型掺杂(28)与高浓度P型掺杂(20)之间的距离S的尺寸决定了该无回滞效应硅控整流器是否进入无回滞效应模式，因此，可以通过D2和S的大小来调节维持电压以实现无回滞效应特性。
可见，本发明之无回滞效应硅控整流器型ESD保护结构通过将原先无回滞效应硅控整流器中的中的高浓度P型掺杂(P+)20下方的P型轻掺杂(PLDD)30替换为N型轻掺杂(NLDD)30，所替换的N型轻掺杂(NLDD)30作为高浓度P型掺杂(P+)20的反型掺杂(CounterDoping)一方面可以降低高浓度P型掺杂(P+)20之掺杂区有效激活掺杂的浓度，另一方面，高浓度P型掺杂(P)20下方的N型轻掺杂(NLDD)30也局部增大了N阱(N-Well)60的掺杂浓度，从而降低了空穴从寄生PNP(高浓度P型掺杂(P+)20/N阱(N-Well)60/P阱(P-Well)70)三极管的发射极高浓度P型掺杂(P+)20注入并迁移到达N阱(N-Well)60与P阱(P-Well)70的界面的效率，降低了寄生PNP三极管的电流增益(β)，能减少用于实现无回滞效应所需的保护环高浓度N型掺杂(N+)28的宽度D2，从而达到节省版图面积的目的。
图6为本发明一种无回滞效应硅控整流器型ESD保护结构的实现方法的步骤流程图。如图6所示，本发明一种无回滞效应硅控整流器型ESD保护结构的实现方法，包括如下步骤：
步骤S1，提供一半导体衬底，在本发明具体实施例中，提供一P型衬底(P-Sub)80。
步骤S2，于该半导体衬底中生成N阱与P阱，即N阱(N-Well)60、P阱(P-Well)70，在本发明具体实施例中，在P型基体(P-Sub)80左边生成一个N阱(N-Well)60，在基体(P-Sub)80右边生成一个P阱(P-Well)70。
步骤S3，将高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28置于N阱(N-Well)60上部，高浓度P型掺杂(P+)20、N阱(N-Well)60以及P阱(P-Well)70构成寄生PNP三极管结构，高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、基体(P-Sub)80/P阱(P-Well)70与高浓度N型掺杂(N+)24构成寄生NPN三极管结构，并在高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26下方分别设置N型轻掺杂(NLDD)30、N型轻掺杂(NLDD)38、P型轻掺杂(PLDD)32、N型轻掺杂(NLDD)34、P型轻掺杂(PLDD)36。
具体地，将高浓度P型掺杂(P+)22置于N阱(N-Well)60与P阱(P-Well)70分界处上方，高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28间用宽度为S的浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度N型掺杂(N+)28与高浓度P型掺杂(P+)22间为N阱(N-Well)60之一部分且间距为D1，D1范围为0～2um，高浓度N型掺杂(N+)28宽度为D2，D2范围为0.2um～5um，较佳值采用2um，高浓度P型掺杂(P+)22宽度为D3，D3范围为0.2um～10um，较佳值采用2um，高浓度P型掺杂(20)、高浓度N型掺杂(28)间的浅沟道隔离层(10)的宽度为S，S范围为0.2um～10um，高浓度P型掺杂(P+)20左侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10，高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10。
在本发明中，所述高浓度N型掺杂(28)与高浓度P型掺杂(22)的间距D1的尺寸决定了该无回滞效应硅控整流器的触发电压(Vt1)，可以通过调节的大小在一定范围内调节其回滞效应时的触发电压；高浓度N型掺杂(28)的宽度D2，以及所述高浓度N型掺杂(28)与高浓度P型掺杂(20)之间的距离S的尺寸决定了该无回滞效应硅控整流器是否进入无回滞效应模式，因此，可以通过D2和S的大小来调节维持电压以实现无回滞效应特性。
步骤S4，利用金属连接高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)28构成该无回滞效应硅控整流器型ESD保护结构的阳极A，利用金属连接高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26构成该无回滞效应硅控整流器型ESD保护结构的阴极K。
可以将本发明的新型ESD应用到ESD保护电路中的输入输出端的保护电路中和电源对地的保护电路中，来提升芯片整体的ESD防护能力，如图7所示。
综上所述，本发明揭示一种无回滞效应硅控整流器型ESD保护结构及其实现方法通过将现有无回滞效应硅控整流器中的中的高浓度P型掺杂(P+)20下方的P型轻掺杂(PLDD)30替换为N型轻掺杂(NLDD)30，所替换的N型轻掺杂(NLDD)30作为高浓度P型掺杂(P+)20的反型掺杂(Counter Doping)一方面可以降低高浓度P型掺杂(P+)20的掺杂区有效激活掺杂的浓度，另一方面，高浓度P型掺杂(P)20下方的N型轻掺杂(NLDD)30也局部增大了N阱(N-Well)60的掺杂浓度，从而降低了空穴从寄生PNP(高浓度P型掺杂(P+)20/N阱(N-well)60/P阱(P-Well)70)三极管的发射极高浓度P型掺杂(P+)20注入并迁移到达N阱(N-Well)60与P阱(P-Well)70的界面的效率，降低了寄生PNP三极管的电流增益(β)，能减少用于实现无回滞效应所需的保护环高浓度N型掺杂(N+)28的宽度D2，从而达到节省版图面积的目的。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种无回滞效应硅控整流器型ESD保护结构，其特征在于，该ESD保护结构包括：
半导体衬底(80)；
生成于所述半导体衬底中的N阱(60)和P阱(70)；
高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部，高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成寄生PNP三极管结构，高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成寄生NPN三极管结构，高浓度P型掺杂(22)置于N阱(60)与P阱(70)分界处上方,所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，所述高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分；
在所述高浓度P型掺杂(20)、高浓度N型掺杂(28)、高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)下方分别设置N型轻掺杂(30)、N型轻掺杂(38)、P型轻掺杂(32)、N型轻掺杂(34)、P型轻掺杂(36)。
2.如权利要求1所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：所述高浓度P型掺杂(20)左侧放置浅沟道隔离层(10)。
3.如权利要求2所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：所述高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)间用浅沟道隔离层(10)隔离。
4.如权利要求3所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：利用金属连接所述高浓度P型掺杂(20)、高浓度N型掺杂(28)构成该ESD保护结构的阳极A，利用金属连接所述高浓度N型掺杂(24)、高浓度P型掺杂(26)构成该ESD保护结构的阴极K。
5.如权利要求4所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：所述高浓度N型掺杂(28)与高浓度P型掺杂(22)间距为D1，其范围为0～2um，所述高浓度N型掺杂(28)宽度为D2，其范围为0.2um～5um，高浓度P型掺杂(22)宽度为D3，其范围为0.2um～10um，所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，其范围为0.2um～10um。
6.如权利要求5所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：所述ESD保护结构通过调节高浓度N型掺杂(28)的宽度D2，以及所述高浓度N型掺杂(28)与高浓度P型掺杂(20)之间的距离S来调节维持电压以实现无回滞效应特性。
7.如权利要求5所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：所述ESD保护结构通过调节所述高浓度N型掺杂(28)与高浓度P型掺杂(22)的间距D1的大小在一定范围内调节其回滞效应时的触发电压。
8.一种无回滞效应硅控整流器型ESD保护结构的实现方法，其特征在于：所述方法通过将现有无回滞效应硅控整流器型ESD结构的高浓度P型掺杂(20)下方的P型轻掺杂替换为N型轻掺杂(30)，以降低高浓度P型掺杂(20)掺杂区有效激活掺杂的浓度以及局部增大N阱(60)的掺杂浓度。
9.如权利要求8所述的一种无回滞效应硅控整流器型ESD保护结构的实现方法，其特征在于，所述方法包括如下步骤：
步骤一，提供一半导体衬底；
步骤二，于该半导体衬底中生成N阱与P阱；
步骤三，将高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部，高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成寄生PNP三极管结构，高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成寄生NPN三极管结构，高浓度P型掺杂(22)置于N阱(60)与P阱(70)分界处上方,所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分，并在所述高浓度P型掺杂(20)、高浓度N型掺杂(28)、高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)下方分别设置N型轻掺杂(30)、N型轻掺杂(38)、P型轻掺杂(32)、N型轻掺杂(34)、P型轻掺杂(36)；
步骤四，利用金属连接所述高浓度P型掺杂(20)、高浓度N型掺杂(28)构成该ESD保护结构的阳极A，利用金属连接所述高浓度N型掺杂(24)、高浓度P型掺杂(26)构成该ESD保护结构的阴极K。
10.如权利要求9所述的一种无回滞效应硅控整流器型ESD保护结构的实现方法，其特征在于，所述方法还包括：通过调节高浓度N型掺杂(28)的宽度D2，以及所述高浓度N型掺杂(28)与高浓度P型掺杂(20)之间的距离S来调节维持电压以实现无回滞效应特性；通过调节所述高浓度N型掺杂(28)与高浓度P型掺杂(22)的间距D1的大小在一定范围内调节其回滞效应时的触发电压。
CN202011196327.2A 2020-10-30 2020-10-30 无回滞效应硅控整流器型esd保护结构及其实现方法 Pending CN112117269A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011196327.2A CN112117269A (zh) 2020-10-30 2020-10-30 无回滞效应硅控整流器型esd保护结构及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011196327.2A CN112117269A (zh) 2020-10-30 2020-10-30 无回滞效应硅控整流器型esd保护结构及其实现方法

Publications (1)

Publication Number Publication Date
CN112117269A true CN112117269A (zh) 2020-12-22

Family

ID=73794499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011196327.2A Pending CN112117269A (zh) 2020-10-30 2020-10-30 无回滞效应硅控整流器型esd保护结构及其实现方法

Country Status (1)

Country Link
CN (1) CN112117269A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200403830A (en) * 2002-08-29 2004-03-01 Ind Tech Res Inst Electrostatic discharge protection device and method of manufacturing the same
US20050275027A1 (en) * 2003-09-09 2005-12-15 Micrel, Incorporated ESD protection for integrated circuits
CN107564906A (zh) * 2017-08-23 2018-01-09 上海华力微电子有限公司 一种新型硅控整流器型esd保护结构及其实现方法
CN108091650A (zh) * 2017-12-28 2018-05-29 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
CN108183101A (zh) * 2017-12-28 2018-06-19 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
CN109037203A (zh) * 2018-07-13 2018-12-18 上海华力微电子有限公司 硅控整流器型esd保护结构及实现方法
US10304820B1 (en) * 2018-03-30 2019-05-28 Macronix International Co., Ltd. Electrostatic discharge protection apparatus and applications thereof
CN110649016A (zh) * 2019-10-12 2020-01-03 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
US20200058637A1 (en) * 2018-08-20 2020-02-20 Shanghai Huali Microelectronics Corporation Silicon-controlled rectifier structure and manufacturing method therefor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200403830A (en) * 2002-08-29 2004-03-01 Ind Tech Res Inst Electrostatic discharge protection device and method of manufacturing the same
US20050275027A1 (en) * 2003-09-09 2005-12-15 Micrel, Incorporated ESD protection for integrated circuits
CN107564906A (zh) * 2017-08-23 2018-01-09 上海华力微电子有限公司 一种新型硅控整流器型esd保护结构及其实现方法
CN108091650A (zh) * 2017-12-28 2018-05-29 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
CN108183101A (zh) * 2017-12-28 2018-06-19 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
US10304820B1 (en) * 2018-03-30 2019-05-28 Macronix International Co., Ltd. Electrostatic discharge protection apparatus and applications thereof
CN109037203A (zh) * 2018-07-13 2018-12-18 上海华力微电子有限公司 硅控整流器型esd保护结构及实现方法
US20200058637A1 (en) * 2018-08-20 2020-02-20 Shanghai Huali Microelectronics Corporation Silicon-controlled rectifier structure and manufacturing method therefor
CN110649016A (zh) * 2019-10-12 2020-01-03 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法

Similar Documents

Publication Publication Date Title
TWI405323B (zh) 使用溝槽隔離之無閉鎖垂直暫態電壓抑制二極體陣列結構及其製造方法
US9520488B2 (en) Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same
CN110649016B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
US20030042498A1 (en) Method of forming a substrate-triggered SCR device in CMOS technology
US10930641B2 (en) Series connected ESD protection circuit
US20140027815A1 (en) Fast Turn On Silicon Controlled Rectifiers for ESD Protection
CN110690270B (zh) 一种内嵌硅控整流器的pmos器件及其实现方法
CN110518012B (zh) 一种栅约束硅控整流器esd器件及其实现方法
US8598625B2 (en) ESD protection device with tunable design windows
CN110504254B (zh) 一种栅约束硅控整流器esd器件及其实现方法
CN110504253B (zh) 栅约束硅控整流器esd器件及其制作方法
CN109273532B (zh) 应用于高压电路防静电保护的无回滞效应硅控整流器
WO2023284472A1 (zh) Ggnmos晶体管结构、esd保护器件及电路
US11699696B2 (en) Silicon-controlled rectifier with back-to-back diodes
CN112071835B (zh) 一种栅约束硅控整流器及其实现方法
CN110518010B (zh) 一种内嵌硅控整流器的pmos器件及其实现方法
CN111799256B (zh) 提升高压集成电路防负电流闩锁能力的保护环及实现方法
US20180308836A1 (en) Electrostatic discharge protection device and method for electrostatic discharge
CN110444585B (zh) 一种栅控P-i-N二极管及其制造方法
CN112117269A (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
US11222886B2 (en) ESD protection device with low trigger voltage
CN112071836A (zh) 一种栅约束硅控整流器及其实现方法
CN112086451A (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN110518011B (zh) 一种栅约束硅控整流器esd器件及其实现方法
CN111816650B (zh) Scr静电保护结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination