CN112115088A - 集成电路和用于向多个从设备分配地址的方法 - Google Patents

集成电路和用于向多个从设备分配地址的方法 Download PDF

Info

Publication number
CN112115088A
CN112115088A CN202010410603.4A CN202010410603A CN112115088A CN 112115088 A CN112115088 A CN 112115088A CN 202010410603 A CN202010410603 A CN 202010410603A CN 112115088 A CN112115088 A CN 112115088A
Authority
CN
China
Prior art keywords
circuit
signal
address
integrated circuit
host device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010410603.4A
Other languages
English (en)
Inventor
武田幸人
神谷知德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN112115088A publication Critical patent/CN112115088A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/35—Indirect addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明题为“集成电路和用于向多个从设备分配地址的方法”。本发明涉及集成电路和用于向多个从设备分配地址的方法。本技术的各种实施方案可提供用于集成电路的方法和系统。所述系统可提供多个集成电路(即，从设备)，所述多个集成电路连接到主机设备并且被配置为与所述主机设备通信。每个集成电路可包括寄存器，所述寄存器存储公共默认地址。每个集成电路还可包括接口电路，所述接口电路被配置为用新地址覆写一个集成电路的所述默认地址，同时防止剩余集成电路发生变化。

Description

集成电路和用于向多个从设备分配地址的方法
技术领域
本发明涉及集成电路和用于向多个从设备分配地址的方法。
背景技术
许多系统需要由单个主机设备控制的多个从设备。在一些情况下，从设备彼此完全相同，并且具有公共的默认地址。然而，每个从设备都可能需要独立于其他从设备进行操作，因此可能期望的是将每个从设备的默认地址改变为相对于其他从设备的地址唯一的新地址。用于改变默认地址的常规方法需要附加的引脚和/或需要对从设备独立地供电以改变默认地址，这增加了每个从设备和/或系统的总成本。
发明内容
本发明涉及集成电路和用于向多个从设备分配地址的方法。
本技术的各种实施方案可提供用于集成电路的方法和系统。该系统可提供多个集成电路(即，从设备)，该多个集成电路连接到主机设备并且被配置为与主机设备(即，主设备)通信。每个集成电路可包括寄存器，该寄存器用于存储公共默认地址。每个集成电路还可包括接口电路，该接口电路被配置为用新地址覆写一个集成电路的默认地址，同时防止剩余集成电路发生变化。
本发明解决的技术问题是，用于改变多个从设备的默认地址的常规电路和方法需要附加的引脚和/或需要对从设备独立地供电以改变默认地址，这增加了每个从设备和/或系统的总成本。
根据第一方面，集成电路包括：第一输入端子，该第一输入端子被适配为接收数据信号；第二输入端子，该第二输入端子被适配为接收时钟信号；计数器电路，该计数器电路被适配为根据振荡器生成计数值；接口电路，该接口电路连接到第一输入端子和第二输入端子，并且包括比较电路和多个触发器电路；其中比较电路和触发器电路被适配为一起操作以生成写保护信号；寄存器，该寄存器与接口电路通信并且被适配为：存储地址；以及从接口电路接收写保护信号；其中写保护信号防止地址发生变化。
在一个实施方案中，接口电路包括：多个触发器电路中的第一触发器电路，该第一触发器电路连接到第一输入端子并且被适配为接收数据信号；和多个触发器电路中的第二触发器电路，该第二触发器电路连接到第二输入端子并且被适配为生成输出信号。
在一个实施方案中，比较电路被适配为根据输入信号和输出信号生成写保护信号。
在一个实施方案中，写保护信号包括高值和低值；并且在以下情况下，写保护信号防止地址发生变化：输出信号为高值；输入信号为低值；并且写保护信号为高值。
在一个实施方案中，寄存器的地址包括以下中的一项：默认地址和新地址；并且接口被适配为将寄存器的地址从默认地址改变为新地址。
根据第二方面，一种用于向多个从设备分配地址的方法包括：利用主机设备使用默认地址生成第一通信信号；将第一通信信号传输到多个从设备中的每个从设备；利用多个从设备生成多个第一确认信号；将多个第一确认信号传输到主机设备；利用多个从设备生成多个第一计数器值，其中每个第一计数器值根据计数器电路生成；将多个第一计数器值传输到主机设备；将多个第一计数器值中的计数器值识别为最低量值计数器值；以及将第一新地址写入与多个第一计数器值中的最低量值计数器值相关联的从设备。
在一个实施方案中，该方法还包括：利用主机设备使用默认地址生成第二通信信号；将第二通信信号传输到多个从设备中的每个从设备；利用多个从设备的一部分生成多个第二确认信号；将多个第二确认信号传输到主机设备；利用多个从设备的该部分生成多个第二计数器值，其中每个第二计数器值根据计数器电路生成；将多个第二计数器值传输到主机设备；将多个第二计数器值中的计数器值识别为最低量值计数器值；以及将第二新地址写入与多个第二计数器值中的最低量值计数器值相关联的从设备。
在一个实施方案中，该方法还包括：生成非确认信号；以及将非确认信号传输到主机设备。
在一个实施方案中，多个从设备经由公共总线连接到主机设备。
在一个实施方案中，该方法还包括防止与除最低量值计数器值之外的计数器值相关联的从设备发生地址变化。
本发明实现的技术效果是提供一种具有多个从设备的系统，其中可改变每个从设备的默认地址而无需附加的引脚或对从设备独立地供电。
附图说明
当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图中的类似元件和步骤。
图1代表性地示出了根据本技术的示例性实施方案的系统；
图2为根据本技术的示例性实施方案的系统的真值表；
图3代表性地示出了根据本技术的示例性实施方案的接口电路；
图4为根据本技术的示例性实施方案的接口电路的真值表；并且
图5A至图5B代表性地示出了根据本技术的示例性实施方案的主机设备与多个集成电路之间的通信。
具体实施方式
本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可以由任何数量的部件实现，这些部件被配置成执行指定功能并且实现各种结果。例如，本技术可采用可执行多种功能的各种控制器、放大器、信号转换器、开关设备、电流源、电压源、逻辑门、存储器设备、半导体器件诸如晶体管、电容器等。此外，本技术可集成在任何数量的电子系统(诸如汽车、航空、“智能设备”、便携式设备和消费性电子产品)中，并且所描述的系统仅为本技术的示例性应用。
参照图1和图3，示例性系统100可被集成在电子设备(未示出)(诸如相机、移动电话、膝上型计算机等)中。例如，系统100可包括主机设备110(即，作为主设备)诸如微控制器以及多个集成电路(即，多个从设备)诸如第一集成电路105(A)、第二集成电路105(B)和第三集成电路105(C)，其中集成电路基本上完全相同。
在各种实施方案中，每个集成电路105(A)、105(B)、105(C)都可经由数据线115和时钟线150与主机设备110通信。在各种实施方案中，数据线115在主机设备110与每个集成电路105(A)、105(B)、105(C)之间传输数据信号，并且时钟线150在主机设备110与每个集成电路105(A)、105(B)、105(C)之间传输时钟信号。根据示例性实施方案，系统100被配置为I2C(集成电路总线)并且可包括串行计算机总线。因此，数据线115可被称为串行数据线，并且时钟线150可被称为串行时钟线。
根据示例性实施方案，每个集成电路105(A)、105(B)、105(C)都可被配置为用于控制致动器(未示出)的驱动器集成电路。因此，多个集成电路中的每个集成电路105(A)、105(B)、105(C)可与相应的致动器通信并且控制相应的致动器。
在各种实施方案中，系统100还可包括多个上拉电阻器，诸如连接到数据线115的第一上拉电阻器155和连接到时钟线150的第二上拉电阻器160。
每个集成电路105(A)、105(B)、105(C)都可被配置为接收和传输各种数据和时钟信号。例如，每个集成电路105(A)、105(B)、105(C)都可包括：数据端子SDA，该数据端子连接到数据线115并且被配置为传送数据信号；以及时钟端子SCL，该时钟端子连接到时钟线150并且被配置为传送时钟信号。
在初始状态期间，所有集成电路105(A)、105(B)、105(C)都可相同并且具有相同的默认地址(即，默认从地址)。此外，集成电路105可具有被配置为覆写默认地址、存储新地址(即，新从地址)并且与主机设备110通信的相同的电路。例如，每个集成电路105(A)、105(B)、105(C)都可包括振荡器125、计数器电路120、存储器140、地址寄存器135和接口电路130，它们一起操作以执行各种读写操作。
振荡器125可被配置为生成周期性的振荡信号诸如正弦波或方波，该振荡信号可被称为时钟信号。振荡器125可包括被配置为生成期望的周期性信号的任何合适的电路。振荡器125可被配置为将时钟信号传输到计数器电路120。
计数器电路120可被配置为根据时钟信号生成计数值。计数值可为具有固定位数的二进制数的形式。例如，计数器电路120可具有零的初始计数值，并且可在时钟信号的每个周期增加1。当计数器电路120达到最大值时，可将其重置为零，并且最大值可基于位数。计数器电路120可包括适于生成计数值的任何电路或设备。
存储器140可被配置为存储一个或多个地址。例如，在初始状态下，存储器140可用于存储默认地址。然而，在初始状态之后，存储器可用于用新地址覆写默认地址。存储器可包括非易失性存储器，诸如EEPROM。
地址寄存器135可被配置为暂时存储地址(即，从地址)，诸如默认地址或新地址。地址寄存器135可与存储器140通信以发送和接收地址信息。
接口电路130可被配置为经由数据端子SDA和时钟端子SCL与主机设备110直接通信。接口电路130还可被配置为从计数器电路120接收计数值并且将该计数值传输到主机设备110。接口电路130还可被配置为从主机设备110接收新地址并且将该新地址传输到地址寄存器135。接口电路130还可被配置为防止存储在地址寄存器135中的地址发生变化。根据示例性实施方案，接口电路130可包括比较电路145和控制电路360。接口电路130还可包括多个触发器电路，该多个触发器电路与比较电路145、控制电路360以及其他内部寄存器和电路315结合操作。
多个触发器电路可包括第一触发器电路300、第二触发器电路305和第三触发器电路310。第一触发器电路300可经由公共节点连接到数据端子SDA和控制电路360。第一触发器电路300可被配置为经由公共端子在输入端子(D)处接收输入数据信号并且在时钟端子(>)处接收时钟信号。第一触发器电路300的输出端子(Q)可连接到比较电路145。
第三触发器电路310的输入端子(D)可经由“或”门330连接到内部寄存器和电路315。例如，“或”门330的输出信号可被传输到第三触发器电路310的输入端子(D)。第三触发器电路310的输出端子(Q)可连接到控制电路360。第三触发器电路310还可在时钟端子(>)处接收时钟信号。
控制电路360可被配置为根据由第三触发器电路310生成的输出数据改变数据端子SDA处的数据信号。例如，控制电路360可包括晶体管325，该晶体管具有连接到数据端子SDA的第一源极/漏极端子和连接到诸如地电位的基准电位的第二源极/漏极端子。控制电路360还可包括连接到晶体管325的栅极端子和第三触发器电路310的反相器320。例如，反相器320的输入端子可连接到第三触发器电路310的输出端子(Q)，并且反相器320的输出端子可连接到晶体管325的栅极端子。
比较电路145可被配置为启用地址寄存器135的写保护功能，以防止存储在地址寄存器135中的地址发生变化。比较电路145可根据数据端子SDA上的信号(即，SDA信号)和计数器电路120的计数值来启用写保护功能。例如，比较电路145可包括各种逻辑电路，诸如“异或”门340和“或”门350。比较电路145还可包括第二触发器电路305。
“异或”门340的第一输入端子可连接到第一触发器电路300的输出端子(Q)，并且“异或”门340的第二输入端子可连接到第三触发器电路310的输出端子(Q)。“异或”门340可基于其输入端子处的输入信号来生成输出信号，并且将该输出信号传输到“或”门350。
“或”门350的第一输入端子可连接到“异或”门340的输出端子，并且“或”门350的第二输入端子可连接到第二触发器电路305的输出端子(Q)。“或”门350可生成差值输出“DIFF”，其中差值输出“DIFF”基于“或”门350的输入端子处的输入信号。如果差值输出“DIFF”为“高”，则不管计数器电路120的计数值如何，第二触发器电路305的输出信号和第三触发器电路310的输出信号随后都变为“高”。
每个集成电路105(A)、105(B)、105(C)的数据端子SDA都可被配置为开漏驱动器。参照图1，每个集成电路105(A)、105(B)、105(C)的数据端子SDA都连接到具有上拉电阻的数据线115，诸如与第一上拉电阻器155连接。在该配置中(称为线“与”连接)，并且参照图2，数据线115的信号基于每个集成电路105(A)、105(B)、105(C)的数据端子SDA处的输出数据信号(即，如果所有集成电路105(即，集成电路105(A)、105(B)、105(C))的数据端子SDA处的输出数据信号为“高”，则数据线115的信号变为“高”，并且如果集成电路105中的任一个的数据端子SDA处的输出数据信号为“低”，则数据线115的信号变为“低”，即使任何剩余集成电路105的数据端子SDA处的输出数据信号为“高”)。
在操作中，主机设备110可识别或以其他方式确认每个集成电路105(A)、105(B)、105(C)，并且继续用新地址覆写每个集成电路105的默认地址。根据示例性实施方案，主机设备110初始可使用默认地址来与多个集成电路105(A)、105(B)、105(C)通信，并且利用每个计数器电路120的计数值来将默认地址顺序地改变为新地址。此外，每个集成电路105都可被装备为使用写保护功能来防止新地址发生变化。
参照图1至图5，在初始状态下以及在第一相期间，主机设备110可通过传输默认地址(例如，0100100b)来与每个集成电路105(A)、105(B)、105(C)通信。在初始状态下，集成电路105(A)、105(B)、105(C)具有相同的默认地址。响应于来自主机设备110的通信，每个集成电路105(A)、105(B)、105(C)都传输第一确认信号ACK。然后，每个集成电路105(A)、105(B)、105(C)都从相应的计数器电路120传输计数值。即使集成电路105(A)、105(B)、105(C)相同，每个计数器电路120的计数值也可能略有变化。计数值的这些变化可能是由于制造过程导致计数器电路120的差异所致。例如，第一集成电路105(A)可将计数值43(以十六进制表示)传输到主机设备110，第二集成电路105(B)可将计数值58(以十六进制表示)传输到主机设备110，并且第三集成电路可将计数值72(以十六进制表示)传输到主机设备110。基于每个集成电路105(A)、105(B)、105(C)的计数值，数据端子SDA的线“与”连接(如上所述)可确定第一集成电路105(A)、第二集成电路105(B)和第三集成电路105(C)之间的“获胜者”。例如，具有最低计数值的集成电路105可“获胜”。由于相应的数据端子SDA将为“低”，因此数据线115将变为“低”，并且主机设备110检测在数据端子SDA上具有“低”信号(即，最低计数值)的特定集成电路105。在这种情况下，第一集成电路105(A)“获胜”，并且第二集成电路105(B)和第三集成电路105(C)两者都“失利”。
在第一相期间，“失利”的集成电路105(例如，第二集成电路105(B)和第三集成电路105(C))以写保护功能启用，而“获胜”的集成电路(例如，第一集成电路105(A))经历地址变化。在示例性实施方案中，在本相期间，用于每个相应的集成电路105(A)、105(B)、105(C)的比较电路145被激活以经由内部电路315仅从相应的计数器电路120读取计数值、并且可利用来自主机设备110的重置命令进行重置、或者开始对主机设备110的计数值进行下一次读取访问。
对于“失利”的那些集成电路105(例如，第二集成电路105(B)和第三集成电路105(C))，相应的比较电路145可生成“高”信号以启用写保护功能，该写保护功能防止地址寄存器135中的当前地址发生变化。对于“获胜”的集成电路105(例如，第一集成电路105(A))，相应的比较电路145可生成“低”信号，该“低”信号允许地址寄存器135中的地址被来自主机设备110的新地址覆写。例如，并且参照图4，当第三触发器电路310的输出数据为“高”(H)、第一触发器电路300的输入数据为“低”(L)并且差值信号“DIFF”为“高”时，启用写保护功能。在本示例中，启用第二集成电路105(B)和第三集成电路105(C)中的每个的写保护功能，而禁用第一集成电路105(A)的写保护功能。
在第二相期间，主机设备110将新地址写入“获胜”的集成电路105。主机设备110可将默认地址再次传输到每个集成电路105(A)、105(B)、105(C)，并且每个集成电路105(A)、105(B)、105(C)都将第二确认信号ACK传输回主机设备110。然后，主机设备110可将新地址写入在第一相中“获胜”的集成电路。在该示例中，第一集成电路105(A)接收新地址(例如，0110100b)。
在第三相期间，主机设备110可尝试通过再次传输默认地址(例如，0100100b)来与每个集成电路105(A)、105(B)、105(C)通信。在当前相中，第二集成电路105(B)和第三集成电路105(C)具有相同的默认地址，并且第一集成电路105(A)具有与默认地址不同的地址。响应于主机设备110的通信，仍然具有默认地址的集成电路(例如，在该示例中，第二集成电路105(B)和第三集成电路105(C))传输第三确认信号ACK。然后，第二集成电路105(B)和第三集成电路105(C)中的每个将另一计数值从相应的计数器电路120传输到主机设备110。例如，第二集成电路105(B)可将计数值98(以十六进制表示)传输到主机设备110，并且第三集成电路可将计数值23(以十六进制表示)传输到主机设备110。基于每个剩余集成电路(即，第二集成电路105(B)和第三集成电路105(C))的计数值，数据端子SDA的线“与”连接可确定第二集成电路105(B)和第三集成电路105(C)中的“获胜者”。例如，具有最低计数值的集成电路105可“获胜”。在这种情况下，第三集成电路105(C)“获胜”，而第二集成电路“失利”。
在第三相期间，“失利”的集成电路105以写保护功能启用(如上所述)，而“获胜”的集成电路经历地址变化。
在第四相期间，主机设备110将新地址写入在第三相中“获胜”的集成电路105(例如，第三集成电路105(C))。主机设备110可将默认地址再次传输到每个集成电路105(A)、105(B)、105(C)，并且仍然具有默认地址的集成电路(例如，第二集成电路105(B)和第三集成电路105(C))将第四确认信号ACK传输回主机设备110。然后，主机设备110可将新地址写入在第三相中“获胜”的集成电路。在该示例中，第三集成电路105(C)接收新地址(例如，0110110b)。在第四相完成之后，集成电路105(A)、105(B)、105(C)中的每个都具有不同的地址。
在各种实施方案中，系统100可执行第五相和第六相以覆写第二集成电路105(B)的默认地址。在第五相期间，主机设备110可尝试通过再次传输默认地址(例如，0100100b)来与每个集成电路105(A)、105(B)、105(C)通信。在当前相中，第二集成电路105(B)具有默认地址，并且第一集成电路105(A)和第三集成电路105(C)各自具有唯一地址，其中唯一地址也不同于默认地址。响应于主机设备110的通信，仍然具有默认地址的集成电路(例如，在该示例中，第二集成电路105(B))传输第五确认信号ACK。然后，第二集成电路105(B)可将另一计数值从相应的计数器电路120传输到主机设备110。例如，第二集成电路105(B)可传输计数值A4h(以十六进制表示)。在这种情况下，第二集成电路105(B)为仅有的具有默认地址的剩余集成电路，因此第二集成电路105(B)“获胜”。
在第六相期间，主机设备110可将新地址写入在第五相中“获胜”的集成电路105。主机设备110可将默认地址再次传输到每个集成电路105(A)、105(B)、105(C)，并且仍然具有默认地址的集成电路(例如，第二集成电路105(B))将第六确认信号ACK传输回主机设备110。然后，主机设备110可将新地址写入在第五相中“获胜”的集成电路。在该示例中，第二集成电路105(B)接收新地址(例如，0110010b)。在第六相完成之后，集成电路105(A)、105(B)、105(C)中的每个都具有唯一地址，这些唯一地址彼此不同并且与默认地址不同。
在各种实施方案中，相数可基于集成电路105的总数。此外，系统100可执行最终相，其中主机设备110尝试通过再次传输默认地址(例如，0100100b)来与每个集成电路105(A)、105(B)、105(C)通信。此时，由于集成电路105中没有一个具有默认地址，因此集成电路105中没有一个响应确认，并且主机设备110接收到非确认信号NACK。
在各种实施方案中，如果在任何时间，两个或更多个集成电路105都传输相同的计数值，则向那些集成电路分配相同的新地址。因此，主机设备110可比预期的更早接收到非确认NACK，并且如果是这种情况，则主机设备110将所有集成电路105的所有地址都重置为新的公共地址或默认地址并且在第一相中开始该过程。
在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。
已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其它方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。
上文已经针对具体实施方案描述了有益效果、其它优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。
术语“包含”、“包括”或其任何变型形式旨在提及非排它性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其它要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其它组合和/或修改可在不脱离其一般原理的情况下变化或以其它方式特别适于具体环境、制造规范、设计参数或其它操作要求。
上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出改变和修改。这些和其它改变或修改旨在包括在本技术的范围内，如以下权利要求书所述。
根据第一方面，集成电路包括：第一输入端子，该第一输入端子被适配为接收数据信号；第二输入端子，该第二输入端子被适配为接收时钟信号；计数器电路，该计数器电路被适配为根据振荡器生成计数值；接口电路，该接口电路连接到第一输入端子和第二输入端子，并且包括比较电路和多个触发器电路；其中比较电路和触发器电路被适配为一起操作以生成写保护信号；寄存器，该寄存器与接口电路通信并且被适配为：存储地址；以及从接口电路接收写保护信号；其中写保护信号防止地址发生变化。
在一个实施方案中，接口电路包括：多个触发器电路中的第一触发器电路，该第一触发器电路连接到第一输入端子并且被适配为接收数据信号；和多个触发器电路中的第二触发器电路，该第二触发器电路连接到第二输入端子并且被适配为生成输出信号。
在一个实施方案中，比较电路被适配为根据输入信号和输出信号生成写保护信号。
在一个实施方案中，写保护信号包括高值和低值。
在一个实施方案中，在以下情况下，写保护信号防止地址发生变化：输出信号为高值；输入信号为低值；并且写保护信号为高值。
在一个实施方案中，集成电路还包括与寄存器通信的非易失性存储器。
在一个实施方案中，寄存器的地址包括以下中一项：默认地址和新地址。
在一个实施方案中，接口被适配为将寄存器的地址从默认地址改变为新地址。
根据第二方面，一种用于向多个从设备分配地址的方法包括：利用主机设备使用默认地址生成第一通信信号；将第一通信信号传输到多个从设备中的每个从设备；利用多个从设备生成多个第一确认信号；将多个第一确认信号传输到主机设备；利用多个从设备生成多个第一计数器值，其中每个第一计数器值根据计数器电路生成；将多个第一计数器值传输到主机设备；将多个第一计数器值中的计数器值识别为最低量值计数器值；以及将第一新地址写入与多个第一计数器值中的最低量值计数器值相关联的从设备。
在一个实施方案中，该方法还包括：利用主机设备使用默认地址生成第二通信信号；将第二通信信号传输到多个从设备中的每个从设备；利用多个从设备的一部分生成多个第二确认信号；将多个第二确认信号传输到主机设备；利用多个从设备的该部分生成多个第二计数器值，其中每个第二计数器值根据计数器电路生成；将多个第二计数器值传输到主机设备；将多个第二计数器值中的计数器值识别为最低量值计数器值；以及将第二新地址写入与多个第二计数器值中的最低量值计数器值相关联的从设备。
在一个实施方案中，该方法还包括：生成非确认信号；以及将非确认信号传输到主机设备。
在一个实施方案中，多个从设备经由公共总线连接到主机设备。
在一个实施方案中，该方法还包括防止与除最低量值计数器值之外的计数器值相关联的从设备发生地址变化。
根据第三方面，一种系统包括：主机设备；和多个集成电路，该多个集成电路经由公共总线连接到主机设备，其中：每个集成电路包括：第一输入端子，该第一输入端子被适配为接收数据信号；第二输入端子，该第二输入端子被适配为接收时钟信号；和计数器电路，该计数器电路被适配为根据振荡器生成计数值；接口电路，该接口电路连接到第一输入端子和第二输入端子并且被适配为生成写保护信号；寄存器，该寄存器与接口电路通信并且被适配为：存储地址，其中该地址为默认地址和新地址中的一者；以及从接口电路接收写保护信号，其中写保护信号防止默认地址和新地址中的一者发生变化；每个驱动集成电路经由以下各项连接到主机设备：第一输入端子连同第一线；和第二输入端子连同第二线；其中主机设备被适配为根据默认地址与每个集成电路通信并且用新地址替换默认地址。
在一个实施方案中，接口电路包括：第一触发器电路，该第一触发器电路连接到第一输入端子并且被适配为接收数据信号；和第二触发器电路，该第二触发器电路连接到第二输入端子并且被适配为生成输出信号。
在一个实施方案中，比较电路被适配为根据输入信号和输出信号生成写保护信号。
在一个实施方案中，还包括与寄存器通信的非易失性存储器。
在一个实施方案中，主机设备被适配为：使用默认地址生成通信信号；以及将通信信号传输到多个集成电路中的每个集成电路。
在一个实施方案中，每个集成电路被适配为：生成确认信号；将确认信号传输到主机设备；根据计数器电路生成计数器值；以及将计数器值传输到主机设备。
在一个实施方案中，主机设备还被适配为：将多个计数器值中的单个计数器值识别为最低量值计数器值；以及向与多个计数器值中的最低量值计数器值相关联的集成电路分配新地址。

Claims (10)

1.一种集成电路，其特征在于所述集成电路包括：
第一输入端子，所述第一输入端子被适配为接收数据信号；
第二输入端子，所述第二输入端子被适配为接收时钟信号；
计数器电路，所述计数器电路被适配为根据振荡器生成计数值；
接口电路，所述接口电路连接到所述第一输入端子和所述第二输入端子，并且包括：
比较电路；和
多个触发器电路；
其中所述比较电路和所述触发器电路被适配为一起操作以生成写保护信号；
寄存器，所述寄存器与所述接口电路通信并且被适配为：
存储地址；以及
从所述接口电路接收所述写保护信号；
其中所述写保护信号防止所述地址发生变化。
2.根据权利要求1所述的集成电路，其特征在于所述接口电路包括：
所述多个触发器电路中的第一触发器电路，所述第一触发器电路连接到所述第一输入端子并且被适配为接收所述数据信号；和
所述多个触发器电路中的第二触发器电路，所述第二触发器电路连接到所述第二输入端子并且被适配为生成输出信号。
3.根据权利要求2所述的集成电路，其特征在于所述比较电路被适配为根据输入信号和所述输出信号生成所述写保护信号。
4.根据权利要求1所述的集成电路，其特征在于：
所述写保护信号包括高值和低值；并且
在以下情况下，所述写保护信号防止所述地址发生变化：
输出信号为高值；
输入信号为低值；并且
写保护信号为高值。
5.根据权利要求1所述的集成电路，其特征在于：
所述寄存器的所述地址包括以下中的一项：默认地址和新地址；并且
接口被适配为将所述寄存器的所述地址从所述默认地址改变为所述新地址。
6.一种用于向多个从设备分配地址的方法，其特征在于所述方法包括：
利用主机设备使用默认地址生成第一通信信号；
将所述第一通信信号传输到所述多个从设备中的每个从设备；
利用所述多个从设备生成多个第一确认信号；
将所述多个第一确认信号传输到所述主机设备；
利用所述多个从设备生成多个第一计数器值，其中每个第一计数器值根据计数器电路来生成；
将所述多个第一计数器值传输到所述主机设备；
将所述多个第一计数器值中的计数器值识别为最低量值计数器值；以及
将第一新地址写入与所述多个第一计数器值中的所述最低量值计数器值相关联的从设备。
7.根据权利要求6所述的方法，其特征还在于所述方法包括：
利用所述主机设备使用所述默认地址生成第二通信信号；
将所述第二通信信号传输到所述多个从设备中的每个从设备；
利用所述多个从设备的一部分生成多个第二确认信号；
将所述多个第二确认信号传输到所述主机设备；
利用所述多个从设备的所述一部分生成多个第二计数器值，其中每个第二计数器值根据计数器电路来生成；
将所述多个第二计数器值传输到所述主机设备；
将所述多个第二计数器值中的计数器值识别为最低量值计数器值；以及
将第二新地址写入与所述多个第二计数器值中的所述最低量值计数器值相关联的从设备。
8.根据权利要求6所述的方法，其特征还在于所述方法包括：生成非确认信号；以及将所述非确认信号传输到所述主机设备。
9.根据权利要求6所述的方法，其特征在于所述多个从设备经由公共总线连接到所述主机设备。
10.根据权利要求6所述的方法，其特征还在于所述方法包括防止与除所述最低量值计数器值之外的计数器值相关联的从设备发生地址变化。
CN202010410603.4A 2019-06-20 2020-05-15 集成电路和用于向多个从设备分配地址的方法 Pending CN112115088A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/447,008 2019-06-20
US16/447,008 US10719477B1 (en) 2019-06-20 2019-06-20 Methods and system for an integrated circuit

Publications (1)

Publication Number Publication Date
CN112115088A true CN112115088A (zh) 2020-12-22

Family

ID=71611820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010410603.4A Pending CN112115088A (zh) 2019-06-20 2020-05-15 集成电路和用于向多个从设备分配地址的方法

Country Status (2)

Country Link
US (2) US10719477B1 (zh)
CN (1) CN112115088A (zh)

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724531A (en) * 1984-07-18 1988-02-09 Hughes Aircraft Company Gate array with bidirectional symmetry
US4757406A (en) * 1985-09-13 1988-07-12 Rodime Plc High capacity disk drive
JPS63187469A (ja) * 1987-01-30 1988-08-03 Hitachi Ltd 回転ヘツド形記録再生装置
US5592644A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having an optical data interface
US5592645A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in a computer system and having a frequency modulated (FM) data interface
US5460093A (en) * 1993-08-02 1995-10-24 Thiokol Corporation Programmable electronic time delay initiator
US5822550A (en) * 1994-12-22 1998-10-13 Texas Instruments Incorporated Split data path fast at-bus on chip circuits systems and methods
TW338106B (en) * 1996-03-29 1998-08-11 Adoban Test Kk Semiconductor memory testing apparatus
JP2003015958A (ja) * 2001-06-29 2003-01-17 Nec Microsystems Ltd ライトプロテクト方法
JP2004348801A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置、予め定められたメモリ素子を保護するための方法及び携帯電子機器
US7093091B2 (en) * 2003-09-26 2006-08-15 Atmel Corporation Selectable block protection for non-volatile memory
US20060002246A1 (en) * 2004-06-30 2006-01-05 International Business Machines Corporation Sector-based worm implementation on random access memory
US7558900B2 (en) * 2004-09-27 2009-07-07 Winbound Electronics Corporation Serial flash semiconductor memory
JP2006127466A (ja) * 2004-09-29 2006-05-18 Denso Corp マイクロコンピュータ
JP2007232588A (ja) * 2006-03-01 2007-09-13 Nec Electronics Corp 半導体集積回路装置、及び、その制御方法
JP4582032B2 (ja) * 2006-03-16 2010-11-17 ソニー株式会社 データ転送装置およびデータ転送システム
KR20090074751A (ko) * 2006-10-04 2009-07-07 마벨 테크날러지 재팬 와이.케이. 플래시 메모리 제어 인터페이스
JP2008108326A (ja) * 2006-10-24 2008-05-08 Toshiba Corp 記憶装置およびその自己テスト方法
DE102006052173B4 (de) * 2006-11-02 2023-06-01 Fast Lta Gmbh Schreibschutzverfahren und -vorrichtung für wenigstens eine Speichereinrichtung mit wahlfreiem Zugriff
US7958320B2 (en) * 2006-12-05 2011-06-07 Intel Corporation Protected cache architecture and secure programming paradigm to protect applications
EP2092529B8 (en) * 2007-04-26 2016-07-27 Avago Technologies General IP (Singapore) Pte. Ltd. Embedded memory repair on the basis of fuse burn state machine and a fuse download state machine
US8869288B2 (en) * 2007-06-08 2014-10-21 Sandisk Technologies Inc. Method for using time from a trusted host device
US8688588B2 (en) * 2007-06-08 2014-04-01 Sandisk Technologies Inc. Method for improving accuracy of a time estimate used in digital rights management (DRM) license validation
US20080307237A1 (en) * 2007-06-08 2008-12-11 Michael Holtzman Method for improving accuracy of a time estimate used to authenticate an entity to a memory device
US20080307495A1 (en) * 2007-06-08 2008-12-11 Michael Holtzman Memory device with circuitry for improving accuracy of a time estimate used in digital rights management (DRM) license validation
US7839224B2 (en) * 2007-09-28 2010-11-23 Rohm Co., Ltd. Oscillator with a stable oscillating frequency
JP4939382B2 (ja) * 2007-11-28 2012-05-23 ルネサスエレクトロニクス株式会社 情報処理装置及びそのプログラム実行制御方法
JP5044387B2 (ja) * 2007-12-26 2012-10-10 ルネサスエレクトロニクス株式会社 情報処理装置及びそのスタックポインタ更新方法
US7850127B2 (en) * 2008-03-11 2010-12-14 Ansaldo Sts Usa, Inc. Cab signal receiver demodulator employing redundant, diverse field programmable gate arrays
US9122964B2 (en) * 2010-05-14 2015-09-01 Mark Krawczewicz Batteryless stored value card with display
US8331189B1 (en) * 2010-05-26 2012-12-11 Lockheed Martin Corporation Tamper-protected DRAM memory module
US20120226839A1 (en) * 2011-03-02 2012-09-06 Texas Instruments Incorporated Method and System for Monitoring and Debugging Access to a Bus Slave Using One or More Throughput Counters
JP5631781B2 (ja) * 2011-03-08 2014-11-26 オリンパス株式会社 Ａｄ変換回路および撮像装置
US8737135B2 (en) * 2011-08-23 2014-05-27 Winbond Electronics Corporation Method for and flash memory device having improved read performance
JP5769601B2 (ja) * 2011-11-24 2015-08-26 オリンパス株式会社 Ａｄ変換回路および撮像装置
US8614920B2 (en) * 2012-04-02 2013-12-24 Winbond Electronics Corporation Method and apparatus for logic read in flash memory
JP2014154197A (ja) * 2013-02-13 2014-08-25 Toshiba Corp 不揮発性記憶装置
GB2511794B (en) * 2013-03-13 2020-12-02 Advanced Risc Mach Ltd A Protection Unit and Method for Controlling Access by Plural Processes to a Storage Unit
US9626119B2 (en) * 2014-11-14 2017-04-18 Intel Corporation Using counters and a table to protect data in a storage device
JP2017034486A (ja) 2015-07-31 2017-02-09 ソニー株式会社 情報処理装置、および情報処理方法、固体撮像素子および固体撮像素子の動作方法、プログラム、並びに電子機器
EA035760B1 (ru) * 2016-10-31 2020-08-06 ЛЕОНАРДО С.п.А. Структура по сертифицируемой системы управления с постоянными параметрами для приложений жесткого реального времени, критических с точки зрения безопасности, в системах бортового радиоэлектронного оборудования с использованием многоядерных процессоров
US11573919B2 (en) * 2017-12-14 2023-02-07 Texas Instruments Incorporated Multi-slave serial communication
US10802754B2 (en) * 2018-03-12 2020-10-13 Micron Technology, Inc. Hardware-based power management integrated circuit register file write protection
US10698792B2 (en) * 2018-05-02 2020-06-30 Microsoft Technology Licensing, Llc Execution control with cross-level trace mapping

Also Published As

Publication number Publication date
US20200401552A1 (en) 2020-12-24
US11138144B2 (en) 2021-10-05
US10719477B1 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
US20200218446A1 (en) Method and apparatus for memory management
US6629172B1 (en) Multi-chip addressing for the I2C bus
US7085863B2 (en) I2C device including bus switches and programmable address
US20140077852A1 (en) Delay line off-state control with power reduction
US9870316B2 (en) Bidirectional counter in a flash memory
CN101326585B (zh) 使用单节点数据、地址及控制总线的存储器
CN104516684A (zh) 数据处理装置、微型控制器、以及半导体装置
US11308021B2 (en) Methods and apparatus for using an addressable serial peripheral interface
US20180301196A1 (en) Method for Addressing a Non-Volatile Memory on I2C Bus and Corresponding Memory Device
CN112115088A (zh) 集成电路和用于向多个从设备分配地址的方法
CN101432674A (zh) 内置集成电路寻址的方法及用于执行该方法的装置
EP1006435A1 (en) A memory operated in a modified ping-pong mode
US6925542B2 (en) Memory management in a data processing system
CN110970068B (zh) 半导体器件
CN112148656B (zh) 通信系统和用于主机设备与多个从设备之间的通信的方法
CN113707199A (zh) 用于存储器装置中的数据管理的设备和方法
CN113270134B (zh) 半导体器件
US10261899B2 (en) Method, device and system for data processing using dedicated mapping between logical and physical addresses
KR101001142B1 (ko) 커맨드 처리회로 및 그를 이용한 상변화 메모리 장치
US20240048132A1 (en) Dual-edge-triggered flip-flop
CN114490455A (zh) 用于管理操作的方法以及对应的存储器设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination