CN112115085A - 芯片及接口转换装置 - Google Patents

芯片及接口转换装置 Download PDF

Info

Publication number
CN112115085A
CN112115085A CN202010984496.6A CN202010984496A CN112115085A CN 112115085 A CN112115085 A CN 112115085A CN 202010984496 A CN202010984496 A CN 202010984496A CN 112115085 A CN112115085 A CN 112115085A
Authority
CN
China
Prior art keywords
pad
switch
mode
coupled
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010984496.6A
Other languages
English (en)
Other versions
CN112115085B (zh
Inventor
刘云天
林正忠
林小琪
陈绍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weifeng Electronics Co ltd
Original Assignee
Weifeng Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW109128534A external-priority patent/TWI753541B/zh
Application filed by Weifeng Electronics Co ltd filed Critical Weifeng Electronics Co ltd
Publication of CN112115085A publication Critical patent/CN112115085A/zh
Application granted granted Critical
Publication of CN112115085B publication Critical patent/CN112115085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提出一种芯片及一种接口转换装置。芯片包括第一、第二、第三、第四、第五及第六接垫。第一及第二接垫分别耦接USB连接器的第一及第二SBU接脚。第四及第六接垫分别耦接DP连接器的AUX通道的第一及第二接脚。当该芯片操作于第一模式时，芯片所产生的第一及第二AUX通道信号选择性地分别被传输至第三及第五接垫，第四接垫的电压选择性地被弱下拉，以及第六接垫的电压选择性地被弱上拉。当芯片操作于第二模式时，第一及第二接垫中的一者选择性地被连接至第四接垫，且第一及第二接垫中的另一者选择性地被连接至第六接垫。

Description

芯片及接口转换装置
技术领域
本发明是有关于一种电子装置，且特别是有关于一种芯片及接口转换装置。
背景技术
在现有的通信技术中，主机与装置会使用相同传输接口来彼此进行数据传输。当主机所使用的传输接口不同于装置所使用的传输接口时，主机与装置之间需要配置接口转换装置。举例而言，假设主机的传输接口是通用序列总线(Universal Serial Bus，以下称USB)，而装置所使用的传输接口是显示端口(DisplayPort，以下称DP)。接口转换装置可以提供接口转换功能，以便将主机的USB Type-C连接器的数据传输给装置的DP连接器，以及(或是)将装置的DP连接器的数据传输给主机的USB Type-C连接器。
接口转换装置的USB Type-C连接器连接至主机的USB Type-C连接器。当主机的USB Type-C连接器传输符合USB 3.1规格的信号时，主机可操作于USB Type-C的DisplayPort替代模式(ALT Mode，以下称ALT模式)，以便从USB Type-C连接器输出符合DP规格的数据以及辅助通道(AUX channel，以下称AUX通道)信号。当主机的USB Type-C连接器操作在ALT模式时，主机的USB Type-C连接器的边带使用(Side Band Use，以下称SBU)接脚被用来传输符合DP规格的AUX通道信号。当主机的USB Type-C连接器传输符合USB 4.0规格的信号时，主机的USB Type-C连接器的SBU接脚被用来传输符合USB规格的边带(SideBand)信号。
不论主机的USB Type-C连接器是操作于USB的所述ALT模式或是操作于USB 4.0，接口转换装置皆须有能力处理主机的USB Type-C连接器的信号。接口转换装置的DP连接器连接至装置的DP连接器。不论主机的USB Type-C连接器的SBU接脚传输给接口转换装置的信号是符合DP规格的AUX通道信号还是符合USB规格的边带信号，接口转换装置的DP连接器的AUX通道接脚需要符合DP规格。
须注意的是，「背景技术」段落的内容是用来帮助了解本发明。在「背景技术」段落所公开的部分内容(或全部内容)可能不是本领域技术人员所知道的现有技术。在「背景技术」段落所公开的内容，不代表该内容在本发明申请前已被本领域技术人员所知悉。
发明内容
本发明提供一种芯片与接口转换装置，以使显示端口(DisplayPort，以下称DP)连接器的辅助通道(AUX channel，以下称AUX通道)接脚在不同模式中都能符合DP规格。
本发明的一种芯片包括第一接垫、第二接垫、第三接垫、第四接垫、第五接垫及第六接垫。第一接垫适于耦接通用序列总线(Universal Serial Bus，以下称USB)连接器的第一边带使用(Side Band Use，以下称SBU)接脚。第二接垫适于耦接USB连接器的第二SBU接脚。第三接垫适于耦接第一电容的第一端。第四接垫适于耦接第一电容的第二端，以及适于耦接DP连接器的AUX通道的第一接脚。第五接垫适于耦接第二电容的第一端。第六接垫适于耦接第二电容的第二端，以及适于耦接DP连接器的AUX通道的第二接脚。当该芯片操作于第一模式时，符合显示端口规格的第一AUX通道信号及第二AUX通道信号选择性地分别被传输至第三接垫及第五接垫，第四接垫的电压选择性地被弱下拉，以及第六接垫的电压选择性地被弱上拉。当芯片操作于第二模式时，第一接垫及第二接垫中的一者选择性地被连接至第四接垫，且第一接垫及第二接垫中的另一者选择性地被连接至第六接垫。
本发明的一种连接接口转换装置，包括USB连接器、DP连接器、第一电容、第二电容及芯片。芯片具有第一接垫、第二接垫、第三接垫、第四接垫、一五接垫及第六接垫。第一接垫耦接至USB连接器的第一SBU接脚，第二接垫耦接USB连接器的第二SBU接脚，第三接垫耦接第一电容的第一端，第四接垫耦接第一电容的第二端以及DP连接器的AUX通道的第一接脚，第五接垫耦接第二电容的第一端，第六接垫耦接第二电容的第二端以及DP连接器的AUX通道的第二接脚。当芯片操作于第一模式时，芯片将符合显示端口规格的第一AUX通道信号及第二AUX通道信号选择性地分别传输至第三接垫及第五接垫，芯片选择性地弱下拉第四接垫的电压，以及芯片选择性地弱上拉第六接垫的电压。当芯片操作于第二模式时，芯片将第一接垫及第二接垫中的一者选择性地连接至第四接垫，以及芯片将第一接垫及第二接垫中的另一者选择性地连接至第六接垫。
基于上述，接口转换装置可以处理USB连接器的信号，而不论外部装置(例如主机)传输给所述USB连接器的信号是第一模式的信号还是第二模式的信号。芯片可以使DP连接器的AUX通道接脚在不同模式中都能符合DP规格。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A与图1B为依照本发明实施例所绘示，连接于主机与装置之间的一种接口转换装置的电路方块(circuit block)示意图。
图2为依照本发明实施例说明图1A与图1B中所绘示的芯片的电路方块示意图。
图3A为依照本发明一实施例所绘示，图2所示芯片操作于第一模式时的情境示意图。
图3B为依照本发明一实施例所绘示，图2所示芯片操作于第二模式时的情境示意图。
图3C为依照本发明一实施例所绘示，图2所示芯片操作于第二模式时的另一情境示意图。
符号说明
1：接口转换装置 CN1：电容
2、2’：主机 CP2、CN2：电容
3：装置 N1：节点
10：USB连接器10 N2：节点
100：差分信号接脚 PD0：接垫
101：SBU接脚 PD1：接垫
102：SBU接脚 PD2：接垫
103：CC接脚 PD3：接垫
11：DP连接器11 PD4：接垫
110：第一接脚 PD5：接垫
111：第二接脚 PD6：接垫
12：芯片 PD7：接垫
120：穿隧电路 RP1、RP2：下拉电阻
121：连接电路 RN1、RN2：上拉电阻
121A：开关电路 SW11：开关
121B：开关电路 SW12：开关
122：微控制器 SW13：开关
20：USB连接器 SW14：开关
200、201、202：接脚 SW15：开关
30：DP连接器 SW16：开关
300、301：接脚 SW21：开关
AUX1：第一AUX通道信号 SW22：开关
AUX2：第二AUX通道信号 SW23：开关
AUX3：第三AUX通道信号 SW24：开关
AUX4：第四AUX通道信号 DP_PWR：系统电压
CP1：电容 GND：接地电压
100：电子装置
具体实施方式
在本说明书全文(包括权利要求)中所使用的「耦接(或连接)」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。本说明书全文(包括权利要求)中提及的「第一」、「第二」等用语是用以命名元件(element)的名称，或区别不同实施例或范围，而并非用来限制元件数量的上限或下限，亦非用来限制元件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1A与图1B为依照本发明实施例所绘示，连接于主机2(或主机2’)与装置3之间的一种接口转换装置1的电路方块(circuit block)示意图。接口转换装置1具有通用序列总线(Universal Serial Bus，以下称USB)连接器10与显示端口(DisplayPort，以下称DP)连接器11。
USB连接器10可以经由电缆线连接(或是直接连接)至主机2(或主机2’)的USB连接器20。USB连接器10的至少一个差分信号接脚100(或是USB连接器20的至少一个差分信号接脚200)可以包括USB规格所规范的SSTXp1接脚、SSTXn1接脚、SSRXp1接脚、SSRXn1接脚、SSTXp2接脚、SSTXn2接脚、SSRXp2接脚、SSRXn2接脚、Dp1接脚、Dn1接脚、Dp2接脚以及(或是)Dn2接脚。USB连接器10的边带使用(Side Band Use，以下称SBU)接脚101与102(或是USB连接器20的SBU接脚201与202)可以包括USB规格所规范的SBU1接脚与SBU2接脚。接口转换装置1的USB连接器10的配置通道(Configuration Channel，以下称CC)接脚103可以包括USB规格所规范的CC1接脚与(或)CC2接脚。
图1A表示主机2是支持USB 4.0规格的电子装置。主机2的USB连接器20传输的信号符合USB 4.0规格，亦即主机2的电路配置符合USB 4.0规格。当主机2的USB连接器20传输符合USB 4.0规格的信号时，主机2的USB连接器20的SBU接脚201与202可以被用来传输符合USB规格的边带(Side Band)信号。所述SBU接脚与所述边带信号被规范于USB 4.0规格，因此在此不予赘述。当主机2所传输的信号是符合USB 4.0规格的USB 4.0信号时，主机2可以使用穿隧(Tunneling)协议而将显示端口(DP)规格的数据与AUX通道信号编码在USB 4.0信号的封包中。因此，AUX通道信号可以通过USB连接器20的接脚200传递至接口转换装置1的差分信号接脚100。此时，接口转换装置1可对应地操作于第一模式。
在第一模式中，接口转换装置1可以对差分信号接脚100所接收的差分信号进行解封包以及(或是)解码，以产生符合显示端口(DP)规格的数据与AUX通道信号。因此，接口转换装置1可以将AUX通道信号从DP连接器11的AUX通道的第一接脚110及第二接脚111输出给装置3。
图1B表示主机2’是支持USB Type-C的DisplayPort替代模式(ALT Mode，以下称ALT模式)的电子装置。主机2’还具有电容CP2、电容CN2、下拉电阻RP2及上拉电阻RN2。下拉电阻RP2的第一端接收第一参考电压(例如为接地电压GND)。下拉电阻RP2的第二端与电容CP2的第一端耦接USB连接器20的SBU接脚201。上拉电阻RN2的第一端接收第二参考电压(例如为高于接地电压GND的系统电压DP_PWR)。上拉电阻RN2的第二端与电容CN2的第一端耦接USB连接器20的SBU接脚202。主机2’可操作于所述ALT模式，以便从USB连接器20输出符合DP规格的数据以及辅助通道(AUX channel，以下称AUX通道)信号。所述AUX通道信号被规范于DP规格，因此在此不予赘述。当主机2’的USB连接器20操作在所述ALT模式时，主机2’的USB连接器20的SBU接脚201与202可以被用来传输符合DP规格的AUX通道信号。
请参照图1A或图1B。DP连接器11可以经由电缆线连接(或是直接连接)至装置3的DP连接器30。接口转换装置1的DP连接器11的AUX通道接脚110与111(或是装置3的DP连接器30的AUX通道接脚300与301)可以包括DP规格所规范的AUX_CH(p)接脚与AUX_CH(n)接脚。接口转换装置1可以提供接口转换功能，以便将主机2(或主机2’)的USB连接器20(例如是USBType-C连接器)的数据传输给装置3的DP连接器30，以及(或是)将装置3的DP连接器30的数据传输给主机2(或主机2’)的USB连接器20。
接口转换装置1还具有芯片12、电力传输(Power Delivery，以下称为PD)控制器13、第一电容CP1及第二电容CN1。依照PD控制器13所提供的连接组态信号，接口转换装置1的芯片12可选择性地操作于第一模式、第二模式以及(或是)其他模式。举例来说，当主机2连接至USB连接器10时(如图1A所示)，芯片12可以选择性地操作于第一模式(USB 4.0模式)。当主机2’连接至USB连接器10时(如图1B所示)，芯片12可以选择性地操作于第二模式(ALT模式)。
芯片12还具有接垫PD0、接垫PD1、接垫PD2、接垫PD3、接垫PD4、接垫PD5及接垫PD6。USB连接器10的差分信号接脚100耦接于芯片12的至少一个接垫PD0。芯片12的接垫PD1及接垫PD2适于耦接USB连接器10的SBU接脚101及SBU接脚102。
USB连接器10的CC接脚103耦接于电力传输(PD)控制器13。当主机2(或主机2’)连接至USB连接器10时，PD控制器13可以经由CC接脚103向主机2(或主机2’)交换配置信息，以及经由CC接脚103检测USB连接器10的连接组态。PD(电力传输)控制与CC接脚的相关操作被规范于USB规格，故在此不予赘述。因此，依据对CC接脚103的检测结果，PD控制器13可以获知连接至USB连接器10的主机是支持USB 4.0规格的电子装置(例如主机2)还是运行ALT模式的电子装置(例如主机2’)。此外，依据对CC接脚103的检测结果，PD控制器13可以获知主机2(或主机2’)的USB Type-C插头(未绘示)是正面朝上插入USB连接器10，还是反面朝上插入USB连接器10。PD控制器13可以依照USB连接器10的连接组态而提供连接组态信号给芯片12的接垫PD7，以指示芯片12操作于第一模式或第二模式。
接垫PD3适于耦接电容CP1的第一端。接垫PD4适于耦接电容CP1的第二端。接垫PD5适于耦接电容CN1的第一端。接垫PD6适于耦接电容CN1的第二端。DP连接器11的AUX通道的第一接脚110及第二接脚111分别连接于芯片12的接垫PD4及接垫PD6。装置3的DP连接器30具有AUX通道的接脚300与301。当DP连接器11连接DP连接器30时，装置3可通过接脚300、301向DP连接器11的AUX通道的第一接脚110及第二接脚111收发信号。
接口转换装置1的芯片12的接垫PD7耦接至PD控制器13，以接收连接组态信号。芯片12可以依照所述连接组态信号来判断接口转换装置1是操作于第一模式、第二模式以及(或是)其他模式。
在一实施例中，请参照图1A，当接口转换装置1中的芯片12是操作于第一模式时(即主机2所传输的信号是符合USB 4.0规格的信号)，芯片12可以弱下拉第四接垫PD4的电压以及弱上拉第六接垫PD6的电压。所谓「弱下拉」是指，当第四接垫PD4为浮接(floating)时，芯片12可以将第四接垫PD4的电压下拉至低电位；以及当第四接垫PD4耦接至外部元件时，此外部元件可以改变第四接垫PD4的电压。所谓「弱上拉」是指，当第六接垫PD6为浮接(floating)时，芯片12可以将第六接垫PD6的电压上拉至高电位；以及当第六接垫PD6耦接至外部元件时，此外部元件可以改变第六接垫PD6的电压。
在第一模式中，芯片12可以对差分信号接脚100所接收的差分信号进行解封包以及(或是)解码，以产生符合显示端口(DP)规格的数据与AUX通道信号。芯片12可以将符合DP规格的AUX通道信号(第一AUX通道信号及第二AUX通道信号)选择性地分别传输至接垫PD3以及接垫PD5。因此，接口转换装置1可以遵循DP规格而将AUX通道信号(亦即主机2的AUX通道信号)传输给装置3。
在另一实施例中，请参照图1B，当主机2所传输的信号是符合USB规格的ALT模式信号时，主机2可以通过接脚200来传输符合显示端口(DP)规格的数据，并且通过SBU接脚201与202来传输符合DP规格的数据与AUX通道信号(第三AUX通道信号及第四AUX通道信号)。当主机2所传输的信号是符合ALT模式的信号时，接口转换装置1中的芯片12可对应地操作于第二模式。
当接口转换装置1中的芯片12操作于第二模式时，芯片12可以禁能(disable)电容CP1与电容CN1。于第二模式中，芯片12可将接垫PD1与接垫PD2中的一者选择性地连接至接垫PD4，并且将接垫PD1与接垫PD2中的另一者选择性地连接至接垫PD6。因此，USB连接器10的SBU接脚101及SBU接脚102两者中的一者可以选择性地连接至DP连接器11的AUX通道的第一接脚110，以及SBU接脚101及SBU接脚102两者中的另一者可以选择性地连接至DP连接器11的AUX通道的第二接脚111。亦即，主机2’可以遵循DP规格而将的AUX通道信号经由接口转换装置1传输给装置3。
举例来说，假设SBU接脚101所接收的第三AUX通道信号为正极性AUX通道信号而SBU接脚102所接收的第四AUX通道信号为负极性AUX通道信号，则USB连接器10的SBU接脚101可以通过芯片12而被连接至DP连接器11的AUX通道的第一接脚110，并且USB连接器10的SBU接脚102可以通过芯片12而被连接至DP连接器11的AUX通道的第二接脚111。或者，假设SBU接脚101所接收的第三AUX通道信号为负极性AUX通道信号而SBU接脚102所接收的第四AUX通道信号为正极性AUX通道信号，则USB连接器10的SBU接脚101可以通过芯片12而被连接至DP连接器11的AUX通道的第二接脚111，并且USB连接器10的SBU接脚102可以通过芯片12而被连接至DP连接器11的AUX通道的第一接脚110。因此，主机2’的USB连接器20的SBU接脚201与202可以将符合DP规格的AUX通道信号传输给装置3的DP连接器30的AUX通道接脚300与301，以及(或是)装置3的DP连接器30的AUX通道接脚300与301可以将符合DP规格的AUX通道信号传输给主机2’的USB连接器20的SBU接脚201与202。
简言之，接口转换装置1可适用于不同规格的主机2与装置3之间的接口转换。接口转换装置1可以处理USB连接器10的信号，而不论外部装置(例如主机2或主机2’)传输给所述USB连接器10的信号是第一模式(USB4.0模式)的信号还是第二模式(ALT模式)的信号。接口转换装置1的芯片12可以使DP连接器11的AUX通道接脚在不同模式中都能符合DP规格。
图2为依照本发明实施例说明图1A与图1B中所绘示的芯片12的电路方块示意图。芯片12可连接第一电容CP1及第二电容CN1。图2所示芯片12、第一电容CP1及第二电容CN1可以参照图1A与(或)图1B所示芯片12、第一电容CP1及第二电容CN1的相关说明，故不再赘述。在图2所示实施例中，芯片12还包括穿隧电路120、连接电路121、微控制器122、下拉电阻RP1及上拉电阻RN1。
请参照图1A、图1B与图2。接垫PD0、接垫PD1及接垫PD2连接于穿隧电路120。在第一模式(USB 4.0模式)中，穿隧电路120可以在第一模式中将第一AUX通道信号与第二AUX通道信号输出给连接电路121。连接电路121耦接穿隧电路120，以接收第一AUX通道信号与第二AUX通道信号。连接电路121还耦接于下拉电阻RP1、上拉电阻RN1、接垫PD1、接垫PD2、接垫PD3、接垫PD4、接垫PD5及接垫PD6。
微控制器122连接于接垫PD7，以接收来自于PD控制器13的连接组态信号。微控制器122还耦接于连接电路121。微控制器依据所述连接组态信号产生至少一个开关信号至连接电路121，以指示芯片12是操作于第一模式(USB 4.0模式)或第二模式(ALT模式)。
当外部装置(例如图1A所示主机2)的USB连接器20传输符合USB 4.0规格的信号至接口转换装置1的USB连接器10时，以及当芯片12操作于第一模式时，接垫PD1及接垫PD2可以接收(传输)来自于主机2且符合USB4.0规格的边带信号。在芯片12操作于第一模式(USB4.0模式)时，穿隧电路120可以对接垫PD0所接收的差分信号进行解封包以及(或是)解码，以产生符合显示端口(DP)规格的数据与AUX通道信号(第一AUX通道信号与第二AUX通道信号)。穿隧电路120可以在第一模式中将第一AUX通道信号与第二AUX通道信号输出给连接电路121。当芯片12操作于第一模式(USB 4.0模式)时，连接电路121被配置为，将穿隧电路120所产生的第一AUX通道信号及第二AUX通道信号分别选择性地传输至接垫PD3及接垫PD5，以及将接垫PD4选择性地连接至下拉电阻RP1的第一端，且将接垫PD6选择性地连接至上拉电阻RN1的第一端。上拉电阻RN1的第二端接收参考电压(例如为系统电压DP_PWR)。下拉电阻RP1的第二端接收参考电压(例如为低于系统电压DP_PWR的接地电压GND)。
当外部装置(例如图1A所示主机2’)的USB连接器20传输符合USB规格的ALT模式信号至接口转换装置1的USB连接器10时，亦即当芯片12操作于第二模式时，接垫PD1及接垫PD2可以接收(传输)来自于主机2’且符合DP规格的AUX通道信号(第三AUX通道信号及第四AUX通道信号)。在第二模式(ALT模式)中，穿隧电路120可以不输出(不产生)AUX通道信号(第一AUX通道信号与第二AUX通道信号)给连接电路121。当芯片12操作于第二模式(ALT模式)时，连接电路121被配置为，将接垫PD1及接垫PD2二者中的一者选择性地连接至接垫PD4，且将接垫PD1及接垫PD2二者中的另一者选择性地连接至接垫PD6。
本发明并不限制连接电路121的实施细节。举例来说，在图2所示实施例中，连接电路121包含有开关电路121A及开关电路121B。开关电路121A耦接穿隧电路120、接垫PD1、接垫PD2、微控制器122、节点N1及节点N2。第二开关电路121B连接于节点N1、节点N2、下拉电阻RP1、上拉电阻RN1、接垫PD3、接垫PD4、接垫PD5、接垫PD6及微控制器122。
当芯片12操作于第一模式(USB 4.0模式)时，开关电路121A可以将穿隧电路120所产生的第一AUX通道信号及第二AUX通道信号分别选择性地传输至节点N1及节点N2。当芯片12操作于第一模式(USB 4.0模式)时，开关电路121B被配置为，将节点N1连接至接垫PD3，以及将节点N2连接至接垫PD5。
当芯片12操作于该第二模式(ALT模式)时，开关电路121A被配置为，将接垫PD1及接垫PD2二者中的一者选择性地连接至节点N1，以及将接垫PD1及接垫PD2二者中的另一者选择性地连接至节点N2。举例来说，当USB连接器10的SBU接脚101所接收的信号为正极性AUX通道信号而USB连接器10的SBU接脚102所接收的信号为负极性AUX通道信号时，开关电路121A可以将接垫PD1连接至节点N1，以及将接垫PD2连接至节点N2。反之，当SBU接脚101的信号为负极性AUX通道信号而SBU接脚102的信号为正极性AUX通道信号时，开关电路121A可以将接垫PD2连接至节点N1，以及将接垫PD1连接至节点N2。当芯片12操作于第二模式(ALT模式)时，开关电路121B可以将节点N1连接至接垫PD4，以及将节点N2连接至接垫PD6。
本发明并不限制开关电路121A的实施细节。举例来说，在图2所示实施例中，开关电路121A包含开关SW11、开关SW12、开关SW13、开关SW14、开关SW15及开关SW16。开关SW11的第一端耦接于穿隧电路120，以接收所述第一AUX通道信号。开关SW11的第二端耦接至节点N1。开关SW12耦接于穿隧电路120，以接收所述第二AUX通道信号。开关SW12的第二端耦接至节点N2。开关SW13的第一端耦接于接垫PD1。开关SW13的第二端耦接至节点N1。开关SW14的第一端耦接于接垫PD1。开关SW14的第二端耦接至节点N2。开关SW15的第一端耦接于接垫PD2。开关SW15的第二端耦接至节点N1。开关SW16的第一端耦接于接垫PD2。开关SW16的第二端耦接至节点N2。
本发明并不限制开关电路121B的实施细节。举例来说，在图2所示实施例中，开关电路121B包含开关SW21、开关SW22、开关SW23及开关SW24。开关SW21的第一端耦接于节点N1与接垫PD3。开关SW21的第二端耦接至接垫PD4。开关SW22的第一端耦接于接垫PD4。开关SW22的第二端耦接至下拉电阻RP1。开关SW23的第一端耦接于节点N2与接垫PD5。开关SW23的第二端耦接至接垫PD6。开关SW24的第一端耦接于接垫PD6。开关SW24的第二端耦接至上拉电阻RN1。
图3A至图3C将说明关于第一开关电路121A及第二开关电路121B在不同模式与状态下的细节操作。图3A为依照本发明一实施例所绘示，图2所示芯片12操作于第一模式(USB4.0模式)时的情境示意图。如图3A所示，当芯片12操作于第一模式(USB 4.0模式)时，芯片12的穿隧电路120可以对接垫PD0所接收的差分信号进行解封包以及(或是)解码，以产生符合显示端口(DP)规格的数据与AUX通道信号(第一AUX通道信号AUX1与第二AUX通道信号AUX2)。基于微控制器122的控制，导通(turn on)的开关SW11及第二开关SW12将穿隧电路120所产生的第一AUX通道信号AUX1及第二AUX通道信号AUX2传输至接垫PD3及接垫PD5。基于微控制器122的控制，在第一模式(USB 4.0模式)中，开关SW13、开关SW14、开关SW15、开关SW16、开关SW21及开关SW23为截止(turn off)，而开关SW22及开关SW24会导通。如此一来，穿隧电路120所产生的第一AUX通道信号AUX1会通过接垫PD3与电容CP1而被传递至DP连接器11的AUX通道的第一接脚110，且下拉电阻RP1会通过接垫PD4将第一接脚110的直流准位弱下拉至第一参考电压(例如为接地电压GND)。另外，穿隧电路120所产生的第二AUX通道信号AUX2会通过接垫PD5与电容CN1而被传递至DP连接器11的AUX通道的第二接脚111，且上拉电阻RN1会通过接垫PD6将第二接脚111的直流准位弱上拉至第二参考电压(例如为高于接地电压GND的系统电压DP_PWR)。
当开关SW13与开关SW16在第二模式(ALT模式)中为导通时，开关SW14与开关SW15为截止。当开关SW13与开关SW16在第二模式(ALT模式)中为截止时，开关SW14与开关SW15为导通。举例来说，当USB连接器10的SBU接脚101所接收的信号为正极性AUX通道信号而USB连接器10的SBU接脚102所接收的信号为负极性AUX通道信号时，基于微控制器122的控制，开关SW13与开关SW16在第二模式中为导通，以及开关SW14与开关SW15在第二模式中为截止。反之，当SBU接脚101的信号为负极性AUX通道信号而SBU接脚102的信号为正极性AUX通道信号时，基于微控制器122的控制，开关SW13与开关SW16在第二模式中为截止，以及开关SW14与开关SW15在第二模式中为导通。
图3B为依照本发明一实施例所绘示，图2所示芯片12操作于第二模式(ALT模式)时的情境示意图。当芯片12操作于第二模式(ALT模式)时，芯片12的接垫PD1及接垫PD2接收来自USB连接器10的SBU接脚101与SBU接脚102的第三AUX通道信号AUX3及第四AUX通道信号AUX4。图3B所示情境是，假设USB连接器10的SBU接脚101所接收的信号为正极性的第三AUX通道信号AUX3，而USB连接器10的SBU接脚102所接收的信号为负极性的第四AUX通道信号AUX4。基于微控制器122的控制，在第二模式(ALT模式)中，导通(turn on)的开关SW13、第二开关SW16、开关SW21及第二开关SW23可以将接垫PD1及接垫PD2的第三AUX通道信号AUX3及第四AUX通道信号AUX4传输至接垫PD4及接垫PD6。
在图3B所示情境中，基于微控制器122的控制，开关SW11、开关SW12、开关SW14、开关SW15、开关SW22及开关SW24为截止，开关SW13、开关SW16、开关SW21及开关SW23为导通。因此，电容CP1、电容CN1、下拉电阻RP1及上拉电阻RN1被禁能(disable)。下拉电阻RP1、上拉电阻RN1、电容CP1及电容CN1不会成为接垫PD4及接垫PD6的阻抗。
图3C为依照本发明一实施例所绘示，图2所示芯片12操作于第二模式(ALT模式)时的另一情境示意图。当芯片12操作于第二模式(ALT模式)时，芯片12的接垫PD1及接垫PD2接收来自USB连接器10的SBU接脚101与SBU接脚102的第三AUX通道信号AUX3及第四AUX通道信号AUX4。图3C所示情境是，假设USB连接器10的SBU接脚101所接收的信号为负极性的第三AUX通道信号AUX3，而USB连接器10的SBU接脚102所接收的信号为正极性的第四AUX通道信号AUX4。基于微控制器122的控制，在第二模式(ALT模式)中，导通的开关SW14、第二开关SW15、开关SW21及第二开关SW23可以将接垫PD1及接垫PD2的第三AUX通道信号AUX3及第四AUX通道信号AUX4传输至接垫PD6及接垫PD4。
在图3C所示情境中，基于微控制器122的控制，开关SW11、开关SW12、开关SW13、开关SW16、开关SW22及开关SW24为截止，开关SW14、开关SW15、开关SW21及开关SW23为导通。因此，电容CP1、电容CN1、下拉电阻RP1及上拉电阻RN1被禁能。下拉电阻RP1、上拉电阻RN1、电容CP1及电容CN1不会成为接垫PD4及接垫PD6的阻抗。
综上所述，接口转换装置1及芯片12可以在不同的操作模式中提供不同规格的接口转换功能。接口转换装置1可以处理USB连接器10的信号，而不论外部装置(例如主机2或主机2’)传输给所述USB连接器10的信号是第一模式(USB 4.0模式)的信号还是第二模式(ALT模式)的信号。芯片12可以使DP连接器11的AUX通道接脚在不同模式中都能符合DP规格。因此，接口转换装置1及芯片12可有效改善不同规格的装置连接时的相容性。
虽然本发明已以实施例公开如上，然而其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，应当可作些许的更动与润饰，故本发明的保护范围应当视权利要求所界定者为准。

Claims (19)

1.一种芯片，包括：
一第一接垫，适于耦接一通用序列总线连接器的一第一边带使用接脚；
一第二接垫，适于耦接该通用序列总线连接器的一第二边带使用接脚；
一第三接垫，适于耦接一第一电容的一第一端；
一第四接垫，适于耦接该第一电容的一第二端，以及适于耦接一显示端口连接器的一辅助通道的一第一接脚；
一第五接垫，适于耦接一第二电容的一第一端；以及
一第六接垫，适于耦接该第二电容的一第二端，以及适于耦接该显示端口连接器的该辅助通道的一第二接脚，其中
当该芯片操作于一第一模式时，符合一显示端口规格的一第一辅助通道信号及一第二辅助通道信号选择性地分别被传输至该第三接垫及该第五接垫，该第四接垫的电压选择性地被弱下拉，以及该第六接垫的电压选择性地被弱上拉，以及
当该芯片操作于一第二模式时，该第一接垫及该第二接垫中的一者选择性地被连接至该第四接垫，且该第一接垫及该第二接垫中的另一者选择性地被连接至该第六接垫。
2.如权利要求1所述的芯片，还包含：
一下拉电阻；
一上拉电阻；
一穿隧电路，被配置为在该第一模式时提供该第一辅助通道信号及该第二辅助通道信号；以及
一连接电路，耦接该穿隧电路以接收该第一辅助通道信号及该第二辅助通道信号，以及耦接该下拉电阻、该上拉电阻、该第一接垫、该第二接垫、该第三接垫、该第四接垫、该第五接垫及该第六接垫；
其中当该芯片操作于该第一模式时，该连接电路被配置为，将该第一辅助通道信号及该第二辅助通道信号分别选择性地传输至该第三接垫及该第五接垫，将该第四接垫选择性地连接至该下拉电阻，且将该第六接垫选择性地连接至该上拉电阻；以及
其中当该芯片操作于该第二模式时，该连接电路被配置为，将该第一接垫及该第二接垫中的一者选择性地连接至该第四接垫，且将该第一接垫及该第二接垫中的另一者选择性地连接至该第六接垫。
3.如权利要求2所述的芯片，还包含：
一微控制器，耦接该连接电路，其中该微控制器依据一连接组态信号产生至少一开关信号至该连接电路，以指示该芯片是操作于该第一模式或该第二模式。
4.如权利要求2所述的芯片，其中
当该芯片操作于该第一模式时，该第一接垫及该第二接垫所传输的信号为符合一通用序列总线4.0规格的一边带信号；以及
当该芯片操作于该第二模式时，该第一接垫及该第二接垫所传输的信号为符合一显示端口规格的一第三辅助通道信号与一第四辅助通道信号。
5.如权利要求2所述的芯片，其中该连接电路包括：
一第一节点；
一第二节点；
一第一开关电路，耦接该第一接垫、该第二接垫、该穿隧电路、该第一节点及该第二节点；以及
一第二开关电路，耦接该第一节点、该第二节点、该下拉电阻、该上拉电阻、该第三接垫、该第四接垫、该第五接垫及该第六接垫。
6.如权利要求5所述的芯片，其中
当该芯片操作于该第一模式时，该第一开关电路被配置为，将该第一辅助通道信号及该第二辅助通道信号分别选择性地传输至该第一节点及该第二节点；以及
当该芯片操作于该第二模式时，该第一开关电路被配置为，将该第一接垫及该第二接垫中的一者选择性地连接至该第一节点，以及将该第一接垫及该第二接垫中的另一者选择性地连接至该第二节点。
7.如权利要求5所述的芯片，其中该第一开关电路包括：
一第一开关，具有一第一端耦接该穿隧电路以接收该第一辅助通道信号，其中该第一开关的一第二端耦接该第一节点；
一第二开关，具有一第一端耦接该穿隧电路以接收该第二辅助通道信号，其中该第二开关的一第二端耦接该第二节点；
一第三开关，具有耦接该第一接垫的一第一端以及耦接该第一节点的一第二端；
一第四开关，具有耦接该第一接垫的一第一端以及耦接该第二节点的一第二端；
一第五开关，具有耦接该第二接垫的一第一端以及耦接该第一节点的一第二端；以及
一第六开关，具有耦接该第二接垫的一第一端以及耦接该第二节点的一第二端；
其中在该第一模式中，该第一开关及该第二开关为导通，以及该第三开关、该第四开关、该第五开关及该第六开关为截止；
其中在该第二模式中，该第一开关及该第二开关为截止；
其中在该第二模式中，当该第三开关与该第六开关为导通时，该第四开关与该第五开关为截止；以及
其中在该第二模式中，当该第三开关与该第六开关为截止时，该第四开关与该第五开关为导通。
8.如权利要求5所述的芯片，其中
当该芯片操作于该第一模式时，该第二开关电路被配置为，将该第一节点连接至该第三接垫，以及将该第二节点连接至该第五接垫；以及
当该芯片操作于该第二模式时，该第二开关电路被配置为，将该第一节点连接至该第四接垫，以及将该第二节点连接至该第六接垫。
9.如权利要求5所述的芯片，其中该第二开关电路包括：
一第一开关，具有耦接该第一节点及该第三接垫的一第一端以及耦接该第四接垫的一第二端，其中该第一开关于该第一模式为截止，以及该第一开关于该第二模式为导通；
一第二开关，具有耦接该第四接垫的一第一端以及耦接该下拉电阻的一第二端，其中该第二开关于该第一模式为导通，以及该第二开关于该第二模式为截止；
一第三开关，具有耦接该第二节点及该第五接垫的一第一端以及耦接该第六接垫的一第二端，其中该第三开关于该第一模式为截止，以及该第三开关于该第二模式为导通；以及
一第四开关，具有耦接该第六接垫的一第一端以及耦接该上拉电阻的一第二端，其中该第四开关于该第一模式为导通，以及该第四开关于该第二模式为截止。
10.一种连接接口转换装置，包括：
一通用序列总线连接器；
一显示端口连接器；
一第一电容及一第二电容；以及
一芯片，具有一第一接垫、一第二接垫、一第三接垫、一第四接垫、一第五接垫及一第六接垫，其中该第一接垫耦接至该通用序列总线连接器的一第一边带使用接脚，该第二接垫耦接该通用序列总线连接器的一第二边带使用接脚，该第三接垫耦接该第一电容的一第一端，该第四接垫耦接该第一电容的一第二端以及该显示端口连接器的一辅助通道的一第一接脚，该第五接垫耦接该第二电容的一第一端，该第六接垫耦接该第二电容的一第二端以及该显示端口连接器的该辅助通道的一第二接脚；
其中当该芯片操作于一第一模式时，该芯片将符合一显示端口规格的一第一辅助通道信号及一第二辅助通道信号选择性地分别传输至该第三接垫及该第五接垫，该芯片选择性地弱下拉该第四接垫的电压，以及该芯片选择性地弱上拉该第六接垫的电压；以及
其中当该芯片操作于一第二模式时，该芯片将该第一接垫及该第二接垫中的一者选择性地连接至该第四接垫，以及该芯片将该第一接垫及该第二接垫中的另一者选择性地连接至该第六接垫。
11.如权利要求10所述的连接接口转换装置，其中该芯片还包括：
一下拉电阻；
一上拉电阻；
一穿隧电路，被配置为在该第一模式时提供该第一辅助通道信号及该第二辅助通道信号；以及
一连接电路，耦接该穿隧电路以接收该第一辅助通道信号及该第二辅助通道信号，以及耦接该下拉电阻、该上拉电阻、该第一接垫、该第二接垫、该第三接垫、该第四接垫、该第五接垫及该第六接垫；
其中当该芯片操作于该第一模式时，该连接电路被配置为，将该第一辅助通道信号及该第二辅助通道信号分别选择性地传输至该第三接垫及该第五接垫，将该第四接垫选择性地连接至该下拉电阻，且将该第六接垫选择性地连接至该上拉电阻；以及
其中当该芯片操作于该第二模式时，该连接电路被配置为，将该第一接垫及该第二接垫中的一者选择性地连接至该第四接垫，且将该第一接垫及该第二接垫中的另一者选择性地连接至该第六接垫。
12.如权利要求11所述的连接接口转换装置，其中该芯片还包含：
一微控制器，耦接该连接电路，其中该微控制器依据一连接组态信号产生至少一开关信号至该连接电路，以指示该芯片是操作于该第一模式或该第二模式。
13.如权利要求11所述的连接接口转换装置，其中
当该芯片操作于该第一模式时，该第一接垫及该第二接垫所传输的信号为符合一通用序列总线4.0规格的一边带信号；以及
当该芯片操作于该第二模式时，该第一接垫及该第二接垫所传输的信号为符合一显示端口规格的一第三辅助通道信号与一第四辅助通道信号。
14.如权利要求11所述的连接接口转换装置，其中该连接电路包括：
一第一节点；
一第二节点；
一第一开关电路，耦接该第一接垫、该第二接垫、该穿隧电路、该第一节点及该第二节点；以及
一第二开关电路，耦接该第一节点、该第二节点、该下拉电阻、该上拉电阻、该第三接垫、该第四接垫、该第五接垫及该第六接垫。
15.如权利要求14所述的连接接口转换装置，其中
当该芯片操作于该第一模式时，该第一开关电路被配置为，将该第一辅助通道信号及该第二辅助通道信号分别选择性地传输至该第一节点及该第二节点；以及
当该芯片操作于该第二模式时，该第一开关电路被配置为，将该第一接垫及该第二接垫中的一者选择性地连接至该第一节点，以及将该第一接垫及该第二接垫中的另一者选择性地连接至该第二节点。
16.如权利要求14所述的连接接口转换装置，其中该第一开关电路包括：
一第一开关，具有一第一端耦接该穿隧电路以接收该第一辅助通道信号，其中该第一开关的一第二端耦接该第一节点；
一第二开关，具有一第一端耦接该穿隧电路以接收该第二辅助通道信号，其中该第二开关的一第二端耦接该第二节点；
一第三开关，具有耦接该第一接垫的一第一端以及耦接该第一节点的一第二端；
一第四开关，具有耦接该第一接垫的一第一端以及耦接该第二节点的一第二端；
一第五开关，具有耦接该第二接垫的一第一端以及耦接该第一节点的一第二端；以及
一第六开关，具有耦接该第二接垫的一第一端以及耦接该第二节点的一第二端；
其中在该第一模式中，该第一开关及该第二开关为导通，以及该第三开关、该第四开关、该第五开关及该第六开关为截止；
其中在该第二模式中，该第一开关及该第二开关为截止；
其中在该第二模式中，当该第三开关与该第六开关为导通时，该第四开关与该第五开关为截止；以及
其中在该第二模式中，当该第三开关与该第六开关为截止时，该第四开关与该第五开关为导通。
17.如权利要求14所述的连接接口转换装置，其中
当该芯片操作于该第一模式时，该第二开关电路被配置为，将该第一节点连接至该第三接垫，以及将该第二节点连接至该第五接垫；以及
当该芯片操作于该第二模式时，该第二开关电路被配置为，将该第一节点连接至该第四接垫，以及将该第二节点连接至该第六接垫。
18.如权利要求14所述的连接接口转换装置，其中该第二开关电路包括：
一第一开关，具有耦接该第一节点及该第三接垫的一第一端以及耦接该第四接垫的一第二端，其中该第一开关于该第一模式为截止，以及该第一开关于该第二模式为导通；
一第二开关，具有耦接该第四接垫的一第一端以及耦接该下拉电阻的一第二端，其中该第二开关于该第一模式为导通，以及该第二开关于该第二模式为截止；
一第三开关，具有耦接该第二节点及该第五接垫的一第一端以及耦接该第六接垫的一第二端，其中该第三开关于该第一模式为截止，以及该第三开关于该第二模式为导通；以及
一第四开关，具有耦接该第六接垫的一第一端以及耦接该上拉电阻的一第二端，其中该第四开关于该第一模式为导通，以及该第四开关于该第二模式为截止。
19.如权利要求10所述的连接接口转换装置，更包括：
一电力传输控制器，被配置为依照该通用序列总线连接器的连接组态而提供一连接组态信号给该芯片，以指示该芯片操作于该第一模式或该第二模式。
CN202010984496.6A 2019-10-22 2020-09-18 芯片及接口转换装置 Active CN112115085B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962924686P 2019-10-22 2019-10-22
US62/924,686 2019-10-22
TW109128534A TWI753541B (zh) 2019-10-22 2020-08-21 晶片及介面轉換裝置
TW109128534 2020-08-21

Publications (2)

Publication Number Publication Date
CN112115085A true CN112115085A (zh) 2020-12-22
CN112115085B CN112115085B (zh) 2022-04-29

Family

ID=73800211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010984496.6A Active CN112115085B (zh) 2019-10-22 2020-09-18 芯片及接口转换装置

Country Status (2)

Country Link
US (1) US11176074B2 (zh)
CN (1) CN112115085B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253911A (zh) * 2010-05-21 2011-11-23 晨星软件研发(深圳)有限公司 数据传输接口、数据传输方法以及使用此数据传输接口的电子装置
CN104954038A (zh) * 2014-03-24 2015-09-30 智原科技股份有限公司 集成电路
US20160110305A1 (en) * 2014-10-15 2016-04-21 Icron Technologies Corporation Devices and methods for providing concurrent superspeed communication and four-lane displayport communication via a usb type-c receptacle
TWI539270B (zh) * 2015-05-22 2016-06-21 宏碁股份有限公司 可擴充電子裝置及其擴充底座
US20170344508A1 (en) * 2016-05-26 2017-11-30 Silicon Laboratories Inc. System, USB Type-C Connector And Method To Transmit Encoded Data
CN107800421A (zh) * 2016-09-01 2018-03-13 联咏科技股份有限公司 芯片、可选模式缓冲电路及其模式选择方法
CN107807893A (zh) * 2016-09-08 2018-03-16 钰群科技股份有限公司 通用串行总线c型模块
TWI625025B (zh) * 2016-12-22 2018-05-21 華碩電腦股份有限公司 充放電裝置及其控制方法
CN109286771A (zh) * 2017-07-20 2019-01-29 青岛海信电器股份有限公司 一种终端设备及其控制方法
US10353853B1 (en) * 2018-04-11 2019-07-16 Cypress Semiconductor Corporation USB type-C sideband signal interface circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06265706A (ja) 1993-03-11 1994-09-22 Matsushita Electric Ind Co Ltd 回転多面鏡
TWM256012U (en) * 2004-03-04 2005-01-21 Carry Computer Eng Co Ltd USB connector with card detector
US8112571B1 (en) * 2009-07-23 2012-02-07 Cypress Semiconductor Corporation Signal connection device and method
CN103064489B (zh) 2011-10-21 2016-03-30 华为终端有限公司 一种根据usb接口状态进行内部电路选择的方法及终端
KR20140099297A (ko) * 2011-11-30 2014-08-11 애플 인크. 전자 디바이스를 위한 커넥터
US9021159B2 (en) 2012-09-07 2015-04-28 Apple Inc. Connector adapter
KR101988287B1 (ko) 2012-11-26 2019-06-12 삼성전자주식회사 저장 장치 및 그것을 포함하는 컴퓨팅 시스템, 및 그것의 데이터 전송 방법
CN104239240A (zh) 2013-06-11 2014-12-24 鸿富锦精密工业（深圳）有限公司 具有整合功能usb接口的电子装置
CN204480239U (zh) 2015-02-12 2015-07-15 北京惠朗时代科技有限公司 一种usb转串口控制电路
CN108594778A (zh) 2015-04-22 2018-09-28 常州爱上学教育科技有限公司 用于智能家居的usb控制系统和方法
US10691470B2 (en) * 2015-06-18 2020-06-23 Kenneth Mark Woog Personal computer system with remotely-configured hardware-enforced usage limits
US10185670B2 (en) 2015-09-15 2019-01-22 Gatekeeper Ltd. System and method for securely connecting to a peripheral device
GB2552559A (en) 2016-07-25 2018-01-31 Cirrus Logic Int Semiconductor Ltd Connectors for data transfer
CN207473602U (zh) 2017-11-02 2018-06-08 党宗学 一种基于usb接口的can总线控制装置
US11513808B2 (en) * 2019-06-28 2022-11-29 Intel Corporation Automatic switching and deployment of software or firmware based USB4 connection managers
TWI714243B (zh) * 2019-09-03 2020-12-21 威鋒電子股份有限公司 Usb積體電路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253911A (zh) * 2010-05-21 2011-11-23 晨星软件研发(深圳)有限公司 数据传输接口、数据传输方法以及使用此数据传输接口的电子装置
CN104954038A (zh) * 2014-03-24 2015-09-30 智原科技股份有限公司 集成电路
US20160110305A1 (en) * 2014-10-15 2016-04-21 Icron Technologies Corporation Devices and methods for providing concurrent superspeed communication and four-lane displayport communication via a usb type-c receptacle
TWI539270B (zh) * 2015-05-22 2016-06-21 宏碁股份有限公司 可擴充電子裝置及其擴充底座
US20170344508A1 (en) * 2016-05-26 2017-11-30 Silicon Laboratories Inc. System, USB Type-C Connector And Method To Transmit Encoded Data
CN107800421A (zh) * 2016-09-01 2018-03-13 联咏科技股份有限公司 芯片、可选模式缓冲电路及其模式选择方法
CN107807893A (zh) * 2016-09-08 2018-03-16 钰群科技股份有限公司 通用串行总线c型模块
TWI625025B (zh) * 2016-12-22 2018-05-21 華碩電腦股份有限公司 充放電裝置及其控制方法
CN109286771A (zh) * 2017-07-20 2019-01-29 青岛海信电器股份有限公司 一种终端设备及其控制方法
US10353853B1 (en) * 2018-04-11 2019-07-16 Cypress Semiconductor Corporation USB type-C sideband signal interface circuit

Also Published As

Publication number Publication date
US11176074B2 (en) 2021-11-16
CN112115085B (zh) 2022-04-29
US20210117355A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
TWI406134B (zh) 管腳共享裝置及管腳共享方法
US6845420B2 (en) System for supporting both serial and parallel storage devices on a connector
EP0942562B1 (en) Driver for a serial bus
CN101335736B (zh) 高速外设互联接口
US7394282B2 (en) Dynamic transmission line termination
US7627845B2 (en) Macrocell, integrated circuit device, and electronic instrument
US7805553B2 (en) Integrated circuit device and electronic instrument
US6070211A (en) Driver/receiver circuitry for enhanced PCI bus with differential signaling
CN105656471A (zh) 使用usb-c型接口的系统及多功能控制电路
JP3610424B2 (ja) 電子機器及びインタフェース回路
US20110087914A1 (en) I2c buffer clock delay detection method
KR19990029215A (ko) 사용 상황 전달 장치 및 사용 상황 전달 방법
CN211062033U (zh) 测试转接器以及测试设备
CN112115085B (zh) 芯片及接口转换装置
TWI753541B (zh) 晶片及介面轉換裝置
CN113614705A (zh) 经由电力线的数据传输
US20230170934A1 (en) Bidirectional bypass mode
CN115309683A (zh) 串口自适应切换电路及通讯设备
CN115039087A (zh) 数据总线信号调节器及电平移位器
US11687483B1 (en) Embedded physical layers with passive interfacing for configurable integrated circuits
CN220752704U (zh) 基于Type-C接口的可扩展测试电路
TWI714938B (zh) 控制方法及電子系統
CN109032983B (zh) 一种含有usb信号连接电路的手持阅读器
CN221041793U (zh) 一种Type-C接口的选通系统
CN217386350U (zh) 一种i2c总线隔离电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant