CN221041793U - 一种Type-C接口的选通系统 - Google Patents
一种Type-C接口的选通系统 Download PDFInfo
- Publication number
- CN221041793U CN221041793U CN202322423440.5U CN202322423440U CN221041793U CN 221041793 U CN221041793 U CN 221041793U CN 202322423440 U CN202322423440 U CN 202322423440U CN 221041793 U CN221041793 U CN 221041793U
- Authority
- CN
- China
- Prior art keywords
- interface
- gating circuit
- nmos tube
- channel
- bidirectional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims abstract description 21
- 230000002457 bidirectional effect Effects 0.000 claims description 89
- 238000000034 method Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 101100236764 Caenorhabditis elegans mcu-1 gene Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请实施例提供了一种Type‑C接口的选通系统。该系统包括MCU、Type‑C接口、第一选通电路和第二选通电路;所述Type‑C接口包括CC1接口和CC2接口;MCU用于检测CC1接口以及CC2接口的电压,根据所述电压控制第一选通电路以及第二选通电路的导通或断开,以控制所述Type‑C接口的通信通道的导通或断开。本申请实施例提供的技术方案中,不需要通过成本价高且工艺复杂的芯片控制识别接口,只需要通过MCU控制的外围电路的物理连接就可以识别接口并控制接口的选通。
Description
【技术领域】
本申请实施例涉及电子设备技术领域,尤其涉及一种Type-C接口的选通系统。
【背景技术】
Type-C充电线母头常用5个端子,分别是接地端(GND)、电源端(Vbus)、USB2.0数据端(D+)、USB2.0数据端(D-)、数据端(CC1)、数据端(CC2)。与母头不同,Type-C充电线公头没有数据端(CC1)和数据端(CC2),而是CC端和Vconn端。
在标准的通用串行总线(Universal Serial Bus,简称USB)Type-C线缆上,母头只会通过线缆连接每个公头中的一条CC线来建立信号定位,另一个CC引脚则改用Vconn,以便为电子元件供电。Type-C母头端有两个光电二极管(Photo-Diode,简称PD)通信信号线CC1、CC2,用于适合Type-C公头双面正反插使用,且CC信号使用CC1、CC2其中一端即可,另一端自动改用为Vconn端。由于公头的CC与Vconn通道需互相独立不能同时连接在一起,即Type-C母头的两路CC通道需解决完成CC电路的选通,且断开另一路,防止对Vconn的造成干扰。
相关技术中,通常利用微控制器以及PD芯片的配合来实现2个CC接口的识别和分配,但是PD芯片工艺复杂,使用成本很高。
【实用新型内容】
有鉴于此,本申请实施例提供了一种Type-C接口的选通系统,用以解决相关技术中通过微控制器以及PD芯片实现接口识别时,PD芯片工艺复杂,使用成本很高的问题。
第一方面,本申请实施例提供了一种Type-C接口的选通系统,所述系统包括MCU、Type-C接口、第一选通电路和第二选通电路;所述Type-C接口包括CC1接口和CC2接口;
MCU用于检测CC1接口以及CC2接口的电压,根据所述控制第一选通电路以及第二选通电路的导通或断开,以控制所述Type-C接口的通信通道的导通或断开。
在一种可能的实现方式中,所述MCU与所述Type-C接口、所述第一选通电路和所述第二选通电路连接;
所述Type-C接口与所述第一选通电路和所述第二选通电路连接。
在一种可能的实现方式中,所述第一选通电路包括第一电阻、第一下拉电阻以及两个双向NMOS管;两个双向NMOS管分别为第一双向NMOS管和第二双向NMOS管;
第一双向NMOS管的栅极与第一电阻的第一端和第二双向NMOS管的栅极连接,第一双向NMOS管的源极与第一电阻的第二端和第二双向NMOS管的源极连接,第一双向NMOS管的漏极与CC1接口和第一下拉电阻的第一端连接,第一下拉电阻的第二端接地;
第二双向NMOS管的栅极与第一电阻的第一端连接,第二双向NMOS管的源极与第一电阻的第二端连接。
在一种可能的实现方式中,所述第二选通电路包括第二电阻、第二下拉电阻以及两个双向NMOS管;两个双向NMOS管分别为第三双向NMOS管和第四双向NMOS管;
第三双向NMOS管的栅极与第二电阻的第一端和第四双向NMOS管的栅极连接,第三双向NMOS管的源极与第二电阻的第二端和第四双向NMOS管的源极连接,第三双向NMOS管的漏极与CC2接口和第二下拉电阻的第一端连接,第二下拉电阻的第二端接地;
第四双向NMOS管的栅极与第二电阻的第一端连接,第四双向NMOS管的源极与第二电阻的第二端连接。
在一种可能的实现方式中,所述MCU具有第一引脚、第二引脚、第三引脚和第四引脚;
所述第一引脚与第三双向NMOS管的栅极、第二电阻的第一端和第四双向NMOS管的栅极连接;
所述第二引脚与第一双向NMOS管的栅极、第一电阻的第一端和第二双向NMOS管的栅极连接;
所述第三引脚与CC1接口、第一下拉电阻的第一端和第一双向NMOS管的漏极连接;
所述第四引脚与CC2接口、第二下拉电阻的第一端和第三双向NMOS管的漏极连接。
在一种可能的实现方式中,所述系统还包括一个与所述第一选通电路和所述第二选通电路均连接的模块;所述第一选通电路包括第二双向NMOS管,所述第二选通电路包括第四双向NMOS管;所述模块与所述第二双向NMOS管的漏极和所述第四双向NMOS管的漏极连接;
所述模块为与所述Type-C接口通信连接的电路或者接口。
在一种可能的实现方式中,所述Type-C接口的通信通道包括CC1通道和CC2通道;
所述CC1通道用于指示CC1接口与所述模块之间的通道,所述CC2通道用于指示CC2接口与所述模块之间的通道。
在一种可能的实现方式中,MCU具体用于检测CC1接口以及CC2接口的电压;根据所述电压确定出接入外接设备的CC通道的接口为CC1接口时,控制第一选通电路导通,第二选通电路断开,以控制CC1通道导通,CC2通道断开;或者,
根据所述电压确定出接入外接设备的CC通道的接口为CC2接口时,控制第一选通电路断开,第二选通电路导通,以控制CC1通道断开,CC2通道导通;或者,
根据所述电压确定出Type-C接口并未与外接设备的CC通道连接时,控制第一选通电路和第二选通电路断开,以控制CC1通道和CC2通道断开。
本申请实施例提供的技术方案中,不需要通过成本价高且工艺复杂的芯片控制识别接口,只需要通过MCU控制的外围电路的物理连接就可以识别接口并控制接口的选通。
【附图说明】
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种Type-C插座模组和插头模组连接原理图;
图2为本申请实施例提供的一种Type-C接口的选通系统的结构示意图;
图3为本申请实施例提供的另一种Type-C接口的选通系统的结构示意图。
【具体实施方式】
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应当明确,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
应当理解,本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,甲和/或乙,可以表示:单独存在甲,同时存在甲和乙,单独存在乙这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地,取决于语境,短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
图1为本申请实施例提供的一种Type-C插座模组和插头模组连接原理图,如图1所示,Type-C插座模组包括两个CC接口,两个CC接口分别为CC1接口和CC2接口,Type-C插头模组只有一个CC接口,所以在连接时Type-C插座模组需要识别Type-C插头模组的正反。在Type-C插座模组的CC1接口后加入第一选通电路,在CC2接口后加入第二选通电路,通过控制第一选通电路和第二选通电路的导通或断开,以控制Type-C接口的通信通道的导通或断开。具体地,控制与Type-C插头模组的CC接口连接的通信通道导通,与Type-C插头模组的Vconn接口连接的通信通道断开,以防止对Vconn接口造成干扰。Type-C插座模组与Type-C插头模组的接口中间有连线的代表接口物理连接,通信通道导通,可以进行数据通信;Vconn接口与Type-C插座模组内相应接口间无连线表示两接口物理连接,但通道断开,无数据通信。
图2为本申请实施例提供的一种Type-C接口的选通系统的结构示意图,如图2所示,该系统包括MCU 1、Type-C接口2、第一选通电路3和第二选通电路4。MCU 1与Type-C接口2、第一选通电路3和第二选通电路4连接;Type-C接口2与第一选通电路3和第二选通电路4连接。
进一步地,该系统还包括模块5,模块5与第一选通电路3和第二选通电路4连接。模块5为与Type-C接口2通信连接的电路或者接口。
图3为本申请实施例提供的一种Type-C接口的选通系统的结构示意图,如图3所示,该系统包括MCU 1、Type-C接口2、第一选通电路3和第二选通电路4。MCU 1与Type-C接口2、第一选通电路3和第二选通电路4连接;Type-C接口2与第一选通电路3和第二选通电路4连接。Type-C接口2包括CC1接口21和CC2接口22。
MCU 1用于检测CC1接口21以及CC2接口22的电压,根据电压控制第一选通电路3以及第二选通电路4的导通或断开,以控制Type-C接口2的通信通道的导通或断开。
第一选通电路3包括第一电阻31、第一下拉电阻32以及两个双向N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor,简称NMOS)管;两个双向NMOS管分别为第一双向NMOS管33和第二双向NMOS管34;第一双向NMOS管33的栅极与第一电阻31的第一端和第二双向NMOS管34的栅极连接,第一双向NMOS管33的源极与第一电阻31的第二端和第二双向NMOS管34的源极连接,第一双向NMOS管33的漏极与CC1接口和第一下拉电阻32的第一端连接,第一下拉电阻32的第二端接地;第二双向NMOS管34的栅极与第一电阻31的第一端连接,第二双向NMOS管34的源极与第一电阻31的第二端连接。
第二选通电路4包括第二电阻41、第二下拉电阻42以及两个双向NMOS管;两个双向NMOS管分别为第三双向NMOS管43和第四双向NMOS管44;第三双向NMOS管43的栅极与第二电阻41的第一端和第四双向NMOS管44的栅极连接,第三双向NMOS管43的源极与第二电阻41的第二端和第四双向NMOS管44的源极连接,第三双向NMOS管43的漏极与CC2接口22和第二下拉电阻42的第一端连接,第二下拉电阻42的第二端接地;第四双向NMOS管44的栅极与第二电阻41的第一端连接,第四双向NMOS管44的源极与第二电阻41的第二端连接。
本申请实施例中,MCU具有第一引脚11、第二引脚12、第三引脚13和第四引脚14;第一引脚11与第二电阻41的第一端、第三双向NMOS管43的栅极和第四双向NMOS管44的栅极连接;第二引脚12与第一电阻31的第一端、第一双向NMOS管33的栅极和第二双向NMOS管34的栅极连接;第三引脚13与CC1接口21、第一下拉电阻32的第一端和第一双向NMOS管33的漏极连接;第四引脚14与CC2接口22、第二下拉电阻42的第一端和第三双向NMOS管43的漏极连接。
本申请实施例中,该系统还包括模块5;模块5与第二双向NMOS管34的漏极和第四双向NMOS管44的漏极连接;模块5为与Type-C接口通信连接的电路或者接口。
Type-C接口的通信通道包括CC1通道6和CC2通道7;CC1通道6用于指示CC1接口21与模块5之间的通道,CC2通道7用于指示CC2接口22与模块5之间的通道。
当外接设备与Type-C接口2连接时,CC1接口21和CC2接口22分别与CC接口和Vconn接口连接,即CC1接口21与CC接口连接,CC2接口22与Vconn接口连接;或者,CC2接口22与CC接口连接,CC1接口21与Vconn接口连接。因为Vconn接口不会对外产生电压,所以MCU 1的第三引脚13和第四引脚14可以通过检测CC1接口21以及CC2接口22的电压,根据电压确定出与外接设备的CC通道连接的接口,并通过MCU引脚控制第一选通电路3以及第二选通电路4的导通或断开,以控制Type-C接口2的通信通道的状态。
本申请实施例中,MCU 1具体用于检测CC1接口21以及CC2接口22的电压;根据电压确定出接入外接设备的CC通道的接口为CC1接口21时,控制第一选通电路3导通,第二选通电路4断开,以控制CC1通道6导通,CC2通道7断开;或者,根据电压确定出接入外接设备的CC通道的接口为CC2接口22时,控制第一选通电路3断开,第二选通电路4导通,以控制CC1通道6断开,CC2通道7导通;或者,根据电压确定出Type-C接口2并未与外接设备的CC通道连接时,控制第一选通电路3和第二选通电路4断开,以控制CC1通道6和CC2通道7断开。外接设备可以包括外部Type-C设备或者Type-C公头端。
具体地,MCU 1根据电压确定出接入外接设备的CC通道的接口为CC1接口21时,第一引脚11保持输出低电平状态,第二选通电路4保持断开状态,第二引脚12改变为输出高电平状态,第一选通电路3转换为导通状态。CC1通道6与外接设备的CC接口物理连接,CC1通道导通,可以进行数据通信;CC2通道7与Vconn接口物理连接,但CC2通道7断开,无数据通信。
MCU 1根据电压确定出接入外接设备的CC通道的接口为CC2接口22时,第一引脚11改变为输出高电平状态,第二选通电路4转换为导通状态,第二引脚12保持输出低电平状态,第一选通电路3保持断开状态。CC1通道6与Vconn接口物理连接,但CC1通道6断开,无数据通信;CC2通道7与外接设备的CC接口Vconn接口物理连接,CC2通道导通,可以进行数据通信。
需要说明的是,上述实施例中的“高电平”和“低电平”的电压值并不做具体限定,只要高电平的电压值高于低电平的电压值即可。例如,高电平的电压值能够被识别为逻辑1,而低电平的电压值能够被识别为逻辑0。
本申请实施例提供的技术方案中,不需要通过成本价高且工艺复杂的芯片控制识别接口,只需要通过MCU控制的外围电路的物理连接就可以识别接口并控制接口的选通。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。
Claims (8)
1.一种Type-C接口的选通系统,其特征在于,所述系统包括MCU、Type-C接口、第一选通电路和第二选通电路;所述Type-C接口包括CC1接口和CC2接口;
MCU用于检测CC1接口以及CC2接口的电压,根据所述电压控制第一选通电路以及第二选通电路的导通或断开,以控制所述Type-C接口的通信通道的导通或断开。
2.根据权利要求1所述的系统,其特征在于,
所述MCU与所述Type-C接口、所述第一选通电路和所述第二选通电路连接;
所述Type-C接口与所述第一选通电路和所述第二选通电路连接。
3.根据权利要求1所述的系统,其特征在于,所述第一选通电路包括第一电阻、第一下拉电阻以及两个双向NMOS管;两个双向NMOS管分别为第一双向NMOS管和第二双向NMOS管;
第一双向NMOS管的栅极与第一电阻的第一端和第二双向NMOS管的栅极连接,第一双向NMOS管的源极与第一电阻的第二端和第二双向NMOS管的源极连接,第一双向NMOS管的漏极与CC1接口和第一下拉电阻的第一端连接,第一下拉电阻的第二端接地;
第二双向NMOS管的栅极与第一电阻的第一端连接,第二双向NMOS管的源极与第一电阻的第二端连接。
4.根据权利要求1所述的系统,其特征在于,所述第二选通电路包括第二电阻、第二下拉电阻以及两个双向NMOS管;两个双向NMOS管分别为第三双向NMOS管和第四双向NMOS管;
第三双向NMOS管的栅极与第二电阻的第一端和第四双向NMOS管的栅极连接,第三双向NMOS管的源极与第二电阻的第二端和第四双向NMOS管的源极连接,第三双向NMOS管的漏极与CC2接口和第二下拉电阻的第一端连接,第二下拉电阻的第二端接地;
第四双向NMOS管的栅极与第二电阻的第一端连接,第四双向NMOS管的源极与第二电阻的第二端连接。
5.根据权利要求1所述的系统,其特征在于,所述MCU具有第一引脚、第二引脚、第三引脚和第四引脚;
所述第一引脚与第二电阻的第一端、第三双向NMOS管的栅极和第四双向NMOS管的栅极连接;
所述第二引脚与第一电阻的第一端、第一双向NMOS管的栅极和第二双向NMOS管的栅极连接;
所述第三引脚与CC1接口、第一下拉电阻的第一端和第一双向NMOS管的漏极连接;
所述第四引脚与CC2接口、第二下拉电阻的第一端和第三双向NMOS管的漏极连接。
6.根据权利要求1所述的系统,其特征在于,所述系统还包括一个与所述第一选通电路和所述第二选通电路均连接的模块;所述第一选通电路包括第二双向NMOS管,所述第二选通电路包括第四双向NMOS管;所述模块与所述第二双向NMOS管的漏极和所述第四双向NMOS管的漏极连接;
所述模块为与所述Type-C接口通信连接的电路或者接口。
7.根据权利要求6所述的系统,其特征在于,所述Type-C接口的通信通道包括CC1通道和CC2通道;
所述CC1通道用于指示CC1接口与所述模块之间的通道,所述CC2通道用于指示CC2接口与所述模块之间的通道。
8.根据权利要求7所述的系统,其特征在于,
MCU具体用于检测CC1接口以及CC2接口的电压;根据所述电压确定出接入外接设备的CC通道的接口为CC1接口时,控制第一选通电路导通,第二选通电路断开,以控制CC1通道导通,CC2通道断开;或者,
根据所述电压确定出接入外接设备的CC通道的接口为CC2接口时,控制第一选通电路断开,第二选通电路导通,以控制CC1通道断开,CC2通道导通;
或者,
根据所述电压确定出Type-C接口并未与外接设备的CC通道连接时,控制第一选通电路和第二选通电路断开,以控制CC1通道和CC2通道断开。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2023214020467 | 2023-06-02 | ||
CN202321402046 | 2023-06-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN221041793U true CN221041793U (zh) | 2024-05-28 |
Family
ID=91132993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322423440.5U Active CN221041793U (zh) | 2023-06-02 | 2023-09-06 | 一种Type-C接口的选通系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN221041793U (zh) |
-
2023
- 2023-09-06 CN CN202322423440.5U patent/CN221041793U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8756358B2 (en) | Method and device for identifying universal serial bus (USB) insertion or charger insertion of mobile terminal | |
CN100495377C (zh) | 检测插入外设类型的方法和终端接口 | |
CN102750252B (zh) | Usb/uart接口复用电路及使用该电路的电子设备 | |
CN101335736B (zh) | 高速外设互联接口 | |
US10241935B2 (en) | Portable device, cable assembly, and USB system | |
US10845398B2 (en) | Interface circuitry for bidirectional power connector | |
US20070278999A1 (en) | USB mini B power supply system for quickly charging USB mini B devices | |
CN108710593B (zh) | 一种基于Type-C连接器的供电方法及装置 | |
CN204576500U (zh) | 一种兼容i2c通信的usb通信电路和系统 | |
US20120096286A1 (en) | Charging management method, charging control circuit and the host apparatus having the same | |
CN104915310A (zh) | 电子系统 | |
CN112952485B (zh) | 兼容式的充电线缆及其控制方法 | |
WO2020233575A1 (zh) | 一种实现usb otg功能的方法 | |
CN221041793U (zh) | 一种Type-C接口的选通系统 | |
CN206726209U (zh) | 外设插入检测电路及终端设备 | |
CN212647458U (zh) | 一种自动识别typec或u盘的新型传输接口 | |
CN116543666A (zh) | 外接显示装置的侦测电路及侦测方法 | |
US11176074B2 (en) | Chip and interface conversion device | |
CN112086830B (zh) | 一种与iOS设备通信的数据线电路 | |
CN108197057A (zh) | 一种便携式设备 | |
CN112821156B (zh) | 一种电子标签芯片与type-c数据线 | |
CN211208842U (zh) | 一种usb3.0数据线、接口模块及终端设备 | |
CN212256299U (zh) | 一种兼容串行调试的hdmi接口电路及设备 | |
CN203760209U (zh) | 一种mhl线缆及mhl线缆热插拔检测系统 | |
CN109117192B (zh) | 可唤醒待机机台的切换装置及唤醒装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |