CN112115006A - Dsp和fpga的空间辐射效应测试装置及测试方法 - Google Patents

Dsp和fpga的空间辐射效应测试装置及测试方法 Download PDF

Info

Publication number
CN112115006A
CN112115006A CN202010822305.6A CN202010822305A CN112115006A CN 112115006 A CN112115006 A CN 112115006A CN 202010822305 A CN202010822305 A CN 202010822305A CN 112115006 A CN112115006 A CN 112115006A
Authority
CN
China
Prior art keywords
fpga
module
data
dsp
fifo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010822305.6A
Other languages
English (en)
Other versions
CN112115006B (zh
Inventor
刘锦辉
张登科
孟菲
王骏君
王玉晖
刘云峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010822305.6A priority Critical patent/CN112115006B/zh
Publication of CN112115006A publication Critical patent/CN112115006A/zh
Application granted granted Critical
Publication of CN112115006B publication Critical patent/CN112115006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明属于信号控制与处理技术领域，公开了一种DSP和FPGA的空间辐射效应测试装置及测试方法，DSP和FPGA的空间辐射效应测试装置包括RS485通讯模块、主控制器模块、HPI接口模块、SELECTMAP接口模块、电压电流采集模块、FLASH读写控制模块、信号频率测量模块；通过RS485接口从上位机接收命令，对待测DSP和FPGA的加电顺序控制、电流电压监测、测试程序加载以及功能电路测试，并且将测试结果通过RS485传送至上位机。本发明可实现对供配电、器件电气参数、功能参数、控制计算机运行信号及数据等进行控制、采集、显示、存储的功能，为DSP与FPGA常态测试和辐照效应实验提供测量系统。

Description

DSP和FPGA的空间辐射效应测试装置及测试方法
技术领域
本发明属于信号控制与处理技术领域，尤其涉及一种数字信号处理器 DSP(Digital Signal Processing)和现场可编程门阵列FPGA(Field Programmable GateArray)的空间辐射效应测试装置及测试方法。
背景技术
目前，由于FPGA具有容量大、速度快、稳定性好、并行数据处理能力强 以及开发成本低周期短的特点，被广泛应用于航空宇航领域的控制与信号处理。 DSP由于编程简单、功能单元多、可靠性高以及足够灵活在航天领域同样应用 广泛。随着芯片集成度不断提升、尺寸不断小型化，空间应用的可靠性问题日 渐凸显。
空间应用的电子器件需要非常高的可靠性，以保证整个飞行器在执行任务时 万无一失。器件的空间辐射效应有可能会导致其性能衰退、出现各种错误、甚 至整个芯片被毁坏。因此运用于航天系统之前，必须对其进行全面的抗辐射能 力的评估，以确定在相应的空间环境中芯片是否会受到辐射影响。
通过上述分析，现有技术存在的问题及缺陷为：(1)现有技术中，对DSP 或FPGA芯片的测试系统仅考虑芯片的数据是否受到空间辐射影响，而空间辐 射对芯片的核电压、核电流，I\O电压，I\O电流，输出信号的频率等均会产生 影响。
(2)目前，针对DSP或FPGA单个芯片的测试系统已经存在，而在实际 应用中DSP和FPGA同时使用的结构是很常见的，所以存在对DSP和FPGA整 体结构及性能测试的需求。
(3)目前，对DSP或FPGA芯片的空间辐射效应中，用于控制整个系统 的主控芯片并未考虑其是否具有耐辐射的能力。
解决以上问题及缺陷的意义为：本发明提供一种可以同时测量DSP和FPGA 芯片的空间辐射效应测试装置以及测试方式。该测试装置的主控芯片具有耐辐 射的特点，不会因主控芯片受到空间辐射而对测试结果造成影响，所以在系统 设计时不用考虑主控芯片的位置，整体设计可以更加灵活。本测试装置对DSP 或FPGA的测试种类多，可以更全面的了解空间辐射对芯片的影响。
发明内容
针对现有技术存在的问题，本发明提供了一种DSP和FPGA的空间辐射效 应测试装置及测试方法。本发明可实现对供配电、器件电气参数、功能参数、 控制计算机运行信号及数据等进行控制、采集、显示、存储等功能，旨在为DSP 与FPGA常态测试和辐照效应实验提供测量系统。
本发明是这样实现的，一种DSP和FPGA的空间辐射效应测试装置，包括：
RS485通讯模块，用于与上位机进行通讯，所述上位机向主控FPGA发送 控制命令，以及从主控FPGA接收控制命令反馈和检测结果；
主控制器模块，用于对上位机传来的命令解析，进入相应的操作，相应的 操作包括预设配置数据的写入、配置、数据回读、空间辐射检测；预设数据的 写入时，对FLASH芯片进行初始化，接收上位机传来的被测芯片的配置数据并 存至FLASH芯片中；配置操作时，根据上位机的命令从FLASH芯片中读取配 置数据或从上位机获取用户自定义的配置数据，对被测FPGA及DSP的进行配 置操作，配置完成后从被测芯片获得配置结果反馈；数据回读时，将被测芯片 FPGA或DSP中的配置数据回读，用于存储单元的空间辐射检测；电压电流检 测时，调用电压电流采集模块，获取芯片电压电流；信号频率检测时，调用信 号频率测量模块检测定时器频率；HPI接口模块，通过HPI接口，用于主控制 器模块对DSP的程序加载，执行结果回读，存储区数据写入和错误检查；
SELECTMAP接口模块，用于通过SELECTMAP接口模块，对FPGA程序 加载，FPGA配置区数据读取和错误检查；
电压电流采集模块，通过使用电压电流测试芯片对系统电压电流测试，并 通过IIC接口对电压电流测试芯片参数配置以及电压电流采集值的读取；
FLASH读写控制模块，用于存储DSP与FPGA的配置程序数据，对配置数 据的写入、读取和更新；
信号频率测量模块，通过等精度测量技术，对FPGA和DSP的I/O信号频 率测量。
进一步，所述HPI接口模块包括多个使主控进程直接访问DSP内存空间的 并行端口；
所述SELECTMAP接口模块包括为FPGA芯片的配置数据写入、存储数据 回读、作为辅助器件对DSP外部接口进行辅助测试的多个端口；
所述电压电流采集模块包括：用于测量DSP芯片的芯片核电压电流、IO口 电压电流的多个端口；
所述FLASH读写控制模块包括用于存储DSP与FPGA的配置程序数据的 FLASH芯片，通过FLASH控制器实现对FLASH芯片的读写,把写数据缓存FIFO 中的数据存入到FLASH芯片,并把FLASH芯片中的数据送到读数据缓存FIFO 中。
进一步，所述信号频率测量模块包括通过等精度测频进行测量周期信号、 基准信号误差的等精度测频端口。
本发明另一目的在于提供一种所述DSP和FPGA的空间辐射效应测试装置 的测试方法，所述测试方法包括：
通过RS485接口从上位机接收命令，对待测DSP和FPGA的加电顺序控制、 电流电压监测、测试程序加载以及功能电路测试，并且将测试结果通过RS485 传送至上位机，供上位机软件显示测试结果。
进一步，对待测DSP和FPGA的加电顺序控制、电流电压监测、测试程序 加载以及功能电路测试中，包括：DSP芯片空间辐射效应检测方法，具体包括：
(1)主控FPGA通过RS485通讯模块接收到上位机发送的指令；
(2)主控FPGA通过主控制模块解析接收到的指令为DSP器件的写入指令；
(3)主控FPGA获取DSP器件的配置数据，配置数据的获取包括：用户自 定义配置：从上位机接收；预设程序写入：通过FLASH模块读取FLASH芯片 中的DSP配置数据；
(4)主控FPGA通过HPI模块将配置数据写入DSP中；
(5)对被测DSP器件进行辐射，在辐射期间通过电压电流采集模块获取 DSP器件的工作电压与电流，通过信号频率测量模块获取指定引脚的频率值；
(6)主控FPGA通过HPI模块依次回读DSP的内部程序区、内部数据RAM 区和内部通用寄存器中的数据；
(7)主控FPGA通过HPI模块对辐照前后的内部程序RAM区、内部数据 RAM区和内部通用寄存器数据行比较。
进一步，对待测DSP和FPGA的加电顺序控制、电流电压监测、测试程序 加载以及功能电路测试中，进一步包括：FPGA芯片空间辐射效应检测方法，具 体包括：
(1)主控FPGA通过RS485通讯模块接收到上位机发送的指令；
(2)主控FPGA通过主控制模块解析接收到的指令为FPGA器件的写入指 令；
(3)主控FPGA获取FPGA器件的配置数据，获取方法包括：自定义配置： 从上位机接收；预设程序写入：通过FLASH模块读取FLASH芯片中的FPGA 配置数据；
(4)主控FPGA通过SELECTMAP模块将被测FPGA芯片设置为 SELECTMAP工作状态；
(5)主控FPGA通过SELECTMAP模块将配置数据写入被测FPGA中；
(6)对被测FPGA器件进行辐射，在辐射期间通过电压电流采集模块获取 FPGA器件的工作电压与电流，通过信号频率测量模块获取指定引脚的频率值；
(7)主控FPGA通过SELECTMAP模块回读被测FPGA中的配置数据；
(8)主控FPGA通过SELECTMAP模块将回读的配置数据的有效位与存储 单元存储的原始配置数据的相应位进行比对。
进一步，对待测DSP和FPGA的加电顺序控制、电流电压监测、测试程序加 载以及功能电路测试中，进一步包括：
通过HPI接口向配置区(存储区)写入配置数据，操作步骤如下：
1)初始化阶段：复位信号HPI_RST置低，设定数据写入的起始地址 START_ADDR[31:0]和读写大小WR_SIZE[15:0]，读写信号HPI_WR置低，装 载信号HPI_LOAD置低，提供系统时钟SYSCLK。
2)初始化阶段完成后，复位信号HPI_RST置高，此时HPI将自动完成对 HPIC和HPIA的初始化，将需要写入的数据PRE_FIFO_DIN[7:0]使用前置FIFO 写使能PRE_FIFO_WREN和写时钟PRE_FIFO_WRCLK置于前置FIFO，并开 始写入操作。
3)在写入操作完成后HPI将完成信号HPI_FINISH置高，标志着HPI完成 了DSP的写入操作，程序将从地址0处开始运行。
通过HPI接口读取DSP配置区(存储区)的存储数据，操作步骤如下：
1)初始化阶段：复位信号HPI_RST置低，设定需要读取的存储数据的起 始地址START_ADDR[31:0]和读写大小WR_SIZE[15:0]，读写信号HPI_WR置 高，装载信号HPI_LOAD置低，给出系统时钟SYSCLK；
2)在初始化阶段完成后，HPI_RST置高，此时HPI将自动完成对HPIC 和HPIA的初始化，并开始读取操作；
3)提供后置FIFO的读取时钟POST_FIFO_RDCLK，后置FIFO读取使能 POST_FIFO_RDEN，此时可从数据端口POST_FIFO_OUT[7:0]读取到输出的数 据。待所有数据读取完成后，HPI将完成信号HPI_FINISH置高，标志着HPI 已经完成了DSP的读取操作；
通过SELECTMAP接口将配置数据传输至FPGA芯片，操作步骤如下：
1)初始化阶段：提供系统时钟SYSCLK，使能信号SEL_EN置高，复位信 号SEL_RST置高。
2)数据写入：初始化阶段完成后，使能信号SEL_EN置高，复位信号 SEL_RST置低，读写信号SEL_WR置低，提供前置FIFO空信号 PRE_FIFO_EMPTY、需要写入的配置数据置于PRE_FIFO_DATA[15:0]。
3)在写入操作完成后SELECTMAP模块将完成信号SEL_FINISH置高，标 志着SELECTMAP模块完成了FPGA的写入操作。
通过SELECTMAP接口回读FPGA芯片的配置数据，操作步骤如下：
1)读取指令写入阶段：使能信号SEL_EN置高，复位信号SEL_RST置低， 读写信号SEL_WR置低，提供前置FIFO空信号PRE_FIFO_EMPTY，需要写 入的读取指令置于前置PRE_FIFO_DATA[15:0]。
2)数据回读阶段：回读数据置于后置FIFO中，后位机提供后置FIFO的读 使能信号POST_FIFO_RDEN、后置FIFO的读时钟信号POST_FIFO_RDCLK， 将数据从POST_FIFO_OUT[15:0]引脚输出。
3)启动指令写入阶段：读写信号SEL_WR置低，提供前置FIFO空信号 PRE_FIFO_EMPTY、需要启动置于PRE_FIFO_DATA[15:0]。在FPGA重新启动 后SELECTMAP模块将完成信号SEL_FINISH置高，标志着SELECTMAP模块 完成了FPGA的回读操作。
进一步，对待测DSP和FPGA的加电顺序控制、电流电压监测、测试程序 加载以及功能电路测试中，进一步包括：
所述电压电流采集模块采集方法包括：
1)CLK端口为输入口，输入时钟频率为50MHZ，经过模块内部降频为 200KHZ；
2)RESET端口置高时系统正常工作，置低时系统复位；
3)En[1:0]端口有两根输入信号，En[1]置高时为模块写使能，此时模块将预 定的配置值写入配置寄存器，将输入的配置值写入校准寄存器；En[1]置低时模 块不进行写操作；En[0]置高时为模块读使能，将电压寄存器和电流寄存器的值 读出至Voltage和Current，En[1]置低时模块不进行写操作；
4)Cal_Reg为校准寄存器的配置值；执行写操作时，将给定的值写入校准 寄存器；
5)SCL为模块的IIC时钟输出口；SDA为模块的IIC数据输入输出口；
6)Data_Valid为数据有效位，成功读取电压电流寄存器的值后，将此位置 1；
7)Voltage为模块从电压寄存器读取的电压值；Current为模块从电流寄存 器读取的电流值；
所述FLASH读写控制模块的测试方法包括：
1)总控提供sysclk，sysrst＝1，en_write_flash＝1，地址addr和输入数据个数bytenum，FLASH进入写状态，完成后将finish信号置高发送给总控制器；
2)总控提供sysclk，sysrst＝1，en_read_flash＝1，地址addr和读取数据个数bytenum，FLASH控制器将FLASH芯片中的数据读出后写入读缓存FIFO中， 完成后将finish信号置高发送给总控制器；
3)总控制发出en_flash信号时，FLASH控制器给写缓存FIFO提供 pre_FIFOclk信号，并判断FIFO是否为空，若不为空将FIFO中数据读入FLASH 中。
4)FLASH控制器根据端口的变化对FLASH芯片进行读写；
5)后位机提供读时钟和读使能信号，并判断FIFO是否为空，如不为空将 FIFO中的数据读出。
本发明的另一目的在于提供一种计算机设备，所述计算机设备包括存储器 和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行 时，使得所述处理器执行如下步骤：
通过RS485接口从上位机接收命令，对待测DSP和FPGA的加电顺序控制、 电流电压监测、测试程序加载以及功能电路测试，并且将测试结果通过RS485 传送至上位机，供上位机软件显示测试结果。
本发明的另一目的在于提供一种计算机可读存储介质，存储有计算机程序， 所述计算机程序被处理器执行时，使得所述处理器执行如下步骤：
通过RS485接口从上位机接收命令，对待测DSP和FPGA的加电顺序控制、 电流电压监测、测试程序加载以及功能电路测试，并且将测试结果通过RS485 传送至上位机，供上位机软件显示测试结果。
结合上述的所有技术方案，本发明所具备的优点及积极效果为：
本发明可实现对供配电、器件电气参数、功能参数、控制计算机运行信号 及数据等进行控制、采集、显示、存储等功能，为DSP与FPGA常态测试和辐 照效应实验提供测量系统。
(1)权利要求1的效果。直接的效果+整体的效果。本发明提供一种可以 同时测试DSP和FPGA芯片的空间辐射效应测试装置以及测试方式。主控芯片 具有耐辐射的特点，可以避免因其受到辐射对实验结果造成影响。本测试装置 对DSP或FPGA的测试种类多，可以更全面的了解空间辐射对芯片的影响。
(2)从权的效果。
(3)对比的技术效果或者实验效果。本发明相较于已有技术，提供了一种 可以同时同时测量DSP和FPGA芯片的空间辐射效应测试装置以及测试方式。 并且该测试装置的主控芯片具有耐辐射的特点，不会因主控芯片受到空间辐射 而对测试结果造成影响，具有更高的准确率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所 需要使用的附图做简单的介绍，显而易见地，下面所描述的附图仅仅是本申请 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下 还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的DSP测试系统架构图。
图2是本发明实施例提供的HPI模块内部功能框图。
图3是本发明实施例提供的SELECTMAP模块内部功能框图。
图4是本发明实施例提供的模块结构图。
图5是本发明实施例提供的FLASH控制器结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例， 对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解 释本发明，并不用于限定本发明。
针对现有技术存在的问题，本发明提供了一种DSP和FPGA的空间辐射效 应测试装置及测试方法，下面结合附图对本发明作详细的描述。
本测试系统中的的FPGA测试对象为Spartan6(型号： XC6SLX75-3FGG484)，DSP测试对象是TMS320C6713BGDP-A200。
图1为DSP测试系统架构图，其中TI公司的DSP芯片TMS320C6713B和 Xilinx公司的FPGA芯片Spartan6为被测试芯片，Actel公司的FPGA芯片 AX1000作为控制芯片，该芯片具有耐辐射的特点，可以在测试时将其置于辐射 环境中，通过RS485接口从上位机接收命令，实现对待测DSP和FPGA的加电 顺序控制、电流电压监测、测试程序加载以及功能电路测试等功能，并且将测 试结果通过RS485传送至上位机，供上位机软件显示测试结果。
AX1000作为测试系统的核心，需要实现对上位机命令的解析、执行以及执 行结果的回传。
实现上述功能需要在AX1000实现RS485通讯模块，主控制器模块，HPI 接口模块，SELECTMAP接口模块，电压电流采集模块，FLASH读写控制模块， 信号频率测量模块等核心模块。各个模块的功能如下：
RS485通讯模块：实现测试系统与上位机软件之间的通讯功能，上位机可 向主控FPGA发送控制命令，以及从主控FPGA接收控制命令反馈和检测结果。
主控制器模块：实现对上位机传来的命令解析，进入相应的操作，相应的 操作包括预设配置数据的写入、配置、数据回读、空间辐射检测；1)预设数 据的写入时，对FLASH芯片进行初始化，接收上位机传来的被测芯片的配置数 据并存至FLASH芯片中；2)配置操作时，根据上位机的命令从FLASH芯片中 读取配置数据或从上位机获取用户自定义的配置数据，对被测FPGA及DSP的 进行配置操作，配置完成后从被测芯片获得配置结果反馈；3)数据回读时，将 被测芯片FPGA或DSP中的配置数据回读，用于存储单元的空间辐射检测；4) 电压电流的检测，定时器频率的检测。
HPI接口模块：通过HPI接口，实现主控制器对DSP的程序加载，执行结 果回读，存储区数据写入和错误检查等DSP测试相关功能。
SELECTMAP接口模块：通过SELECTMAP接口模块，实现对FPGA程序 加载功能，FPGA配置区数据读取和错误检查等FPGA测试相关功能。
电压电流采集模块：系统使用INA219电压电流测试芯片实现对系统电压电 流的测试，采集模块通过IIC接口实现对INA219参数配置以及电压电流采集值 的读取。
FLASH读写控制模块：用于存储DSP与FPGA的配置程序数据，通过 FLASH控制模块实现对配置数据的写入、读取和更新等相关功能。
信号频率测量模块：采用等精度测量技术，实现对FPGA和DSP的I/O信 号频率测量。
本发明提供的DSP和FPGA的空间辐射效应测试装置及测试方法业内的普 通技术人员还可以采用其他的步骤实施，图1的本发明提供的仅仅是一个具体 实施例而已。
下面结合测试流程对本发明作进一步描述。
本发明可以放置于辐射环境中，具体检测方法包括：
通过RS485接口从上位机接收命令，实现对待测DSP和FPGA的加电顺序 控制、电流电压监测、测试程序加载以及功能电路测试等功能，并且将测试结 果通过RS485传送至上位机，供上位机软件显示测试结果。
具体包括：
(一)DSP芯片空间辐射效应检测的流程，实现步骤如下：
(1)主控FPGA通过RS485通讯模块接收到上位机发送的指令。
(2)主控FPGA通过主控制模块解析接收到的指令为DSP器件的写入指令。
(3)主控FPGA获取DSP器件的配置数据，配置数据的获取有两种方式： 1)用户自定义配置：从上位机接收；2)预设程序写入：通过FLASH模块读取 FLASH芯片中的DSP配置数据。
(4)主控FPGA通过HPI模块将配置数据写入DSP中。
(5)对被测DSP器件进行辐射，在辐射期间通过电压电流采集模块获取 DSP器件的工作电压与电流，通过信号频率测量模块获取指定引脚的频率值。
(6)主控FPGA通过HPI模块依次回读DSP的内部程序区、内部数据RAM 区和内部通用寄存器中的数据。
(7)主控FPGA通过HPI模块对辐照前后的内部程序RAM区、内部数据 RAM区和内部通用寄存器数据行比较。
(8)停止辐射，检测结束。
在本发明中，在该辐射效应检测中DSP器件被检测的部分包括：1).芯片 受辐射时的供电电压和电流，通过与未辐射时的电压和电流相比较，检测空间 辐射对供电电压和电流的影响；2).回读DSP器件的存储单元，通过与配置前 的文件相比较，检测空间辐射对存储单元的影响；3).检测程序指定引脚的频 率，通过与程序设定的频率相比较，检测空间辐射对定时器的影响；4).将 FPGA作为辅助器件对外部接口进行测试。
(二)FPGA器件空间辐射效应检测的流程，实现步骤如下：
(1)主控FPGA通过RS485通讯模块接收到上位机发送的指令。
(2)主控FPGA通过主控制模块解析接收到的指令为FPGA器件的写入指 令。
(3)主控FPGA获取FPGA器件的配置数据，通过两种方式：1)用户自 定义配置：从上位机接收；2)预设程序写入：通过FLASH模块读取FLASH 芯片中的FPGA配置数据。
(4)主控FPGA通过SELECTMAP模块将被测FPGA芯片设置为 SELECTMAP工作状态。
(5)主控FPGA通过SELECTMAP模块将配置数据写入被测FPGA中。
(6)对被测FPGA器件进行辐射，在辐射期间通过电压电流采集模块获取 FPGA器件的工作电压与电流，通过信号频率测量模块获取指定引脚的频率值。
(7)主控FPGA通过SELECTMAP模块回读被测FPGA中的配置数据。
(8)主控FPGA通过SELECTMAP模块将回读的配置数据的有效位与存储 单元存储的原始配置数据的相应位进行比对；
(9)停止辐射，检测结束。
在本发明中，在该辐射效应检测中FPGA器件被检测的部分包括：1)芯片 受辐射时的供电电压和电流，通过与未辐射时的电压和电流相比较，检测空间 辐射对供电电压和电流的影响；2)回读FPGA器件的配置数据，通过与配置前 的文件相比较，检测空间辐射对存储单元的影响；3).检测程序指定引脚的频率， 通过与程序设定的频率相比较，检测空间辐射对定时器的影响。
下面结合各模块的结构及功能原理对本发明作进一步描述。
1.HPI接口模块：
1.1功能描述
HPI(The host-port interface)接口是一种可以使主控进程直接访问DSP内存空间的并行端口。HPI模块主要实现控制器对DSP的配置区(存储区)数据写入 和读取、程序加载等DSP测试相关功能。
1.2模块结构，如图2HPI模块内部结构图。
端口介绍：
Figure BDA0002634936300000121
Figure BDA0002634936300000131
1.3 HPI模块使用说明
使用HPI模块时只要按照操作步骤提供输入信号，HPI模块即可向DSP芯 片输出相应指令需要的信号，HPI模块的操作步骤如下：
在使用HPI接口前，需要对DSP进行复位。待输入DSP的时钟及电平稳定 后，HPI_TEST_EN置高，等待DSP复位。复位完成后DSP_RST_Finish置高。
(1)通过HPI接口向配置区(存储区)写入配置数据，操作步骤如下：
1)初始化阶段：复位信号HPI_RST置低，设定数据写入的起始地址 START_ADDR[31:0]和读写大小WR_SIZE[15:0]，读写信号HPI_WR置低，装 载信号HPI_LOAD置低，提供系统时钟SYSCLK。
2)初始化阶段完成后，复位信号HPI_RST置高，此时HPI将自动完成对 HPIC和HPIA的初始化，将需要写入的数据PRE_FIFO_DIN[7:0]使用前置FIFO 写使能PRE_FIFO_WREN和写时钟PRE_FIFO_WRCLK置于前置FIFO，并开 始写入操作。
3)在写入操作完成后HPI将完成信号HPI_FINISH置高，标志着HPI完成 了DSP的写入操作。
(2)通过HPI接口读取DSP配置区(存储区)的存储数据，操作步骤如下：
1)初始化阶段：复位信号HPI_RST置低，设定需要读取的存储数据的起 始地址START_ADDR[31:0]和读写大小WR_SIZE[15:0]，读写信号HPI_WR置 高，装载信号HPI_LOAD置低，给出系统时钟SYSCLK。
2)在初始化阶段完成后，HPI_RST置高，此时HPI将自动完成对HPIC 和HPIA的初始化，并开始读取操作。
3)提供后置FIFO的读取时钟POST_FIFO_RDCLK，后置FIFO读取使能 POST_FIFO_RDEN，此时可从数据端口POST_FIFO_OUT[7:0]读取到输出的数 据。待所有数据读取完成后，HPI将完成信号HPI_FINISH置高，标志着HPI 已经完成了DSP的读取操作。
(3)通过HPI接口加载DSP芯片存储空间中命令程序，操作步骤如下：
1)初始化阶段：复位信号HPI_RST置低，装载程序信号HPI_LOAD置高， 给出系统时钟SYSCLK。
2)初始化阶段完成后，复位信号HPI_RST置高。至此HPI将自动完成对 HPIC的初始化，并开始装载程序操作。
3)在装载程序操作完成后HPI模块将完成信号HPI_FINISH置高，标志着HPI完成了DSP的装载程序操作，程序将从地址0处开始运行
2.SELECTMAP接口模块
2.1功能描述
SELECTMAP模块的主要功能为FPGA芯片的配置数据写入、存储数据回 读、作为辅助器件对DSP外部接口进行辅助测试。
2.2模块结构
模块的功能如图3SELECTMAP模块内部功能图所示。
端口介绍：
端口名称 端口类型 端口介绍
SYSCLK Input 系统时钟输入
SEL_EN Input 模块使能信号
SEL_RST Input 模块复位信号
SEL_WR Input 模块读写信号
CCLK Output SELECTMAP时钟信号
PROGEAM_B Output SELECTMAP复位信号
INIT_B Output SELECTMAP延迟配置信号
RDWR_B Output SELECTMAP读写信号
CSI_B Output SELECTMAP数据总线使能信号
HD 三态I/O 配置和读取数据总线
PRE_FIFO_EMPTY Input 前置FIFO的空信号
PRE_FIFO_RDCLK Output 前置FIFO的读时钟信号
PRE_FIFO_RDEN Output 前置FIFO的读使能信号
PRE_FIFO_DATA[15:0] Input 前置FIFO的数据输入端口
POST_FIFO_RDCLK Input 后置FIFO的读时钟信号
POST_FIFO_RDEN Input 后置FIFO的读使能
POST_FIFO_EMPTY Output 后置FIFO的空信号
POST_FIFO_OUT[15:0] Output 后置FIFO数据输出端口
FINISH Output 模块(读/写)完成信号
2.3SELECTMAP模块：
使用SELECTMAP模块时只要按照操作步骤提供输入信号，该模块即可向 FPGA芯片输出相应指令需要的信号，FPGA模块的操作步骤如下：
(1)通过SELECTMAP接口将配置数据传输至FPGA芯片，操作步骤如下：
1)初始化阶段：提供系统时钟SYSCLK，使能信号SEL_EN置高，复位信 号SEL_RST置高。
2)数据写入：初始化阶段完成后，使能信号SEL_EN置高，复位信号 SEL_RST置低，读写信号SEL_WR置低，提供前置FIFO空信号 PRE_FIFO_EMPTY、需要写入的配置数据置于PRE_FIFO_DATA[15:0]。
3)在写入操作完成后SELECTMAP模块将完成信号SEL_FINISH置高，标 志着SELECTMAP模块完成了FPGA的写入操作。
(2)通过SELECTMAP接口回读FPGA芯片的配置数据，操作步骤如下：
1)读取指令写入阶段：使能信号SEL_EN置高，复位信号SEL_RST置低， 读写信号SEL_WR置低，提供前置FIFO空信号PRE_FIFO_EMPTY，需要写 入的读取指令置于前置PRE_FIFO_DATA[15:0]。
2)数据回读阶段：回读数据置于后置FIFO中，后位机提供后置FIFO的读 使能信号POST_FIFO_RDEN、后置FIFO的读时钟信号POST_FIFO_RDCLK， 将数据从POST_FIFO_OUT[15:0]引脚输出。
3)启动指令写入阶段：读写信号SEL_WR置低，提供前置FIFO空信号 PRE_FIFO_EMPTY、需要启动置于PRE_FIFO_DATA[15:0]。在FPGA重新启动 后SELECTMAP模块将完成信号SEL_FINISH置高，标志着SELECTMAP模块 完成了FPGA的回读操作。
对DSP外部接口辅助测试：
FPGA作为辅助器件对DSP外部接口辅助测试时，只需将指定程序写入 FPGA即可，具体步骤与SELECTMAP接口将配置数据传输至FPGA芯片相同。
3电压电流采集模块
3.1功能描述
电压电流测量模块用于测量Xilinx公司的Spartan-6的FPGA与TI公司的TMS320C6713DSP的DSP芯片的芯片核电压电流、IO口电压电流；测量核电 压电流与IO口电压电流。监测的电压电流数据通过IIC总线控制器发送至主控。 主控可以实时的根据要求来改变所监测的电压电流精度。此电压电流监测模块 具有高精度、高响应、高速率采样的特点。
3.2模块结构
电压电流采集模块结构如图5所示。
端口介绍：
Figure BDA0002634936300000171
3.3电压电流采集模块
模块的使用步骤如下：
1)CLK端口为输入口，输入时钟频率为50MHZ，经过模块内部降频为 200KHZ。
2)RESET端口置高时系统正常工作，置低时系统复位。
3)En[1:0]端口有两根输入信号，En[1]置高时为模块写使能，此时模块将预 定的配置值写入配置寄存器，将输入的配置值写入校准寄存器。En[1]置低时模 块不进行写操作。En[0]置高时为模块读使能，此时模块将电压寄存器和电流寄 存器的值读出至Voltage和Current，En[1]置低时模块不进行写操作。
4)Cal_Reg为校准寄存器的配置值，这个由用户根据相关手册得出。模块 执行写操作时，会将给定的值写入校准寄存器，这也意味着校准寄存器的值是 可以在系统运行时改变的。
5)SCL为模块的IIC时钟输出口；SDA为模块的IIC数据输入输出口；
6)Data_Valid为数据有效位，在模块成功读取电压电流寄存器的值后，会 将此位置1。
7)Voltage为模块从电压寄存器读取的电压值；Current为模块从电流寄存 器读取的电流值。
4FLASH读写控制模块
4.1功能描述
DSP与FPGA的配置程序数据存储在FLASH芯片中，通过FLASH控制器 实现对FLASH芯片的读写,把写数据缓存FIFO中的数据存入到FLASH芯片,并 把FLASH芯片中的数据送到读数据缓存FIFO中。
4.2模块结构
FLASH控制器结构如图5所示。
端口介绍：
Figure BDA0002634936300000181
Figure BDA0002634936300000191
4.3使用说明
1)总控提供sysclk，sysrst＝1，en_write_flash＝1，地址addr和输入数据个数bytenum，FLASH进入写状态，完成后将finish信号置高发送给总控制器。
2)总控提供sysclk，sysrst＝1，en_read_flash＝1，地址addr和读取数据个数bytenum，FLASH控制器将FLASH芯片中的数据读出后写入读缓存FIFO中， 完成后将finish信号置高发送给总控制器。
3)总控制发出en_flash信号时，FLASH控制器给写缓存FIFO提供 pre_FIFOclk信号，并判断FIFO是否为空，若不为空将FIFO中数据读入FLASH 中；
4)FLASH控制器根据端口的变化对FLASH芯片进行读写。
5)后位机提供读时钟和读使能信号，并判断FIFO是否为空，如不为空将 FIFO中的数据读出。
5信号频率测量模块
5.1功能描述:
等精度测频是一种在电子设计和测量领域中经常用到的频率测频方法，其测 量的特点为测量时的实际测量的门控时间为被测信号周期时间的整数倍，即等 到被测信号的上升沿到来才开始正式的测量，测量消除了被测信号周期±1的误 差，但会产生对基准信号的±1的误差，称为等精度测频。
5.2端口描述：
表1等精度测频端口
Figure BDA0002634936300000192
Figure BDA0002634936300000201
5.3使用说明:
在给定基准信号100MHZ和待测信号Fx后，将使能信号M_en置高，待测 试完成后将在Freq[31:0]输出测得待测信号的频率值，单位为HZ。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语 “上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示 的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发 明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以 特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、 “第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
应当注意，本发明的实施方式可以通过硬件、软件或者软件和硬件的结合 来实现。硬件部分可以利用专用逻辑来实现；软件部分可以存储在存储器中， 由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域的普 通技术人员可以理解上述的设备和方法可以使用计算机可执行指令和/或包含在 处理器控制代码中来实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸 如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载 体上提供了这样的代码。本发明的设备及其模块可以由诸如超大规模集成电路 或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、 可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的 处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件来实现。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于 此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明 的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的 保护范围之内。

Claims (9)

1.一种DSP和FPGA的空间辐射效应测试装置，其特征在于，所述DSP和FPGA的空间辐射效应测试装置包括：
RS485通讯模块，用于与上位机进行通讯，所述上位机向主控FPGA发送控制命令，以及从主控FPGA接收控制命令反馈和检测结果；
主控制器模块，用于对上位机传来的命令解析，进入相应的操作，相应的操作包括预设配置数据的写入、配置、数据回读，DSP和FPGA芯片的电压电流检测、信号频率测量；预设数据写入时，对FLASH芯片进行初始化，接收上位机传来的被测芯片的配置数据并存至FLASH芯片中；配置操作时，根据上位机的命令从FLASH芯片中读取配置数据或从上位机获取用户自定义的配置数据，对被测FPGA及DSP的进行配置操作，配置完成后从被测芯片获得配置结果反馈；数据回读时，将被测芯片FPGA或DSP中的配置数据回读，用于存储单元的空间辐射检测；电压电流检测时，调用电压电流采集模块，获取芯片电压电流；信号频率检测时，调用信号频率测量模块检测定时器频率；
HPI接口模块，通过HPI接口，用于主控制器模块对DSP的程序加载，执行结果回读，存储区数据写入和错误检查；
SELECTMAP接口模块，通过SELECTMAP接口，用于主控制器模块对FPGA程序加载，FPGA配置区数据读取和错误检查；
电压电流采集模块，通过使用电压电流测试芯片对系统电压电流测，并通过IIC接口对电压电流测试芯片参数配置以及电压电流采集值的读取；
FLASH读写控制模块，用于存储DSP与FPGA的配置程序数据，对配置数据的写入、读取和更新；
信号频率测量模块，通过等精度测量技术，对FPGA和DSP的I/O信号频率测量。
2.如权利要求1所述的DSP和FPGA的空间辐射效应测试装置，其特征在于，所述SELECTMAP模块包括为FPGA芯片的配置数据写入、存储数据回读、作为辅助器件对DSP外部接口进行辅助测试的多个端口；
所述电压电流采集模块包括：用于测量DSP、FPGA芯片的芯片核电压电流、I\O口电压电流的多个端口；
所述FLASH读写控制模块包括用于存储DSP与FPGA的配置程序数据的FLASH芯片，通过FLASH控制器实现对FLASH芯片的读写，写入数据时，从上位机接受配置数据存入FLASH中，读取数据时，将配置数据从FLASH中读出传至主控FPGA；
所述信号频率测量模块包括通过等精度测频进行测量待测信号的等精度测频端口。
3.一种如权利要求1～2任意一项所述DSP和FPGA的空间辐射效应测试装置的测试方法，其特征在于，所述测试方法包括：
通过RS485接口从上位机接收命令，对待测DSP和FPGA的加电顺序控制、电流电压监测、测试程序加载以及功能电路测试，并且将测试结果通过RS485传送至上位机，供上位机软件显示测试结果。
4.如权利要求3所述的测试方法，其特征在于，对待测DSP的加电顺序控制、电流电压监测、测试程序加载以及功能电路测试中，包括：DSP芯片空间辐射效应检测方法，具体包括：
(1)主控FPGA通过RS485通讯模块接收到上位机发送的指令；
(2)主控FPGA通过主控制模块解析接收到的指令为DSP器件的写入指令；
(3)主控FPGA获取DSP器件的配置数据，配置数据的获取方式有两种，包括：通过上位机发送，获取用户自定义配置数据；通过FLASH模块读取FLASH芯片中的DSP配置数据；
(4)主控FPGA通过HPI模块将配置数据写入DSP中；
(5)对被测DSP器件进行辐射，在辐射期间通过电压电流采集模块获取DSP器件的工作电压与电流，通过信号频率测量模块获取指定引脚的频率值；
(6)主控FPGA通过HPI模块依次回读DSP的内部程序区、内部数据RAM区和内部通用寄存器中的数据；
(7)主控FPGA通过HPI模块对辐照前后的内部程序RAM区、内部数据RAM区和内部通用寄存器数据行比较。
5.如权利要求3所述的测试方法，其特征在于，对待测FPGA的加电顺序控制、电流电压监测、测试程序加载以及功能电路测试中，进一步包括：FPGA器件空间辐射效应检测方法，具体包括：
(1)主控FPGA通过RS485通讯模块接收到上位机发送的指令；
(2)主控FPGA通过主控制模块解析接收到的指令为FPGA器件的写入指令；
(3)主控FPGA获取FPGA器件的配置数据，配置数据的获取方式有两种，包括：通过上位机发送，获取用户自定义配置数据；通过FLASH模块读取FLASH芯片中的FPGA配置数据；
(4)主控FPGA通过SELECTMAP模块将被测FPGA芯片设置为SELECTMAP工作模式；
(5)主控FPGA通过SELECTMAP模块将配置数据写入被测FPGA中；
(6)对被测FPGA器件进行辐射，在辐射期间通过电压电流采集模块获取FPGA器件的工作电压与电流，通过信号频率测量模块获取指定引脚的频率值；
(7)主控FPGA通过SELECTMAP模块回读被测FPGA中的配置数据；
(8)主控FPGA通过SELECTMAP模块将回读的配置数据的有效位与存储单元存储的原始配置数据的相应位进行比对。
6.如权利要求3所述的测试方法，其特征在于，对待测DSP和FPGA的加电顺序控制、电流电压监测、测试程序加载以及功能电路测试中，进一步包括：
通过HPI接口向配置区或存储区写入配置数据，操作步骤如下：
1)初始化阶段：复位信号HPI_RST置低，设定数据写入的起始地址START_ADDR[31:0]和读写大小WR_SIZE[15:0]，读写信号HPI_WR置低，装载信号HPI_LOAD置低，提供系统时钟SYSCLK；
2)初始化阶段完成后，复位信号HPI_RST置高，此时HPI将自动完成对HPIC和HPIA的初始化，将需要写入的数据PRE_FIFO_DIN[7:0]使用前置FIFO写使能PRE_FIFO_WREN和写时钟PRE_FIFO_WRCLK置于前置FIFO，并开始写入操作；
3)在写入操作完成后HPI将完成信号HPI_FINISH置高，标志着HPI完成了DSP的写入操作，程序将从地址0处开始运行；
通过HPI接口读取DSP配置区或存储区的存储数据，操作步骤如下：
1)初始化阶段：复位信号HPI_RST置低，设定需要读取的存储数据的起始地址START_ADDR[31:0]和读写大小WR_SIZE[15:0]，读写信号HPI_WR置高，装载信号HPI_LOAD置低，给出系统时钟SYSCLK；
2)在初始化阶段完成后，HPI_RST置高，此时HPI将自动完成对HPIC和HPIA的初始化，并开始读取操作；
3)提供后置FIFO的读取时钟POST_FIFO_RDCLK，后置FIFO读取使能POST_FIFO_RDEN，此时可从数据端口POST_FIFO_OUT[7:0]读取到输出的数据，待所有数据读取完成后，HPI将完成信号HPI_FINISH置高，标志着HPI已经完成了DSP的读取操作；
通过SELECTMAP接口将配置数据传输至FPGA芯片，操作步骤如下：
1)初始化阶段：提供系统时钟SYSCLK，使能信号SEL_EN置高，复位信号SEL_RST置高；
2)数据写入：初始化阶段完成后，使能信号SEL_EN置高，复位信号SEL_RST置低，读写信号SEL_WR置低，提供前置FIFO空信号PRE_FIFO_EMPTY、需要写入的配置数据置于PRE_FIFO_DATA[15:0]；
3)在写入操作完成后SELECTMAP模块将完成信号SEL_FINISH置高，标志着SELECTMAP模块完成了FPGA的写入操作；
通过SELECTMAP接口回读FPGA芯片的配置数据，操作步骤如下：
1)读取指令写入阶段：使能信号SEL_EN置高，复位信号SEL_RST置低，读写信号SEL_WR置低，提供前置FIFO空信号PRE_FIFO_EMPTY，需要写入的读取指令置于前置PRE_FIFO_DATA[15:0]；
2)数据回读阶段：回读数据置于后置FIFO中，后位机提供后置FIFO的读使能信号POST_FIFO_RDEN、后置FIFO的读时钟信号POST_FIFO_RDCLK，将数据从POST_FIFO_OUT[15:0]引脚输出；
3)启动指令写入阶段：读写信号SEL_WR置低，提供前置FIFO空信号PRE_FIFO_EMPTY、需要启动置于PRE_FIFO_DATA[15:0]，在FPGA重新启动后SELECTMAP模块将完成信号SEL_FINISH置高，标志着SELECTMAP模块完成了FPGA的回读操作。
7.如权利要求3所述的测试方法，其特征在于，对待测DSP和FPGA的加电顺序控制、电流电压监测、测试程序加载以及功能电路测试中，进一步包括：
所述电压电流采集模块采集方法包括：
1)CLK端口为输入口，输入时钟频率为50MHZ，经过模块内部降频为200KHZ；
2)RESET端口置高时系统正常工作，置低时系统复位；
3)En[1:0]端口有两根输入信号，En[1]置高时为模块写使能，此时模块将预定的配置值写入配置寄存器，将输入的配置值写入校准寄存器；En[1]置低时模块不进行写操作；En[0]置高时为模块读使能，将电压寄存器和电流寄存器的值读出至Voltage和Current，En[1]置低时模块不进行写操作；
4)Cal_Reg为校准寄存器的配置值；执行写操作时，将给定的值写入校准寄存器；
5)SCL为模块的IIC时钟输出口；SDA为模块的IIC数据输入输出口；
6)Data_Valid为数据有效位，成功读取电压电流寄存器的值后，将其置1；
7)Voltage为模块从电压寄存器读取的电压值；Current为模块从电流寄存器读取的电流值；
所述FLASH读写控制模块的测试方法包括：
1)总控提供sysclk，sysrst＝1，en_write_flash＝1，地址addr和输入数据个数bytenum，FLASH进入写状态，完成后将finish信号置高发送给总控制器；
2)总控提供sysclk，sysrst＝1，en_read_flash＝1，地址addr和读取数据个数bytenum，FLASH控制器将FLASH芯片中的数据读出后写入读缓存FIFO中，完成后将finish信号置高发送给总控制器；
3)总控制发出en_flash信号时，FLASH控制器给写缓存FIFO提供pre_FIFOclk信号，并判断FIFO是否为空，若不为空将FIFO中数据读入FLASH中；
4)FLASH控制器根据端口的变化对FLASH芯片进行读写；
5)后位机提供读时钟和读使能信号，并判断FIFO是否为空，如不为空将FIFO中的数据读出。
8.一种计算机设备，其特征在于，所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如下步骤：
通过RS485接口从上位机接收命令，对待测DSP和FPGA的加电顺序控制、电流电压监测、测试程序加载以及功能电路测试，并且将测试结果通过RS485传送至上位机，供上位机软件显示测试结果。
9.一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如下步骤：
通过RS485接口从上位机接收命令，对待测DSP和FPGA的加电顺序控制、电流电压监测、测试程序加载以及功能电路测试，并且将测试结果通过RS485传送至上位机，供上位机软件显示测试结果。
CN202010822305.6A 2020-08-16 2020-08-16 Dsp和fpga的空间辐射效应测试装置及测试方法 Active CN112115006B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010822305.6A CN112115006B (zh) 2020-08-16 2020-08-16 Dsp和fpga的空间辐射效应测试装置及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010822305.6A CN112115006B (zh) 2020-08-16 2020-08-16 Dsp和fpga的空间辐射效应测试装置及测试方法

Publications (2)

Publication Number Publication Date
CN112115006A true CN112115006A (zh) 2020-12-22
CN112115006B CN112115006B (zh) 2022-11-04

Family

ID=73803782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010822305.6A Active CN112115006B (zh) 2020-08-16 2020-08-16 Dsp和fpga的空间辐射效应测试装置及测试方法

Country Status (1)

Country Link
CN (1) CN112115006B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113190386A (zh) * 2021-04-06 2021-07-30 深圳市紫光同创电子有限公司 芯片及其使用方法
CN113268386A (zh) * 2021-05-26 2021-08-17 天津市职业大学 一种aocc系统软件和鉴定级原理样机用调试平台及测试方法
CN113804996A (zh) * 2021-08-19 2021-12-17 中国科学院国家空间科学中心 一种星载dsp在轨单粒子翻转效应测试系统及方法
CN114297115A (zh) * 2021-12-10 2022-04-08 贵州航天凯山石油仪器有限公司 一种基于fpga的双通道数据通讯防碰撞机制
CN114882935A (zh) * 2022-04-22 2022-08-09 西北核技术研究所 一种nand闪存的辐射效应实时测试方法、系统及终端设备
CN114966252A (zh) * 2021-12-10 2022-08-30 上海精密计量测试研究所 一种数字信号处理电路辐照测试系统和辐照测试方法
CN115729601A (zh) * 2022-11-25 2023-03-03 中机试验装备股份有限公司 一种固件更新方法、装置、设备及计算机可读存储介质
CN116955048A (zh) * 2023-06-16 2023-10-27 上海水木蓝鲸半导体技术有限公司 芯片校准和调试信息管理的方法、装置及计算机存储介质
CN118132360A (zh) * 2024-05-07 2024-06-04 成都雷电微力科技股份有限公司 一种Flash板检测系统、方法、存储介质及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020059502A1 (en) * 2000-11-15 2002-05-16 Reimer Jay B. Multicore DSP device having shared program memory with conditional write protection
CN103218338A (zh) * 2013-03-19 2013-07-24 中国科学院声学研究所 一种信号处理机系统实时多dsp调试系统
CN103440185A (zh) * 2013-07-22 2013-12-11 西安空间无线电技术研究所 一种dsp器件单粒子翻转效应检测方法
CN103744754A (zh) * 2014-01-26 2014-04-23 上海交通大学 一种抗辐射加固并行星载计算机系统及其使用方法
CN105223493A (zh) * 2015-09-25 2016-01-06 中国人民解放军国防科学技术大学 一种针对信号处理平台的重离子辐照试验测试系统
CN106680697A (zh) * 2016-12-08 2017-05-17 西安电子科技大学 一种数字信号处理器试验检测装置
CN107907758A (zh) * 2017-10-23 2018-04-13 西北核技术研究所 一种cmos工艺单片机80c196辐射效应的在线测试系统和方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020059502A1 (en) * 2000-11-15 2002-05-16 Reimer Jay B. Multicore DSP device having shared program memory with conditional write protection
CN103218338A (zh) * 2013-03-19 2013-07-24 中国科学院声学研究所 一种信号处理机系统实时多dsp调试系统
CN103440185A (zh) * 2013-07-22 2013-12-11 西安空间无线电技术研究所 一种dsp器件单粒子翻转效应检测方法
CN103744754A (zh) * 2014-01-26 2014-04-23 上海交通大学 一种抗辐射加固并行星载计算机系统及其使用方法
CN105223493A (zh) * 2015-09-25 2016-01-06 中国人民解放军国防科学技术大学 一种针对信号处理平台的重离子辐照试验测试系统
CN106680697A (zh) * 2016-12-08 2017-05-17 西安电子科技大学 一种数字信号处理器试验检测装置
CN107907758A (zh) * 2017-10-23 2018-04-13 西北核技术研究所 一种cmos工艺单片机80c196辐射效应的在线测试系统和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邢克飞等: "星载软件无线电平台及其单粒子效应研究方法", 《空间科学学报》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113190386A (zh) * 2021-04-06 2021-07-30 深圳市紫光同创电子有限公司 芯片及其使用方法
CN113268386A (zh) * 2021-05-26 2021-08-17 天津市职业大学 一种aocc系统软件和鉴定级原理样机用调试平台及测试方法
CN113268386B (zh) * 2021-05-26 2024-03-15 天津市职业大学 一种系统软件和鉴定级原理样机用调试系统
CN113804996A (zh) * 2021-08-19 2021-12-17 中国科学院国家空间科学中心 一种星载dsp在轨单粒子翻转效应测试系统及方法
CN114297115A (zh) * 2021-12-10 2022-04-08 贵州航天凯山石油仪器有限公司 一种基于fpga的双通道数据通讯防碰撞机制
CN114966252A (zh) * 2021-12-10 2022-08-30 上海精密计量测试研究所 一种数字信号处理电路辐照测试系统和辐照测试方法
CN114297115B (zh) * 2021-12-10 2024-04-16 贵州航天凯山石油仪器有限公司 一种基于fpga的双通道数据通讯防碰撞系统
CN114882935A (zh) * 2022-04-22 2022-08-09 西北核技术研究所 一种nand闪存的辐射效应实时测试方法、系统及终端设备
CN115729601A (zh) * 2022-11-25 2023-03-03 中机试验装备股份有限公司 一种固件更新方法、装置、设备及计算机可读存储介质
CN116955048A (zh) * 2023-06-16 2023-10-27 上海水木蓝鲸半导体技术有限公司 芯片校准和调试信息管理的方法、装置及计算机存储介质
CN116955048B (zh) * 2023-06-16 2024-03-22 上海水木蓝鲸半导体技术有限公司 芯片校准和调试信息管理的方法、装置及计算机存储介质
CN118132360A (zh) * 2024-05-07 2024-06-04 成都雷电微力科技股份有限公司 一种Flash板检测系统、方法、存储介质及电子设备

Also Published As

Publication number Publication date
CN112115006B (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
CN112115006B (zh) Dsp和fpga的空间辐射效应测试装置及测试方法
US6760865B2 (en) Multiple level built-in self-test controller and method therefor
US6347056B1 (en) Recording of result information in a built-in self-test circuit and method therefor
CN111931445B (zh) 用于调试逻辑系统设计的方法、仿真器及存储介质
US8170828B2 (en) Test method using memory programmed with tests and protocol to communicate between device under test and tester
KR101970290B1 (ko) 설정가능한 인터페이스를 가진 테스트 기기
CN104793080A (zh) 一种片上系统单粒子效应测试方法
US6480799B2 (en) Method and system for testing RAMBUS memory modules
US6424926B1 (en) Bus signature analyzer and behavioral functional test method
CN105760268A (zh) 一种片上随机存取存储器内建自测试方法和装置
US20120124441A1 (en) Embedded testing module and testing method thereof
WO2021042706A1 (zh) 一种数字逻辑自动测试装置及方法
US7805644B2 (en) Multiple pBIST controllers
US20080163012A1 (en) Apparatus for Configuring a USB PHY to Loopback Mode
US20080159157A1 (en) Method for Configuring a USB PHY to Loopback Mode
US20020174394A1 (en) External control of algorithm execution in a built-in self-test circuit and method therefor
CN109117299A (zh) 服务器的侦错装置及其侦错方法
CN114974388B (zh) 一种高速ddr存储器单粒子错误评估系统及方法
CN114692540A (zh) 一种基于fpga的flash应用验证系统
CN115509834A (zh) 一种基于jtag协议的微处理器在线调试系统及调试方法
CN113806148B (zh) 快速周边组件互连插槽检测系统
US9412467B2 (en) Semiconductor device having a test controller and method of operation
US10319459B1 (en) Customizable built-in self-test testplans for memory units
CN116453582B (zh) 一种存储器的信号测试系统及测试方法
CN112912958A (zh) 使用内置自测控制器测试只读存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant