CN116955048B - 芯片校准和调试信息管理的方法、装置及计算机存储介质 - Google Patents
芯片校准和调试信息管理的方法、装置及计算机存储介质 Download PDFInfo
- Publication number
- CN116955048B CN116955048B CN202310725780.5A CN202310725780A CN116955048B CN 116955048 B CN116955048 B CN 116955048B CN 202310725780 A CN202310725780 A CN 202310725780A CN 116955048 B CN116955048 B CN 116955048B
- Authority
- CN
- China
- Prior art keywords
- chip
- information
- memory area
- empty
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 102
- 230000015654 memory Effects 0.000 claims abstract description 188
- 230000008569 process Effects 0.000 claims description 46
- 238000009966 trimming Methods 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 9
- 230000007246 mechanism Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 25
- 238000007726 management method Methods 0.000 description 16
- 238000013100 final test Methods 0.000 description 12
- 239000013256 coordination polymer Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请实施例公开了一种芯片校准和调试信息管理的方法、装置及计算机存储介质，该方法可以包括以下步骤：在芯片校准和调试信息加载前，判断在第一预设内存区域内是否设置有至少一个空片标志；若判断为是，则确定芯片完成了第一信息的录入和/或调试，并根据第一信息运行芯片；若判断为否，则确定芯片没有完成第一信息的录入和/或调试，并根据预设工作模式运行芯片。实施本申请实施例方法，可以采用多种空片标志判断手段来确定芯片是否完成相关信息的录入或调试，可以有效避免因芯片的空片标志发生数据变化，而以错误参数加载芯片所导致的事故，有助于使芯片处于安全可靠的工作状态，降低芯片出错的概率。
Description
技术领域
本申请涉及通信技术领域，尤其涉及芯片校准和调试信息管理的方法、装置及计算机存储介质。
背景技术
在芯片制造过程中，工厂会对芯片进行多阶段的上电测试，确保芯片各模块能够正常工作。如果在上电测试过程中，将未调试好的芯片接入不合适的电流或电压的话，可能会损坏芯片，从而导致芯片出厂后不能正常工作。
因此，如何提供一种可靠的判断芯片是否完成调试的方法，是本领域技术人员急需解决的问题。
发明内容
本申请的一个目的在于提供芯片校准和调试信息管理的方法、装置及计算机存储介质，可以在芯片的多个存储区域储存空片标志，有助于硬件电路更好地识别芯片是否完成相关调试工作，从而以合适的、安全的工作参数来对芯片进行上电调试，能够有效避免因误加载芯片而导致芯片损坏的情况。
第一方面，本申请实施例提供了一种芯片校准和调试信息管理的方法，该方法可以包括以下步骤：
在芯片校准和调试信息加载前，判断在第一预设内存区域内是否设置有至少一个空片标志，该第一预设内存区域的数量不少于2，第一预设内存区域可以用于存放所述空片标志；
若判断为是，则确定芯片完成了第一信息的录入和/或调试，并根据第一信息运行芯片，第一信息可以包括芯片的规格信息、参数修调信息以及安全信息；
若判断为否，则确定芯片没有完成第一信息的录入和/或调试，并根据预设工作模式运行芯片。
在一种可能的实施方式中，在芯片校准和调试信息加载前，判断在第一预设内存区域内是否设置有至少一个空片标志，可以包括以下步骤：
若空片标志为固定序列，则判断在所述第一预设内存区域内是否设置有至少一个与所述空片标志相同的序列；或
若空片标志不为固定序列，则判断第一预设内存区域中的数据序列的特征是否满足预设条件，预设条件与第一预设内存区域的存储容量有关。
在另一种可能的实施方式中，若判断为否，则确定芯片没有完成第一信息的录入和/或调试，并根据预设工作模式运行芯片，可以包括以下步骤：
若判断为否，则确定芯片没有完成第一信息的录入和/或调试；
擦除芯片的内存区域中的所有数据；
根据预设工作模式运行芯片，预设工作模式与芯片的规格信息相关。
在另一种可能的实施方式中，在若判断为是，则确定芯片完成了第一信息的录入和/或调试，并根据第一信息运行芯片之后，还可以包括以下步骤：
加载第二预设内存区域的信息，第二预设内存区域与存放空片标志的第一预设内存区域存在关联关系，关联关系可以用于在第一预设内存区域内设置有空片标志时指示空片标志对应的信息。
在另一种可能的实施方式中，该方法还可以包括以下步骤：
根据当前工作进程，判断与所述当前工作进程对应的内存区域中是否设置有空片标志；
若判断为是，则读取与所述当前工作进程相关的内存区域中的数据；
若判断为否，则停止读取与所述当前工作进程相关的内存区域中的数据，并控制所述芯片进入保护状态，保护状态可以为芯片不满足加载要求时的芯片安全机制。
第二方面，本申请实施例提供了一种芯片校准和调试信息管理的装置，该装置可以包括：判断模块和控制模块；
判断模块，可以用于在芯片校准和调试信息加载前，判断在第一预设内存区域内是否设置有至少一个空片标志，第一预设内存区域用于存放空片标志；
控制模块，可以用于在第一预设内存区域内设置有至少一个空片标志时，确定芯片完成了第一信息的录入和/或调试，并根据第一信息运行所述芯片，第一信息可以包括芯片的规格信息、参数修调信息以及安全信息；
控制模块，还可以用于在第一预设内存区域内没有设置空片标志时，确芯片没有完成第一信息的录入和/或调试，并根据预设工作模式运行芯片。
在一种可能的实施方式中，该装置还可以包括：
判断模块，还可以用于若空片标志为固定序列，则判断在所述第一预设内存区域内是否设置有至少一个与所述空片标志相同的序列；或
判断模块，还可以用于若空片标志不为固定序列，则判断第一预设内存区域中的数据序列的特征是否满足预设条件，预设条件与第一预设内存区域的存储容量有关。
在另一种可能的实施方式中，该装置还可以包括：
控制模块，还可以用于在第一预设内存区域内没有设置至少一个空片标志时时，确定芯片没有完成第一信息的录入和/或调试；
控制模块，还可以用于擦除芯片的内存区域中的所有数据；
控制模块，还可以用于根据预设工作模式运行芯片，预设工作模式与芯片的规格信息相关。
在另一种可能的实施方式中，该装置还可以包括：
控制模块，还可以加载第二预设内存区域的信息，第二预设内存区域与存放空片标志的第一预设内存区域存在关联关系，关联关系可以用于在第一预设内存区域内设置有空片标志时指示空片标志对应的信息。
在另一种可能的实施方式中，该装置还可以包括：
判断模块，还可以用于根据当前工作进程，判断与当前工作进程对应的内存区域中是否设置有空片标志；
控制模块，还可以用于在与当前工作进程对应的内存区域中设置有空片标志时，读取与当前工作进程相关的内存区域中的数据；
控制模块，还可以用于在与当前工作进程对应的内存区域中没有设置空片标志时，停止读取与当前工作进程相关的内存区域中的数据，并控制所述芯片进入保护状态，保护状态可以为芯片不满足加载要求时的芯片安全机制。
第三方面，本申请实施例提供了一种芯片校准和调试信息管理的装置，该装置可以包括以下部分：处理器、存储器和总线；
处理器和存储器通过总线连接，其中，存储器用于存储一组程序代码，处理器用于调用存储器中存储的程序代码，执行如第一方面所述的方法。
第四方面，本申请实施例提供了一种计算机存储介质，包括：
计算机存储介质中存储有指令，当其在计算机上运行时，实现如第一方面所述的方法。
可以看出，本申请通过采用多种空片标志判断手段来确定芯片是否完成相关信息的录入或调试，可以有效避免因芯片的空片标志发生数据变化，而以错误参数加载芯片所导致的事故，有助于使芯片处于安全可靠的工作状态，降低芯片出错的概率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种芯片的架构示意图；
图2为本申请实施例提供的一种芯片校准和调试信息管理的方法的流程示意图；
图3为本申请实施例提供的一种划分flash空间的场景示意图；
图4为本申请实施例提供的一种芯片校准和调试信息管理的装置的组成示意图；
图5为本申请实施例提供的另一种芯片校准和调试信息管理的装置的组成示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结果或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
为了更好地理解本申请实施例的技术方案，先对本申请实施例可能涉及的芯片校准和调试信息管理的系统进行介绍。请参见图1，本申请实施例提供的一种芯片的架构示意图，芯片按照应用功能分为处理器芯片、存储芯片、传感器、电源芯片、通信芯片和接口芯片；按照设计理念可分为通用芯片和专用芯片；按照应用领域可分为航天级芯片、汽车级芯片、工业级芯片和商业级芯片；按照制程的话可以分为7nm芯片、14nm芯片和28nm芯片等；按照导电类型的不同芯片可以分为：双极型集成电路和单极型集成电路；按照半导体材料类型分类可分为第一代半导体材料(硅、锗)、第二代(砷化镓、磷化铟)、第三代(氮化镓、碳化硅)和第四代(氧化镓)；按照应用场景分类可分为数据中心级别芯片、消费类产品级别芯片、工业类产品级别芯片、汽车电子级别芯片、军工和国防级别芯片；按照不同的处理信号分为数字芯片、模拟芯片和数模混合芯片，芯片10可以包括以下部分：内存区域110和硬件电路120。
内存区域110，在本申请实施例中，内存区域110可以用于写入第一信息，第一信息可以包括芯片的规格信息、参数修调信息(可以理解为trim信息，后文不做赘述)以及安全信息。其中，规格信息可以包括芯片的型号、生产日期及批次信息；参数修调信息可以包括芯片的参考电压、偏置电流、带隙电压以及震荡电路频率参数中的至少一种，从测试阶段的角度来看，参数修调信息可以包括CP测试(Chip Probing，晶圆测试)信息和/或FT测试(Final Test，最终测试)信息等；安全信息可以包括芯片10对应的密码类算法和/或密钥管理机制。
硬件电路120，可以为自动加载程序电路(Auto-loader)，在本申请实施例中，硬件电路120可以用于在芯片10进行校准和调试信息加载前，判断芯片10的内存区域110内的第一预设内存区域内是否设置有至少一个空片标志，第一预设内存区域可以用于存放所述空片标志；还可以用于在第一预设内存区域内设置有至少一个空片标志时，确定芯片完成了第一信息的录入和/或调试，并根据第一信息运行所述芯片；还可以用于在第一预设内存区域内没有设置空片标志时，确定芯片没有完成第一信息的录入和/或调试，并根据预设工作模式运行芯片。
更多地，硬件电路120还可以用于在空片标志为固定序列时，判断第一预设内存区域中是否设置有至少一个与空片标志相同的序列；或当空片标志不为固定序列时，判断第一预设内存区域中的数据序列的特征是否满足预设条件，预设条件与第一预设内存区域的存储容量有关。进一步地，硬件电路120还可以用于在与当前工作进程对应的内存区域中设置有空片标志时，读取与当前工作进程相关的内存区域中的数据；在与当前工作进程对应的内存区域中没有设置空片标志时，停止读取与当前工作进程相关的内存区域中的数据，并控制芯片10进入保护状态，该保护状态为芯片10不满足加载要求时的芯片安全机制。
下面，结合图2对本申请实施例提供的芯片校准和调试信息管理的方法进行详细说明。
请参见图2，为本申请实施例提供的一种芯片校准和调试信息管理的方法的流程示意图，该方法可以包括以下步骤：
S201，在芯片校准和调试信息加载前，判断在第一预设内存区域内是否设置有至少一个空片标志。
其中，第一预设内存区域可以用于存放所述空片标志。
示例性的，技术人员可预先指定第一预设内存区域存放空片标志的数量(若为5)，则会在第一预设内存区域中存放5个空片标志。芯片中的硬件电路对在上述第一预设内存区域中的数据进行空片标志的判断(或匹配)。若在上述第一预设内存区域中，空片标志1和空片标志4发生了数据变化，空片标志2、空片标志3以及空片标志5没有发生数据变化，则确定该芯片中设置有空片标志，即可认为该芯片已完成相关信息配置和调试。
可以看出，本申请实施例方法会在芯片的预设内存区域存放多个空片标志，能够有效避免因芯片工作时间过长而导致的内存区域中的空片标志数据发生变化的情况，提高了空片标志的容错率，避免因硬件电路误识空片芯片从而导致芯片上电损坏的情况。
在一种可能的实施方式中，在芯片校准和调试信息加载前，判断在第一预设内存区域内是否设置有至少一个空片标志，可以包括以下步骤：
若空片标志为固定序列，则判断在所述第一预设内存区域内是否设置有至少一个与所述空片标志相同的序列；或
若空片标志不为固定序列，则判断第一预设内存区域中的数据序列的特征是否满足预设条件，预设条件与第一预设内存区域的存储容量有关。
示例性的，若空片标志为固定序列(设为0x55AA_55AA_AA55_AA55)，则硬件电路只需判断芯片的第一预设内存区域中是否设置有相同的序列的数据；若空片标志不为固定序列(设第一预设内存区域为64bit，预设条件为“第一预设内存区域数据中0的个数超过48”)，则硬件电路只需统计芯片的第一内存区域数据中0的个数，并判断该个数是否超过48。
可以看出，本申请实施例方法提供了多种设置空片标志和判断空片标志的方法，有助于提高空片标志设置和识别的灵活性，而且技术人员根据不同的生产流程和生产类型选择合适的空片标志类型(和识别类型)，有助于提高芯片空片识别的准确性，避免芯片因调试不当而报废。
S202，若判断为是，则确定所述芯片完成了第一信息的录入和/或调试，并根据所述第一信息运行所述芯片。
其中，第一信息可以包括芯片的规格信息、参数修调信息以及安全信息。
更多地，规格信息可以包括芯片的型号、生产日期及批次信息；参数修调信息可以包括芯片的参考电压、偏置电流、带隙电压以及震荡电路频率参数中的至少一种，从测试阶段的角度来看，参数修调信息可以包括CP测试(Chip Probing，晶圆测试)信息和/或FT测试(Final Test，最终测试)信息等；安全信息可以包括芯片对应的密码类算法和/或密钥管理机制。
可能地，在芯片生产过程中，芯片会经历多阶段的调试和测试，为了标记出信息写入完成和/或调试完成的芯片，本申请实施例会为该芯片写入空片标志，有助于保障芯片后续上电过程中的各参数符合芯片的使用需求，从而避免不正当的操作损坏芯片。
在一种可能的实施方式中，在若判断为是，则确定芯片完成了第一信息的录入和/或调试，并根据第一信息运行芯片之后，还可以包括以下步骤：
加载第二预设内存区域的信息，第二预设内存区域与存放所述空片标志的第一预设内存区域存在关联关系，关联关系可以用于在第一预设内存区域内设置有空片标志时指示空片标志对应的信息。
请参见图3，为本申请实施例提供的一种划分flash空间的场景示意图。如图3所示，flash空间中存在内存区域310、内存区域320、内存区域330以及内存区域340。其中，内存区域310与内存区域330用于存储空片标志，内存区域310和内存区域330即相当于上文所述的第一预设内存区域；内存区域320用于存放参数修调信息中的CP测试信息，内存区域340用于存放参数修调信息中的FT测试信息，内存区域320与内存区域340即相当于上文所述的第二预设内存区域。更多地，内存区域310与内存区域320存在关联关系，内存区域330与内存区域340存在关联关系。若在内存区域310中检测出空片标志，则可以在后续调试过程中加载存储于内存区域320中的CP测试信息；若在内存区域330中检测出空片标志，则可以在后续调试过程中加载存储于内存区域340中的FT测试信息。
更多地，当芯片完成出厂前的所有工作进程后，可以为存储安全信息的内存区域设置使用权限，有助于保证出厂后的芯片内的数据不易被用户或他人修改，确保芯片数据的稳定性与安全性。
S203，若判断为否，则确定所述芯片没有完成所述第一信息的录入和/或调试，并根据预设工作模式运行所述芯片。具体地，预设工作模式可以是按照预设工作电流或预设工作电压运行芯片。
需要说明的是，预设工作模式由技术人员根据实际情况进行设定，在此不做限制。
在一种可能的实施方式中，若判断为否，则确定芯片没有完成第一信息的录入和/或调试，并根据预设工作模式运行芯片，可以包括以下步骤：
若判断为否，则确定芯片没有完成第一信息的录入和/或调试；
擦除芯片的内存区域中的所有数据；
根据预设工作模式运行芯片，预设工作模式与芯片的规格信息相关。
可以看出，本申请实施例会擦除没有空片标志的芯片中的内存数据，在芯片意外流入市场时也能保证芯片中无有效信息可泄露，有助于保护产品设计细节。
在另一种可能的实施方式中，该方法还可以包括以下步骤：
根据当前工作进程，判断与当前工作进程对应的内存区域中是否设置有空片标志；
若判断为是，则读取与当前工作进程相关的内存区域中的数据；
若判断为否，则生成测试报告，并停止读取与当前工作进程相关的内存区域中的数据，测试报告可以用于表示所述芯片不满足所述当前工作进程的要求。
可以理解地，本申请实施例可以根据不同的工作进程设置对应的、不同的空片标志，并将空片标志存放于对应工作进程对应的内存区域中。示例性的，以空片标志为固定序列为例，设芯片所需测试中的晶圆测试(Chip Probing，CP测试)对应芯片的内存区域1、FT测试(Final Test，最终测试)对应芯片的内存区域2，则可在内存区域1存放空片标志1、在内存区域2存放空片标志2，空片标志1与空片标志2不同。
更多地，若芯片设置有空片标志1和空片标志2，则硬件电路可以读取或识别CP测试对应的内存区域1中的数据，和FT测试对应的内存区域2中的数据；若对芯片进行FT测试，且芯片当前仅有空片标志1，则硬件电路会停止FT测试，并生成测试报告，表明该芯片当前关于FT测试的信息没有录入完毕；若对芯片进行CP测试，且芯片当前仅有空片标志1(或设置有空片标志1与空片标志2)，则硬件电路可以读取或识别CP测试对应的内存区域1中的数据。
可以看出，本申请实施例还可以针对不同的工作进程在不同的芯片内存区域中存放不同的空片标志，并且仅加载设置有空片标志的内存区域的数据，有助于减轻硬件电路加载数据的负担，提高芯片调试的效率。而且本申请实施例还可以在对芯片进行某一工作进程时，根据是否设置有该工作进程对应的空片标志来决定是否进行该工作进程，能更高效地避免因以错误的方式加载芯片而导致芯片损坏的情况。
下面结合附图介绍本申请实施例涉及的装置。
请参见图4，为本申请实施例提供的一种芯片校准和调试信息管理的装置，该装置可以包括：判断模块410和控制模块420；
判断模块410，可以用于在芯片校准和调试信息加载前，判断在第一预设内存区域内是否设置有至少一个空片标志，第一预设内存区域用于存放空片标志；
控制模块420，可以用于在第一预设内存区域内设置有至少一个空片标志时，确定芯片完成了第一信息的录入和/或调试，并根据第一信息运行所述芯片，第一信息可以包括芯片的规格信息、参数修调信息以及安全信息；
控制模块420，还可以用于在第一预设内存区域内没有设置空片标志时，确芯片没有完成第一信息的录入和/或调试，并根据预设工作模式运行芯片。
在一种可能的实施方式中，判断模块410，还可以用于若空片标志为固定序列，则判断在所述第一预设内存区域内是否设置有至少一个与所述空片标志相同的序列；或
判断模块410，还可以用于若空片标志不为固定序列，则判断第一预设内存区域中的数据序列的特征是否满足预设条件，预设条件与第一预设内存区域的存储容量有关。
在另一种可能的实施方式中，控制模块420，还可以用于在第一预设内存区域内设置有至少一个空片标志时，确定芯片没有完成第一信息的录入和/或调试；
控制模块420，还可以用于擦除芯片的内存区域中的所有数据；
控制模块420，还可以用于根据预设工作模式运行芯片，预设工作模式与芯片的规格信息相关。
在另一种可能的实施方式中，控制模块420，还可以加载第二预设内存区域的信息，第二预设内存区域与存放空片标志的第一预设内存区域存在关联关系，关联关系可以用于在第一预设内存区域内设置有空片标志时指示空片标志对应的信息。
在另一种可能的实施方式中，判断模块410，还可以用于根据当前工作进程，判断与当前工作进程对应的内存区域中是否设置有空片标志；
控制模块420，还可以用于在与当前工作进程对应的内存区域中设置有空片标志时，读取与当前工作进程相关的内存区域中的数据；
控制模块420，还可以用于在与当前工作进程对应的内存区域中没有设置空片标志时停止读取与当前工作进程相关的内存区域中的数据，并控制所述芯片进入保护状态，保护状态可以为芯片不满足加载要求时的芯片安全机制。
请参见图5，为本申请实施例提供的另一种芯片校准和调试信息管理的装置的组成示意图，该装置可以包括：
处理器510、存储器520和I/O接口530。处理器510、存储器520和I/O接口530间可实现通信地连接，该存储器520用于存储指令，该处理器510用于执行该存储器520存储的指令，以实现如上图2对应的方法步骤。
处理器510用于执行该存储器520存储的指令，以控制I/O接口530接收和发送信号，完成上述方法中的步骤。其中，所述存储器520可以集成在所述处理器510中，也可以与所述处理器510分开设置。
存储器520中还可以包括存储系统521、高速缓存522和RAM523。其中高速缓存522是存在于RAM523与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多，接近于CPU的速度；RAM523是与CPU直接交换数据的内部存储器，可以随时读写(刷新时除外)，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储介质。三者结合实现存储器520功能。
作为一种实现方式，I/O接口530的功能可以考虑通过收发电路或者收发的专用芯片实现。处理器510可以考虑通过专用处理芯片、处理电路、处理器或者通用芯片实现。
作为另一种实现方式，可以考虑使用通用计算机的方式来实现本申请实施例提供的装置。即将实现处理器510，I/O接口530功能的程序代码存储在存储器520中，通用处理器通过执行存储器520中的代码来实现处理器510，I/O接口530的功能。
该装置所涉及的与本申请实施例提供的技术方案相关的概念，解释和详细说明及其他步骤请参见前述方法或其他实施例中关于装置执行的方法步骤的内容的描述，此处不做赘述。
作为本实施例的另一种实现方式，提供一种计算机存储介质，其上存储有指令，该指令被执行时执行上述方法实施例中的方法。
作为本实施例的另一种实现方式，提供一种包含指令的计算机程序产品，该指令被执行时执行上述方法实施例中的方法。
本领域技术人员可以理解，为了便于说明，图5中仅示出了一个存储器和处理器。在实际的终端或服务器中，可以存在多个处理器和存储器。存储器也可以称为存储介质或者存储设备等，本申请实施例对此不做限制。
应理解，在本申请实施例中，处理器可以是中央处理单元(Central ProcessingUnit，简称CPU)，该处理器还可以是其他通用处理器、数字信号处理器(Digital SignalProcessing，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现成可编程门阵列(Field－Progracmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
还应理解，本申请实施例中提及的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，简称ROM)、可编程只读存储器(Progracmable ROM，简称PROM)、可擦除可编程只读存储器(Erasable PROM，简称EPROM)、电可擦除可编程只读存储器(Electrically EPROM，简称EEPROM)或闪存。易失性存储器可以是随机存取存储器(RandomAccess Memory，简称RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，简称SRAM)、动态随机存取存储器(Dynamic RAM，简称DRAM)、同步动态随机存取存储器(Synchronous DRAM，简称SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data Rate SDRAM，简称DDR SDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，简称ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，简称SLDRAM)和直接内存总线随机存取存储器(Direct Rambus RAM，简称DR RAM)。
需要说明的是，当处理器为通用处理器、DSP、ASIC、FPGA或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件时，存储器(存储模块)集成在处理器中。
应注意，本文描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
该总线除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图中将各种总线都标为总线。
还应理解，本文中涉及的第一、第二、第三、第四以及各种数字编号仅为描述方便进行的区分，并不用来限制本申请的范围。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块(illustrative logical block，简称ILB)和步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机存储介质中，或者从一个计算机存储介质向另一个计算机存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘)等。
本申请实施例还提供一种计算机存储介质，所述计算机存储介质存储有计算机程序，所述计算机程序被处理器执行以实现如上述方法实施例中记载的任何一种基于互动绘图剧情的多模态信息处理的方法的部分或全部步骤。
本申请实施例还提供一种计算机程序产品，所述计算机程序产品包括存储了计算机程序的非瞬时性计算机存储介质，所述计算机程序可操作来使计算机执行如上述方法实施例中记载的任何一种基于互动绘图剧情的多模态信息处理的方法的部分或全部步骤。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种芯片校准和调试信息管理的方法，其特征在于，所述方法包括以下步骤：
在芯片校准和调试信息加载前，判断在第一预设内存区域内是否设置有至少一个空片标志，所述第一预设内存区域用于存放所述空片标志；
若判断为是，则确定所述芯片完成了第一信息的录入和/或调试，并根据所述第一信息运行所述芯片，所述第一信息包括所述芯片的规格信息、参数修调信息以及安全信息；
若判断为否，则确定所述芯片没有完成所述第一信息的录入和/或调试，并根据预设工作模式运行所述芯片，所述预设工作模式指按照预设工作电流或预设工作电压运行芯片；
在所述若判断为是，则确定所述芯片完成了第一信息的录入和/或调试，并根据所述第一信息运行所述芯片之后，还包括以下步骤：
加载第二预设内存区域的信息，所述第二预设内存区域与存放所述空片标志的第一预设内存区域存在关联关系，所述关联关系用于在所述第一预设内存区域内设置有空片标志时指示所述空片标志对应的信息。
2.根据权利要求1所述的方法，其特征在于，所述在芯片校准和调试信息加载前，判断在第一预设内存区域内是否设置有至少一个空片标志空片，包括以下步骤：
若所述空片标志为固定序列，则判断在所述第一预设内存区域内是否设置有至少一个与所述空片标志相同的序列空片。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括以下步骤：
若所述空片标志不为固定序列，则判断所述第一预设内存区域中的数据序列的特征是否满足预设条件，所述预设条件与所述第一预设内存区域的存储容量有关。
4.根据权利要求3所述的方法，其特征在于，所述若判断为否，则确定所述芯片没有完成所述第一信息的录入和/或调试，并根据预设工作模式运行所述芯片，包括以下步骤：
若判断为否，则确定所述芯片没有完成所述第一信息的录入和/或调试；
擦除所述芯片的内存区域中的所有数据；
根据所述预设工作模式运行所述芯片，所述预设工作模式与所述芯片的所述规格信息相关。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括以下步骤：
根据当前工作进程，判断与所述当前工作进程对应的内存区域中是否设置有所述空片标志；
若判断为是，则读取与所述当前工作进程相关的内存区域中的数据；
若判断为否，则停止读取与所述当前工作进程相关的内存区域中的数据，并控制所述芯片进入保护状态，所述保护状态为所述芯片不满足加载要求时的芯片安全机制。
6.一种芯片校准和调试信息管理的装置，其特征在于，所述装置包括：判断模块和控制模块；
所述判断模块，用于在芯片校准和调试信息加载前，判断在第一预设内存区域内是否设置有至少一个空片标志，所述第一预设内存区域用于存放所述空片标志；
所述控制模块，用于在所述第一预设内存区域内设置有至少一个所述空片标志时，确定所述芯片完成了第一信息的录入和/或调试，并根据所述第一信息运行所述芯片，所述第一信息包括所述芯片的规格信息、参数修调信息以及安全信息；
所述控制模块，还用于在所述第一预设内存区域内没有设置所述空片标志时，确定所述芯片没有完成所述第一信息的录入和/或调试，并根据预设工作模式运行所述芯片；
所述控制模块，还用于加载第二预设内存区域的信息，所述第二预设内存区域与存放所述空片标志的第一预设内存区域存在关联关系，所述关联关系用于在所述第一预设内存区域内设置有空片标志时指示所述空片标志对应的信息。
7.一种芯片校准和调试信息管理的装置，其特征在于，包括：
处理器、存储器和I/O接口，所述处理器、所述存储器以及所述I/O接口可通信地连接，其中，所述存储器用于存储一组程序代码，所述处理器用于调用所述存储器中存储的所述程序代码，执行如权利要求1-5任一项所述的方法。
8.一种计算机存储介质，其特征在于，包括：
所述计算机存储介质中存储有指令，当其在计算机上运行时，实现如权利要求1-5任一项所述的方法。
9.一种计算机程序产品，其特征在于，包括：
所述计算机程序产品包括存储了计算机程序的非瞬时性计算机存储介质，所述计算机可操作来使计算机执行如权利要求1-5任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310725780.5A CN116955048B (zh) | 2023-06-16 | 2023-06-16 | 芯片校准和调试信息管理的方法、装置及计算机存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310725780.5A CN116955048B (zh) | 2023-06-16 | 2023-06-16 | 芯片校准和调试信息管理的方法、装置及计算机存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116955048A CN116955048A (zh) | 2023-10-27 |
| CN116955048B true CN116955048B (zh) | 2024-03-22 |
Family
ID=88461013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310725780.5A Active CN116955048B (zh) | 2023-06-16 | 2023-06-16 | 芯片校准和调试信息管理的方法、装置及计算机存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116955048B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110096814A (ko) * | 2010-02-23 | 2011-08-31 | 삼성전자주식회사 | 저장 장치 및 컴퓨팅 시스템 그리고 그것의 데이터 관리 방법 |
| CN108777158A (zh) * | 2018-06-05 | 2018-11-09 | 深圳忆联信息系统有限公司 | 测试固态硬盘Trim性能的方法、装置及计算机设备 |
| WO2020207040A1 (zh) * | 2019-04-11 | 2020-10-15 | 盛科网络（苏州）有限公司 | 片上调试装置和方法 |
| CN112115006A (zh) * | 2020-08-16 | 2020-12-22 | 西安电子科技大学 | Dsp和fpga的空间辐射效应测试装置及测试方法 |
| CN114020518A (zh) * | 2021-10-30 | 2022-02-08 | 深圳曦华科技有限公司 | 上电时序控制的方法及相关装置 |
| CN114138333A (zh) * | 2021-11-27 | 2022-03-04 | 深圳曦华科技有限公司 | 程序加载的方法及相关装置 |
| CN114860279A (zh) * | 2022-04-22 | 2022-08-05 | 珠海海奇半导体有限公司 | 一种快速空片升级方法 |
| CN115542125A (zh) * | 2022-10-18 | 2022-12-30 | 上海水木蓝鲸半导体技术有限公司 | 芯片测试方法及相关装置 |
| WO2023060740A1 (zh) * | 2021-10-15 | 2023-04-20 | 长鑫存储技术有限公司 | 数据处理、测试方法、装置、设备及存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883109B2 (en) * | 2001-07-30 | 2005-04-19 | Hewlett-Packard Development Company, L.P. | Method for accessing scan chains and updating EEPROM-resident FPGA code through a system management processor and JTAG bus |
| US9720756B2 (en) * | 2014-11-12 | 2017-08-01 | Samsung Electronics Co., Ltd. | Computing system with debug assert mechanism and method of operation thereof |
| US10634723B2 (en) * | 2017-01-03 | 2020-04-28 | Advantest Corporation | Method and system for acquisition of test data |
| US11586486B2 (en) * | 2020-08-24 | 2023-02-21 | Vmware, Inc. | Methods and systems that efficiently cache log/event messages in a distributed log-analytics system |
-
2023
- 2023-06-16 CN CN202310725780.5A patent/CN116955048B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110096814A (ko) * | 2010-02-23 | 2011-08-31 | 삼성전자주식회사 | 저장 장치 및 컴퓨팅 시스템 그리고 그것의 데이터 관리 방법 |
| CN108777158A (zh) * | 2018-06-05 | 2018-11-09 | 深圳忆联信息系统有限公司 | 测试固态硬盘Trim性能的方法、装置及计算机设备 |
| WO2020207040A1 (zh) * | 2019-04-11 | 2020-10-15 | 盛科网络（苏州）有限公司 | 片上调试装置和方法 |
| CN112115006A (zh) * | 2020-08-16 | 2020-12-22 | 西安电子科技大学 | Dsp和fpga的空间辐射效应测试装置及测试方法 |
| WO2023060740A1 (zh) * | 2021-10-15 | 2023-04-20 | 长鑫存储技术有限公司 | 数据处理、测试方法、装置、设备及存储介质 |
| CN114020518A (zh) * | 2021-10-30 | 2022-02-08 | 深圳曦华科技有限公司 | 上电时序控制的方法及相关装置 |
| CN114138333A (zh) * | 2021-11-27 | 2022-03-04 | 深圳曦华科技有限公司 | 程序加载的方法及相关装置 |
| CN114860279A (zh) * | 2022-04-22 | 2022-08-05 | 珠海海奇半导体有限公司 | 一种快速空片升级方法 |
| CN115542125A (zh) * | 2022-10-18 | 2022-12-30 | 上海水木蓝鲸半导体技术有限公司 | 芯片测试方法及相关装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116955048A (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101405740B (zh) | 用以维持储存于存储器的软件完整性的方法 | |
| CN104424008A (zh) | 安全引导 rom 补丁的系统及方法 | |
| CN106155596B (zh) | 数据写入方法及装置 | |
| CN105637800A (zh) | 密钥基础结构 | |
| JPH0572737B2 (zh) | ||
| CN105701410A (zh) | 一种获得源代码中信息的方法、装置及系统 | |
| CN107735769A (zh) | 固件相关事件通知 | |
| US11520620B2 (en) | Electronic device and non-transitory storage medium implementing test path coordination method | |
| CN104899175A (zh) | 一种基于片内总线协议的安全访问控制方法和装置 | |
| US20220092989A1 (en) | Unmanned aircraft identity module and storage method | |
| US20150317245A1 (en) | Bidirectional counter in a flash memory | |
| US10923203B2 (en) | Semiconductor device and method of operating semiconductor device | |
| US20240089125A1 (en) | Integrated circuit for physically unclonable function and method of operating the same | |
| CN116955048B (zh) | 芯片校准和调试信息管理的方法、装置及计算机存储介质 | |
| CN106709386B (zh) | 智能卡数据写入方法及装置 | |
| CN112131067B (zh) | 多核密码芯片、多核密码芯片的测试方法和测试装置 | |
| CN114301029B (zh) | 一种判断充电电路中短路位置的方法及相关装置 | |
| CN115793835A (zh) | 一种调节负载线的方法、装置、设备及存储介质 | |
| CN108647516A (zh) | 一种防御漏洞非法提权方法及装置 | |
| KR102102335B1 (ko) | 이중 메모리 구조 및 이를 이용한 plc의 메시지 처리 방법 | |
| JP6993472B2 (ja) | 深層学習チップを検出する方法、装置、電子機器、およびコンピュータ記憶媒体 | |
| US11281576B2 (en) | Memory device | |
| CN113409846A (zh) | 一种不连续地址的处理方法、装置、电子设备及存储介质 | |
| US8208323B2 (en) | Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage | |
| CN107305582B (zh) | 一种元数据处理方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |