WO2023060740A1 - 数据处理、测试方法、装置、设备及存储介质 - Google Patents

数据处理、测试方法、装置、设备及存储介质 Download PDF

Info

Publication number
WO2023060740A1
WO2023060740A1 PCT/CN2021/137422 CN2021137422W WO2023060740A1 WO 2023060740 A1 WO2023060740 A1 WO 2023060740A1 CN 2021137422 W CN2021137422 W CN 2021137422W WO 2023060740 A1 WO2023060740 A1 WO 2023060740A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
result
chip
data
tested
Prior art date
Application number
PCT/CN2021/137422
Other languages
English (en)
French (fr)
Inventor
孙翔宇
Original Assignee
长鑫存储技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 长鑫存储技术有限公司 filed Critical 长鑫存储技术有限公司
Publication of WO2023060740A1 publication Critical patent/WO2023060740A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Definitions

  • the present disclosure relates to but not limited to the technical field of semiconductor testing, and in particular relates to a data processing, testing method, device, equipment and storage medium.
  • chip testing is a very important step. After the chip packaging is completed, it usually needs to undergo a final test (Final Test, FT) to ensure the quality of the chip when it leaves the factory.
  • Final Test Final Test
  • FT Final Test
  • the test efficiency is low; on the other hand, when processing the chip test result data, it cannot be compatible with the test results of different versions of the test program, and the system Less stable.
  • the present disclosure provides a data processing and testing method, device, equipment and storage medium.
  • An embodiment of the present disclosure provides a data processing method, including:
  • the first test result of each test is the first combination of the result data of each chip tested in the test obtained after processing
  • the second merging process is performed on each of the first test results to obtain the second test results, including:
  • a second merging process is performed on each of the first test results to obtain a second test result.
  • the determining the data format type of each of the first test results includes:
  • the determining the version information of the test program used to test the chip set includes:
  • the first test result is analyzed to obtain version information of a test program used for testing the chip set.
  • the second merging process is performed on each of the first test results based on the data format type to obtain a second test result, including:
  • a second merging process is performed on each of the first test results to obtain a second test result.
  • said first test result comprises at least one first result file
  • the method further includes:
  • the second merging process is performed on each of the first test results to obtain the second test results, including:
  • the determining the list of first target files to be detected includes:
  • a list of first target files to be detected is determined.
  • the method also includes:
  • any of the first test results does not include a first result file matching at least one target file in the first target file list, outputting first warning information.
  • said second test result comprises at least one second result file; said method further comprising:
  • the determining the quality level of each chip in the chip set based on the second test result includes:
  • a quality level is determined for each of said chips.
  • An embodiment of the disclosure provides a test method, including:
  • the test station includes at least one test area
  • At least one test is performed on the chips to be tested in at least one test area by using the test machine, and the result data of each chip tested in each test area in each test is obtained.
  • An embodiment of the present disclosure provides a data processing device, including:
  • An acquisition module configured to acquire a first test result of each test in at least one test performed on the set of chips to be tested; wherein, the first test result of each test is the result of each chip tested in the test The data is obtained after the first combination processing;
  • the first merging module is configured to perform a second merging process on each of the first test results to obtain a second test result
  • the first determination module is configured to determine the quality level of each chip in the chip set based on the second test result.
  • test device including:
  • the test module is configured to use the test machine to perform at least one test on the set of chips to be tested, and obtain the result data of each chip tested in each test;
  • the second merging module is configured to perform a first merging process on the result data of each chip tested in the test for each test, to obtain the first test result of the test;
  • a sending module configured to send each of the first test results to a data processing device, so that the data processing device performs a second combination process on each of the first test results, and based on the second combination process
  • the obtained second test result determines the quality level of each chip in the chip set.
  • An embodiment of the present disclosure provides a computer device, including a memory and a processor, the memory stores a computer program that can run on the processor, and the processor implements the steps in the above method when executing the program.
  • An embodiment of the present disclosure provides a computer-readable storage medium, on which a computer program is stored, and when the computer program is executed by a processor, the steps in the above method are implemented.
  • the quality level of each chip that has been tested in the chip set is determined based on the obtained second test results.
  • the operation of determining the quality level is repeated for the same chip, so that the time-consuming of merging test data can be reduced, and the testing efficiency can be improved.
  • FIG. 1 is a schematic diagram of the implementation flow of a data processing method provided by an embodiment of the present disclosure
  • FIG. 2 is a schematic diagram of the implementation flow of a data processing method provided by an embodiment of the present disclosure
  • FIG. 3 is a schematic diagram of an implementation flow of a data processing method provided by an embodiment of the present disclosure
  • FIG. 4 is a schematic diagram of an implementation flow of a data processing method provided by an embodiment of the present disclosure
  • FIG. 5 is a schematic diagram of an implementation flow of a data processing method provided by an embodiment of the present disclosure
  • FIG. 6 is a schematic diagram of an implementation flow of a testing method provided by an embodiment of the present disclosure.
  • FIG. 7 is a schematic diagram of the composition and structure of a data processing device provided by an embodiment of the present disclosure.
  • FIG. 8 is a schematic diagram of the composition and structure of a test device provided by an embodiment of the present disclosure.
  • FIG. 9 is a schematic diagram of a hardware entity of a computer device provided by an embodiment of the present disclosure.
  • first/second in the public document, add the following explanation.
  • first ⁇ second ⁇ third are only used to distinguish similar objects and do not mean Regarding the specific ordering of objects, it can be understood that “first ⁇ second ⁇ third” can be exchanged for a specific order or sequence if allowed, so that the embodiments of the present disclosure described here can operate in a performed in an order other than that shown or described.
  • An embodiment of the present disclosure provides a data processing method, which can be executed by a processor of a computer device, where the computer device refers to a server, a notebook computer, a tablet computer, a desktop computer, a smart TV, a set-top box, a mobile device (such as Mobile phones, portable video players, personal digital assistants, dedicated messaging devices, portable game devices) and any other suitable devices with data processing capabilities.
  • the method includes the following steps S101 to S103:
  • Step S101 Obtain the first test result of each test in at least one test of the chip set to be tested; wherein, the first test result of each test is the result data of each chip that has been tested in the test. obtained after the first merge process.
  • the first test result of each test in at least one test of the chip assembly to be tested can be obtained from the test machine; the test machine can also send the first test result to the cloud or database after each test
  • the processor may acquire the first test result of each test from the cloud or a database.
  • the set of chips to be tested may include multiple chips to be tested.
  • the set of chips to be tested may include multiple chips obtained from the same wafer, or may include multiple chips obtained from different wafers, which is not limited in this embodiment of the present disclosure.
  • the set of chips to be tested may be a plurality of packaged chips to be tested by FT.
  • each chip in the set of chips to be tested may be tested at least once by taking one chip as a unit, and each test will generate corresponding test data.
  • the at least one test may include one test or a plurality of repeated tests performed on at least one chip in the set of chips to be tested.
  • the chip set to be tested can be placed in different areas of the test machine, and the chips in the chip set can be tested in different areas, or the chips in the chip set can be tested simultaneously without area division.
  • the test can be a DC parameter test, check whether the pins of the chip and the connection between the chip and the machine are intact or check whether the DC electrical parameters are within a certain range, for example, continuity test (Continuity Test), leakage test (Leakage Test), Power Supply Current Test and other current/voltage tests, etc.
  • the test can also be a digital functional test (Digital Functional Test) or a structural test (Structure Test).
  • the first test result is obtained after performing a first combination process on the result data of each chip tested in the test.
  • the first test test result may at least include one of the following: wafer needle test (Wafer Probing, WP) result, engineering wafer needle test (Engineering Wafer Probing, ENG WP) result, test time (Test Time, TM), simple results (Simple Result, SR), etc.
  • WP wafer needle test
  • Engineerering Wafer Probing, ENG WP engineering wafer needle test
  • Test Time TM
  • Simple results Simple Result, SR
  • different data contents in the first test test result may exist in different file forms according to actual conditions, which is not limited here.
  • the first merging process refers to merging the obtained test data into complete data after performing a test on the set of chips to be tested for subsequent use.
  • the result data of each chip that has been tested is carried out the first merging process to obtain the first test result can be carried out on the chip testing machine platform, also can be carried out in other virtual sites or systems, here does not Not limited.
  • Step S102 performing a second merging process on each of the first test results to obtain a second test result.
  • the second merging process may combine data in multiple first test results to obtain complete or final test data.
  • the merging method used when performing the second merging process on each first test result may be determined according to different business needs, and is not limited here.
  • test programs will generate first test results in different data formats, and different second combination processing methods may be used for the first test results in different data formats.
  • Step S103 based on the second test result, determine the quality level of each chip in the chip set.
  • the quality level of each chip in the chip set can be determined in an appropriate manner based on the second test result according to actual process requirements.
  • different quality level determination tools can be used to determine the quality level of chips for different chip products.
  • the quality level may include but not limited to the three levels of excellent product, good product and inferior product; it may also include one or more of the following levels: high, medium and low; it may also include but not limited to pass (pass) and fail (fail) ).
  • inferior products and low grades may refer to chips that are difficult to realize functions. According to the quality level of each chip, product engineers and test engineers can intuitively understand the level of packaging technology and determine qualified chips.
  • the test data are combined after each chip test, and the quality levels of different chips are determined according to the results of the test items.
  • the quality level of each chip that has been tested in the chip set is determined based on the obtained second test results.
  • the operation of determining the quality level is repeated for the same chip, so that the time-consuming of merging test data can be reduced, and the testing efficiency can be improved.
  • other data processing tools can also be used to realize more customizable requirements, improve the flexibility of processing the first test result, and separate the data processing tool from the test program, Easy to maintain and upgrade independently.
  • the second test result includes at least one second result file; before step S103, the method may further include:
  • the second target file list may include at least one target file
  • the target file may be a file for storing at least one type of data such as test time, test result, test item, test condition, and classification information.
  • an alarm may be issued by outputting second alarm information.
  • the second alarm information can be output, which is convenient for engineers to find the problem in time and conduct troubleshooting, thereby reducing the data missing in the second test result. risks of.
  • An embodiment of the present disclosure provides a data processing method, which can be executed by a processor of a computer device. As shown in Figure 2, the method includes the following steps S201 to S204:
  • Step S201 Obtain the first test result of each test in at least one test of the chip set to be tested; wherein, the first test result of each test is the result data of each chip that has been tested in the test. obtained after the first merge process.
  • step S201 corresponds to step S101, and for implementation, reference may be made to the specific implementation manner of step S101 described above.
  • Step S202 Determine the data format type of each first test result.
  • the data format type of the first test result refers to the format type of the result data in the first test result.
  • the formats of the result data in the first test results obtained through different test contents, test methods or different first combination processing methods may be different.
  • the data formats in different first test results may be classified according to actual conditions to obtain at least one data format type.
  • the format of the result data output by the test program with different test content is usually different, so the data format of the first test result obtained based on different test content can be divided according to the different test content, such as DC parameter test data format, functional test data format, structural test data format, etc.
  • the test result data can be sorted, counted, aggregated, etc.
  • the data formats of the first test results obtained by different first combination processing methods can be classified according to different first combination processing methods, such as aggregation data format types, statistical data format types, and the like.
  • the corresponding data format type can be obtained by parsing the first test result; it is also possible to analyze the format of the result data in the first test result to determine the first test result
  • the data format type of the result; the configuration file of the test machine that generates the first test result can also be obtained, and the data format type of the first test result is read from the configuration file.
  • Step S203 based on the data format type, perform a second combination process on each of the first test results to obtain a second test result.
  • Step S204 based on the second test result, determine the quality level of each chip in the chip set.
  • step S204 corresponds to the aforementioned step S103, and the specific implementation manner of the aforementioned step S103 can be referred to for implementation.
  • step S202 may be implemented through steps S2021 and S2022. in:
  • Step S2021. Determine the version information of the test program used to test the chip set.
  • the version information can be determined by reading the configuration file on the test machine or parsing the version number of the test program in the first test result; it can also be obtained by executing the command to obtain the version information of the test program to obtain the test used by the chip set for testing Program version information. During implementation, it may be determined according to actual conditions, and is not limited here.
  • Step S2022. Based on the version information, determine the data format type of each of the first test results.
  • the mapping relationship between the version information of the test program and the data format type of the first test result can be set in advance according to the actual application scenario. Based on the version information, the first test can be determined by querying the preset mapping relationship. The data format type of the result.
  • step S2021 may be implemented through the following steps: analyzing the first test result to obtain version information of the test program used for testing the chip set.
  • the version information of the test program used to test the chip set can be obtained.
  • the first test result can carry the version information of the test program used for testing the chip set, and by analyzing the first test result, the content of the first test result can be obtained, so as to obtain the version information of the test program used for testing the chip set.
  • the version information of the test program can be carried in the file name of the result file in the first test result, or in the result data of the first test result, which is not limited in this embodiment of the present disclosure.
  • the present disclosure by obtaining the first test result of each test in at least one test of the chip set to be tested; determining the data format type of each first test result; based on the data format type, the performing a second merging process on each of the first test results to obtain a second test result; and determining the quality level of each chip in the chip set based on the second test result.
  • an appropriate second merging method can be determined based on the data format type of the first test result, and the first test result can be combined to obtain the second test result, so that the first test results of different data format types can be compatible.
  • An embodiment of the present disclosure provides a data processing method, which can be executed by a processor of a computer device. As shown in Figure 3, the method includes the following steps S301 to S305:
  • Step S301 Obtain the first test result of each test in at least one test of the chip set to be tested; wherein, the first test result of each test is the result data of each chip that has been tested in the test. obtained after the first merge process.
  • Step S302. Determine the data format type of each first test result.
  • step S301 to step S302 correspond to step S201 to step S202, and for implementation, reference may be made to the specific implementation manners of the aforementioned step S201 to step S202.
  • Step S303 Determine a data combination mode that matches the data format type.
  • the data merging method matching the data format type may be determined according to business requirements, which is not limited here. For example, during implementation, it is necessary to count the first test results of the functional test data format type, then the determined data merging method is a merging method corresponding to the statistics.
  • Step S304 using the data merging method, to perform a second merging process on each of the first test results to obtain a second test result.
  • the second merging process is performed on each first test result by using a data merging method that matches the data format type, and complete or final test data is obtained after the processing.
  • Step S305 Based on the second test result, determine the quality level of each chip in the chip set.
  • step S305 corresponds to the aforementioned step S103, and the specific implementation manner of the aforementioned step S103 can be referred to for implementation.
  • step S302 to step S303 may be replaced by: step S311, determine the test used to test the chip set The version information of the program; step S312 , determine the data merging mode that matches the version information.
  • a matching data merging method may be selected according to the version information of the test program to perform data merging on the first test result. For example, when the version information of the test program is VER001, the data merging program corresponding to the VER001 version can be executed to perform data merging processing; when the version information of the test program is VER002, the data merging program corresponding to the VER002 version can be executed, to perform data merge processing; when the version information of the test program is VER003, the data merge program corresponding to the VER003 version can be executed to perform data merge processing; when the test program version information is VER004, the data merge program corresponding to the VER004 version can be executed The data merging program is used to perform data merging processing.
  • the first test result to be merged includes the content shown in Table 1 when the data is merged, and the data merge program corresponding to the VER001 version can be executed, for data merging.
  • the second test results obtained after the combination include the contents shown in Table 2.
  • the data merging program corresponding to the VER002 version can be executed to perform data merging processing, and the contents of the first test result file to be merged during the data merging and the output after merging are obtained
  • the file content of the second test result may be the same as when the version information is VER001.
  • the first test result to be merged includes the content shown in Table 3 when performing data merging, and the data merging program corresponding to the VER003 version can be executed to perform data merging
  • the second test result obtained after the combination includes the content shown in Table 4.
  • the first test result to be merged includes the content shown in Table 5 when performing data merging, and the data merging program corresponding to the VER004 version can be executed to perform data merging deal with.
  • the second test results obtained after the combination include the contents shown in Table 6.
  • the compatibility between the test program and the data combination processing is improved.
  • An embodiment of the present disclosure provides a data processing method, which can be executed by a processor of a computer device. As shown in Figure 4, the method includes the following steps S401 to S404:
  • Step S401 Obtain the first test result of each test in at least one test of the chip set to be tested; wherein, the first test result of each test is the result data of each chip that has been tested in the test. obtained after the first merge process.
  • Step S402 performing a second merging process on each of the first test results to obtain a second test result.
  • steps S401 to S402 correspond to the aforementioned steps S101 to S102, and for implementation, reference may be made to the specific implementation manners of the aforementioned steps S101 to S102.
  • Step S403 analyzing the second test result to obtain the result of at least one test item of each chip in the chip set.
  • results of one, two or more test items of each chip in the chip set can be obtained, which is not limited here.
  • the result of the test item can be the result of the continuity test item, the result of the leakage test item, the result of the power supply current test item or the result of other test items.
  • Step S404 based on the result of at least one test item of each chip, determine the quality level of each chip.
  • the results of the test items can be analyzed and processed, so as to determine the quality level of each chip. You can choose the result of one test item, or you can choose the results of multiple test items. During implementation, you can choose according to actual business needs, which is not limited here.
  • the second test result is analyzed to obtain the result of at least one test item of each chip in the chip set; based on the result of at least one test item of each chip, each The quality level of the chip.
  • the result of at least one test item of each chip can be obtained, so that the user can choose to determine the quality level of each chip based on one test result, two test results, or multiple test results of each chip according to requirements, so as to meet The needs of different business scenarios.
  • An embodiment of the present disclosure provides a data processing method, which can be executed by a processor of a computer device. Referring to Fig. 5, the method includes the following steps S501 to S504:
  • Step S501 Obtain the first test result of each test in at least one test of the chip set to be tested; wherein, the first test result of each test is the result data of each chip that has been tested in the test. Obtained after the first merge process, the first test result includes at least one first result file.
  • Step S502 determining a list of first target files to be detected.
  • the first target file list may include, but not limited to, files containing test items, test time, test results and the like.
  • the file containing voltage test content can be recorded as Voltage.asc
  • the file containing current test content can be recorded as Current.asc
  • the file containing test time content can be recorded as Time.asc
  • the first file object list can include but not Limited to one or more of Voltage.asc, Current.asc, and Time.asc.
  • it can be determined based on actual business requirements, which is not limited here.
  • Step S503 when it is determined that each of the first test results contains a first result file that matches each target file in the first target file list, perform a second test on each of the first test results The two are merged to obtain the second test result data.
  • Step S504 based on the second test result, determine the quality level of each chip in the chip set.
  • step S504 corresponds to the aforementioned step S103, and the specific implementation manner of the aforementioned step S103 can be referred to for implementation.
  • the above step S502 may include:
  • Step S511 determining the version information of the test program used to test the chip set.
  • the version information can be determined by reading the configuration file on the test machine or parsing the version number of the test program in the first test result; it can also be obtained by executing the command to obtain the version information of the test program to obtain the test used by the chip set for testing Program version information. During implementation, it may be determined according to actual conditions, and is not limited here.
  • Step S512 based on the version information, determine a list of first target files to be detected.
  • the version information of different test programs can determine different or the same first target file list to be checked.
  • the first target file list to be detected may include: wafer probing (Wafer Probing, WP) file, engineering wafer probing ( Engineering Wafer Probing, ENG WP) file, test time (Test Time, TM) file, simple result (Simple Result, SR) file, etc.
  • the first target file list to be detected may include: wafer probing (Wafer Probing, WP) file, engineering wafer probing (Engineering Wafer Probing, ENG WP) file, test time (Test Time, TM) file, simple result (Simple Result, SR) file and version flag (Version Flag, SF) file, etc., wherein, the SF file can include test items, test equipment , version flags for processing logic, etc.
  • the first object file list to be detected may include: wafer probing (Wafer Probing, WP), engineering wafer probing (Engineering Wafer Probing, ENG WP), test time (Test Time, TM), simple result (Simple Result, SR) and SF files, etc.
  • step S502 it also includes:
  • Step S502a when it is determined that any of the first test results does not contain a first result file matching at least one target file in the first target file list, output first warning information.
  • the obtained second test result may be inaccurate, thereby affecting the chip collection. Determination of the quality level of each chip. For example, a bad product is determined to be a good product. Therefore, if any first test result does not contain a corresponding first result file that matches the target file and the file is missing, an alarm message needs to be output to remind the production line staff To deal with, reduce the risk of missing the first result file. In some implementation manners, an error log may also be generated to facilitate finding the cause.
  • the reason why there is no first result file corresponding to the item of the test result in the first test result may be that the production line staff made an error when copying the file, for example, the copy failed, the copy terminated abnormally, etc. .
  • the list of first target files to be detected is determined; when it is determined that each of the first test results includes a first result file that matches each target file in the first target file list Next, perform a second combination process on each of the first test results to obtain second test result data.
  • the first warning information can be output, so that the production line staff can find and deal with the problem in time, Reduce the risk of missing first result files.
  • the second merging process is not performed, so that the test result to be combined can be improved. The integrity of the first test results data, thereby improving the stability of the system.
  • An embodiment of the present disclosure provides a testing method, which can be executed by a processor of a testing machine. As shown in Figure 6, the method includes the following steps S601 to S603:
  • Step S601 using the testing machine to perform at least one test on the set of chips to be tested, and obtain the result data of each chip tested in each test.
  • Step S602 for each test, perform a first merging process on the result data of each chip tested in the test to obtain a first test result of the test.
  • Step S603. Send each of the first test results to the data processing device, so that the data processing device performs a second combination process on each of the first test results, and based on the results obtained through the second combination process, The second test result determines the quality level of each chip in the chip set.
  • the data processing device may be the computer device in the foregoing embodiments, or other devices capable of data processing, which is not limited here.
  • the first test result of the test is obtained by performing the first combination process on the result data of each chip tested in the test, and then the data processing device performs the second data combination on the first test data to obtain the first test result.
  • the second test result determining the quality level of each chip based on the second test result.
  • the test station includes at least one test area.
  • step S601 can be realized through the following steps: use the test machine to test the chips to be tested in at least one test area at least once, and obtain the test value of each chip that has been tested in each test area in each test. result data.
  • the test machine may include one, two, or multiple test areas.
  • the division of the test area can be determined according to the actual situation, and is not limited here.
  • An embodiment of the present disclosure provides a data processing device, as shown in FIG. 7 , including:
  • the obtaining module 71 is configured to obtain the first test result of each test in at least one test performed on the set of chips to be tested; wherein, the first test result of each test is the test result of each chip that has been tested in the test The result data is obtained after the first combination processing;
  • the first merging module 72 is configured to perform a second merging process on each of the first test results to obtain a second test result
  • the first determination module 73 is configured to determine the quality level of each chip in the chip set based on the second test result.
  • the first merging module is further configured to: determine the data format type of each of the first test results; perform a second merging on each of the first test results based on the data format type processing to obtain the second test result.
  • the first merging module is further configured to: determine the version information of the test program used to test the chip set; determine the data of each of the first test results based on the version information format type.
  • the first merging module is further configured to: analyze the first test result to obtain version information of a test program used for testing the chip set.
  • the first merging module is further configured to: determine a data merging method that matches the data format type; use the data merging method to perform a second merging process on each of the first test results , to get the second test result.
  • the first test result includes at least one first result file; the device further includes: a second determining module configured to determine a list of first target files to be detected; the first merging module also It is configured to: when it is determined that each of the first test results contains a first result file that matches each target file in the first target file list, perform a second test on each of the first test results The two are merged to obtain the second test result data.
  • a second determining module configured to determine a list of first target files to be detected
  • the first merging module also It is configured to: when it is determined that each of the first test results contains a first result file that matches each target file in the first target file list, perform a second test on each of the first test results The two are merged to obtain the second test result data.
  • the first merging module is further configured to: determine version information of a test program used for testing the chip set; and determine a list of first target files to be detected based on the version information.
  • the device further includes a first output module configured to determine that any of the first test results does not contain a first result file that matches at least one target file in the first target file list In the case of , output the first warning message.
  • the second test result includes at least one second result file; the device further includes a third determination module configured to determine a list of second target files to be detected; a second output module configured to outputting second warning information when it is determined that the second test result does not include a second result file matching at least one target file in the second target file list.
  • the first determination module is further configured to: analyze the second test result to obtain the result of at least one test item of each chip in the chip set; The result of at least one test item determines the quality level of each said chip.
  • An embodiment of the present disclosure provides a test device, as shown in FIG. 8 , including:
  • the test module 81 is configured to use the test machine to perform at least one test on the set of chips to be tested, and obtain the result data of each chip tested in each test;
  • the second merging module 82 is configured to perform a first merging process on the result data of each chip tested in the test for each test, to obtain the first test result of the test;
  • the sending module 83 is configured to send each of the first test results to the data processing device, so that the data processing device performs a second combination process on each of the first test results, and based on the second combination Processing the obtained second test results to determine the quality level of each chip in the chip set.
  • the test machine includes at least one test area; the test module is further configured to: use the test machine to perform at least one test on the chip to be tested in the at least one test area, and obtain Result data for each chip tested in each of the test areas.
  • An embodiment of the present disclosure provides a computer device, including a memory and a processor.
  • the memory stores a computer program that can run on the processor.
  • the processor executes the program, the steps in the above data processing method or testing method embodiment are implemented.
  • Fig. 9 is a schematic diagram of a hardware entity of a computer device in an embodiment of the present disclosure.
  • the hardware entity of the computer device includes: a processor 91, a communication interface 92 and a memory 93, wherein:
  • Processor 91 generally controls the overall operation of the computer device.
  • the communication interface 92 enables the computer device to communicate with other terminals or servers through the network.
  • the memory 93 is configured to store instructions and applications executable by the processor 91, and can also cache data to be processed or processed by the processor 91 and each module in the computer device (for example, image data, audio data, voice communication data and video data). communication data), which can be realized by flash memory (FLASH) or random access memory (Random Access Memory, RAM).
  • FLASH flash memory
  • RAM Random Access Memory
  • the processor is used to control itself and the memory to implement the steps in the above embodiments of the data processing method or testing method.
  • the processor may also be referred to as a central processing unit (Central Processing Unit, CPU).
  • a processor may be an integrated circuit chip with signal processing capabilities.
  • the processor can also be a general-purpose processor, a digital signal processor (Digital Signal Processor, DSP), an application-specific integrated circuit (Application Specific Integrated Circuit, ASIC), a field-programmable gate array (Field-Programmable Gate Array, FPGA) or other possible Program logic devices, discrete gate or transistor logic devices, discrete hardware components.
  • DSP Digital Signal Processor
  • ASIC Application Specific Integrated Circuit
  • FPGA field-programmable gate array
  • a general-purpose processor may be a microprocessor, or the processor may be any conventional processor, or the like.
  • the processors may be jointly implemented by integrated circuit chips.
  • An embodiment of the present disclosure provides a computer-readable storage medium, on which a computer program is stored.
  • the computer program is executed by a processor, the steps in the above-mentioned data processing method or testing method embodiment are implemented.
  • the functions or modules included in the device provided by the embodiments of the present disclosure can be used to execute the methods described in the above method embodiments. beneficial effect.
  • the disclosed methods and devices may be implemented in other ways.
  • the device implementations described above are only illustrative.
  • the division of modules or units is only a logical function division. In actual implementation, there may be other division methods.
  • units or components can be combined or integrated. to another system, or some features may be ignored, or not implemented.
  • the mutual coupling or direct coupling or communication connection shown or discussed may be through some interfaces, and the indirect coupling or communication connection of devices or units may be in electrical, mechanical or other forms.
  • each functional unit in each embodiment of the present disclosure may be integrated into one processing unit, each unit may exist separately physically, or two or more units may be integrated into one unit.
  • the above-mentioned integrated units can be implemented in the form of hardware or in the form of software functional units.
  • the integrated unit is realized in the form of a software function unit and sold or used as an independent product, it can be stored in a computer-readable storage medium.
  • the technical solution of the present disclosure is essentially or part of the contribution to the prior art, or all or part of the technical solution can be embodied in the form of a software product, and the computer software product is stored in a storage medium , including several instructions to make a computer device (which may be a personal computer, a server, or a network device, etc.) or a processor (processor) execute all or part of the steps of the methods in various embodiments of the present disclosure.
  • the aforementioned storage media include: U disk, mobile hard disk, read-only memory (ROM, Read-Only Memory), random access memory (RAM, Random Access Memory), magnetic disk or optical disc, etc., which can store program codes. .
  • the quality level of each chip that has been tested in the chip set is determined based on the obtained second test results.
  • the operation of determining the quality level is repeated for the same chip, so that the time-consuming of merging test data can be reduced, and the testing efficiency can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种数据处理方法、测试方法、数据处理装置、测试装置、设备及存储介质，涉及但不限于半导体测试技术领域。其中，所述数据处理方法包括：获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果，其中，每一次测试的第一测试结果为对所述测试中已测试的每一芯片的结果数据进行第一合并处理后得到的（S101）；对每一所述第一测试结果进行第二合并处理，得到第二测试结果（S102）；基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级（S103）。

Description

数据处理、测试方法、装置、设备及存储介质
相关申请的交叉引用
本公开基于申请号为202111202049.1、申请日为2021年10月15日、发明名称为“数据处理、测试方法、装置、设备及存储介质”的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本公开作为参考。
技术领域
本公开涉及但不限于半导体测试技术领域，尤其涉及一种数据处理、测试方法、装置、设备及存储介质。
背景技术
在集成电路芯片生产过程中，芯片的测试是非常重要的步骤，在芯片封装完成后，通常需要经过最终测试(Final Test，FT)，以保证芯片出厂质量。相关技术中，一方面，在进行FT测试时，耗时较长，测试效率较低；另一方面，在对芯片测试结果数据进行处理时，无法兼容不同版本的测试程式的测试结果，且系统稳定性较差。
发明内容
有鉴于此，本公开提供一种数据处理、测试方法、装置、设备及存储介质。
本公开实施例提供一种数据处理方法，包括：
获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；其中，每一次测试的第一测试结果为对所述测试中已测试的每一芯片的结果数据进行第一合并处理后得到的；
对每一所述第一测试结果进行第二合并处理，得到第二测试结果；
基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级。
在一些实施例中，所述对每一所述第一测试结果进行第二合并处理，得到第二测试结果，包括：
确定每一所述第一测试结果的数据格式类型；
基于所述数据格式类型，对每一所述第一测试结果进行第二合并处理，得到第二测试结果。
在一些实施例中，所述确定每一所述第一测试结果的数据格式类型，包括：
确定对所述芯片集合进行测试所采用的测试程式的版本信息；
基于所述版本信息，确定每一所述第一测试结果的数据格式类型。
在一些实施例中，所述确定对所述芯片集合进行测试所采用的测试程式的版本信息，包括：
对所述第一测试结果进行解析，得到对所述芯片集合进行测试所采用的测试程式的版本信息。
在一些实施例中，所述基于所述数据格式类型，对每一所述第一测试结果进行第二合并处理，得到第二测试结果，包括：
确定与所述数据格式类型匹配的数据合并方式；
采用所述数据合并方式，对每一所述第一测试结果进行第二合并处理，得到第二测试结果。
在一些实施例中，所述第一测试结果包括至少一个第一结果文件；
在所述对每一所述第一测试结果进行第二合并处理，得到第二测试结果之前，所述方法还包括：
确定待检测的第一目标文件列表；
所述对每一所述第一测试结果进行第二合并处理，得到第二测试结果，包括：
在确定每一所述第一测试结果中均包含与所述第一目标文件列表中每一目标文件匹配的第一结果文件的情况下，对每一所述第一测试结果进行第二合并处理，得到第二测试结果数据。
在一些实施例中，所述确定待检测的第一目标文件列表，包括：
确定对所述芯片集合进行测试所采用的测试程式的版本信息；
基于所述版本信息，确定待检测的第一目标文件列表。
在一些实施例中，所述方法还包括：
在确定任一所述第一测试结果中未包含与所述第一目标文件列表中至少一个目标文件匹配的第一结果文件的情况下，输出第一告警信息。
在一些实施例中，所述第二测试结果包括至少一个第二结果文件；所述方法还包括：
确定待检测的第二目标文件列表；
在确定所述第二测试结果中未包含与所述第二目标文件列表中至少一个目标文件匹配的第二结果文件的情况下，输出第二告警信息。
在一些实施例中，所述基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级，包括：
对所述第二测试结果进行解析，得到所述芯片集合中每一芯片的至少一个测试项的结果；
基于每一所述芯片的至少一个测试项的结果，确定每一所述芯片的质量等级。
本公开实施例提供一种测试方法，包括：
利用测试机台对待测试的芯片集合进行至少一次测试，得到每一次测试中已测试的每一芯片的结果数据；
针对每一次测试，对所述测试中已测试的每一芯片的结果数据进行第一合并处理，得到所述测试的第一测试结果；
将每一所述第一测试结果发送给数据处理设备，以使所述数据处理设 备对每一所述第一测试结果进行第二合并处理，并基于所述第二合并处理得到的第二测试结果，确定所述芯片集合中每一芯片的质量等级。
在一些实施例中，所述测试机台包括至少一个测试区域；
所述利用测试机台对待测试的芯片集合进行至少一次测试，得到每一次测试中已测试的每一芯片的结果数据，包括：
利用测试机台对至少一个测试区域中待测试的芯片进行至少一次测试，得到每一次测试中每一所述测试区域内已测试的每一芯片的结果数据。
本公开实施例提供一种数据处理装置，包括：
获取模块，配置为获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；其中，每一次测试的第一测试结果为对所述测试中已测试的每一芯片的结果数据进行第一合并处理后得到的；
第一合并模块，配置为对每一所述第一测试结果进行第二合并处理，得到第二测试结果；
第一确定模块，配置为基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级。
本公开实施例提供一种测试装置，包括：
测试模块，配置为利用测试机台对待测试的芯片集合进行至少一次测试，得到每一次测试中已测试的每一芯片的结果数据；
第二合并模块，配置为针对每一次测试，对所述测试中已测试的每一芯片的结果数据进行第一合并处理，得到所述测试的第一测试结果；
发送模块，配置为将每一所述第一测试结果发送给数据处理设备，以使所述数据处理设备对每一所述第一测试结果进行第二合并处理，并基于所述第二合并处理得到的第二测试结果，确定所述芯片集合中每一芯片的质量等级。
本公开实施例提供一种计算机设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实 现上述方法中的步骤。
本公开实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述方法中的步骤。
本公开实施例中，在对每一次测试的第一测试结果进行第二合并处理后，基于得到的第二测试结果确定芯片集合中已测试的每一芯片的质量等级，这样，可以减少在重复测试过程中对相同的芯片重复进行质量等级确定的操作，从而可以减少测试数据合并的耗时，并能提高测试效率。
附图说明
图1为本公开实施例提供的一种数据处理方法的实现流程示意图；
图2为本公开实施例提供的一种数据处理方法的实现流程示意图；
图3为本公开实施例提供的一种数据处理方法的实现流程示意图；
图4为本公开实施例提供的一种数据处理方法的实现流程示意图；
图5为本公开实施例提供的一种数据处理方法的实现流程示意图；
图6为本公开实施例提供的一种测试方法的实现流程示意图；
图7为本公开实施例提供的一种数据处理装置的组成结构示意图；
图8为本公开实施例提供的一种测试装置的组成结构示意图；
图9为本公开实施例提供的一种计算机设备的硬件实体示意图。
具体实施方式
下面结合附图和实施例对本公开的技术方案进一步详细阐述，所描述的实施例不应视为对本公开的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
如果公开文件中出现“第一/第二”的类似描述则增加以下的说明，在以下的描述中，所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
为了更好地理解本公开实施例提供的数据处理方法，下面先对相关技术中测试机台在测试时存在的问题进行说明。
相关技术中，工程师主要通过在测试机台设定测试程式实现自动化测试，并在每一次测试后将所有已测试的芯片的结果数据合并，得到测试结果。这种方法具有以下缺点：1、由于在每一次结果数据合并后都会确定已测试的每一芯片的质量等级，在进行重复测试时会带来大量的重复工作，导致耗时较长；2、由于测试程式可能会有多个版本，在对测试结果数据进行合并时会存在版本不兼容的问题；3、由于测试过程或者测试数据处理过程中可能会出现异常导致合并前后的数据文件并不完整或出现错误，影响系统稳定性。
本公开实施例提供一种数据处理方法，该方法可以由计算机设备的处理器执行，其中，计算机设备指的可以是服务器、笔记本电脑、平板电脑、台式计算机、智能电视、机顶盒、移动设备(例如移动电话、便携式视频播放器、个人数字助理、专用消息设备、便携式游戏设备)等任意合适的具备数据处理能力的设备。如图1所示，该方法包括如下步骤S101至步骤S103：
步骤S101、获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；其中，每一次测试的第一测试结果为对所述测试中已 测试的每一芯片的结果数据进行第一合并处理后得到的。
这里，可以从测试机台上获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；也可以由测试机台在每一次测试后将第一测试结果发送至云端或者数据库中，处理器可以从云端或数据库等中获取每一次测试的第一测试结果。
待测试的芯片集合中可以包括多个待测试的芯片。在实施时，待测试的芯片集合可以包括从同一片晶圆上分割得到的多个芯片，也可以包括从不同晶圆上分割得到的多个芯片，本公开实施例对此并不限定。在一些实施方式中，待测试的芯片集合可以是多个封装后待进行FT测试的芯片。
在对待测试的芯片集合进行测试的过程中，可以以一个芯片为单位，对待测试的芯片集合中的每一个芯片进行至少一次测试，每一次测试都会产生相应的测试数据。
至少一次测试可以包括对待测试的芯片集合中的至少一个芯片进行的一次测试或多次重复测试。测试时，可以将待测试的芯片集合放置在测试机台中的不同区域，对该芯片集合中的芯片分区域进行测试，也可以不进行区域划分，对芯片集合中的芯片同时进行测试，这里并不限定。测试可以是直流参数测试，检查芯片的引脚以及芯片与机台的连接是否完好或者检查直流电气参数是否在一定的范围内，例如，连续性测试(Continuity Test)、泄露测试(Leakage Test)、电源电流测试(Power Supply Current Test)和其他电流/电压测试等。测试也可以是数字功能测试(Digital Functional Test)或者结构测试(Structure Test)。
第一测试结果是对测试中已测试的每一芯片的结果数据进行第一合并处理后得到的。在一些实施例中，第一测试测试结果可以至少包含下列内容之一：晶圆针测(Wafer Probing，WP)结果、工程晶圆针测(Engineering Wafer Probing，ENG WP)结果、测试时间(Test Time，TM)、简单结果(Simple Result，SR)等。在实施时，第一测试测试结果中的不同数据内容可以根据 实际情况以不同的文件形式存在，这里并不限定。
第一合并处理是指对待测芯片集合进行一次测试后，将得到的测试数据合并成完整的数据，以便后续使用。在实施时，对已测试的每一芯片的结果数据进行第一合并处理得到第一测试结果可以是在芯片测试机台上进行的，也可以是在其他虚拟站点或者系统中进行的，这里并不限定。
步骤S102、对每一所述第一测试结果进行第二合并处理，得到第二测试结果。
这里，第二合并处理可以对多个第一测试结果中的数据进行合并，得到完整的或者最终的测试数据。对每一个第一测试结果进行第二合并处理时采用的合并方式可以根据不同的业务需要来确定，这里并不限定。
在一些实施例中，不同的测试程式会产生不同数据格式的第一测试结果，针对不同数据格式的第一测试结果，可以采用不同的第二合并处理方式。
步骤S103、基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级。
这里，可以根据实际工艺要求，采用合适的方式基于第二测试结果确定芯片集合中每一芯片的质量等级，例如，对于不同的芯片产品可以采用不同的质量等级判定工具来确定芯片的质量等级。质量等级可以包括但不限于优品、良品和劣品三个等级；也可以包括以下等级中的一个或多个：高级、中级和低级；也可以包括但不限于通过(pass)和失败(fail)。其中，劣品和低级可以是指难以实现使用功能的芯片。根据每一芯片的质量等级，产品工程师和测试工程师可以直观地了解封装工艺的水平，并且确定合格的芯片。
相关技术中，在每一次芯片测试后均对测试数据进行合并，并根据测试项的结果判定不同芯片的质量等级。本公开实施例中，在对每一次测试的第一测试结果进行第二合并处理后，基于得到的第二测试结果确定芯片 集合中已测试的每一芯片的质量等级，这样，可以减少在重复测试过程中对相同的芯片重复进行质量等级确定的操作，从而可以减少测试数据合并的耗时，并能提高测试效率。
在一些实施例中，在得到第一测试结果后，还可以通过其他数据处理工具，实现更多可定制的需求，提高对第一测试结果处理的灵活性，并且数据处理工具与测试程式分离，便于独立维护和升级。
在一些实施例中，所述第二测试结果包括至少一个第二结果文件；在步骤S103之前，所述方法还可以包括：
S1021、确定待检测的第二目标文件列表；
这里，第二目标文件列表中可以包括至少一个目标文件，目标文件可以是用于存储测试时间、测试结果、测试项目、测试条件、分类信息等至少一种数据的文件。
S1022、在确定所述第二测试结果中未包含与所述第二目标文件列表中至少一个目标文件匹配的第二结果文件的情况下，输出第二告警信息。
这里，在第二测试结果中没有包含与第二目标文件列表中的至少一个目标文件匹配的第二结果文件时，可以通过输出第二告警信息进行告警。
在上述实施例中，通过对第二测试结果中包含的第二结果文件与第二目标文件列表中的目标文件进行匹配，可以确定第二测试结果中是否缺少与第二目标文件列表中的目标文件匹配的第二结果文件，在第二测试结果中存在第二结果文件缺失的情况，可以输出第二告警信息，便于工程师及时发现问题并进行排查，从而减少第二测试结果中数据缺失带来的风险。
本公开实施例提供一种数据处理方法，该方法可以由计算机设备的处理器执行。如图2所示，该方法包括以下步骤S201至步骤S204：
步骤S201、获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；其中，每一次测试的第一测试结果为对所述测试中已测试的每一芯片的结果数据进行第一合并处理后得到的。
这里，步骤S201与步骤S101对应，在实施时可以参照前述步骤S101的具体实施方式。
步骤S202、确定每一所述第一测试结果的数据格式类型。
这里，第一测试结果的数据格式类型指的是第一测试结果中结果数据的格式类型。通过不同的测试内容、测试方式或者不同的第一合并处理方式得到的第一测试结果中结果数据的格式可能会存在差异。在实施时，可以根据实际情况对不同的第一测试结果中的数据格式进行分类，得到至少一种数据格式类型。例如，测试内容不同的测试程式输出的结果数据的格式通常是不同的，因此可以按照测试内容的不同，对基于不同测试内容得到的第一测试结果的数据格式进行类型划分，如直流参数测试数据格式、功能测试数据格式、结构测试数据格式等。又如，在对已测试的每一芯片的结果数据进行第一合并处理的过程中，可以根据不同的业务需求对测试的结果数据进行整理、统计、聚合等处理生成不同数据格式的第一测试结果，因而可以按照第一合并处理方式的不同，对不同第一合并处理方式得到的第一测试结果的数据格式进行类型划分，如聚合数据格式类型、统计数据格式类型等。
在实施时，可以通过在第一测试结果中携带数据格式类型，通过解析第一测试结果可以获取相应的数据格式类型；也可以对第一测试结果中结果数据的格式进行分析，确定第一测试结果的数据格式类型；还可以获取生成第一测试结果的测试机台的配置文件，从该配置文件中读取第一测试结果的数据格式类型。
步骤S203、基于所述数据格式类型，对每一所述第一测试结果进行第二合并处理，得到第二测试结果。
这里，不同的数据格式类型可以采用不同的方式进行数据合并。
步骤S204、基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级。
这里，步骤S204对应于前述步骤S103，在实施时可以参照前述步骤S103的具体实施方式。
在一些实施例中，步骤S202可以通过步骤S2021和步骤S2022来实现。其中：
步骤S2021、确定对所述芯片集合进行测试所采用的测试程式的版本信息。
这里，版本信息可以通过读取测试机台上的配置文件或者解析第一测试结果中测试程式的版本号来确定；也可以通过执行获取测试程式版本信息的命令，得到芯片集合进行测试所用的测试程式版本信息。在实施时，可以根据实际情况来确定，这里并不限定。
步骤S2022、基于所述版本信息，确定每一所述第一测试结果的数据格式类型。
这里，本领域技术人员可以在实施时根据实际情况采用合适的方式基于版本信息确定每一第一测试结果的数据格式类型，这里并不限定。
在一些实施方式中，可以预先根据实际应用场景设定测试程式的版本信息与第一测试结果的数据格式类型之间的映射关系，基于版本信息，通过查询预设的映射关系可以确定第一测试结果的数据格式类型。
在一些实施例中，步骤S2021可以通过以下步骤来实现：对所述第一测试结果进行解析，得到对所述芯片集合进行测试所采用的测试程式的版本信息。
这里，通过解析第一测试结果，可以得到对芯片集合进行测试所采用的测试程式的版本信息。在实施时，可以在第一测试结果中携带对芯片集合进行测试所采用的测试程式的版本信息，通过对所述第一测试结果进行解析，可以获取第一测试结果的内容，从而得到对所述芯片集合进行测试所采用的测试程式的版本信息。在一些实施方式中，测试程式的版本信息可以携带在第一测试结果中结果文件的文件名中，也可以携带在第一测试 结果的结果数据中，本公开实施例对此并不限定。
本公开实施例中，通过获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；确定每一所述第一测试结果的数据格式类型；基于所述数据格式类型，对每一所述第一测试结果进行第二合并处理，得到第二测试结果；基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级。这样，可以基于第一测试结果的数据格式类型确定出合适的第二合并处理方法，对第一测试结果进行合并处理，得到第二测试结果，从而可以兼容不同数据格式类型的第一测试结果。
本公开实施例提供一种数据处理方法，该方法可以由计算机设备的处理器执行。如图3所示，该方法包括以下步骤S301至步骤S305：
步骤S301、获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；其中，每一次测试的第一测试结果为对所述测试中已测试的每一芯片的结果数据进行第一合并处理后得到的。
步骤S302、确定每一所述第一测试结果的数据格式类型。
这里，步骤S301至步骤S302与步骤S201至步骤S202对应，在实施时可以参照前述步骤S201至步骤S202的具体实施方式。
步骤S303、确定与所述数据格式类型匹配的数据合并方式。
这里，可以根据业务需要确定与所述数据格式类型匹配的数据合并方式，这里并不限定。例如，在实施时，需要将功能测试数据格式类型的第一测试结果进行统计，那么确定的数据合并方式是与统计相对应的合并方式。
步骤S304、采用所述数据合并方式，对每一所述第一测试结果进行第二合并处理，得到第二测试结果。
这里，采用与数据格式类型匹配的数据合并方式，对每一第一测试结果进行第二合并处理，处理之后得到完整的或者最终的测试数据。
步骤S305、基于所述第二测试结果，确定所述芯片集合中每一芯片的 质量等级。
这里，步骤S305对应于前述步骤S103，在实施时可以参照前述步骤S103的具体实施方式。
在一些实施例中，测试程式版本信息与数据格式类型之间可以存在映射关系或其他关系，因此，步骤S302至步骤S303可以替换为：步骤S311、确定对所述芯片集合进行测试所采用的测试程式的版本信息；步骤S312、确定与所述版本信息匹配的数据合并方式。
在一些实施例中，可以根据测试程式的版本信息选择与其匹配的数据合并方式来对第一测试结果进行数据合并。例如，当测试程式的版本信息是VER001时，可以执行与VER001版本对应的数据合并程式，来进行数据合并处理；当测试程式的版本信息是VER002时，可执行与VER002版本对应的数据合并程式，来进行数据合并处理；当测试程式的版本信息是VER003时，可执行与VER003版本对应的数据合并程式，来进行数据合并处理；当测试程式的版本信息是VER004时，可执行与VER004版本对应的数据合并程式，来进行数据合并处理。
例如，在第一测试结果的数据的版本信息是VER001的情况下，在进行数据合并时待合并的第一测试结果包括如表1所示的内容，可以执行与VER001版本对应的数据合并程式，来进行数据合并处理。合并之后得到的第二测试结果包括如表2所示的内容。
表1 VER001版本对应的第一测试结果的文件内容示例
文件内容 文件名称 是否必须
晶圆针测文件 wp.asc Y
工程晶圆针测文件 wp_all.asc Y
测试时间文件 tm.asc Y
测试结果文件 AP0123456.00000.FT30 Y
表2 VER001版本对应的第二测试结果的文件内容示例
Figure PCTCN2021137422-appb-000001
当第一测试结果的数据的版本信息是VER002时，可以执行与VER002版本对应的数据合并程式，来进行数据合并处理，在进行数据合并时待合并的第一测试结果文件内容和合并之后输出得到的第二测试结果的文件内容可以与版本信息为VER001时相同。
当第一测试结果的数据的版本信息是VER003时，在进行数据合并时待合并的第一测试结果包括如表3所示的内容，可以执行与VER003版本对应的数据合并程式，来进行数据合并处理，合并之后得到的第二测试结果包括如表4所示的内容。
表3 VER003版本对应的第一测试结果的文件内容示例
文件内容 文件名称 是否必须
晶圆针测文件 wp.asc Y
工程晶圆针测文件 wp_all.asc Y
测试时间文件 tm.asc Y
版本标志文件 sf.asc N
测试结果文件 AP0123456.00000.FT30 Y
表4 VER003版本对应的第二测试结果的文件内容示例
Figure PCTCN2021137422-appb-000002
Figure PCTCN2021137422-appb-000003
当第一测试结果的数据的版本信息是VER004时，在进行数据合并时待合并的第一测试结果包括如表5所示的内容，可以执行与VER004版本对应的数据合并程式，来进行数据合并处理。合并之后得到的第二测试结果包括如表6示的内容。
表5 VER004版本对应的第一测试结果的文件内容示例
文件内容 文件名称 是否必须
晶圆针测文件 wp.asc Y(empty)
工程晶圆针测 wp_all.asc Y
测试时间 tm.asc Y
SF文件 sf.asc N
表6 VER004版本对应的合并之后输出得到的第二测试结果的文件内容示例
Figure PCTCN2021137422-appb-000004
本公开实施例中，通过确定每一第一测试结果的数据格式类型以及确定与数据格式类型匹配的数据合并方式，提高了测试程式与数据合并处理的兼容性。
本公开实施例提供一种数据处理方法，该方法可以由计算机设备的处理器执行。如图4所示，该方法包括以下步骤S401至步骤S404：
步骤S401、获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；其中，每一次测试的第一测试结果为对所述测试中已测试的每一芯片的结果数据进行第一合并处理后得到的。
步骤S402、对每一所述第一测试结果进行第二合并处理，得到第二测试结果。
这里，步骤S401至步骤S402对应于前述步骤S101至步骤S102，在实施时可以参照前述步骤S101至步骤S102的具体实施方式。
步骤S403、对所述第二测试结果进行解析，得到所述芯片集合中每一芯片的至少一个测试项的结果。
这里，对所述第二测试结果进行解析，可以得到所述芯片集合中每一芯片的一个、两个或者多个测试项的结果，这里并不限定。测试项的结果可以是连续性测试项的结果，也可以是泄露测试项的结果，也可以是电源电流测试项结果或者其他测试项的结果。
步骤S404、基于每一所述芯片的至少一个测试项的结果，确定每一所述芯片的质量等级。
这里，可以对测试项的结果进行分析处理，从而确定每一所述芯片的质量等级。可以选择一个测试项的结果，也可以选择多个测试项的结果，在实施时，可以根据实际业务需求进行选择，这里并不限定。
本公开实施例中，对所述第二测试结果进行解析，得到所述芯片集合中每一芯片的至少一个测试项的结果；基于每一所述芯片的至少一个测试项的结果，确定每一所述芯片的质量等级。这样，可以得到每一芯片的至少一个测试项的结果，以便用户根据需求选择基于每一芯片的一项测试结果、两项测试结果、或者多项测试结果确定每一芯片的质量等级，从而满足不同业务场景的需求。
本公开实施例提供一种数据处理方法，该方法可以由计算机设备的处理器执行。参见图5所示，该方法包括以下步骤S501至步骤S504：
步骤S501、获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；其中，每一次测试的第一测试结果为对所述测试中已测试的每一芯片的结果数据进行第一合并处理后得到的，所述第一测试结果包括至少一个第一结果文件。
步骤S502、确定待检测的第一目标文件列表。
这里，第一目标文件列表可以包括但不限于包含测试项目、测试时间、测测试结果等内容的文件。例如，包含电压测试内容的文件可以记为Voltage.asc，包含电流测试内容的文件可以记为Current.asc，包含测试时间内容的文件可以记为Time.asc，第一文件目标列表可以包括但不限于Voltage.asc、Current.asc和Time.asc中的一个或多个。在实施时，可以根实际业务需求进行确定，这里并不限定。
步骤S503、在确定每一所述第一测试结果中均包含与所述第一目标文件列表中每一目标文件匹配的第一结果文件的情况下，对每一所述第一测试结果进行第二合并处理，得到第二测试结果数据。
这里，在执行第二合并处理之前，需要检查待合并的第一测试结果中是否包含第二合并处理时需要的全部文件，只有在所需要的全部文件都存在的情况下，才会对每一第一测试结果执行第二合并处理，得到第二测试结果数据。
步骤S504、基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级。
这里，步骤S504对应于前述步骤S103，在实施时可以参照前述步骤S103的具体实施方式。
在一些实施例中，上述步骤S502可以包括：
步骤S511、确定对所述芯片集合进行测试所采用的测试程式的版本信息。
这里，版本信息可以通过读取测试机台上的配置文件或者解析第一测 试结果中测试程式的版本号来确定；也可以通过执行获取测试程式版本信息的命令，得到芯片集合进行测试所用的测试程式版本信息。在实施时，可以根据实际情况来确定，这里并不限定。
步骤S512、基于所述版本信息，确定待检测的第一目标文件列表。
在一些实施例中，不同的测试程式的版本信息可以确定不同或相同的待检测的第一目标文件列表。
例如，在对芯片集合进行测试采用的测试程式的版本信息为VER001或VER002时，待检测的第一目标文件列表可以包括：晶圆针测(Wafer Probing，WP)文件、工程晶圆针测(Engineering Wafer Probing，ENG WP)文件、测试时间(Test Time，TM)文件、简单结果(Simple Result，SR)文件等。
又如，在对芯片集合进行测试采用的测试程式的版本信息为VER003时，待检测的第一目标文件列表可以包括：晶圆针测(Wafer Probing，WP)文件、工程晶圆针测(Engineering Wafer Probing，ENG WP)文件、测试时间(Test Time，TM)文件、简单结果(Simple Result，SR)文件和版本标志(Version Flag，SF)文件等，其中，SF文件可以包括测试项目、测试设备、处理逻辑等的版本标志。
再如，在对芯片集合进行测试采用的测试程式的版本信息为VER004时，待检测的第一目标文件列表可以包括：晶圆针测(Wafer Probing，WP)、工程晶圆针测(Engineering Wafer Probing，ENG WP)、测试时间(Test Time，TM)、简单结果(Simple Result，SR)和SF文件等。
在一些实施例中，步骤S502之后还包括：
步骤S502a、在确定任一所述第一测试结果中未包含与所述第一目标文件列表中至少一个目标文件匹配的第一结果文件的情况下，输出第一告警信息。
可以理解的是，在存在第一测试结果中没有包含与目标文件匹配的对 应的第一结果文件的情况下，若进行合并处理，得到的第二测试结果可能会不准确，从而影响芯片集合中每一芯片质量等级的确定。例如，将劣品确定成良品，因此，在任一第一测试结果中没有包含与目标文件匹配的对应的第一结果文件的情况下文件缺失的情况下，需要输出告警信息，提醒产线工作人员去处理，减少第一结果文件缺失带来的风险。在一些实施方式中，还可以生成报错日志，方便查找原因。
在一些实施例中，造成第一测试结果中没有与测试结果这一项对应的第一结果文件的原因可能是：产线工作人员复制文件时执行有误，例如，复制失败、复制异常终止等。
本公开实施例中，确定待检测的第一目标文件列表；在确定每一所述第一测试结果中均包含与所述第一目标文件列表中每一目标文件匹配的第一结果文件的情况下，对每一所述第一测试结果进行第二合并处理，得到第二测试结果数据。这样，通过在任一第一测试结果中没有包含与目标文件匹配的对应的第一结果文件的情况下文件缺失的情况下，输出第一告警信息，可以使得产线工作人员及时发现并处理问题，减少第一结果文件缺失带来的风险。在一些实施方式中，可以在待合并的第一测试结果中缺少与第一目标文件列表中每一目标文件匹配的第一结果文件时，不进行第二合并处理，这样，可以提高待合并的第一测试结果数据的完整性，从而提高系统的稳定性。
本公开实施例提供一种测试方法，该方法可以由测试机台的处理器执行。如图6所示，该方法包括以下步骤S601至步骤S603：
步骤S601、利用测试机台对待测试的芯片集合进行至少一次测试，得到每一次测试中已测试的每一芯片的结果数据。
步骤S602、针对每一次测试，对所述测试中已测试的每一芯片的结果数据进行第一合并处理，得到所述测试的第一测试结果。
步骤S603、将每一所述第一测试结果发送给数据处理设备，以使所述 数据处理设备对每一所述第一测试结果进行第二合并处理，并基于所述第二合并处理得到的第二测试结果，确定所述芯片集合中每一芯片的质量等级。
这里，数据处理设备可以是前述实施例中的计算机设备，也可以是其他能进行数据处理的设备，这里并不限定。
本公开实施例中，通过对测试中已测试的每一芯片的结果数据进行第一合并处理，得到测试的第一测试结果，然后数据处理设备对第一测试数据进行第二数据合并，得到第二测试结果，基于第二测试结果确定每一芯片的质量等级。这样，可以减少在重复测试过程中对相同的芯片重复进行质量等级确定的操作，从而可以减少测试数据合并的耗时，并能提高测试效率；另外，规范了FT测试中数据合并的流程。
在一些实施例中，所述测试机台包括至少一个测试区域。对应地，步骤S601可以通过以下步骤来实现：利用测试机台对至少一个测试区域中待测试的芯片进行至少一次测试，得到每一次测试中每一所述测试区域内已测试的每一芯片的结果数据。
在实际实施时，测试机台可以包括一个、两个、多个测试区域。测试区域的划分可以根据实际情况确定，这里并不限定。
本公开实施例提供一种数据处理装置，如图7所示，包括：
获取模块71，配置为获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；其中，每一次测试的第一测试结果为对所述测试中已测试的每一芯片的结果数据进行第一合并处理后得到的；
第一合并模块72，配置为对每一所述第一测试结果进行第二合并处理，得到第二测试结果；
第一确定模块73，配置为基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级。
在一些实施例中，所述第一合并模块还配置为：确定每一所述第一测 试结果的数据格式类型；基于所述数据格式类型，对每一所述第一测试结果进行第二合并处理，得到第二测试结果。
在一些实施例中，所述第一合并模块还配置为：确定对所述芯片集合进行测试所采用的测试程式的版本信息；基于所述版本信息，确定每一所述第一测试结果的数据格式类型。
在一些实施例中，所述第一合并模块还配置为：对所述第一测试结果进行解析，得到对所述芯片集合进行测试所采用的测试程式的版本信息。
在一些实施例中，所述第一合并模块还配置为：确定与所述数据格式类型匹配的数据合并方式；采用所述数据合并方式，对每一所述第一测试结果进行第二合并处理，得到第二测试结果。
在一些实施例中，所述第一测试结果包括至少一个第一结果文件；所述装置还包括：第二确定模块，配置为确定待检测的第一目标文件列表；所述第一合并模块还配置为：在确定每一所述第一测试结果中均包含与所述第一目标文件列表中每一目标文件匹配的第一结果文件的情况下，对每一所述第一测试结果进行第二合并处理，得到第二测试结果数据。
在一些实施例中，所述第一合并模块还配置为：确定对所述芯片集合进行测试所采用的测试程式的版本信息；基于所述版本信息，确定待检测的第一目标文件列表。
在一些实施例中，所述装置还包括第一输出模块，配置为在确定任一所述第一测试结果中未包含与所述第一目标文件列表中至少一个目标文件匹配的第一结果文件的情况下，输出第一告警信息。
在一些实施例中，所述第二测试结果包括至少一个第二结果文件；所述装置还包括第三确定模块，配置为确定待检测的第二目标文件列表；第二输出模块，配置为在确定所述第二测试结果中未包含与所述第二目标文件列表中至少一个目标文件匹配的第二结果文件的情况下，输出第二告警信息。
在一些实施例中，所述第一确定模块还配置为：对所述第二测试结果进行解析，得到所述芯片集合中每一芯片的至少一个测试项的结果；基于每一所述芯片的至少一个测试项的结果，确定每一所述芯片的质量等级。
以上装置实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本公开装置实施例中未披露的技术细节，请参照本公开方法实施例的描述而理解。
本公开实施例提供一种测试装置，如图8所示，包括：
测试模块81，配置为利用测试机台对待测试的芯片集合进行至少一次测试，得到每一次测试中已测试的每一芯片的结果数据；
第二合并模块82，配置为针对每一次测试，对所述测试中已测试的每一芯片的结果数据进行第一合并处理，得到所述测试的第一测试结果；
发送模块83，配置为将每一所述第一测试结果发送给数据处理设备，以使所述数据处理设备对每一所述第一测试结果进行第二合并处理，并基于所述第二合并处理得到的第二测试结果，确定所述芯片集合中每一芯片的质量等级。
在一些实施例中，所述测试机台包括至少一个测试区域；所述测试模块，还配置为：利用测试机台对至少一个测试区域中待测试的芯片进行至少一次测试，得到每一次测试中每一所述测试区域内已测试的每一芯片的结果数据。
以上装置实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本公开装置实施例中未披露的技术细节，请参照本公开方法实施例的描述而理解。
本公开实施例提供一种计算机设备，包括存储器和处理器，存储器存储有可在处理器上运行的计算机程序，处理器执行所述程序时实现上述数据处理方法或测试方法实施例中的步骤。
需要说明的是，图9为本公开实施例中计算机设备的一种硬件实体示 意图，如图9所示，该计算机设备的硬件实体包括：处理器91、通信接口92和存储器93，其中：
处理器91通常控制计算机设备的总体操作。
通信接口92可以使计算机设备通过网络与其他终端或服务器通信。
存储器93配置为存储由处理器91可执行的指令和应用，还可以缓存待处理器91以及计算机设备中各模块待处理或已经处理的数据(例如，图像数据、音频数据、语音通信数据和视频通信数据)，可以通过闪存(FLASH)或随机存取存储器(Random Access Memory，RAM)实现。
这里，处理器用于控制其自身以及存储器以实现上述数据处理方法或测试方法实施例中的步骤。处理器还可以称为中央处理单元(Central Processing Unit，CPU)。处理器可能是一种集成电路芯片，具有信号的处理能力。处理器还可以是通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。另外，处理器可以由集成电路芯片共同实现。
本公开实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述数据处理方法或测试方法实施例中的步骤。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上述方法实施例描述的方法，其具体实现可以参照上述方法实施例的描述，具有同方法实施例相似的有益效果。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考。
在本公开所提供的几个实施例中，应该理解到，所揭露的方法和装置， 可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性、机械或其它的形式。
另外，在本公开各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本公开各个实施方式方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本公开的示例性的实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。
工业实用性
本公开实施例中，在对每一次测试的第一测试结果进行第二合并处理后，基于得到的第二测试结果确定芯片集合中已测试的每一芯片的质量等 级，这样，可以减少在重复测试过程中对相同的芯片重复进行质量等级确定的操作，从而可以减少测试数据合并的耗时，并能提高测试效率。

Claims (16)

  1. 一种数据处理方法，所述方法包括：
    获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；其中，每一次测试的第一测试结果为对所述测试中已测试的每一芯片的结果数据进行第一合并处理后得到的；
    对每一所述第一测试结果进行第二合并处理，得到第二测试结果；
    基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级。
  2. 根据权利要求1所述的方法，其中，所述对每一所述第一测试结果进行第二合并处理，得到第二测试结果，包括：
    确定每一所述第一测试结果的数据格式类型；
    基于所述数据格式类型，对每一所述第一测试结果进行第二合并处理，得到第二测试结果。
  3. 根据权利要求2所述的方法，其中，所述确定每一所述第一测试结果的数据格式类型，包括：
    确定对所述芯片集合进行测试所采用的测试程式的版本信息；
    基于所述版本信息，确定每一所述第一测试结果的数据格式类型。
  4. 根据权利要求3所述的方法，其中，所述确定对所述芯片集合进行测试所采用的测试程式的版本信息，包括：
    对所述第一测试结果进行解析，得到对所述芯片集合进行测试所采用的测试程式的版本信息。
  5. 根据权利要求2至4中任一项所述的方法，其中，所述基于所述数据格式类型，对每一所述第一测试结果进行第二合并处理，得到第二测试结果，包括：
    确定与所述数据格式类型匹配的数据合并方式；
    采用所述数据合并方式，对每一所述第一测试结果进行第二合并处理， 得到第二测试结果。
  6. 根据权利要求1至4中任一项所述的方法，其中，所述第一测试结果包括至少一个第一结果文件；
    在所述对每一所述第一测试结果进行第二合并处理，得到第二测试结果之前，所述方法还包括：
    确定待检测的第一目标文件列表；
    所述对每一所述第一测试结果进行第二合并处理，得到第二测试结果，包括：
    在确定每一所述第一测试结果中均包含与所述第一目标文件列表中每一目标文件匹配的第一结果文件的情况下，对每一所述第一测试结果进行第二合并处理，得到第二测试结果数据。
  7. 根据权利要求6所述的方法，其中，所述确定待检测的第一目标文件列表，包括：
    确定对所述芯片集合进行测试所采用的测试程式的版本信息；
    基于所述版本信息，确定待检测的第一目标文件列表。
  8. 根据权利要求6所述的方法，其中，所述方法还包括：
    在确定任一所述第一测试结果中未包含与所述第一目标文件列表中至少一个目标文件匹配的第一结果文件的情况下，输出第一告警信息。
  9. 根据权利要求1至4中任一项所述的方法，其中，所述第二测试结果包括至少一个第二结果文件；所述方法还包括：
    确定待检测的第二目标文件列表；
    在确定所述第二测试结果中未包含与所述第二目标文件列表中至少一个目标文件匹配的第二结果文件的情况下，输出第二告警信息。
  10. 根据权利要求1至4中任一项所述的方法，其中，所述基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级，包括：
    对所述第二测试结果进行解析，得到所述芯片集合中每一芯片的至少 一个测试项的结果；
    基于每一所述芯片的至少一个测试项的结果，确定每一所述芯片的质量等级。
  11. 一种测试方法，所述方法包括：
    利用测试机台对待测试的芯片集合进行至少一次测试，得到每一次测试中已测试的每一芯片的结果数据；
    针对每一次测试，对所述测试中已测试的每一芯片的结果数据进行第一合并处理，得到所述测试的第一测试结果；
    将每一所述第一测试结果发送给数据处理设备，以使所述数据处理设备对每一所述第一测试结果进行第二合并处理，并基于所述第二合并处理得到的第二测试结果，确定所述芯片集合中每一芯片的质量等级。
  12. 根据权利要求11所述的方法，其中，所述测试机台包括至少一个测试区域；
    所述利用测试机台对待测试的芯片集合进行至少一次测试，得到每一次测试中已测试的每一芯片的结果数据，包括：
    利用测试机台对至少一个测试区域中待测试的芯片进行至少一次测试，得到每一次测试中每一所述测试区域内已测试的每一芯片的结果数据。
  13. 一种数据处理装置，包括：
    获取模块，配置为获取对待测试的芯片集合进行的至少一次测试中每一次测试的第一测试结果；其中，每一次测试的第一测试结果为对所述测试中已测试的每一芯片的结果数据进行第一合并处理后得到的；
    第一合并模块，配置为对每一所述第一测试结果进行第二合并处理，得到第二测试结果；
    第一确定模块，配置为基于所述第二测试结果，确定所述芯片集合中每一芯片的质量等级。
  14. 一种测试装置，包括：
    测试模块，配置为利用测试机台对待测试的芯片集合进行至少一次测试，得到每一次测试中已测试的每一芯片的结果数据；
    第二合并模块，配置为针对每一次测试，对所述测试中已测试的每一芯片的结果数据进行第一合并处理，得到所述测试的第一测试结果；
    发送模块，配置为将每一所述第一测试结果发送给数据处理设备，以使所述数据处理设备对每一所述第一测试结果进行第二合并处理，并基于所述第二合并处理得到的第二测试结果，确定所述芯片集合中每一芯片的质量等级。
  15. 一种计算机设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实现权利要求1至12任一项所述方法中的步骤。
  16. 一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现权利要求1至12任一项所述方法中的步骤。
PCT/CN2021/137422 2021-10-15 2021-12-13 数据处理、测试方法、装置、设备及存储介质 WO2023060740A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111202049.1 2021-10-15
CN202111202049.1A CN115980541A (zh) 2021-10-15 2021-10-15 数据处理、测试方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
WO2023060740A1 true WO2023060740A1 (zh) 2023-04-20

Family

ID=85962764

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/137422 WO2023060740A1 (zh) 2021-10-15 2021-12-13 数据处理、测试方法、装置、设备及存储介质

Country Status (2)

Country Link
CN (1) CN115980541A (zh)
WO (1) WO2023060740A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116955048A (zh) * 2023-06-16 2023-10-27 上海水木蓝鲸半导体技术有限公司 芯片校准和调试信息管理的方法、装置及计算机存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103135021A (zh) * 2011-11-22 2013-06-05 上海华虹Nec电子有限公司 超小尺寸芯片的硅片级量产测试方法
CN107907815A (zh) * 2017-10-10 2018-04-13 芯海科技（深圳）股份有限公司 一种单板双通道产测及良率分析系统及方法
CN108682442A (zh) * 2018-05-23 2018-10-19 武汉忆数存储技术有限公司 一种不同封装闪存芯片在线测试和分类方法及测试系统
US20200309845A1 (en) * 2018-03-28 2020-10-01 SINO IC Technology Co., Ltd. Optimization method for integrated circuit wafer test
CN112588617A (zh) * 2020-11-25 2021-04-02 海光信息技术股份有限公司 一种分等级筛选芯片的方法、装置及电子设备
CN112731117A (zh) * 2021-01-11 2021-04-30 Oppo广东移动通信有限公司 芯片的自动验证方法和系统，及存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103135021A (zh) * 2011-11-22 2013-06-05 上海华虹Nec电子有限公司 超小尺寸芯片的硅片级量产测试方法
CN107907815A (zh) * 2017-10-10 2018-04-13 芯海科技（深圳）股份有限公司 一种单板双通道产测及良率分析系统及方法
US20200309845A1 (en) * 2018-03-28 2020-10-01 SINO IC Technology Co., Ltd. Optimization method for integrated circuit wafer test
CN108682442A (zh) * 2018-05-23 2018-10-19 武汉忆数存储技术有限公司 一种不同封装闪存芯片在线测试和分类方法及测试系统
CN112588617A (zh) * 2020-11-25 2021-04-02 海光信息技术股份有限公司 一种分等级筛选芯片的方法、装置及电子设备
CN112731117A (zh) * 2021-01-11 2021-04-30 Oppo广东移动通信有限公司 芯片的自动验证方法和系统，及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116955048A (zh) * 2023-06-16 2023-10-27 上海水木蓝鲸半导体技术有限公司 芯片校准和调试信息管理的方法、装置及计算机存储介质
CN116955048B (zh) * 2023-06-16 2024-03-22 上海水木蓝鲸半导体技术有限公司 芯片校准和调试信息管理的方法、装置及计算机存储介质

Also Published As

Publication number Publication date
CN115980541A (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
TW201732789A (zh) 磁片的故障預測方法和裝置
CN110737689B (zh) 数据标准符合性检测方法、装置、系统及存储介质
US10514890B2 (en) Test case and data selection using a sampling methodology
CN109828905B (zh) 自动化测试方法、装置、计算机装置及存储介质
CN110135590B (zh) 信息处理方法、装置、介质及电子设备
WO2023060740A1 (zh) 数据处理、测试方法、装置、设备及存储介质
US10409553B2 (en) Optimized construction of a sample imprint for selecting a sample dataset for comparison testing
CN109917978B (zh) 基于bim模型的批注对应构件显示方法、装置以及存储装置
US20170024426A1 (en) Information processing apparatus, information processing method, and non-transitory computer readable medium
CN108694108B (zh) 一种iOS崩溃数据分类与统计的方法和装置
CN111061696B (zh) 一种交易报文日志的解析方法及装置
CN111897660B (zh) 模型部署方法、模型部署装置及终端设备
CN111813804A (zh) 一种数据查询方法、装置、电子设备及存储介质
CN112306833A (zh) 应用程序的崩溃统计方法、装置、计算机设备及存储介质
CN109408361A (zh) Monkey测试复原方法、装置、电子设备及计算机可读存储介质
US10795807B2 (en) Parallel testing and reporting system
CN111625342A (zh) 一种数据溯源方法、装置及服务器
CN109947797B (zh) 一种数据检查装置及方法
CN111046393A (zh) 漏洞信息上传方法、装置、终端设备及存储介质
CN115941441A (zh) 系统链路自动化监控运维方法、系统、设备以及介质
CN113238940A (zh) 一种接口测试结果的比对方法、装置、设备和存储介质
CN112835759A (zh) 测试数据处理方法、装置、电子设备以及存储介质
CN109062797B (zh) 生成信息的方法和装置
US20210200751A1 (en) Monitoring and data validation of process log information imported from multiple diverse data sources
CN112559368A (zh) 接口自动化测试方法及其用例生成方法、设备及存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21960465

Country of ref document: EP

Kind code of ref document: A1