CN112103331A - Ldmos晶体管及其制造方法 - Google Patents
Ldmos晶体管及其制造方法 Download PDFInfo
- Publication number
- CN112103331A CN112103331A CN202011206497.4A CN202011206497A CN112103331A CN 112103331 A CN112103331 A CN 112103331A CN 202011206497 A CN202011206497 A CN 202011206497A CN 112103331 A CN112103331 A CN 112103331A
- Authority
- CN
- China
- Prior art keywords
- region
- source
- drain
- conductive plug
- ldmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 66
- 150000002500 ions Chemical class 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 46
- 210000000746 body region Anatomy 0.000 claims description 37
- 238000002513 implantation Methods 0.000 claims description 32
- 238000002347 injection Methods 0.000 claims description 24
- 239000007924 injection Substances 0.000 claims description 24
- 239000002019 doping agent Substances 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 34
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 description 27
- 238000009826 distribution Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种LDMOS晶体管及其制造方法，本发明的LDMOS晶体管，在第一导电类型的源区底部形成了与源区对准的第二导电类型的反型掺杂区，且所述反型掺杂区包围所述源区的底部，反型掺杂区的第二导电类型离子掺杂剂量高于阱区的第二导电类型离子掺杂剂量，能够降低寄生BJT（双极结型晶体管）的共发射极电流增益β，进而在不增大LDMOS晶体管占用面积、不牺牲导通电流以及不影响器件其他电气性能的情况下，显著提高LDMOS晶体管的SOA特性。本发明的LDMOS晶体管的制造方法，工艺简单，成本低。
Description
技术领域
本发明涉及半导体器件的制作技术领域，特别涉及一种LDMOS晶体管及其制造方法。
背景技术
图1示出了本领域中已知的一种 LDMOS（Lateral Double Diffused MetalOxide Semiconductor，横向双扩散金 氧半导体）晶体管，其衬底100中形成有漂移区101和阱区102，漂移区101中形成有源区106s、体区106p，漂移区102中形成有漏区106d，衬底100表面上形成有局部场氧结构103、栅氧层104、栅极105和层间介质层107，栅极105覆盖在栅氧层104以及部分局部场氧结构103上，层间介质层107覆盖栅极105、局部场氧结构103以及被暴露出的衬底100的表面，层间介质层中形成有源极导电插塞108s、漏极导电插塞108d以及体区导电插塞108p。
现有的LDMOS晶体管应用在汽车或大功率、恶劣环境下时，其SOA（Safe operatingarea，安全工作区）特性一直是影响其性能的关键因素。而SOA特性主要由LDMOS晶体管中寄生的横向BJT（Bipolar Junction Transistor，双极结型晶体管）作用决定。
因此，如何增强LDMOS晶体管的SOA特性，成为本领域技术人员研究的热点问题之一。
发明内容
本发明的一目的在于提供一种LDMOS晶体管，能够进一步提高LDMOS晶体管的SOA特性。
本发明的另一目的在于提供一种LDMOS晶体管的制造方法，能够通过相对简单的工艺获得具有较佳SOA特性的LDMOS晶体管。
为解决上述技术问题，本发明提供一种LDMOS晶体管，包括：
衬底，所述衬底中形成有第一导电类型的漂移区和第二导电类型的阱区，所述漂移区中形成有第一导电类型的漏区，所述阱区中形成有第一导电类型的源区；
局部场氧结构，至少部分嵌入在所述漂移区中；
栅极，形成在所述源区和所述漏区之间的衬底上并部分延伸到所述局部场氧结构的上方；
其中，所述LDMOS晶体管还包括：
第二导电类型的反型掺杂区，所述反型掺杂区包围所述源区的底部，且所述反型掺杂区向上延伸的边界与所述源区外围的衬底上表面之间具有一定间隔，所述反型掺杂区的第二导电类型离子掺杂剂量高于所述阱区的第二导电类型离子掺杂剂量；
第一导电类型的轻掺杂区，所述轻掺杂区形成于所述阱区中，并从所述源区面向所述栅极的边界延伸到所述栅极的下方，所述轻掺杂区的第一导电类型离子掺杂剂量低于所述源区的第一导电类型离子掺杂剂量。
可选地，且所述反型掺杂区向上延伸到所述轻掺杂区的底部。
可选地，所述反型掺杂区的第二导电类型离子掺杂剂量高于所述源区的第一导电类型离子掺杂剂量。
可选地，所述的LDMOS晶体管还包括:
层间介质层，形成在所述衬底上，并覆盖所述栅极、所述局部场氧结构和所述衬底的表面；
源极导电插塞和漏极导电插塞，形成在所述层间介质层中，且所述源极导电插塞的底部与所述源区电性接触，所述漏极导电插塞的底部与所述漏区电性接触。
可选地，所述的LDMOS晶体管还包括: 源极场板，形成在所述层间介质层上，并与所述源极导电插塞的顶部电性连接；漏极场板，形成在所述层间介质层上，并与所述漏极导电插塞的顶部电性连接，且与所述源极场板相互分离。
可选地，所述的LDMOS晶体管还包括第二导电类型的体区和体区导电插塞，所述体区形成在所述阱区中并位于所述源区背向所述栅极的一侧，所述体区导电插塞形成在所述层间介质层中且底部与所述体区电性接触。
基于同一发明构思，本发明还提供一种如本发明所述的LDMOS晶体管的制造方法，包括以下步骤：
提供一衬底，所述衬底中形成第一导电类型的漂移区和第二导电类型的阱区，所述衬底上形成有局部场氧结构，所述局部场氧结构至少部分嵌入在所述漂移区中；
在所述衬底上形成栅极，所述栅极部分延伸到所述局部场氧结构的上方；
形成第一导电类型的源区、漏区和轻掺杂区以及第二导电类型的反型掺杂区，所述漏区位于所述局部场氧结构一侧的漂移区中，所述源区、所述轻掺杂区和所述反型掺杂区均位于所述阱区中，所述轻掺杂区从所述源区面向所述栅极的边界延伸到所述栅极的下方，所述反型掺杂区与所述源区对准且包围所述源区的底部，且所述反型掺杂区向上延伸的边界与所述源区外围的衬底上表面之间具有一定间隔，所述反型掺杂区的第二导电类型离子掺杂剂量高于所述阱区的第二导电类型离子掺杂剂量。
可选地，所述形成第一导电类型的源区和漏区以及第二导电类型的反型掺杂区的步骤包括：先采用倾斜注入的方式，且采用第三注入能量和第三注入剂量，向所述栅极底部的阱区中注入第一导电类型离子，以形成所述轻掺杂区；接着，采用第一注入能量和第一注入剂量，向所述阱区中注入第二导电类型离子，以形成所述反型掺杂区；然后，以第二注入能量和第二注入剂量，向所述阱区和所述漂移区中注入第一导电类型离子，以形成所述源区和所述漏区；之后，进行退火处理，以使得所述源区、所述漏区、所述轻掺杂区和所述反型掺杂区中的掺杂离子扩散到位；
或者，所述形成第一导电类型的源区和漏区以及第二导电类型的反型掺杂区的步骤包括：先采用第二注入能量和第二注入剂量，向所述阱区和所述漂移区中注入第一导电类型离子，以形成所述源区和所述漏区；然后，采用倾斜注入的方式，且采用第三注入能量和第三注入剂量，向所述栅极底部的阱区中注入第一导电类型离子，以形成所述轻掺杂区；接着，以第一注入能量和第一注入剂量，向所述阱区中注入第二导电类型离子，以形成所述反型掺杂区；之后，进行退火处理，以使得所述源区、所述漏区、所述轻掺杂区和所述反型掺杂区中的掺杂离子扩散到位。
可选地，所述的LDMOS晶体管的制造方法还包括：
形成层间介质层，所述层间介质层覆盖所述衬底、所述栅极和所述局部场氧结构的表面；
形成源极导电插塞、漏极导电插塞以及源极场板，所述源极导电插塞穿过层间介质层且底部与所述源区电性接触，所述漏极导电插塞穿过层间介质层且底部与所述漏区电性接触，所述源极场板形成在所述层间介质层上，且与所述源极导电插塞的顶部电性连接，所述漏极场板形成在所述层间介质层上，并与所述漏极导电插塞的顶部电性连接，且与所述源极场板相互分离。
可选地，所述的LDMOS晶体管的制造方法还包括：
在形成所述源区、所述漏区和所述反型掺杂区之前或者之后，还在所述阱区中形成体区，所述体区位于所述源区背向所述栅极的一侧；
在形成所述源极导电插塞、所述漏极导电插塞的同时，还在所述层间介质层中形成体区导电插塞，所述体区导电插塞形的底部与所述体区电性接触。
与现有技术相比，本发明的技术方案至少具有以下有益效果：
1、本发明的LDMOS 晶体管结构，在第一导电类型的源区底部形成了与源区对准的第二导电类型的反型掺杂区，且所述反型掺杂区向上延伸的边界与所述源区外围的衬底上表面之间具有一定间隔，反型掺杂区的第二导电类型离子掺杂剂量高于阱区的第二导电类型离子掺杂剂量，一方面在源区和漏区之间的沟道区中形成了横向掺杂剂量梯度和纵向掺杂剂量梯度，且从沟道区向漏区第二导电类型离子掺杂浓度逐渐降低，从而改善了沟道区内的电场分布，另一方面使得源区中的离子扩散更加均匀，改善源区形貌，使得源区变得更浅，由此，降低寄生BJT（双极结型晶体管）的共发射极电流增益β，进而在不增大LDMOS晶体管占用面积、不牺牲导通电流以及不影响器件其他电气性能的情况下，显著提高LDMOS晶体管的SOA特性。
2、本发明的LDMOS 晶体管的制造方法，通过高能量离子注入工程，可以在源区下方形成用于改善器件SOA特性的反型掺杂区，工艺简单，成本低。
附图说明
图1是现有的一种LDMOS晶体管的剖面结构示意图。
图2是本发明一实施例的LDMOS晶体管的剖面结构示意图。
图3是图1至图2所示的LDMOS晶体管的源区垂直形貌分布示意图。
图4是图1至图2所示的LDMOS晶体管的栅漏电容特性曲线示意图。
图5是本发明另一实施例的LDMOS晶体管的剖面结构示意图。
图6是本发明具体实施例的LDMOS晶体管的制造方法流程图。
图7至图10是本发明具体实施例的LDMOS晶体管的制造方法中的器件剖面结构示意图。
其中，附图标记如下：
100-衬底，101-漂移区，102-阱区，103-局部场氧结构，104-栅氧层，105-栅极，106d-漏区，106p-体区，106s-源区， 107-层间介质层，108d-漏极导电插塞，108p-体区导电插塞，108s-源极导电插塞，109s-源极场板；
200-衬底，201-漂移区，202-阱区，203-局部场氧结构，204-栅氧层，205-栅极，206d-漏区，206p-体区，206s-源区，206d’、206s’、206p’、210’-离子掺杂区，207-层间介质层，207d-漏极接触孔，207p-体区接触孔，207s-源区接触孔，208d-漏极导电插塞，208p-体区导电插塞，208s-源极导电插塞，209d-漏极场板，209p-体区场板，209s-源极场板，210-反型掺杂区，211-轻掺杂区。
具体实施方式
以下结合附图2至附图10和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，本发明一实施例提供一种LDMOS晶体管，包括衬底200、漂移区201、阱区202、局部场氧结构203、栅氧层204、栅极205、源区206s、漏区206d、体区206p、层间介质层207、漏极导电插塞208d、源极导电插塞208s、体区导电插塞208p、反型掺杂区210以及轻掺杂区211。
其中，衬底200可以本领域技术人员所熟知的任意合适的衬底材料，例如体硅衬底或者绝缘体上硅衬底等，本实施例在此不对其进行限制。衬底200中形成有第一导电类型（例如为N型）的漂移区201和第二导电类型（例如为P型）的阱区202。
漂移区201的部分表面上形成有局部场氧结构203，局部场氧结构203可以是二氧化硅，局部场氧结构203可以部分嵌入在漂移区201中，以使得局部场氧结构203的顶部表面高于衬底200的表面，局部场氧结构203也可以全部嵌入到漂移区201中，局部场氧结构203的顶面与衬底200的顶面齐平。
阱区202位于局部场氧结构203的一侧，且阱区202部分表面上形成有栅氧层204，栅极205覆盖在栅氧层204的表面上并沿从源区206s指向漏区206d的方向延伸覆盖到部分局部场氧结构203的表面上。阱区202靠近栅氧层204的区域中形成有源区206s，且在源区206s背向栅极205的一侧的阱区202中还形成有体区206p，局部场氧结构203的另一侧的漂移区201中形成有漏区206d。即栅氧层204的一端与源区206s面向栅极205的边界相抵，栅氧层204的另一端与局部场氧结构203面向源区206s的边界相抵，局部场氧结构203的另一边界与漏区206d相抵，所述源区206s和所述漏区206d分居所述栅极205的两侧。
作为一种示例，衬底200为P型半导体衬底，漂移区201为N型漂移区，阱区202为P型阱区，体区206p为P型掺杂区，源区206s和漏区206d均为N型掺杂区。漂移区201和阱区202的离子掺杂剂量的数量级为1012/cm2，可以用科学计数法记作E12/cm2，源区206s、漏区206d、体区206p的离子掺杂剂量的数量级均为1013~1014/cm2，可以用科学计数法记作E13~E14/cm2，轻掺杂区211的离子掺杂剂量的数量级为1012~1013/cm2，可以用科学计数法记作E12~E13/cm2，反型掺杂区210的离子掺杂剂量的数量级不低于1015/cm2，可以用科学计数法记作≥E15/cm2。
漂移区201为高阻层，其能够在P阱202和漏区206d之间起到缓冲作用，减小源区206s和漏区206d之间的寄生电容，提高器件的击穿电压和频率特性。栅极205延伸到漂移区201的局部场氧结构203上面，能够充当一个场极板，来弱化漂移区201的表面电场，有利于进一步提高器件的击穿电压。
源区206s和漏区206d之间被栅极205覆盖的阱区202为沟道区，反型掺杂区210形成在源区206s底部的阱区202中，且与源区206s对准，反型掺杂区210包围源区206s底部边界，且与栅极205在衬底200上表面的投影有重叠，即反型掺杂区210与栅极205有重叠，反型掺杂区210向上延伸的边界与衬底200的上表面之间有间隔，反型掺杂区210的第二导电类型离子掺杂剂量高于阱区202中的第二导电类型离子掺杂剂量，也可以说反型掺杂区210的第二导电类型离子掺杂浓度高于阱区202的第二导电类型离子掺杂浓度。具体地，所述反型掺杂区210背向所述栅极205的一侧延伸到所述源区206s背向所述栅极205的边界处，所述反型掺杂区210面向所述栅极205的一侧延伸到所述源区206s面向栅极205的边界处，且与栅极205有一定重叠，反型掺杂区210的顶部边界与衬底200的上表面之间具有h间距，h取决于阱区202的深度，假设阱区202的深度为H，则h<H。本实施例中，第一导电类型的轻掺杂区211形成于所述阱区202中，并从所述源区206s面向所述栅极205的侧壁的一侧延伸到所述栅极205的下方，以与栅极205重叠，所述轻掺杂区211的第一导电类型离子掺杂剂量低于所述源区206s的第一导电类型离子掺杂剂量。所述反型掺杂区210包围在源区206s的底部，且向上延伸到轻掺杂区211的底部。因此，本实施例中的轻掺杂区211至少能够起到以下作用：（1）能够在源区206s一侧形成更浅的结，进而有利于降低短沟道效应，提高载流子迁移率；（2）能够比较精确的限定反型掺杂区210向上延伸的边界，即相对比较精确的限定出反型掺杂区210向上延伸的边界与衬底200上表面之间的距离h以及反型掺杂区211与栅极205的重叠面积，避免反型掺杂区210影响到沟道区的性能。
由于反型掺杂区210的第二导电类型离子掺杂剂量高于阱区202，因此能够在源区206s和漏区206d之间的沟道区（即阱区202）中形成横向掺杂浓度梯度和纵向浓度梯度，且从沟道区向漏区206d方向，第二导电类型离子掺杂浓度逐渐降低，从而改善了沟道区内的电场分布，降低寄生BJT（双极结型晶体管）的共发射极电流增益β。
可选地，所述反型掺杂区210的第二导电类型离子掺杂剂量高于所述源区206s的第一导电类型离子掺杂剂量。作为一种示例，反型掺杂区210的第二导电类型离子掺杂剂量的数量级为1015/cm2，可以用科学计数法记作E15/cm2，源区206s的第一导电类型离子掺杂剂量的数量级为1013/cm2，可以用科学计数法记作E13/cm2。
层间介质层207中形成有暴露出部分体区206p的表面的体区接触孔（未图示）、暴露出部分源区206s表面的源极接触孔（未图示）、暴露出部分漏区206d表面的漏区接触孔（未图示），体区导电插塞208p填充在所述体区接触孔中且底部与体区206p电性接触，源极导电插塞208s填充在所述源极接触孔中且底部与源区206s电性接触。漏极导电插塞208d填充在所述漏极接触孔中且底部与漏区206d电性接触。
为了验证本实施例的LDMOS晶体管的性能，将图1至图2所示的LDMOS晶体管进行了性能测试，这两种LDMOS晶体管中，图2所示的LDMOS晶体管相对图1所示的LDMOS晶体管，增加了反型掺杂区210。测试结果如图4和图5所示，图4和图5中，“现有技术”表示的是图1所示的LDMOS晶体管的测试结果，“本发明”表示的是图2所示的LDMOS晶体管的测试结果。
从图4中可以看出，可以看出，本发明的LDMOS晶体管的源区形貌相对现有技术变得更缓和、更浅，第一导电类型离子分布更均匀，这说明，本发明中添加的反型掺杂区210能够改善LDMOS晶体管的源区形貌和第一导电类型离子分布均匀性，进而可以改善改善LDMOS晶体管的β增益等特性。
从图5中可以看出，在漏极电流大于2*10-4 A/μm且漏极电流相同的情况下，本发明的LDMOS晶体管相对现有技术具有更大的漏端电压，因此SOA特性更好。
此外，还对图1和图2所示的LDMOS晶体管做了耐压分析以及导通电流分析，在导通电流均为6.0 μA/μm，耐压均为58.6V的情况下，现有技术的LDMOS晶体管的SOA电压为48.6V，本发明的LDMOS晶体管的SOA电压为56.5 V。
综合上述测试结果可知，本实施例的LDMOS 晶体管结构，在第一导电类型的源区底部形成了与源区对准的第二导电类型的反型掺杂区，且所述反型掺杂区向上延伸的边界与所述源区外围的衬底上表面之间具有一定间隔，反型掺杂区的第二导电类型离子掺杂剂量高于阱区的第二导电类型离子掺杂剂量，一方面在源区和漏区之间的沟道区中形成了横向掺杂剂量梯度和纵向掺杂剂量梯度，且从沟道区向漏区第二导电类型离子掺杂浓度逐渐降低，从而改善了沟道区内的电场分布，另一方面使得源区中的离子扩散更加均匀，改善源区形貌，使得源区变得更浅，由此，降低寄生BJT（双极结型晶体管）的共发射极电流增益β，进而在不增大LDMOS晶体管占用面积、不牺牲导通电流以及不影响器件其他电气性能的情况下，显著提高LDMOS晶体管的SOA特性。
需要说明的是，上述实施例中仅仅列出了本发明LDMOS晶体管的部分结构，本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，所述LDMOS晶体管还可以具有其他电学结构。
具体地，请参考图5，本发明另一实施例提供一种LDMOS晶体管，其不仅具有衬底200、漂移区201、阱区202、局部场氧结构203、栅氧层204、栅极205、源区206s、漏区206d、体区206p、层间介质层207、漏极导电插塞208d、源极导电插塞208s、体区导电插塞208p、第一导电类型的轻掺杂区211以及反型掺杂区210等结构，还具有源极场板209s、漏极场板209d、体区场板209p。
源极场板209s形成在层间介质层207的表面上，且与源极导电插塞208s的顶部电性相接。可选地，所述源极场板209s和源极导电插塞208s为一体成型结构，两者通过同一道金属沉积工艺形成。
漏极场板209d形成在层间介质层207上，并与漏极导电插塞208d的顶部电性连接，且从漏极导电插塞208d的顶部延伸到部分局部场氧结构203的上方，并与源极场板209s的末端间隔一定距离。
体区场板209P形成在层间介质层207上，并与体区导电插塞208p的顶部电性连接，且从体区导电插塞208p的顶部沿背向所述源极场板209s的方向在层间介质层207的表面上延伸。
进一步可选地，所述源极导电插塞208s、所述源极场板209s、所述漏极导电插塞208d、所述漏极场板209d、体区导电插塞208p、体区场板209p均通过同一道金属沉积工艺形成，此时所述漏极导电插塞208d和所述漏极场板209d为一体成型结构，体区导电插塞208p和体区场板209p为一体成型结构。
所述源极场板209s、所述漏极场板209d、体区场板209p均能够起到改善器件表面的电场分布的作用，由此改善器件性能。
请参考图6，本发明一实施例还提供一种上述的LDMOS晶体管的制造方法，包括以下步骤：
S1，提供一衬底，所述衬底中形成第一导电类型的漂移区和第二导电类型的阱区，所述衬底上形成有局部场氧结构，所述局部场氧结构至少部分嵌入在所述漂移区中；
S2，在所述衬底上形成栅极，所述栅极部分延伸到所述局部场氧结构的上方；
S3，形成第一导电类型的源区、漏区、轻掺杂区以及第二导电类型的反型掺杂区，所述漏区位于所述局部场氧结构一侧的漂移区中，所述源区、所述轻掺杂区和所述反型掺杂区均位于所述阱区中，所述轻掺杂区从所述源区面向所述栅极的边界延伸到所述栅极的下方，所述反型掺杂区与所述源区对准且包围所述源区的底部，且所述反型掺杂区向上延伸到所述源区边界的沟道区的底部；
S4，形成层间介质层，并在所述层间介质层中形成源极接触孔、漏极接触孔和体区接触孔，所述源极接触孔暴露出所述源区的部分表面，所述漏极接触孔暴露出所述漏区的部分表面，所述体区接触孔暴露出所述体区的部分表面；
S5，形成源极导电插塞、漏极导电插塞、体区导电插塞、源极场板、漏极场板和体区场板。
在步骤S1中，提供形成有第一导电类型的漂移区、第二导电类型的阱区和局部场氧结构的步骤包括：
首先，请参考图7，提供一衬底200，通过光刻、离子注入等工艺，在所述衬底200中先后形成阱区202和漂移区201；
接着，请继续参考图7，通过局部场氧隔离工艺或者浅沟槽隔离工艺等，在部分所述漂移区201上形成局部场氧结构203，局部场氧结构203的一端与阱区202相抵，局部场氧结构203的材料例如是氧化硅、氮化物或其他适合的绝缘材料；
请继续参考图7，在步骤S2中，可以通过热氧化工艺或者沉积工艺等，在衬底200上形成栅氧层204，并通过多晶硅沉积、光刻和刻蚀等一系列工艺，去除多余的多晶硅以及栅氧层204，以在所述衬底200上形成栅极205，所述栅氧层204覆盖部分阱区202，且一端与局部场氧结构203的边界相抵，所述栅极205从所述栅氧层204的表面上延伸到部分所述局部场氧结构203的表面上。
请参考图8和图9，在步骤S3中，首先，可以先光刻工艺定义出LDD(Lightly DopedDrain，轻掺杂源漏)注入窗口，然后采用不小于10度~60度的注入角度（即一种倾斜注入方式），且采用第三注入能量和第三注入剂量，向栅极205底部的阱区202中注入第一导电类型离子，以形成离子注入区211’；接着，采用第一注入能量和第一注入剂量，向所述阱区202中注入第二导电类型离子，以形成离子注入区210’；然后，以第二注入能量和第二注入剂量，向所述阱区202和所述漂移区201中注入第一导电类型离子，以形成离子注入区206s’和206d’， 其中，第二注入能量低于第一注入能量且高于第三注入能量，第二注入剂量高于第三注入剂量且低于第一注入剂量，形成的离子注入区206s’与离子注入区210’对准，且位于离子注入区210’上方，离子注入区206d’的注入深度与离子注入区206s’相同，离子注入区206s’、206d’的注入深度浅于离子注入区210’但深于离子注入区211’；接着，进行退火处理，以使得各离子注入区206s’、206d’、210’、211’中的离子扩散到位，离子注入区206s’经退火后形成源区206s，离子注入区206d’ 经退火后形成漏区206d、离子注入区210’经退火后形成反型掺杂区210，离子注入区211’经退火后形成轻掺杂区211。
其中，源区206s形成在阱区202中，漏区206d形成在漂移区201中，第一导电类型的轻掺杂区211形成于所述阱区202中，并从所述源区206s面向所述栅极205的侧壁的一侧延伸到所述栅极205的下方，以与栅极205重叠，所述轻掺杂区211的第一导电类型离子掺杂剂量低于所述源区206s的第一导电类型离子掺杂剂量。所述反型掺杂区210包围在源区206s的底部且向上延伸到轻掺杂区211的底部。
可选地，在退火处理之前，还采用第二注入能量以及第四注入剂量，向阱区202中注入第二导电类型离子，以形成离子注入区206p’，离子注入区206p’的深度可以与离子注入区206s’相同；在退火处理后离子注入区206p’形成为体区206p。
需要说明的是，对于用于形成源区206s、漏区206d、体区206p、反型掺杂区210和轻掺杂区211的离子注入顺序以及退火次数，并不仅仅限定于上述举例，在本发明的其他实施例中，先采用第二注入能量和第二注入剂量，向所述阱区202和所述漂移区201中注入第一导电类型离子，以形成源区206s和漏区206d所对应的离子注入区206s’、206d’；然后，采用倾斜注入方式，且采用第三注入能量和第三注入剂量，向栅极205底部的阱区202中注入第一导电类型离子，以形成离子注入区211’；接着以高于第二注入能量的第一注入能量以及高于第二注入剂量的第一注入剂量，向所述阱区202中注入第二导电类型离子，以形成反型掺杂区210所对应的离子注入区210’；接着，进行退火处理，以使得注入的离子扩散到位，以形成源区206s、漏区206d、轻掺杂区211、反型掺杂区210。再例如，在本发明的其他实施例中，也可以在每次离子注入后就进行一次退火处理。
请参考图10，在步骤S4中，首先，可以通过沉积工艺在衬底200上沉积层间介质层207，并对层间介质层207进行顶部平坦化，平坦化后的层间介质层207还覆盖栅极205的侧面和顶面以及局部场氧结构203的表面。然后，通过对层间介质层207进行光刻和刻蚀，以形成相应的体区接触孔、源极接触孔和漏极接触孔（均未图示）。其中，体区接触孔暴露出体区206p的部分表面，源区接触孔暴露出部分源区206s的表面，漏区接触孔暴露出部分漏区206d的表面。
请继续参考图10，在步骤S5中，首先，通过真空蒸镀、溅射等任意合适的工艺，沉积钨、钛、铜等任意合适的金属材料层（未图示）于层间介质层207上，沉积的所述金属材料层至少填满体区接触孔、源区接触孔、漏区接触孔；然后，通过光刻和刻蚀工艺，刻蚀金属材料层，以形成体区导电插塞208p、源极导电插塞208s、漏区导电插塞208d、体区场板209p、源极场板209s、漏极场板209d。体区导电插塞208p填充在体区接触孔中，底部与体区206p电性接触，顶部与体区场板209p连接在一起，且体区场板209p在层间介质层207的表面上沿着从体区导电插塞208p顶部向着背离源区206s的方向延伸。源极导电插塞208s填充在所述源极接触孔中，底部电性接触所述源区206s，所述源极场板209s在层间介质层207的表面上沿着从所述源极导电插塞208s的顶部指向所述漏区206d方向连续延伸，且末端截止在局部场氧结构203的上方。漏极导电插塞208d填充在所述漏极接触孔中，底部电性接触所述漏区206d，所述漏极场板209d在层间介质层207的表面上沿着从所述漏极导电插塞208d的顶部指向所述栅极205的方向连续延伸，并截止在局部场氧结构203的上方，且与源极场板209s相互间隔开。
本实施例的LDMOS晶体管的制造方法，能够通过高能量离子注入工程，可以在源区下方形成用于改善器件SOA特性的反型掺杂区，进而制造出高性能的LDMOS晶体管，且工艺简单，成本低。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。
Claims (10)
1.一种LDMOS晶体管，包括:
衬底，所述衬底中形成有第一导电类型的漂移区和第二导电类型的阱区，所述漂移区中形成有第一导电类型的漏区，所述阱区中形成有第一导电类型的源区；
局部场氧结构，至少部分嵌入在所述漂移区中；
栅极，形成在所述源区和所述漏区之间的衬底上并部分延伸到所述局部场氧结构的上方；
其特征在于，所述LDMOS晶体管还包括：
第二导电类型的反型掺杂区，所述反型掺杂区与所述源区对准且包围所述源区的底部，且所述反型掺杂区向上延伸的边界与所述源区外围的衬底上表面之间具有一定间隔，所述反型掺杂区的第二导电类型离子掺杂剂量高于所述阱区的第二导电类型离子掺杂剂量；
第一导电类型的轻掺杂区，所述轻掺杂区形成于所述阱区中，并从所述源区面向所述栅极的边界延伸到所述栅极的下方，所述轻掺杂区的第一导电类型离子掺杂剂量低于所述源区的第一导电类型离子掺杂剂量。
2.如权利要求1所述的LDMOS晶体管，其特征在于，所述反型掺杂区向上延伸到所述轻掺杂区的底部。
3.如权利要求1所述的LDMOS晶体管，其特征在于，所述反型掺杂区的第二导电类型离子掺杂剂量高于所述源区的第一导电类型离子掺杂剂量。
4.如权利要求1所述的LDMOS晶体管，其特征在于，还包括:
层间介质层，形成在所述衬底上，并覆盖所述栅极、所述局部场氧结构和所述衬底的表面；
源极导电插塞和漏极导电插塞，形成在所述层间介质层中，且所述源极导电插塞的底部与所述源区电性接触，所述漏极导电插塞的底部与所述漏区电性接触。
5.如权利要求4所述的LDMOS晶体管，其特征在于，还包括:
源极场板，形成在所述层间介质层上，并与所述源极导电插塞的顶部电性连接；
漏极场板，形成在所述层间介质层上，并与所述漏极导电插塞的顶部电性连接，且与所述源极场板相互分离。
6.如权利要求4所述的LDMOS晶体管，其特征在于，还包括第二导电类型的体区和体区导电插塞，所述体区形成在所述阱区中并位于所述源区背向所述栅极的一侧，所述体区导电插塞形成在所述层间介质层中且底部与所述体区电性接触。
7.一种如权利要求1至6中任一项所述的LDMOS晶体管的制造方法，其特征在于，包括：
提供一衬底，所述衬底中形成第一导电类型的漂移区和第二导电类型的阱区，所述衬底上形成有局部场氧结构，所述局部场氧结构至少部分嵌入在所述漂移区中；
在所述衬底上形成栅极，所述栅极部分延伸到所述局部场氧结构的上方；
形成第一导电类型的源区、漏区和轻掺杂区以及第二导电类型的反型掺杂区，所述漏区位于所述局部场氧结构一侧的漂移区中，所述源区、所述轻掺杂区和所述反型掺杂区均位于所述阱区中，所述轻掺杂区从所述源区面向所述栅极的边界延伸到所述栅极的下方，所述反型掺杂区与所述源区对准且包围所述源区的底部，且所述反型掺杂区向上延伸的边界与所述源区外围的衬底上表面之间具有一定间隔，所述反型掺杂区的第二导电类型离子掺杂剂量高于所述阱区的第二导电类型离子掺杂剂量。
8.如权利要求7所述的LDMOS晶体管的制造方法，其特征在于，
所述形成第一导电类型的源区和漏区以及第二导电类型的反型掺杂区的步骤包括：先采用倾斜注入的方式，且采用第三注入能量和第三注入剂量，向所述栅极底部的阱区中注入第一导电类型离子，以形成所述轻掺杂区；接着，采用第一注入能量和第一注入剂量，向所述阱区中注入第二导电类型离子，以形成所述反型掺杂区；然后，以第二注入能量和第二注入剂量，向所述阱区和所述漂移区中注入第一导电类型离子，以形成所述源区和所述漏区；之后，进行退火处理，以使得所述源区、所述漏区、所述轻掺杂区和所述反型掺杂区中的掺杂离子扩散到位；
或者，所述形成第一导电类型的源区和漏区以及第二导电类型的反型掺杂区的步骤包括：先采用第二注入能量和第二注入剂量，向所述阱区和所述漂移区中注入第一导电类型离子，以形成所述源区和所述漏区；然后，采用倾斜注入的方式，且采用第三注入能量和第三注入剂量，向所述栅极底部的阱区中注入第一导电类型离子，以形成所述轻掺杂区；接着，以第一注入能量和第一注入剂量，向所述阱区中注入第二导电类型离子，以形成所述反型掺杂区；之后，进行退火处理，以使得所述源区、所述漏区、所述轻掺杂区和所述反型掺杂区中的掺杂离子扩散到位。
9.如权利要求7所述的LDMOS晶体管的制造方法，其特征在于，还包括：
形成层间介质层，所述层间介质层覆盖所述衬底、所述栅极和所述局部场氧结构的表面；
形成源极导电插塞、漏极导电插塞、源极场板和漏极场板，所述源极导电插塞穿过层间介质层且底部与所述源区电性接触，所述漏极导电插塞穿过层间介质层且底部与所述漏区电性接触，所述源极场板形成在所述层间介质层上，且与所述源极导电插塞的顶部电性连接，所述漏极场板形成在所述层间介质层上，并与所述漏极导电插塞的顶部电性连接，且与所述源极场板相互分离。
10.如权利要求9所述的LDMOS晶体管的制造方法，其特征在于，还包括：
在形成所述源区、所述漏区和所述反型掺杂区之前或者之后，还在所述阱区中形成体区，所述体区位于所述源区背向所述栅极的一侧；
在形成所述源极导电插塞、所述漏极导电插塞的同时，还在所述层间介质层中形成体区导电插塞，所述体区导电插塞形的底部与所述体区电性接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011206497.4A CN112103331B (zh) | 2020-11-03 | 2020-11-03 | Ldmos晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011206497.4A CN112103331B (zh) | 2020-11-03 | 2020-11-03 | Ldmos晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112103331A true CN112103331A (zh) | 2020-12-18 |
| CN112103331B CN112103331B (zh) | 2021-02-12 |
Family
ID=73784519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011206497.4A Active CN112103331B (zh) | 2020-11-03 | 2020-11-03 | Ldmos晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112103331B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114050181A (zh) * | 2022-01-07 | 2022-02-15 | 北京芯可鉴科技有限公司 | 一种nldmos器件及制备方法、芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
| CN104091828A (zh) * | 2013-06-28 | 2014-10-08 | 成都芯源系统有限公司 | 一种半导体器件及用于制作高雪崩能量ldmos器件的方法 |
| CN104218084A (zh) * | 2013-06-04 | 2014-12-17 | 美格纳半导体有限公司 | 半导体功率器件及其制造方法 |
-
2020
- 2020-11-03 CN CN202011206497.4A patent/CN112103331B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
| CN104218084A (zh) * | 2013-06-04 | 2014-12-17 | 美格纳半导体有限公司 | 半导体功率器件及其制造方法 |
| CN104091828A (zh) * | 2013-06-28 | 2014-10-08 | 成都芯源系统有限公司 | 一种半导体器件及用于制作高雪崩能量ldmos器件的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114050181A (zh) * | 2022-01-07 | 2022-02-15 | 北京芯可鉴科技有限公司 | 一种nldmos器件及制备方法、芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112103331B (zh) | 2021-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8053298B2 (en) | Planar split-gate high-performance MOSFET structure and manufacturing method | |
| JP4184270B2 (ja) | トレンチゲートｍｏｓｆｅｔにおける端部終端 | |
| US8659076B2 (en) | Semiconductor device structures and related processes | |
| US7605425B2 (en) | Power MOS device | |
| US20030060013A1 (en) | Method of manufacturing trench field effect transistors with trenched heavy body | |
| US7608510B2 (en) | Alignment of trench for MOS | |
| US7989293B2 (en) | Trench device structure and fabrication | |
| US20070034911A1 (en) | Metal-oxide-semiconductor transistor and method of manufacturing the same | |
| JP3915180B2 (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| CN102770960A (zh) | 半导体器件及其制造方法 | |
| WO2006107564A2 (en) | Semiconductor power deviceand corrisponding manufacturing process | |
| EP1177583B1 (en) | Silicon carbide lateral mosfet and method of making the same | |
| CN111933716B (zh) | Ldmos晶体管及其制造方法 | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| WO2014204491A1 (en) | Low loss sic mosfet | |
| CN112103331B (zh) | Ldmos晶体管及其制造方法 | |
| CN116779446A (zh) | 屏蔽栅mos器件及其制造方法 | |
| TWI829085B (zh) | 的碳化矽金屬氧化物半導體場效電晶體 | |
| CN113809162B (zh) | 功率元件 | |
| CN111933700B (zh) | 功率半导体器件及其制造方法 | |
| CN216389378U (zh) | 一种沟槽型功率器件 | |
| JP2002505811A (ja) | 電界効果半導体装置の製造方法 | |
| WO2010098742A1 (en) | Trench device structure and fabrication | |
| JP2001223357A (ja) | トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |