CN112099323B - 芯片、芯片组、电参数检测方法、耗材及图像形成装置 - Google Patents

芯片、芯片组、电参数检测方法、耗材及图像形成装置 Download PDF

Info

Publication number
CN112099323B
CN112099323B CN202011041361.2A CN202011041361A CN112099323B CN 112099323 B CN112099323 B CN 112099323B CN 202011041361 A CN202011041361 A CN 202011041361A CN 112099323 B CN112099323 B CN 112099323B
Authority
CN
China
Prior art keywords
chip
chips
image forming
preset
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011041361.2A
Other languages
English (en)
Other versions
CN112099323A (zh
Inventor
王波
李海雄
尹爱国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Pantum Electronics Co Ltd
Original Assignee
Zhuhai Pantum Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Pantum Electronics Co Ltd filed Critical Zhuhai Pantum Electronics Co Ltd
Priority to CN202211250386.2A priority Critical patent/CN115421364A/zh
Priority to CN202211245060.0A priority patent/CN115480466A/zh
Priority to CN202011041361.2A priority patent/CN112099323B/zh
Publication of CN112099323A publication Critical patent/CN112099323A/zh
Priority to US17/485,851 priority patent/US11816369B2/en
Priority to EP21199050.2A priority patent/EP3974910A1/en
Application granted granted Critical
Publication of CN112099323B publication Critical patent/CN112099323B/zh
Priority to US18/483,505 priority patent/US20240036779A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/121—Facilitating exception or error detection and recovery, e.g. fault, media or consumables depleted
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/06—Apparatus for electrographic processes using a charge pattern for developing
    • G03G15/08—Apparatus for electrographic processes using a charge pattern for developing using a solid developer, e.g. powder developer
    • G03G15/0822—Arrangements for preparing, mixing, supplying or dispensing developer
    • G03G15/0863—Arrangements for preparing, mixing, supplying or dispensing developer provided with identifying means or means for storing process- or use parameters, e.g. an electronic memory
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/16—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements
    • G03G21/18—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements using a processing cartridge, whereby the process cartridge comprises at least two image processing means in a single unit
    • G03G21/1875—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements using a processing cartridge, whereby the process cartridge comprises at least two image processing means in a single unit provided with identifying means or means for storing process- or use parameters, e.g. lifetime of the cartridge
    • G03G21/1878—Electronically readable memory
    • G03G21/1882—Electronically readable memory details of the communication with memory, e.g. wireless communication, protocols
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/06—Apparatus for electrographic processes using a charge pattern for developing
    • G03G15/08—Apparatus for electrographic processes using a charge pattern for developing using a solid developer, e.g. powder developer
    • G03G15/0894—Reconditioning of the developer unit, i.e. reusing or recycling parts of the unit, e.g. resealing of the unit before refilling with toner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/80—Details relating to power supplies, circuits boards, electrical connections
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/16—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements
    • G03G21/1642—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements for connecting the different parts of the apparatus
    • G03G21/1652—Electrical connection means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/16—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements
    • G03G21/18—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements using a processing cartridge, whereby the process cartridge comprises at least two image processing means in a single unit
    • G03G21/1803—Arrangements or disposition of the complete process cartridge or parts thereof
    • G03G21/181—Manufacturing or assembling, recycling, reuse, transportation, packaging or storage
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/16—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements
    • G03G21/18—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements using a processing cartridge, whereby the process cartridge comprises at least two image processing means in a single unit
    • G03G21/1839—Means for handling the process cartridge in the apparatus body
    • G03G21/1867—Means for handling the process cartridge in the apparatus body for electrically connecting the process cartridge to the apparatus, electrical connectors, power supply
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/16—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements
    • G03G21/18—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements using a processing cartridge, whereby the process cartridge comprises at least two image processing means in a single unit
    • G03G21/1875—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements using a processing cartridge, whereby the process cartridge comprises at least two image processing means in a single unit provided with identifying means or means for storing process- or use parameters, e.g. lifetime of the cartridge
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/16—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements
    • G03G21/18—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements using a processing cartridge, whereby the process cartridge comprises at least two image processing means in a single unit
    • G03G21/1875—Mechanical means for facilitating the maintenance of the apparatus, e.g. modular arrangements using a processing cartridge, whereby the process cartridge comprises at least two image processing means in a single unit provided with identifying means or means for storing process- or use parameters, e.g. lifetime of the cartridge
    • G03G21/1878—Electronically readable memory
    • G03G21/1892—Electronically readable memory for presence detection, authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1278—Dedicated interfaces to print systems specifically adapted to adopt a particular infrastructure
    • G06F3/1279—Controller construction, e.g. aspects of the interface hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

本发明实施例提供一种芯片、芯片组、电参数检测方法、耗材及图像形成装置，芯片可拆卸地安装于耗材上，耗材与至少一个第一耗材可拆卸地安装于同一图像形成装置上，每个至少一个第一耗材上安装有第一芯片，图像形成装置包括安装检测引脚，芯片与第一芯片通过同一通讯总线与安装检测引脚电连接，包括：安装检测端子，被配置为通过通讯总线与图像形成装置的安装检测引脚电连接；及芯片控制单元，被配置当芯片上电后，控制安装检测端子输出低电平，以使得芯片与图像形成装置之间形成电流回路，芯片和第一芯片与图像形成装置之间形成电流回路的时间不同。上述能够实现在检测多个芯片与图像形成装置是否接触良好时，多个芯片不会产生信号冲突的问题。

Description

芯片、芯片组、电参数检测方法、耗材及图像形成装置
技术领域
本申请涉及图像处理技术领域，具体涉及一种芯片、芯片组、电参数检测方法、耗材及图像形成装置。
背景技术
图像形成装置(Image forming apparatus)作为一种计算机周边设备，随着成像技术的成熟，其凭借着速度快、单页成像成本低等优势，逐渐在办公和家庭得到普及。按照功能的不同，图像形成装置包括打印机、复印机、多功能一体机等，按照成像原理的不同，图像形成装置包括激光打印机、喷墨打印机、针式打印机等。
图像形成装置通常设置有需要替换的耗材，以激光打印机为例，耗材包括用于容纳显影剂的处理盒或者显影盒，鼓组件，定影组件，纸张容纳单元等，以喷墨打印机为例，耗材包括墨盒或者墨水仓等，以针式打印机为例，可替换的单元包括色带盒等。当耗材没有按照要求安装到预定的位置时，可能造成耗材不能很好地与图像形成装置内其他组件配合，或者当安装了不正确型号的耗材至图像形成装置内时，也可能导致耗材不能很好地与图像形成装置内其他组件配合，再或者即使安装了不正确型号的耗材能够在结构上与图像形成装置内的其他组件配合，但是不正确型号的耗材可能不能满足图像形成装置成像要求的条件，从而导致成像质量下降。为了防止耗材没有安装至图像形成装置内预定位置或者不正确型号的耗材安装至图像形成装置内，现有技术通常会在耗材上设置带有配合图像形成装置本体检测耗材特性的芯片，可以用来检测耗材是否与图像形成装置接触良好，具体为当芯片上电后，生成低电平至图像形成装置，使得芯片与图像形成装置之间形成电流回路，图像形成装置根据电流回路的电参数确定图像形成装置和芯片是否接触良好。
然而，发明人在实现本发明的过程中发现，由于图像形成装置的耗材通常为多个(一般为4个)，如果单纯控制多个芯片按照一定的时间间隔输出低电平进行检测，当多个芯片上电后，由于芯片上电初始化的时间不同或者芯片的主频不同，可能会出现信号冲突的情况，即图像形成装置可能同时收到多个芯片输出的低电平，因此不能准备识别低电平信号来自于哪一个耗材芯片，不便于进行检测操作。
发明内容
本申请实施例提供一种芯片、芯片组、电参数检测方法、耗材及图像形成装置，上述能够实现在检测多个芯片与图像形成装置是否接触良好时，多个芯片不会产生信号冲突的问题。
第一方面，本申请实施例提供一种芯片，所述芯片可拆卸地安装于耗材上，所述耗材与至少一个第一耗材可拆卸地安装于同一图像形成装置上，每个所述至少一个第一耗材上安装有第一芯片，所述图像形成装置包括安装检测引脚，所述芯片与所述第一芯片通过同一通讯总线与所述安装检测引脚电连接，包括：
安装检测端子，被配置为通过所述通讯总线与所述图像形成装置的所述安装检测引脚电连接；及
芯片控制单元，被配置当所述芯片上电后，控制所述安装检测端子输出低电平，以使得所述芯片与所述图像形成装置之间形成电流回路，其中，所述芯片和所述第一芯片与所述图像形成装置之间形成电流回路的时间不同。
结合第一方面，在一种可行的实施方式中，所述芯片控制单元具体被配置为：当接收到所述图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，控制所述安装检测端子输出低电平。
结合第一方面，在一种可行的实施方式中，所述芯片还包括：
计时器，被配置为接收到所述图像形成装置发送的时钟同步信号后，从零开始计时；
所述芯片控制单元具体被配置为：当所述计时器的计时值到达对应的预设第一计时值时，控制所述安装检测端子输出低电平，其中，所述第一计时值与所述第一芯片对应的预设计时值互不相同。
结合第一方面，在一种可行的实施方式中，所述芯片还包括：
第一存储单元，被配置为存储所述第一计时值。
结合第一方面，在一种可行的实施方式中，所述芯片还包括：
第二存储单元，被配置为存储有自身的颜色特征值以及存储有多个颜色特征值与预设计时值之间对应关系的查找表；
所述芯片控制单元，被配置为基于所述自身颜色特征值结合所述查找表确定所述预设第一计时值。
结合第一方面，在一种可行的实施方式中，所述芯片还包括：
计时器，被配置为当已输出低电平的第一芯片的数量与预设芯片数量相同时，从零开始计时，其中，所述芯片和所述第一芯片对应的预设芯片数量互不相同。
所述芯片控制单元，具体被配置为：当所述计时器的计时值到达预设第二计时值时，控制所述安装检测端子输出低电平。
结合第一方面，在一种可行的实施方式中，所述芯片还包括：
第三存储单元，被配置为存储所述预设第二计时值。
结合第一方面，在一种可行的实施方式中，所述芯片还包括：
第四存储单元，被配置为存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表；
所述芯片控制单元，被配置为基于所述自身颜色特征值结合所述查找表确定所述预设第二计时值。
结合第一方面，在一种可行的实施方式中，所述芯片控制单元具体被配置为：当已输出低电平的第一芯片的数量与对应的预设芯片数量相同时，控制所述安装检测端子输出低电平，其中，所述芯片和所述第一芯片对应的预设芯片数量互不相同。
第二方面，本申请实施例提供一种芯片组，包括M个芯片，所述M个芯片一一对应地安装于M个耗材上，所述M个耗材可拆卸地安装于图像形成装置上，所述图像形成装置包括安装检测引脚，所述M个芯片通过同一通讯总线与所述安装检测引脚电连接；当所述图像形成装置上电后，所述M个芯片同时上电；
每个所述芯片包括：
安装检测端子，被配置为通过所述通讯总线与所述安装检测引脚电连接；及
芯片控制单元，被配置当所述芯片上电后，控制所述芯片的安装检测端子输出低电平，以使得所述芯片与所述图像形成装置之间形成电流回路；
其中，所述M个芯片中的每个芯片与所述图像形成装置之间形成电流回路的时间与所述M个芯片中的其他芯片与所述图像形成装置之间形成电流回路的时间互不相同，M为大于或等于2的自然数。
结合第二方面，在一种可行的实施方式中，每个所述芯片还包括计时器，被配置为接收到所述图像形成装置发送的时钟同步信号后，从零开始计时；
每个芯片的芯片控制单元具体被配置为：当所述计时器的计时值到达预设第一计时值时，控制所述安装检测端子输出低电平，其中，每个所述芯片对应的第一计时值与所述M个芯片中的其他芯片对应的预设第一计时值互不相同。
结合第二方面，在一种可行的实施方式中，每个所述芯片还包括：
第一存储单元，被配置为存储所述预设第一计时值。
结合第二方面，在一种可行的实施方式中，每个所述芯片还包括：
第二存储单元，被配置为存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表；
所述芯片控制单元具体被配置为：基于所述自身颜色特征值结合所述查找表确定所述预设第一计时值。
结合第二方面，在一种可行的实施方式中，所述M个芯片包括：N个第一芯片和1个第二芯片，N为大于或等于1的自然数；
所述第二芯片为首个与所述图像形成装置之间形成电流回路的芯片，所述第二芯片的芯片控制单元具体被配置为：当接收到所述图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，控制所述第二芯片的安装检测端子输出低电平；
所述N个第一芯片中的每个第一芯片还包括计时器，所述第一芯片的计时器被配置为：当所述M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，从零开始计时，其中，每个所述第一芯片与所述N个第一芯片中的其他芯片对应的预设芯片数量互不相同；
所述N个第一芯片中每个第一芯片的芯片控制单元具体被配置为：当所述计时器的计时值到达对应的预设第二计时值时，控制所述第一芯片的安装检测端子输出低电平。
结合第二方面，在一种可行的实施方式中，每个所述第一芯片还包括：
第三存储单元，被配置为存储所述预设第二计时值。
结合第二方面，在一种可行的实施方式中，每个所述第一芯片还包括：
第四存储单元，被配置为存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表；
所述芯片控制单元具体被配置为：基于所述自身颜色特征值结合所述查找表确定所述预设第二计时值。
结合第二方面，在一种可行的实施方式中，所述M个芯片包括：N个第一芯片和1个第二芯片，N为大于或等于1的自然数；
所述第二芯片为首个与所述图像形成装置之间形成电流回路的芯片，所述第二芯片的芯片控制单元具体被配置为：当接收到所述图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，控制所述第二芯片的安装检测端子输出低电平；
所述N个第一芯片中每个第一芯片的芯片控制单元具体被配置为：当所述M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，控制所述第一芯片的安装检测端子输出低电平，其中，每个所述第一芯片对应的预设芯片数量与所述N个第一芯片中的其他第一芯片对应的预设芯片数量互不相同。
第三方面，本申请实施例提供一种电参数检测方法，应用于图像形成装置和芯片之间，所述图像形成装置可拆卸地安装有耗材，所述耗材上安装有所述芯片，所述耗材与至少一个第一耗材可拆卸地安装于所述图像形成装置上，每个所述至少一个第一耗材上安装有第一芯片，所述图像形成装置包括安装检测引脚，所述芯片包括芯片控制单元和安装检测端子，所述芯片与所述第一芯片通过同一通讯总线与所述安装检测引脚电连接，所述方法包括：
所述图像形成装置将所述安装检测引脚配置为高电平；
所述芯片控制单元控制所述安装检测端子的电压为低电平，以使得所述图像形成装置和所述芯片之间形成电流回路；
所述图像形成装置根据所述电流回路的电参数确定所述图像形成装置和所述芯片是否接触良好；其中，所述芯片和所述第一芯片与所述图像形成装置之间形成电流回路的时间不同。
结合第三方面，在一种可行的实施方式中，所述芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当接收到所述图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，所述芯片控制单元控制所述安装检测端子输出低电平。
结合第三方面，在一种可行的实施方式中，所述芯片包括计时器，所述计时器接收到所述图像形成装置发送的时钟同步信号后，从零开始计时；
所述芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当所述计时器的计时值到达预设第一计时值时，所述芯片控制单元控制所述安装检测端子输出低电平。
结合第三方面，在一种可行的实施方式中，所述预设第一计时值存储于所述芯片。
结合第三方面，在一种可行的实施方式中，所述芯片内存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表；所述芯片控制单元基于所述自身颜色特征值结合所述查找表，确定所述预设第一计时值。
结合第三方面，在一种可行的实施方式中，所述芯片还包括计时器，所述计时器在已输出低电平的第一芯片的数量与预设芯片数量相同时，从零开始计时，其中，所述芯片和所述第一芯片对应的预设芯片数量不同；
所述芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当所述计时器的计时值到达预设第二计时值时，所述芯片控制单元控制所述安装检测端子输出低电平。
结合第三方面，在一种可行的实施方式中，所述预设第二计时值存储于所述芯片。
结合第三方面，在一种可行的实施方式中，所述芯片内存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表；所述芯片控制单元基于所述自身颜色特征值结合所述查找表确定所述预设第二计时值。
结合第三方面，在一种可行的实施方式中，所述芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当已输出低电平的第一芯片的数量与预设芯片数量相同时，所述芯片控制单元控制所述安装检测端子输出低电平，其中，所述芯片和所述第一芯片对应的预设芯片数量互不相同。
第四方面，本申请实施例提供一种电参数检测方法，应用于图像形成装置和一个芯片组，所述芯片组包括M个芯片，所述M个芯片一一对应地安装于M个耗材上，所述M个耗材可拆卸地安装于图像形成装置上，所述图像形成装置包括安装检测引脚，所述M个芯片通过同一通讯总线与所述安装检测引脚电连接，每个所述芯片包括安装检测端子和芯片控制单元，所述方法包括：
所述图像形成装置将所述安装检测引脚配置为高电平；
每个所述芯片的芯片控制单元控制所述安装检测端子的电压为低电平，以使得所述图像形成装置和所述芯片之间形成电流回路；
所述图像形成装置根据所述电流回路的电参数确定所述图像形成装置和所述芯片是否接触良好；其中，所述M个芯片中的每个芯片与所述图像形成装置之间形成电流回路的时间均与其他芯片与所述图像形成装置之间形成电流回路的时间不相同，M为大于或等于2的自然数。
结合第四方面，在一种可行的实施方式中，所述每个芯片还包括计时器，当所述计时器接收到所述图像形成装置发送的时钟同步信号后，从零开始计时；
所述每个芯片的芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当每个芯片的计时器的计时值到达对应的预设第一计时值时，每个芯片的芯片控制单元控制所述安装检测端子输出低电平，其中，每个所述芯片对应的预设第一计时值与M个芯片中的其他芯片对应的预设第一计时值互不相同。
结合第四方面，在一种可行的实施方式中，所述预设第一计时值存储于所述芯片。
结合第四方面，在一种可行的实施方式中，所述芯片内存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表，所述芯片控制单元基于所述自身颜色特征值结合所述查找表，确定所述预设第一计时值。
结合第四方面，在一种可行的实施方式中，所述M个芯片包括：N个第一芯片和1个第二芯片，N为大于或等于1的自然数；
所述第二芯片为首个与所述图像形成装置之间形成电流回路的芯片，所述N个第一芯片中的每个第一芯片还包括计时器，所述第一芯片的计时器被配置为：当所述M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，从零开始计时，其中，每个所述第一芯片与所述N个第一芯片中的其他芯片对应的预设芯片数量互不相同；
所述每个芯片的芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当接收到所述图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，所述第二芯片的芯片控制单元控制所述第二芯片的安装检测端子输出低电平；
当所述计时器的计时值到达预设的第二计时值时，所述第一芯片的芯片控制单元控制所述第一芯片的安装检测端子输出低电平。
结合第四方面，在一种可行的实施方式中，所述预设第二计时值存储于所述芯片。
结合第四方面，在一种可行的实施方式中，所述第二芯片内存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表，所述芯片控制单元基于所述自身颜色特征值结合所述查找表，确定所述预设第二计时值。
结合第四方面，在一种可行的实施方式中，所述M个芯片包括：N个第一芯片和1个第二芯片，所述第二芯片为首个与所述图像形成装置之间形成电流回路的芯片，N为大于或等于1的自然数；
所述每个芯片的芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当接收到所述图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，所述第二芯片的芯片控制单元控制所述第二芯片的安装检测端子输出低电平；
当所述M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，所述第一芯片的芯片控制单元控制所述第一芯片的安装检测端子输出低电平，其中，每个所述第一芯片对应的预设芯片数量与所述N个第一芯片中的其他第一芯片对应的预设芯片数量互不相同。
第五方面，本申请实施例提供一种耗材，包括：
壳体；
显影剂容纳部，位于所述壳体内，用于容纳显影剂；以及上述第一方面及第一方面任一可行的实施方式中的芯片。
结合第五方面，在一种可行的实施方式中，所述耗材还包括：
显影剂输送元件，用于输送所述显影剂。
结合第五方面，在一种可行的实施方式中，感光鼓；
充电辊，用于对所述感光鼓充电。
结合第五方面，本申请实施例提供一种耗材，包括：
所述耗材还包括：
感光鼓；
充电辊，用于对所述感光鼓充电；以及上述第一方面及第一方面任一可行的实施方式中的芯片。
第六方面，本申请实施例提供一种图像形成装置，可拆卸地安装有耗材,所述耗材与至少一个第一耗材可拆卸地安装于所述图像形成装置上，每个所述至少一个第一耗材上安装有第一芯片，所述图像形成装置包括安装检测引脚，所述芯片与所述第一芯片通过同一通讯总线与所述安装检测引脚电连接，所述芯片包括安装检测端子和芯片控制单元，所述图像形成装置包括：
安装检测引脚，被配置为与所述芯片的所述安装检测端子电连接；
图像形成控制单元，被配置为将所述安装检测引脚配置为高电平，以使得所述安装检测引脚的电压高于所述安装检测端子的电压，其中，所述安装检测引脚的电压高于所述安装检测端子的电压时，所述图像形成装置和所述芯片之间形成电流回路，所述图像形成装置还用于根据所述电流回路的电参数确定所述图像形成装置和所述芯片是否接触良好，其中，所述芯片和所述第一芯片与所述图像形成装置之间形成电流回路的时间不同。
结合第六方面，在一种可行的实施方式中，所述图像形成控制单元，具体被配置为向所述芯片发送时钟同步信号或者预设指令或者上电信号，以使所述芯片的芯片控制单元控制所述安装检测端子输出低电平。
结合第六方面，在一种可行的实施方式中，所述芯片还包括计时器，所述图像形成控制单元具体被配置为：向所述芯片发送时钟同步信号，以使所述计时器在接收到所述时钟同步信号后，从零开始计时。
可以理解，本发明实施例通过设置多个芯片通过同一通讯总线与图像形成装置电连接，通过通讯总线实现在图像形成装置和耗材的芯片正常通讯前检测图像形成装置和耗材的芯片通讯连接接口之间接触是否良好，以及设置每个芯片的安装检测端子输出低电平的时间均不相同，保证图像形成装置可以在不同时间内接收到多个芯片输出的低电平，以使得多个芯片与图像形成装置之间形成电流回路的时间不同，避免的信号冲突的问题，增加了检测图像形成装置和多个芯片之间的通讯连接接口接触是否良好的精确性和可靠性。
附图说明
图1为本发明一个实施例提供的图像形成装置的结构示意图；
图2为本发明一个实施例提供的图像形成系统的结构框图；
图3～图5分别为本发明一个实施例提供的主控制器和芯片的连接方式示意图；
图6为本发明又一个实施例提供的图像形成系统的结构框图；
图7为本发明一个实施例的主控制器和芯片之间的信号时序示意图；
图8为本发明又一个实施例提供的主控制器和芯片之间的信号时序示意图；
图9为本发明又一个实施例提供的主控制器和芯片之间的信号时序示意图；
图10为本发明又一个实施例提供的主控制器和芯片之间的信号时序示意图；
图11为本发明又一个实施例提供的主控制器和芯片之间的信号时序示意图；
图12为本发明又一个实施例提供的主控制器和芯片之间的信号时序示意图；
图13为本发明一个实施例提供的接触检测方法的流程图；
图14为本发明又一个实施例提供的接触检测方法的流程图。
具体实施方式
为了更好的理解本发明的技术方案，下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b，或c中的至少一项(个)，可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。
本发明实施例涉及图像形成装置与耗材的芯片之间的通信，图像形成装置本体侧与芯片侧均包含电接触部，图像形成装置本体侧的电接触部与芯片侧的电接触部接触良好的情况下，在图像形成装置与芯片之间可以稳定传输数据。电接触部可以是导电平面、导电探针、导电线圈等。
为了对图像形成装置本体侧的电接触部和芯片侧的电接触部进行区分，本发明实施例中，也将图像形成装置本体侧的电接触部称为图像形成装置侧的安装检测引脚，将芯片侧的电接触部称为芯片侧的安装检测端子。
另外需要说明的是，在本发明实施例中，图像形成装置本体侧的安装检测引脚可以为设置在图像形成装置本体上的引脚，也可以为设置在转接部件上的引脚，其中，转接部件是从图像形成装置本体上伸出的，转接部件可以贴在图像形成装置本体上。
为了使耗材和图像形成装置实现良好的通信，需要检测耗材是否与图像形成装置接触良好，具体为当芯片上电后，生成低电平至图像形成装置，使得芯片与图像形成装置之间形成电流回路，图像形成装置根据电流回路的电参数确定图像形成装置和芯片是否接触良好。
图像形成装置用于执行图像形成作业，诸如生成、打印、接收和发送图像数据，并且图像形成装置的示例包括：喷墨打印机、激光打印机、LED(Light Emitting Diode，发光二极管)打印机、复印机、扫描仪或者多功能一体机传真机、以及在单个设备中执行以上功能的多功能外围设备(MFP，Multi-Functional Peripheral)。
图像形成装置包括控制器和图像形成部，其中，控制器用于对图像形成装置整体进行控制，图像形成部用于基于图像数据，在控制器的控制下在输送来的纸张上形成图像。
图1为本发明一个实施例提供的图像形成装置的结构示意图；
请参阅图1，作为一种图像形成装置的示例，图像形成装置的图像形成部可以包括：显影剂容纳部11((用于容纳显影剂(色粉、碳粉等材料))、显影部件12(包括：显影辊等)、显影剂输送元件13(包括：送粉辊等)、感光部件14(包括：感光鼓(OPC，Organic PhotoConductor)和充电辊等，其中，充电辊用于对感光鼓充电)、转印部件15及定影组件5等，待打印的纸张按照走纸方向进行运动，依次经过显影剂输送元件13的送粉操作、显影部件12的显影操作之后，到达感光部件14与转印部件15之间的夹持区域进行转印，之后经过定影组件5进行定影，以完成图像形成操作。
通常图像形成装置可拆卸的安装有至少一个耗材，以图1所示的图像形成装置为例，图像形成装置可拆卸地安装有4个耗材(分别为图1所示的耗材1、耗材2、耗材3和耗材4，4个耗材分别用于为图像形成装置提供黑色K、青色C、品红色M、黄色Y四种颜色的显影剂)，当然，在其他实施方式中，图像形成装置所安装的耗材的数量可以增加或者减少，例如为5个或者6个甚至更多或者更少等等，本发明对此不做限定。本申请主要应用于图像形成装置所安装的耗材的数量大于或等于2的场景。
对于安装耗材芯片的耗材而言，一种可实现的方式为：耗材为分体式结构，例如：耗材(1、2、3或4)包括壳体、显影剂容纳部11、显影部件12及显影剂输送元件13及芯片，其中，显影剂容纳部11位于壳体内，用于容纳显影剂，显影剂输送元件13用于输送显影剂。
另一种可实现的方式为：耗材为一体式结构，例如：耗材(1、2、3或4)包括显影剂容纳部11、显影部件12、显影剂输送元件13、感光部件14、转印部件15等。
图2为本发明一个实施例提供的图像形成系统的结构框图；
针对现有技术中的问题，本发明提供一种图像形成系统，包括图像形成装置和M个耗材(例如图2所示的耗材1、耗材2、耗材3和耗材4)，M个耗材可拆卸的安装于图像形成装置上，M个耗材中每个耗材至少包括芯片(例如图2所示，耗材1包括芯片1、耗材2包括芯片2、耗材3包括芯片3及耗材4包括芯片4)，当然，每个耗材还可以包括除图2所示的芯片以外的其他芯片。
图像形成装置包括主控制器和安装检测引脚，M个芯片包括安装检测端子和芯片控制单元，M个芯片由图像形成装置供电，当图像形成装置上电后，M个芯片同时上电；M个芯片还通过同一通讯总线与图像形成装置的主控制器和安装检测引脚电连接。
其中，安装检测端子，被配置为通过通讯总线与安装检测引脚电连接；芯片控制单元，被配置当芯片上电后，控制芯片的安装检测端子输出低电平至安装检测引脚，以使得芯片与图像形成装置之间形成电流回路，其中，M个芯片与图像形成装置之间形成电流回路的时间互不相同。
其中，一种实施方式是通过控制单元410直接修改对应的安装检测端子的配置信息，使得安装检测端子直接输出低电平信号，从而将安装检测端子配置为低电平。
本领域技术人员可以理解的是，本发明对如何将安装检测端子配置为低电平的方式不做限定。
图像形成装置的主控制器根据各个芯片与图像形成装置之间形成的电流回路的电参数确定各个芯片与图像形成装置是否接触良好，其中，M为大于或等于2的自然数。
可以理解，本发明实施例通过设置M个芯片通过同一通讯总线与图像形成装置电连接，通过通讯总线实现在图像形成装置和耗材的芯片正常通讯前检测图像形成装置和各个耗材的芯片通讯连接接口之间接触是否良好，以及设置每个芯片的安装检测端子输出低电平的时间均不相同，保证图像形成装置可以在不同时间内接收到多个芯片输出的低电平，避免的信号冲突的问题，使各个芯片与图像形成装置之间形成电流回路的时间均不相同，增加了检测图像形成装置和多个芯片之间的通讯连接接口接触是否良好的精确性和可靠性。
其中，主控制器可以为SoC(System on Chip，片上系统)，SoC是一个微型的系统，由多个系统的部件组成，被配置为控制图像形成装置的成像处理操作，例如对图像数据进行线性纠正、降噪、坏点去除、细节增强等处理，从而提高图像输出的质量，主控制器还用于执行数据收发、命令收发、打印画像的引擎控制相关的处理操作，例如通过接口单元(包括但不限于USB端口、有线网络端口、无线网络端口或者其他接口等)来收发数据、打印引擎控制命令、状态等。
通讯总线具体可以为SPI(Serial Peripheral Interface，串行外设接口)总线，SPI总线是一种全双工同步串行接口标准，传输效率高。
图3～图5分别为本发明一个实施例提供的图像形成装置和芯片的连接方式示意图；
作为本发明的一些示例，图像形成装置与各个芯片之间的连接方式包括如下方式：
连接方式一：如图3所示，图像形成装置与各个芯片(例如耗材1、耗材2、耗材3和耗材4)之间的连接方式为采用单总线连接，图像形成装置与各个芯片之间采用分时复用总线，图像形成装置的主控制器根据单线制协议特征与各个芯片进行通讯。
连接方式二：如图4所示，图像形成装置与各个芯片(例如耗材1、耗材2、耗材3和耗材4)之间的连接方式为采用2线制总线连接，图像形成装置的主控制器根据2线制协议特征与各个芯片进行通讯。
连接方式三：如图5所示，图像形成装置与各个芯片(例如耗材1、耗材2、耗材3和耗材4)之间的连接方式为采用多线制总线连接，图像形成装置的主控制器根据多线制协议特征与各个芯片进行通讯。
为了使M个芯片中各个芯片的安装检测端子输出低电平的时间均不相同，本发明实施例提供了以下几种实现方式：
实现方式一：
如图6所示，M个芯片中的每个芯片还可以包括计时器，图像形成装置上电后，主控制器生成时钟同步信号并通过通讯总线将时钟同步信号传输给每个芯片的计时器，计时器接收到时钟同步信号从零开始计时，或者通过通讯总线将时钟同步信号传输给每个芯片的芯片控制单元，芯片控制单元接收到时钟同步信号后，将时钟同步信号传输给计时器。
每个芯片的计时器接收到时钟同步信号后，从零开始计时，当计时值到达对应的预设第一计时值时，每个芯片的芯片控制单元控制每个芯片的安装检测端子输出低电平至安装检测引脚，其中，M个芯片中每个芯片对应的预设第一计时值均不相同，并且，输出低电平的顺序相邻的两个芯片对应的两个预设第一计时值之间的差值大于预设阈值，以确保M个芯片中每个芯片与图像形成装置之间形成电流回路的时间不同，其中，预设阈值的设定与芯片的批次、主频、上电初始化时间有关，在此不进行限定。
可以理解，实现方式一通过设置时钟同步机制，设定各个芯片接收到主控制器的时钟同步信号后具有不同的响应时长，使得各个芯片生成低电平的时间均不相同，进而使各个芯片与图像形成装置之间形成电流回路的时间均不相同，适用于各个芯片的主频差异不大，或者各个芯片的主频差异大，但是各个芯片对应的延迟时间差异较小的场景。
具体地，以图像形成装置与各个芯片之间的连接方式为采用单总线连接为例，如图7所示，当图像形成装置与各个芯片之间的连接方式为采用单总线(通信总线1)连接时，在图像形成装置上电后，主控制器生成时钟同步信号并通过通讯总线1发送给各个芯片的计时器，当计时器的计时值到达每个芯片对应的第一计时值时，各个芯片的芯片控制单元控制对应的安装检测端子通过通信总线1返回低电平给安装检测引脚，以使得芯片与图像形成装置之间形成电流回路，其中，如图7所示，芯片1对应的第一计时值(即芯片1的接收到时钟同步信号后的响应时间)为T1，芯片2对应的第一计时值(即芯片2的接收到时钟同步信号后的响应时间)为T2，芯片3对应的第一计时值(即芯片3的接收到时钟同步信号后的响应时间)为T3，芯片4对应的第一计时值(即芯片4的接收到时钟同步信号后的响应时间)为T4等等。在本实施方式中，T4＞T3＞T2＞T1，且T2大于T1+THS，T3大于T2+THS，T4大于T3+THS，其中THS的设定与芯片的批次、主频、上电初始化时间有关。
以图像形成装置与各个芯片之间的连接方式为采用2线制连接为例，如图8和图9所示，当图像形成装置与各个芯片之间的连接方式为采用2线制(通信总线1和通信总线2)连接时，在图像形成装置上电后，主控制器生成时钟同步信号并通过通信总线1和通信总线2中的一条通信总线(例如图8和图9所示通讯总线1)发送给各个芯片的计时器，当每个芯片的计时器的计时值到达该芯片对应的预设第一计时值时，芯片的芯片控制单元控制对应的安装检测端子生成低电平并通过通信总线1和通信总线2中的另一条通信总线(如图8所示的通讯总线2)将低电平返回给安装检测引脚，以使得芯片与图像形成装置之间形成电流回路，或者如图9所示，一部分芯片(例如芯片2)生成的低电平通过通信总线1返回给主控制器，另一部分芯片(例如芯片1、芯片3及芯片4)生成的低电平通过通信总线2返回给安装检测引脚。
其中，如图8～图10所示，芯片1对应的预设第一计时值(即芯片1的接收到时钟同步信号后的响应时间)为T1，芯片2对应的预设第一计时值(即芯片2的接收到时钟同步信号后的响应时间)为T2，芯片3对应的预设第一计时值(即芯片3的接收到时钟同步信号后的响应时间)为T3，芯片4对应的预设第一计时值(即芯片3的接收到时钟同步信号后的响应时间)为T4。
其中，如图8～图10所示，时钟同步信号具体可以为主控制器在信号线(clk线或者data线)上产生的一个上升沿或者下降沿。
其中，计时器可以设置于芯片控制单元内部，或者相对于芯片控制单元独立设置并与芯片控制单元电连接。
其中，M个芯片中每个芯片还可以包括第一存储单元，第一存储单元预先存储对应芯片的预设第一计时值；或者，M个芯片中每个芯片还可以包括第二存储单元，第二存储单元预先存储自身的颜色特征值以及存储有多个颜色特征值与预设计时值之间对应关系的查找表，各个芯片根据自身的颜色特征值以及查找表确定自身对应的预设第一计时值；第一存储单元和/或第二存储单元可以设置于芯片控制单元内部，或者与芯片控制单元分别独立设置。
其中，图10所示的芯片1、芯片2、芯片3及芯片4分别对应用于提供黑色K、青色C、品红色M、黄色Y的显影剂的耗材。
实现方式二：如图6所示，M个芯片中的每个芯片还可以包括计时器，图像形成装置上电后，主控制器生成时钟同步信号并通过通讯总线将时钟同步信号传输给每个芯片的计时器，计时器接收到时钟同步信号从零开始计时，或者通过通讯总线将时钟同步信号传输给每个芯片的芯片控制单元，芯片控制单元接收到时钟同步信号后，将时钟同步信号传输给计时器。
M个芯片中的第1个芯片的计时器在接收到时钟同步信号后从零开始计时，当第1个芯片的计时器的计时值到达对应的预设第二计时值时，第1个芯片的芯片控制单元控制第1个第二芯片的安装检测端子输出低电平至安装检测引脚；
M个芯片中的第a个芯片的计时器在接收到第a-1个芯片输出的低电平后从零开始计时，当第a个芯片的计时器的计时值到达对应的预设第二计时值时，第a个芯片的芯片控制单元控制第a个第二芯片的安装检测端子输出低电平至安装检测引脚，其中，a小于或等于M且a为大于或等于2的自然数。
可以理解，实现方式二通过设置同步机制，M个芯片中的第1个芯片的计时器在接收到时钟同步信号后从零开始计时，而M个芯片中的其他芯片由上一个芯片生成的低电平触发计时器计时，当计时到达对应的第二计时值时再生成低电平，从而保证了M个芯片中各个芯片生成低电平的时间均不相同，进而使M个芯片与图像形成装置之间形成电流回路的时间均不相同。
其中，以芯片的数量为4为例，M个芯片包括：芯片1、芯片2、芯片3及芯片4，图11所示的芯片1、芯片2、芯片3及芯片4分别对应用于提供黑色K、青色C、品红色M、黄色Y的显影剂的耗材，图11所示的t1、t2、t3和t4分别对应芯片1的预设第二计时值、芯片2的预设第二计时值、芯片3的预设第二计时值及芯片4的预设第二计时值。
具体实现中，当图像形成装置上电后，主控制器生成时钟同步信号并通过通讯总线将时钟同步信号传输给每个芯片的计时器；
其中，芯片1的计时器在接收到时钟同步信号后从零开始计时，当芯片1的计时器的计时值到达对应的预设第二计时值(即t1)时，芯片1的芯片控制单元控制芯片1的安装检测端子通过通讯总线输出低电平至安装检测引脚，使得芯片1与图像形成装置之间形成电流回路。
芯片2的计时器在接收到一次低电平后从零开始计时，当芯片2的计时器的计时值到达对应的预设第二计时值(即t2)时，芯片2的芯片控制单元控制芯片2的安装检测端子通过通讯总线输出低电平至安装检测引脚，使得芯片2与图像形成装置之间形成电流回路；
芯片3的计时器在接收到两次低电平后从零开始计时，当芯片3的计时器的计时值到达对应的预设第二计时值(即t3)时，芯片3的芯片控制单元控制芯片3的安装检测端子通过通讯总线输出低电平至安装检测引脚，使得芯片3与图像形成装置之间形成电流回路；
芯片4的计时器在接收到三次低电平后从零开始计时，当芯片4的计时器的计时值到达对应的预设第二计时值(即t4)时，芯片4的芯片控制单元控制芯片4的安装检测端子通过通讯总线输出低电平至安装检测引脚，使得芯片4与图像形成装置之间形成电流回路；
其中，每个芯片对应的预设第二计时值可以相同也可以不同，具体根据实际需求灵活设置。
需要说明的是，如果芯片的数量不为4个的情况下，也可以根据上述的规则进行调整。
其中，M个芯片中每个芯片还可以包括第三存储单元，第三存储单元预先存储对应芯片的预设第二计时值；或者，M个芯片中每个芯片还可以包括第四存储单元，第二存储单元预先存储自身的颜色特征值以及存储有多个颜色特征值与预设计时值之间对应关系的查找表，各个芯片根据自身的颜色特征值以及查找表确定自身对应的预设第二计时值；第三存储单元和/或第四存储单元可以设置于芯片控制单元内部，或者与芯片控制单元分别独立设置。
实现方式三：如图2所示，当图像形成装置上电后，主控制器生成上电信号或者预设控制指令或者时钟同步信号，并通过通讯总线将上电信号或者预设控制指令或者时钟同步信号传输给每个芯片的芯片控制单元。
其中，M个芯片中的第1个芯片的芯片控制单元在接收到上电信号或者预设控制指令或者时钟同步信号后，控制第1个芯片的安装检测端子输出低电平至主控制器；
其中，M个芯片中的第a个芯片的芯片控制单元在接收到第a-1个芯片输出的低电平后，控制第a个芯片的安装检测端子输出低电平至安装检测引脚，其中，a小于或等于M且a为大于或等于2的自然数。
可以理解，实现方式三通过在上一个芯片生成低电平后，再控制下一个芯片生成低电平，从而保证了M个芯片中各个芯片生成低电平的时间均不相同，进而使M个芯片与图像形成装置之间形成电流回路的时间均不相同，同时，实现方式三无需一定设置计时器和用于存储第一计时值/第二计时值或者用于多个颜色特征值与第一计时值/第二计时值之间对应关系的查找表的存储单元，可以节约硬件成本和存储空间。
其中，图12所示的芯片1、芯片2、芯片3及芯片4分别对应用于提供黑色K、青色C、品红色M、黄色Y的显影剂的耗材。
以芯片的数量为4为例，M个芯片包括：芯片1、芯片2、芯片3及芯片4，具体实现中，当图像形成装置上电后，主控制器生成上电信号或者预设控制指令或者时钟同步信号并通过通讯总线将上电信号或者预设控制指令或者时钟同步信号传输给每个芯片的芯片控制单元；
具体实现中，芯片1的芯片控制单元在接收到上电信号或者预设控制指令或者时钟同步信号，控制芯片1的安装检测端子通过通讯总线输出低电平至安装检测引脚，使得芯片1与图像形成装置之间形成电流回路。
芯片2的芯片控制单元在接收到一次低电平后，控制芯片2的安装检测端子通过通讯总线输出低电平至安装检测引脚，使得芯片2与图像形成装置之间形成电流回路；
芯片3的芯片控制单元在接收到两次低电平后，控制芯片3的安装检测端子通过通讯总线输出低电平至安装检测引脚，使得芯片3与图像形成装置之间形成电流回路；
芯片4的芯片控制单元在接收到三次低电平后，控制芯片4的安装检测端子通过通讯总线输出低电平至安装检测引脚，使得芯片4与图像形成装置之间形成电流回路。
需要说明的是，如果芯片的数量不为4个的情况下，也可以根据上述的规则进行调整。
还需要说明的是，本申请中，为了使各个芯片与图像形成装置之间形成电流回路，还需要将图像形成装置侧的安装检测引脚配置为高电平。
将图像形成装置侧的安装检测引脚配置为高电平的方法有多种，例如：
将图像形成装置侧的安装检测引脚直接或间接接入到图像形成装置侧的具有高电平的引脚，如打印机主控SoC的电源引脚或者配置为高电平的信号引脚，从而将图像形成装置侧的安装检测引脚配置为高电平。上述的间接接入可以是通过阻抗元件、开关元件等元器件接入，对于间接接入的电路不做限制，只要能够使得安装检测引脚配置为高电平即可。
本领域技术人员可以理解的是，本发明实施例对如何将安装检测引脚配置为高电平的方式不做限定。
图像形成装置侧的安装检测引脚与芯片侧的安装检测端子之间的接触通常有3种情况：
第一种情况：图像形成装置侧的引脚与芯片侧的端子完全断开，在这种情况下，图像形成装置与芯片完全无法通信。
第二种情况：图像形成装置侧的引脚与芯片侧的端子接触良好，在这种情况下，图像形成装置与芯片之间能够稳定通信，即当芯片与图像形成装置之间接触良好时，芯片与图像形成装置之间的通信状态稳定，也就是说芯片与图像形成装置之间的数据传输不会发生诸如数据失真、数据传输中断等数据传输故障。
第三种情况：图像形成装置侧的引脚与芯片侧的端子接触了但存在接触不良的问题，在这种情况下，图像形成装置与芯片能够通信，但通信状态不够稳定，也就是说芯片与图像形成装置之间的数据传输可能会发生诸如数据失真、数据传输中断等数据传输故障。
如果图像形成装置与芯片之间形成了电流回路，则说明图像形成装置与芯片是有接触的，至于是否接触良好，则需要根据电流回路的电参数进行判断。
作为一种实现方式，在接触良好的情况下，电流回路的电流大于或等于预设值；在接触不良的情况下，电流回路的电流小于预设值。
具体如何实现电流回路，以及根据电流回路中的电参数确定芯片与图像形成装置之间的接触是否良好、根据检测结果进行不同的处理机制，可以参见中国专利申请CN201910817052.0，在此不再冗述。
本申请实施例还提供一种芯片，可拆卸地安装于耗材上，耗材与至少一个第一耗材可拆卸地安装于同一图像形成装置上，每个至少一个第一耗材上安装有第一芯片，图像形成装置包括安装检测引脚，芯片与第一芯片通过同一通讯总线与安装检测引脚电连接，包括：
安装检测端子，被配置为通过通讯总线与图像形成装置的安装检测引脚电连接；及
芯片控制单元，被配置当芯片上电后，控制安装检测端子输出低电平，以使得芯片与图像形成装置之间形成电流回路，其中，芯片和第一芯片与图像形成装置之间形成电流回路的时间不同。
在一种可行的实施方式中，芯片控制单元具体被配置为：当接收到图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，控制安装检测端子输出低电平。
在一种可行的实施方式中，芯片还包括：
计时器，被配置为接收到图像形成装置发送的时钟同步信号后，从零开始计时；
芯片控制单元具体被配置为：当计时器的计时值到达对应的预设第一计时值时，控制安装检测端子输出低电平，其中，第一计时值与第一芯片对应的预设计时值互不相同。
在一种可行的实施方式中，芯片还包括：
第一存储单元，被配置为存储第一计时值。
在一种可行的实施方式中，芯片还包括：
第二存储单元，被配置为存储有自身的颜色特征值以及存储有多个颜色特征值与预设计时值之间对应关系的查找表；
芯片控制单元，被配置为基于自身颜色特征值结合查找表确定预设第一计时值。
在一种可行的实施方式中，芯片还包括：
计时器，被配置为当已输出低电平的第一芯片的数量与预设芯片数量相同时，从零开始计时，其中，芯片和第一芯片对应的预设芯片数量互不相同。
芯片控制单元，具体被配置为：当计时器的计时值到达预设第二计时值时，控制安装检测端子输出低电平。
在一种可行的实施方式中，芯片还包括：
第三存储单元，被配置为存储预设第二计时值。
在一种可行的实施方式中，芯片还包括：
第四存储单元，被配置为存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表；
芯片控制单元，被配置为基于自身颜色特征值结合查找表确定预设第二计时值。
在一种可行的实施方式中，芯片控制单元具体被配置为：当已输出低电平的第一芯片的数量与对应的预设芯片数量相同时，控制安装检测端子输出低电平，其中，芯片和第一芯片对应的预设芯片数量互不相同。
本申请实施例提供一种芯片组，包括M个芯片，M个芯片一一对应地安装于M个耗材上，M个耗材可拆卸地安装于图像形成装置上，图像形成装置包括安装检测引脚，M个芯片通过同一通讯总线与安装检测引脚电连接；当图像形成装置上电后，M个芯片同时上电；
每个芯片包括：
安装检测端子，被配置为通过通讯总线与安装检测引脚电连接；及
芯片控制单元，被配置当芯片上电后，控制芯片的安装检测端子输出低电平，以使得芯片与图像形成装置之间形成电流回路；
其中，M个芯片中的每个芯片与图像形成装置之间形成电流回路的时间与M个芯片中的其他芯片与图像形成装置之间形成电流回路的时间互不相同，M为大于或等于2的自然数。
在一种可行的实施方式中，每个芯片还包括计时器，被配置为接收到图像形成装置发送的时钟同步信号后，从零开始计时；
每个芯片的芯片控制单元具体被配置为：当计时器的计时值到达预设第一计时值时，控制安装检测端子输出低电平，其中，每个芯片对应的第一计时值与M个芯片中的其他芯片对应的预设第一计时值互不相同。
在一种可行的实施方式中，每个芯片还包括：
第一存储单元，被配置为存储预设第一计时值。
在一种可行的实施方式中，每个芯片还包括：
第二存储单元，被配置为存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表；
芯片控制单元具体被配置为：基于自身颜色特征值结合查找表确定预设第一计时值。
在一种可行的实施方式中，M个芯片包括：N个第一芯片和1个第二芯片，N为大于或等于1的自然数；
第二芯片为首个与图像形成装置之间形成电流回路的芯片，第二芯片的芯片控制单元具体被配置为：当接收到图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，控制第二芯片的安装检测端子输出低电平；
N个第一芯片中的每个第一芯片还包括计时器，第一芯片的计时器被配置为：当M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，从零开始计时，其中，每个第一芯片与N个第一芯片中的其他芯片对应的预设芯片数量互不相同；
N个第一芯片中每个第一芯片的芯片控制单元具体被配置为：当计时器的计时值到达对应的预设第二计时值时，控制第一芯片的安装检测端子输出低电平。
在一种可行的实施方式中，每个第一芯片还包括：
第三存储单元，被配置为存储预设第二计时值。
在一种可行的实施方式中，每个第一芯片还包括：
第四存储单元，被配置为存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表；
芯片控制单元具体被配置为：基于自身颜色特征值结合查找表确定预设第二计时值。
在一种可行的实施方式中，M个芯片包括：N个第一芯片和1个第二芯片，N为大于或等于1的自然数；
第二芯片为首个与图像形成装置之间形成电流回路的芯片，第二芯片的芯片控制单元具体被配置为：当接收到图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，控制第二芯片的安装检测端子输出低电平；
N个第一芯片中每个第一芯片的芯片控制单元具体被配置为：当M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，控制第一芯片的安装检测端子输出低电平，其中，每个第一芯片对应的预设芯片数量与N个第一芯片中的其他第一芯片对应的预设芯片数量互不相同。
如图13所示，本申请实施例提供一种电参数检测方法，应用于图像形成装置和芯片之间，图像形成装置可拆卸地安装有耗材，耗材上安装有芯片，耗材与至少一个第一耗材可拆卸地安装于图像形成装置上，每个至少一个第一耗材上安装有第一芯片，图像形成装置包括安装检测引脚，芯片包括芯片控制单元和安装检测端子，芯片与第一芯片通过同一通讯总线与安装检测引脚电连接，方法包括：
步骤S101：图像形成装置将安装检测引脚配置为高电平；
步骤S102：芯片控制单元控制安装检测端子的电压为低电平，以使得图像形成装置和芯片之间形成电流回路；
步骤S103：图像形成装置根据电流回路的电参数确定图像形成装置和芯片是否接触良好；其中，芯片和第一芯片与图像形成装置之间形成电流回路的时间不同。
在一种可行的实施方式中，芯片控制单元控制安装检测端子的电压为低电平，包括：
当接收到图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，芯片控制单元控制安装检测端子输出低电平。
在一种可行的实施方式中，芯片包括计时器，计时器接收到图像形成装置发送的时钟同步信号后，从零开始计时；
芯片控制单元控制安装检测端子的电压为低电平，包括：
当计时器的计时值到达预设第一计时值时，芯片控制单元控制安装检测端子输出低电平。
在一种可行的实施方式中，预设第一计时值存储于芯片。
在一种可行的实施方式中，芯片内存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表；芯片控制单元基于自身颜色特征值结合查找表，确定预设第一计时值。
在一种可行的实施方式中，芯片还包括计时器，计时器在已输出低电平的第一芯片的数量与预设芯片数量相同时，从零开始计时，其中，芯片和第一芯片对应的预设芯片数量不同；
芯片控制单元控制安装检测端子的电压为低电平，包括：
当计时器的计时值到达预设第二计时值时，芯片控制单元控制安装检测端子输出低电平。
在一种可行的实施方式中，预设第二计时值存储于芯片。
在一种可行的实施方式中，芯片内存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表；芯片控制单元基于自身颜色特征值结合查找表确定预设第二计时值。
在一种可行的实施方式中，芯片控制单元控制安装检测端子的电压为低电平，包括：
当已输出低电平的第一芯片的数量与预设芯片数量相同时，芯片控制单元控制安装检测端子输出低电平，其中，芯片和第一芯片对应的预设芯片数量互不相同。
如图14所示，本申请实施例提供一种电参数检测方法，应用于图像形成装置和一个芯片组，芯片组包括M个芯片，M个芯片一一对应地安装于M个耗材上，M个耗材可拆卸地安装于图像形成装置上，图像形成装置包括安装检测引脚，M个芯片通过同一通讯总线与安装检测引脚电连接，每个芯片包括安装检测端子和芯片控制单元，方法包括：
步骤S201：图像形成装置将安装检测引脚配置为高电平；
步骤S202：每个芯片的芯片控制单元控制安装检测端子的电压为低电平，以使得图像形成装置和芯片之间形成电流回路；
步骤S203：图像形成装置根据电流回路的电参数确定图像形成装置和芯片是否接触良好；其中，M个芯片中的每个芯片与图像形成装置之间形成电流回路的时间均与其他芯片与图像形成装置之间形成电流回路的时间不相同，M为大于或等于2的自然数。
在一种可行的实施方式中，每个芯片还包括计时器，当计时器接收到图像形成装置发送的时钟同步信号后，从零开始计时；
每个芯片的芯片控制单元控制安装检测端子的电压为低电平，包括：
当每个芯片的计时器的计时值到达对应的预设第一计时值时，每个芯片的芯片控制单元控制安装检测端子输出低电平，其中，每个芯片对应的预设第一计时值与M个芯片中的其他芯片对应的预设第一计时值互不相同。
在一种可行的实施方式中，预设第一计时值存储于芯片。
在一种可行的实施方式中，芯片内存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表，芯片控制单元基于自身颜色特征值结合查找表，确定预设第一计时值。
在一种可行的实施方式中，M个芯片包括：N个第一芯片和1个第二芯片，N为大于或等于1的自然数；
第二芯片为首个与图像形成装置之间形成电流回路的芯片，N个第一芯片中的每个第一芯片还包括计时器，第一芯片的计时器被配置为：当M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，从零开始计时，其中，每个第一芯片与N个第一芯片中的其他芯片对应的预设芯片数量互不相同；
每个芯片的芯片控制单元控制安装检测端子的电压为低电平，包括：
当接收到图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，第二芯片的芯片控制单元控制第二芯片的安装检测端子输出低电平；
当计时器的计时值到达预设的第二计时值时，第一芯片的芯片控制单元控制第一芯片的安装检测端子输出低电平。
在一种可行的实施方式中，预设第二计时值存储于芯片。
在一种可行的实施方式中，第二芯片内存储有自身的颜色特征值以及存储有多个颜色特征值与计时值之间对应关系的查找表，芯片控制单元基于自身颜色特征值结合查找表，确定预设第二计时值。
在一种可行的实施方式中，M个芯片包括：N个第一芯片和1个第二芯片，第二芯片为首个与图像形成装置之间形成电流回路的芯片，N为大于或等于1的自然数；
每个芯片的芯片控制单元控制安装检测端子的电压为低电平，包括：
当接收到图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，第二芯片的芯片控制单元控制第二芯片的安装检测端子输出低电平；
当M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，第一芯片的芯片控制单元控制第一芯片的安装检测端子输出低电平，其中，每个第一芯片对应的预设芯片数量与N个第一芯片中的其他第一芯片对应的预设芯片数量互不相同。
本申请实施例提供一种耗材，包括：
壳体；
显影剂容纳部，位于壳体内，用于容纳显影剂；以及上述任一实施例中的芯片。
在一种可行的实施方式中，耗材还包括：
显影剂输送元件，用于输送显影剂。
在一种可行的实施方式中，感光鼓；
充电辊，用于对感光鼓充电。
本申请实施例提供一种耗材，包括：
耗材还包括：
感光鼓；
充电辊，用于对感光鼓充电；以及上述任一实施例中的芯片。
本申请实施例提供一种图像形成装置，可拆卸地安装有耗材,耗材与至少一个第一耗材可拆卸地安装于图像形成装置上，每个至少一个第一耗材上安装有第一芯片，图像形成装置包括安装检测引脚，芯片与第一芯片通过同一通讯总线与安装检测引脚电连接，芯片包括安装检测端子和芯片控制单元，图像形成装置包括：
安装检测引脚，被配置为与芯片的安装检测端子电连接；
图像形成控制单元，被配置为将安装检测引脚配置为高电平，以使得安装检测引脚的电压高于安装检测端子的电压，其中，安装检测引脚的电压高于安装检测端子的电压时，图像形成装置和芯片之间形成电流回路，图像形成装置还用于根据电流回路的电参数确定图像形成装置和芯片是否接触良好，其中，芯片和第一芯片与图像形成装置之间形成电流回路的时间不同。
在一种可行的实施方式中，图像形成控制单元，具体被配置为向芯片发送时钟同步信号或者预设指令或者上电信号，以使芯片的芯片控制单元控制安装检测端子输出低电平。
在一种可行的实施方式中，芯片还包括计时器，图像形成控制单元具体被配置为：向芯片发送时钟同步信号，以使计时器在接收到时钟同步信号后，从零开始计时。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的芯片、芯片组、电参数检测方法及图像形成装置的构成及具体实现过程、原理，可以参考前述实施例中的对应内容，在此不再赘述。
以上，仅为本申请的具体实施方式，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以权利要求的保护范围为准。

Claims (22)

1.一种芯片，所述芯片可拆卸地安装于耗材上，所述耗材与至少一个第一耗材可拆卸地安装于同一图像形成装置上，每个所述至少一个第一耗材上安装有第一芯片，所述图像形成装置包括安装检测引脚，所述芯片与所述第一芯片通过同一通讯总线与所述安装检测引脚电连接，其特征在于，包括：
安装检测端子，被配置为通过所述通讯总线与所述图像形成装置的所述安装检测引脚电连接；及
芯片控制单元，被配置当所述芯片上电后，控制所述安装检测端子输出低电平，以使得所述芯片与所述图像形成装置之间形成电流回路，其中，所述芯片和所述第一芯片输出低电平的时间互不相同。
2.根据权利要求1所述的芯片，其特征在于，所述芯片还包括：
计时器，被配置为接收到所述图像形成装置发送的时钟同步信号后，从零开始计时；
所述芯片控制单元具体被配置为：当所述计时器的计时值到达对应的预设第一计时值时，控制所述安装检测端子输出低电平，其中，所述第一计时值与所述第一芯片对应的预设计时值互不相同。
3.根据权利要求1所述的芯片，其特征在于，所述芯片还包括：
计时器，被配置为当已输出低电平的第一芯片的数量与预设芯片数量相同时，从零开始计时，其中，所述芯片和所述第一芯片对应的预设芯片数量互不相同;
所述芯片控制单元，具体被配置为：当所述计时器的计时值到达预设第二计时值时，控制所述安装检测端子输出低电平。
4.根据权利要求1所述的芯片，其特征在于，所述芯片控制单元具体被配置为：当已输出低电平的第一芯片的数量与对应的预设芯片数量相同时，控制所述安装检测端子输出低电平，其中，所述芯片和所述第一芯片对应的预设芯片数量互不相同。
5.一种芯片组，包括M个芯片，所述M个芯片一一对应地安装于M个耗材上，所述M个耗材可拆卸地安装于图像形成装置上，其特征在于，所述图像形成装置包括安装检测引脚，所述M个芯片通过同一通讯总线与所述安装检测引脚电连接；当所述图像形成装置上电后，所述M个芯片同时上电；
每个所述芯片包括：
安装检测端子，被配置为通过所述通讯总线与所述安装检测引脚电连接；及
芯片控制单元，被配置当所述芯片上电后，控制所述芯片的安装检测端子输出低电平，以使得所述芯片与所述图像形成装置之间形成电流回路；
其中，所述M个芯片中的每个芯片输出低电平的时间互不相同，M为大于或等于2的自然数。
6.根据权利要求5所述的芯片组，其特征在于，每个所述芯片还包括计时器，被配置为接收到所述图像形成装置发送的时钟同步信号后，从零开始计时；
每个芯片的芯片控制单元具体被配置为：当所述计时器的计时值到达预设第一计时值时，控制所述安装检测端子输出低电平，其中，每个所述芯片对应的第一计时值与所述M个芯片中的其他芯片对应的预设第一计时值互不相同。
7.根据权利要求5所述的芯片组，其特征在于，所述M个芯片包括：N个第一芯片和1个第二芯片，N为大于或等于1的自然数；
所述第二芯片为首个与所述图像形成装置之间形成电流回路的芯片，所述第二芯片的芯片控制单元具体被配置为：当接收到所述图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，控制所述第二芯片的安装检测端子输出低电平；
所述N个第一芯片中的每个第一芯片还包括计时器，所述第一芯片的计时器被配置为：当所述M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，从零开始计时，其中，每个所述第一芯片与所述N个第一芯片中的其他芯片对应的预设芯片数量互不相同；
所述N个第一芯片中每个第一芯片的芯片控制单元具体被配置为：当所述计时器的计时值到达对应的预设第二计时值时，控制所述第一芯片的安装检测端子输出低电平。
8.根据权利要求5所述的芯片组，其特征在于，所述M个芯片包括：N个第一芯片和1个第二芯片，N为大于或等于1的自然数；
所述第二芯片为首个与所述图像形成装置之间形成电流回路的芯片，所述第二芯片的芯片控制单元具体被配置为：当接收到所述图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，控制所述第二芯片的安装检测端子输出低电平；
所述N个第一芯片中每个第一芯片的芯片控制单元具体被配置为：当所述M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，控制所述第一芯片的安装检测端子输出低电平，其中，每个所述第一芯片对应的预设芯片数量与所述N个第一芯片中的其他第一芯片对应的预设芯片数量互不相同。
9.一种电参数检测方法，应用于图像形成装置和芯片之间，所述图像形成装置可拆卸地安装有耗材，所述耗材上安装有所述芯片，所述耗材与至少一个第一耗材可拆卸地安装于所述图像形成装置上，每个所述至少一个第一耗材上安装有第一芯片，其特征在于，所述图像形成装置包括安装检测引脚，所述芯片包括芯片控制单元和安装检测端子，所述芯片与所述第一芯片通过同一通讯总线与所述安装检测引脚电连接，所述方法包括：
所述图像形成装置将所述安装检测引脚配置为高电平；
所述芯片控制单元控制所述安装检测端子的电压为低电平，以使得所述图像形成装置和所述芯片之间形成电流回路；
所述图像形成装置根据所述电流回路的电参数确定所述图像形成装置和所述芯片是否接触良好；其中，所述芯片和所述第一芯片输出低电平的时间互不相同。
10.根据权利要求9所述的方法，其特征在于，所述芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当接收到所述图像形成装置发送的时钟同步信号后，所述芯片控制单元控制所述安装检测端子输出低电平。
11.根据权利要求9所述的方法，其特征在于，所述芯片包括计时器，所述计时器接收到所述图像形成装置发送的时钟同步信号后，从零开始计时；
所述芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当所述计时器的计时值到达预设第一计时值时，所述芯片控制单元控制所述安装检测端子输出低电平。
12.根据权利要求9所述的方法，其特征在于，所述芯片还包括计时器，所述计时器在已输出低电平的第一芯片的数量与预设芯片数量相同时，从零开始计时，其中，所述芯片和所述第一芯片对应的预设芯片数量不同；
所述芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当所述计时器的计时值到达预设第二计时值时，所述芯片控制单元控制所述安装检测端子输出低电平。
13.根据权利要求9所述的方法，其特征在于，所述芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当已输出低电平的第一芯片的数量与预设芯片数量相同时，所述芯片控制单元控制所述安装检测端子输出低电平，其中，所述芯片和所述第一芯片对应的预设芯片数量互不相同。
14.一种电参数检测方法，应用于图像形成装置和一个芯片组，所述芯片组包括M个芯片，所述M个芯片一一对应地安装于M个耗材上，所述M个耗材可拆卸地安装于图像形成装置上，其特征在于，所述图像形成装置包括安装检测引脚，所述M个芯片通过同一通讯总线与所述安装检测引脚电连接，每个所述芯片包括安装检测端子和芯片控制单元，所述方法包括：
所述图像形成装置将所述安装检测引脚配置为高电平；
每个所述芯片的芯片控制单元控制所述安装检测端子的电压为低电平，以使得所述图像形成装置和所述芯片之间形成电流回路；
所述图像形成装置根据所述电流回路的电参数确定所述图像形成装置和所述芯片是否接触良好；其中，所述M个芯片中的每个芯片输出低电平的时间互不相同，M为大于或等于2的自然数。
15.根据权利要求14所述的方法，其特征在于，所述每个芯片还包括计时器，当所述计时器接收到所述图像形成装置发送的时钟同步信号后，从零开始计时；
所述每个芯片的芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当每个芯片的计时器的计时值到达对应的预设第一计时值时，每个芯片的芯片控制单元控制所述安装检测端子输出低电平，其中，每个所述芯片对应的预设第一计时值与M个芯片中的其他芯片对应的预设第一计时值互不相同。
16.根据权利要求14所述的方法，其特征在于，所述M个芯片包括：N个第一芯片和1个第二芯片，N为大于或等于1的自然数；
所述第二芯片为首个与所述图像形成装置之间形成电流回路的芯片，所述N个第一芯片中的每个第一芯片还包括计时器，所述第一芯片的计时器被配置为：当所述M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，从零开始计时，其中，每个所述第一芯片与所述N个第一芯片中的其他芯片对应的预设芯片数量互不相同；
所述每个芯片的芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当接收到所述图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，所述第二芯片的芯片控制单元控制所述第二芯片的安装检测端子输出低电平；
当所述计时器的计时值到达预设的第二计时值时，所述第一芯片的芯片控制单元控制所述第一芯片的安装检测端子输出低电平。
17.根据权利要求14所述的方法，其特征在于，所述M个芯片包括：N个第一芯片和1个第二芯片，所述第二芯片为首个与所述图像形成装置之间形成电流回路的芯片，N为大于或等于1的自然数；
所述每个芯片的芯片控制单元控制所述安装检测端子的电压为低电平，包括：
当接收到所述图像形成装置发送的时钟同步信号或者预设控制指令或者上电信号后，所述第二芯片的芯片控制单元控制所述第二芯片的安装检测端子输出低电平；
当所述M个芯片中已输出低电平的其他芯片的数量与对应的预设芯片数量相同时，所述第一芯片的芯片控制单元控制所述第一芯片的安装检测端子输出低电平，其中，每个所述第一芯片对应的预设芯片数量与所述N个第一芯片中的其他第一芯片对应的预设芯片数量互不相同。
18.一种耗材，其特征在于，包括：
壳体；
显影剂容纳部，位于所述壳体内，用于容纳显影剂；以及
权利要求1至4任一项所述的芯片。
19.根据权利要求18所述的耗材，其特征在于，所述耗材还包括：
显影剂输送元件，用于输送所述显影剂。
20.根据权利要求18所述的耗材，其特征在于，所述耗材还包括：
感光鼓；
充电辊，用于对所述感光鼓充电。
21.一种耗材，其特征在于，所述耗材还包括：
感光鼓；
充电辊，用于对所述感光鼓充电；以及
权利要求1至4任一项所述的芯片。
22.一种图像形成装置，其特征在于，可拆卸地安装有耗材,所述耗材与至少一个第一耗材可拆卸地安装于所述图像形成装置上，每个所述至少一个第一耗材上安装有第一芯片，所述图像形成装置包括安装检测引脚，所述芯片与所述第一芯片通过同一通讯总线与所述安装检测引脚电连接，所述芯片包括安装检测端子和芯片控制单元，所述图像形成装置包括：
安装检测引脚，被配置为与所述芯片的所述安装检测端子电连接；
图像形成控制单元，被配置为将所述安装检测引脚配置为高电平，以使得所述安装检测引脚的电压高于所述安装检测端子的电压，其中，所述安装检测引脚的电压高于所述安装检测端子的电压时，所述图像形成装置和所述芯片之间形成电流回路，所述图像形成装置还用于根据所述电流回路的电参数确定所述图像形成装置和所述芯片是否接触良好，其中，所述芯片和所述第一芯片输出低电平的时间互不相同。
CN202011041361.2A 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置 Active CN112099323B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202211250386.2A CN115421364A (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置
CN202211245060.0A CN115480466A (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置
CN202011041361.2A CN112099323B (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置
US17/485,851 US11816369B2 (en) 2020-09-28 2021-09-27 Chip, chipset, electrical parameter detection method,consumable, and image forming apparatus
EP21199050.2A EP3974910A1 (en) 2020-09-28 2021-09-27 Chip, chipset, electrical parameter detection method, consumable, and image forming apparatus
US18/483,505 US20240036779A1 (en) 2020-09-28 2023-10-09 Chip, chipset, electrical parameter detection method,consumable, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011041361.2A CN112099323B (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202211250386.2A Division CN115421364A (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置
CN202211245060.0A Division CN115480466A (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置

Publications (2)

Publication Number Publication Date
CN112099323A CN112099323A (zh) 2020-12-18
CN112099323B true CN112099323B (zh) 2022-11-04

Family

ID=73783425

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202211250386.2A Pending CN115421364A (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置
CN202211245060.0A Pending CN115480466A (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置
CN202011041361.2A Active CN112099323B (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202211250386.2A Pending CN115421364A (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置
CN202211245060.0A Pending CN115480466A (zh) 2020-09-28 2020-09-28 芯片、芯片组、电参数检测方法、耗材及图像形成装置

Country Status (3)

Country Link
US (2) US11816369B2 (zh)
EP (1) EP3974910A1 (zh)
CN (3) CN115421364A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112874168B (zh) * 2021-01-13 2022-01-21 珠海奔图电子有限公司 代理芯片、耗材及图像形成装置
CN112835281B (zh) * 2021-01-13 2023-07-28 珠海奔图电子有限公司 通信芯片、耗材及图像形成装置
CN113777899A (zh) * 2021-09-18 2021-12-10 珠海奔图电子有限公司 安全校验方法、耗材芯片、耗材及图像形成装置
CN113873681B (zh) * 2021-10-19 2023-06-16 珠海奔图电子有限公司 通信方法、耗材芯片、耗材及图像形成装置
CN115755554A (zh) * 2022-11-23 2023-03-07 珠海奔图电子有限公司 适配器、成像组件、处理盒、处理盒组及图像形成装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500806B1 (ko) * 2003-06-10 2005-07-11 농업기반공사 콘크리트제품 양생온도 이력 기록장치
US7286774B1 (en) * 2003-12-19 2007-10-23 Cartridge Corporation Of America, Inc. Universal printer chip
CN101486272B (zh) * 2008-01-15 2013-01-30 珠海纳思达电子科技有限公司 打印头芯片保护器及其墨盒与控制方法
CN102423967A (zh) * 2011-10-25 2012-04-25 珠海天威技术开发有限公司 耗材芯片及耗材容器
CN105652179B (zh) 2014-11-28 2018-10-19 珠海艾派克微电子有限公司 一种耗材芯片的检测方法及装置
JP6421654B2 (ja) * 2015-03-10 2018-11-14 ブラザー工業株式会社 画像形成システム
CN107053854B (zh) * 2017-01-03 2018-10-09 珠海艾派克微电子有限公司 控制耗材芯片工作的方法、装置、耗材芯片及打印机
WO2019072108A1 (zh) 2017-10-11 2019-04-18 珠海奔图电子有限公司 芯片及其安装检测方法、可替换单元和图像形成装置
JP7098929B2 (ja) * 2017-12-27 2022-07-12 ブラザー工業株式会社 画像形成装置
JP2019214154A (ja) * 2018-06-12 2019-12-19 キヤノン株式会社 露光ヘッド、画像形成装置、および基板
JP7106363B2 (ja) * 2018-06-18 2022-07-26 キヤノン株式会社 画像形成装置
CN109613809A (zh) * 2018-12-29 2019-04-12 珠海奔图电子有限公司 芯片、耗材、图像形成装置及接触稳定性检测方法

Also Published As

Publication number Publication date
US11816369B2 (en) 2023-11-14
CN115480466A (zh) 2022-12-16
US20220100434A1 (en) 2022-03-31
CN115421364A (zh) 2022-12-02
US20240036779A1 (en) 2024-02-01
CN112099323A (zh) 2020-12-18
EP3974910A1 (en) 2022-03-30

Similar Documents

Publication Publication Date Title
CN112099323B (zh) 芯片、芯片组、电参数检测方法、耗材及图像形成装置
US11792337B2 (en) Communication apparatus having power related predetermined processing, method of controlling the same, and storage medium
KR20190008395A (ko) 화상 형성 장치의 소모품 유닛에 탑재 가능한 crum 유닛 및 이를 이용한 화상 형성 장치
CN106325021B (zh) 图像形成设备及其控制方法和非瞬时计算机可读存储介质
KR20140049932A (ko) 복수의 전력상태로 가동하는 전자기기 및 그 제어 방법, 및 기억매체
JP2009055588A (ja) 画像形成装置
CN112105508B (zh) 用于从具有第一和第二周期的时钟信号提取功率的crum装置
CN115268240A (zh) 耗材芯片、耗材和图像形成装置
US20070070387A1 (en) Image forming apparatus, additional apparatus connectable to image forming apparatus, image forming system, and control method thereof
CN112835281B (zh) 通信芯片、耗材及图像形成装置
CN212411020U (zh) 图像形成装置、芯片、处理盒组件及打印系统
CN113873681B (zh) 通信方法、耗材芯片、耗材及图像形成装置
JP5652077B2 (ja) 画像形成装置及び部品接続位置識別方法
KR101080400B1 (ko) 화상 형성장치의 전압 출력 제어방법 및 장치
CN117826549A (zh) 控制装置、耗材、控制方法及图像形成装置
JP6343950B2 (ja) ファクシミリ装置、オプションユニットおよび制御装置
JP2016071152A (ja) 画像形成装置及びカセット開閉検知方法
CN116811434A (zh) 耗材芯片及耗材
JP2014000693A (ja) 画像形成装置
CN111948928A (zh) 图像形成装置、芯片、处理盒组件及打印系统
JP2005271356A (ja) 制御システム及びこれに用いる被制御装置並びに制御装置
JP2014130319A (ja) 画像形成装置、画像形成方法
KR20060115154A (ko) 화상형성장치 및 이를 이용한 화상형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant