CN112087287A - 一种比特块流误码检测方法及设备 - Google Patents

一种比特块流误码检测方法及设备 Download PDF

Info

Publication number
CN112087287A
CN112087287A CN202010994335.5A CN202010994335A CN112087287A CN 112087287 A CN112087287 A CN 112087287A CN 202010994335 A CN202010994335 A CN 202010994335A CN 112087287 A CN112087287 A CN 112087287A
Authority
CN
China
Prior art keywords
bit
block
parity
result
check result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010994335.5A
Other languages
English (en)
Inventor
张小俊
钟其文
黄敬
查敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN112087287A publication Critical patent/CN112087287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种比特块流误码检测方法及设备，以解决在M/N Bit block交换的场景中的误码检测方法实现难度较大且承载效率较低的问题，该方法包括：发送第一边界比特块，第一边界比特块用于区别后续发送的N个比特块；依次发送第I比特块，I为大于等于1小于等于N的整数；确定第一奇偶校验结果和第二奇偶校验结果，第一奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；发送第二边界比特块、第一奇偶校验结果和第二奇偶校验结果，第二边界比特块用于区别已经发送完成的N个比特块。

Description

一种比特块流误码检测方法及设备
技术领域
本申请涉及通信技术领域，特别涉及一种比特块流误码检测方法及设备。
背景技术
现有技术中，提出多种基于数据包(PACKET)进行误码检测的方法，例如，基于PACKET进行循环冗余校验(Cyclic Redundancy Check，CRC)检测。每个以太网报文根据其帧校验序列(Frame Check Sequence，FCS)域(CRC-32)判断错误包，通过统计一段时间内的错误包率，可以评估用户通道的质量。但是上述方式无法准确进行误码率(Bit errorratio，BER)测量。当没有用户业务数据包时，无法统计BER，或者用户业务数据包很少时，需要很长时间才能检测出BER。
例如，按照一个以太网包FCS校验错，当做一个Bit错，则评估1*e-5的BER，需要连续至少收发及检测100000个以太网包。假设用户业务带宽10Mbps，满流量发送，以太网包长度为256B，则检测时间至少为22.08秒。如果用户业务带宽只有100Kbps，以太网包长度为256B，则检测时间至少为36.8分钟(2208秒)。
如表1所示，FCS占用4字节，因此上述方法还存在占用较多固定帧字节的问题，且导致承载效率较低。引入CRC-32校验，当最小包为64B时承载效率降低6.25％；当最大包为1518B时承载效率降低0.263％。
表1
Preamble SFD Destination Source Length/Type Data and Pad FCS
7 1 6 6 2 46～1500 4
此外，现有技术在还提出基于每帧做比特交织奇偶校验(Bit interleavingparity，BIP)的误码检测方法，例如在同步数字体系SDH(Synchronous DigitalHierarchy，SDH/光传送网(Optical Transport Network，OTN)中的帧结构设置了BIP校验的开销字节。因此，这种方法承载效率刚性，无法根据用户需求动态定义校验算法，例如BIP-8降级为BIP-4，或者升级为BIP-16。
目前，第五代通信技术(即5G)已经在业界开始广泛研究，确定性低延时、可靠性、安全隔离技术已经成为5G急需攻克的重要课题。X-Ethernet(简称X-E)是一种基于Ethernet物理层的Bit Block交换技术，比如64/66Bit Block，具备确定性超低时延的技术特征。X-Ethernet基于M/N Bit block交换，可以借用上述误码检测方法执行误码检测，例如可以包括以下两种方法：
方法1：借用基于PACKET进行CRC检测的方法，X-E逐Block安排几个Bit实施CRC校验，例如一个66Bit Block，可以设置4或8个Bit对其他60或56个Bit做CRC校验。
方法2：借用SDH/OTN方式，逐Block安排一个字节或几个Bit实施BIP校验，例如一个66Bit Block，可以设置2～8个Bit对其他62～56个Bit做BIP校验。
虽然上述两种方法可以实施，但无论那种方法，设备中的处理单元需要逐Block进行操作，因此实施难度较大。而且上述两种方法的承载效率都比较低，例如每个Block做BIP-4/CRC-4校验，承载效率将下降6.25％，每个Block做BIP-8/CRC-8，承载效率将下降12.5％。
发明内容
本申请实施例提供一种比特块流误码检测方法及设备，用以解决在M/N Bitblock交换的场景中的误码检测方法实现难度较大且承载效率较低的问题。
第一方面，一种比特块流误码检测方法，包括：发送第一边界比特块，第一边界比特块用于区别后续发送的N个比特块，N为正整数；依次发送第I比特块，I为大于等于1小于等于N的整数；确定第一奇偶校验结果和第二奇偶校验结果，第一奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；发送第二边界比特块、第一奇偶校验结果和第二奇偶校验结果，第二边界比特块用于区别已经发送完成的N个比特块。
因此，采用本申请实施例提供的方法可以完整实施M/N Bit Block网络路径的错误或误码检测，不影响用户业务，承载效率100％，可以容忍传递过程中因同步问题而插入或删除的比特块，且检测周期(即两个边界比特块之间的比特块数目)和检测精度(即预设算法)动态按需可配置。此外，该检测方法不仅可以被校验的比特快流的路径为端到端的路径，还可以用于被校验的比特快流的路径为非端到端的路径。因此，采用本申请实施例提供的方法能够解决在M/N Bit block交换的场景中的误码检测方法实现难度较大且承载效率较低的问题。
应理解的是，当被校验的比特快流的路径为从比特块发送端到比特块接收端，或当被校验的比特快流的路径为从比特块发送端到比特块接收端之前的任一中间设备时，上述方法的执行主体可以为比特块发送端。当被校验的比特快流的路径为从比特块发送端到比特块接收端时，被校验的比特快流的路径是一个端到端的路径。当被校验的比特快流的路径为从比特块发送端到比特块接收端之前的任一中间设备时，被校验的比特快流的路径是一个一端悬空的路径。本申请中统称为发送设备。因此，本申请实施例不仅能够用于对端到端的路径进行误码检测，还可以对非端到端的路径进行误码检测，例如，规划的预留路径，1:1连接保护组的保护路径或有其他特殊目的的路径。当被校验的比特快流的路径为从比特块发送端之后的第一中间设备到比特块接收端之前第二中间设备时，上述方法的执行主体可以为第一中间设备。被校验的比特快流的路径为一个两端悬空的路径。
在一种可能的设计中，每个比特块的类型为M1/M2比特块，其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
在一种可能的设计中，发送第一边界比特块，包括：发送第一边界比特块至第一设备；依次发送第I比特块，包括：依次发送第I比特块至第一设备；发送第二边界比特块、第一奇偶校验结果和第二奇偶校验结果可以包括两种情况：(1)发送第二边界比特块、第一奇偶校验结果和第二奇偶校验结果至第一设备；因此，在上述实现方式中，第一奇偶校验结果和第二奇偶校验结果与两个边界比特块和两个边界比特块之间的N个比特块一起发送至第一设备，当被校验的比特快流的路径为从比特块发送端到比特块接收端时，这里的第一设备可以为比特块接收端，当被校验的比特快流的路径为从比特块发送端到比特块接收端之前的任一中间设备时，或当被校验的比特快流的路径为从比特块发送端之后的第一中间设备到比特块接收端之前第二中间设备时，这里的第一设备也可以是指中间设备。(2)发送第二边界比特块至第一设备，发送第一奇偶校验结果和第二奇偶校验结果至第二设备。须知，这里的第二设备可以为SDN控制器，或者具有判断比特流传输误码功能的任一设备。此外，这里两种方式还可以同时采用，即第一奇偶校验结果和第二奇偶校验结果既发送至第一设备也发送至第二设备。因此，本申请实施例提供了两种可选的方式以实现误码检测，更加灵活高效，实施简便。
在一种可能的设计中，发送第二边界比特块、第一奇偶校验结果和第二奇偶校验结果，以下几种可能的实现方式：在第一时刻发送第二边界比特块，在第二时刻发送第一奇偶校验结果和第二奇偶校验结果，其中，第一时刻早于第二时刻，或第一时刻晚于第二时刻，第一时刻等于第二时刻。
在一种可能的设计中，第一奇偶校验结果和第二奇偶校验结果存储于第二边界比特块中。
因此，假设将比特块流中的每N个比特块为一组，第i个边界比特块存储第i组N个比特块对应的第一奇偶校验结果和第二奇偶校验结果，第i+1个边界比特块存储第i+1组N个比特块对应的第一奇偶校验结果和第二奇偶校验结果，其中，第i+1组N个比特块为第i个边界比特块与第i+1个边界比特块之间的比特块，i为正整数。
应理解的是，本申请中提到的边界比特块可以为新插入的比特块，在新插入一个边界比特块的同时，可以删除一个第一比特块，以减小对用户带宽的影响，其中，第一比特块是指在N个比特块的传输过程中可能插入N个比特块或从N个比特块中删除的比特块。例如，针对64/66比特块流，第一比特块可以是指空闲块。
在一种可能的设计中，第一奇偶校验结果和第二奇偶校验结果是根据预设校验算法计算得到的，预设校验算法用于当N个比特块中增加或减少第一比特块时不改变第一奇偶校验结果和第二奇偶校验结果，第一比特块是指在N个比特块的传输过程中可能插入N个比特块或从N个比特块中删除的比特块。因此，采用本申请实施例提供的预设校验算法能够保证第一奇偶校验结果和第二奇偶校验结果能够容忍传输过程中插入或删除一个或多个第一比特块(比如IDLE Block)，而且当第一比特块发生误码时，也能被检测到。
在一种可能的设计中，预设校验算法为xBIP–y算法，其中，x是指连续比特交织的比特数，x是根据第一比特块的码型定义确定的，y是指监视区段的个数，x，y为正整数，y≥2，例如，8BIP-8算法，16BIP-4算法。采用xBIP–y算法确定第一奇偶校验结果和第二奇偶校验结果具体方法为：从N个比特块中的第1净荷比特开始，将每个比特块的每x个连续比特依次记录至第1个监视区段至第y个监视区段；针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得y比特监视码，y比特监视码中包括第一奇偶校验结果和第二奇偶校验结果。因此，采用本申请实施例提供的xBIP–y算法能够容忍传输过程中插入或删除一个或多个第一比特块，方法简便。
在一种可能的设计中，预设校验算法为flexBIP–z算法，其中，z是指监视区段的个数，每个监视区段对应的连续比特交织的比特数不全相同，z个监视区段分别对应的连续比特交织的比特数为A1、A2、A 3……Az-1，Az，A1、A2、A 3……Az-1，Az，z为正整数，z≥2；采用flexBIP–z算法确定第一奇偶校验结果和第二奇偶校验结果具体方法为：从N个比特块中的第1净荷比特开始，将每个比特块中的A1个连续比特记录至第1个监视区段，将A1个连续比特后的A2个连续比特记录至第2个监视区段，将A2个连续比特后的A3个连续比特记录至第3个监视区段，直至将Az-1个连续比特后的Az个连续比特记录至第z个监视区段；针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得z比特监视码，z比特监视码中包括第一奇偶校验结果和第二奇偶校验结果。因此，采用本申请实施例提供的flexBIP–z算法能够更加灵活，简洁地确定第一奇偶校验结果和第二奇偶校验结果，容忍传输过程中插入或删除一个或多个第一比特块。
在一种可能的设计中，确定第一奇偶校验结果和第二奇偶校验结果，包括：确定第一校验结果集合，第一校验结果集合包括y比特监视码，或者，第一校验结果集合包括z比特监视码；发送第一奇偶校验结果和第二奇偶校验结果，包括：发送第一校验结果集合。因此，采用本申请实施例提供的方法可以完整实施M/N Bit Block网络路径的错误或误码检测。
第二方面，一种比特块流误码检测方法，包括：接收第一边界比特块，第一边界比特块用于区别后续接收的T个比特块，T为正整数；依次接收第I比特块，I为大于等于1小于等于T的整数；接收第二边界比特块，第二边界比特块用于区别已经接收完成的T个比特块；确定第三奇偶校验结果和第四奇偶校验结果，第三奇偶校验结果的校验对象包括T个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象包括T个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；当接收到第一奇偶校验结果和第二奇偶校验结果时，根据第一奇偶校验结果和第三奇偶校验结果，以及第二奇偶校验结果和第四奇偶校验结果，确定T个比特块是否存在误码，其中，第一奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的n个比特，N为确定第一奇偶校验结果和第二奇偶校验结果时第一边界比特块和第二边界比特块之间的比特块的数目。因此，采用本申请实施例提供的方法可以完整实施M/N Bit Block网络路径的错误或误码检测，不影响用户业务，承载效率100％，可以容忍传递过程中因同步问题而插入或删除的比特块，且检测周期(即两个边界比特块之间的比特块数目)和检测精度(即预设算法)动态按需可配置。此外，该检测方法不仅可以被校验的比特快流的路径为端到端的路径，还可以用于被校验的比特快流的路径为非端到端的路径。因此，采用本申请实施例提供的方法能够解决在M/N Bit block交换的场景中的误码检测方法实现难度较大且承载效率较低的问题。
应理解的是，当被校验的比特快流的路径为从比特块发送端到比特块接收端时，图13中各个步骤的执行主体可以为比特块接收端，当被校验的比特快流的路径为从比特块发送端到比特块接收端之前的任一中间设备，或当被校验的比特快流的路径为从比特块发送端到比特块接收端时，上述方法的执行主体可以为中间设备。本申请中统称为接收设备。
须知，这里的N个比特块为发送设备确定第一奇偶校验结果和第二奇偶校验结果时第一边界比特块与第二边界比特块之间的比特块。作为一个可选的实施例，发送设备发送第一边界比特块之后，依次发送了N个比特块，然后根据这N个比特块计算第一奇偶校验结果和第二奇偶校验结果，将这两个结果存储于第二边界比特块中，发送第二边界比特块。但是，考虑到从发送设备到接收设备所经过的路径中由于穿越异步节点，因此可能在N个比特块中插入或删除第一比特块，接收设备在接收到第一边界比特块后，依次接收了T个比特块，此时可能出现N＝T，或N＞T(即在N个比特块中插入第一比特块)，或N＜T(即在N个比特块中删除第一比特块)三种情况。
在一种可能的设计中，还包括：当未接收到第一奇偶校验结果和第二奇偶校验结果时，发送第三奇偶校验结果和第四奇偶校验结果至第二设备，第二设备存储有第一奇偶校验结果和第二奇偶校验结果。须知，这里的第二设备可以为SDN控制器，或者具有判断比特流传输误码功能的任一设备。此外，当接收到第一奇偶校验结果和第二奇偶校验结果时，第三奇偶校验结果和第四奇偶校验结果也可发送至第二设备。因此，第二设备可以接收到发送设备发送的第一奇偶校验结果和第二奇偶校验结果，以及接收设备发送的第三奇偶校验结果和第四奇偶校验结果，第二设备根据两组结果确定比特块流的传输过程中是否存在误码。因此，本申请实施例提供了通过第三方设备实现误码检测，例如SDN控制器，或者具有判断比特流传输误码功能的任一设备，更加灵活高效，实施简便。
在一种可能的设计中，每个比特块的类型为M1/M2比特块，其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
在一种可能的设计中，接收第二边界比特块，包括：在第一时刻接收第二边界比特块；
接收第一奇偶校验结果和第二奇偶校验结果，包括：在第二时刻接收第一奇偶校验结果和第二奇偶校验结果，其中，第一时刻早于第二时刻，或第一时刻晚于第二时刻，第一时刻等于第二时刻。
在一种可能的设计中，第一奇偶校验结果和第二奇偶校验结果存储于第二边界比特块中。
在一种可能的设计中，第三奇偶校验结果和第四奇偶校验结果是根据预设校验算法计算得到的，预设校验算法用于当T个比特块中增加或减少第一比特块时不改变第三奇偶校验结果和第四奇偶校验结果，第一比特块是指在T个比特块的传输过程中可能插入T个比特块或从T个比特块中删除的比特块。因此，采用本申请实施例提供的预设校验算法能够保证第一奇偶校验结果和第二奇偶校验结果能够容忍传输过程中插入或删除一个或多个第一比特块(比如IDLE Block)，而且当第一比特块发生误码时，也能被检测到。
此外，应理解的是，接收设备确定第三奇偶校验结果和第四奇偶校验结果采用的预设算法与发送设备确定第一奇偶校验结果和第二奇偶校验结果采用的预设算法相同，重复之处不再赘述。
在一种可能的设计中，预设校验算法为xBIP–y算法，其中，x是指连续比特交织的比特数，x是根据第一比特块的码型定义确定的，y是指监视区段的个数，x，y为正整数，y≥2；
确定第三奇偶校验结果和第四奇偶校验结果，包括：从T个比特块中的第1净荷比特开始，将每个比特块的每x个连续比特依次记录至第1个监视区段至第y个监视区段；针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得y比特监视码，y比特监视码中包括第三奇偶校验结果和第四奇偶校验结果。因此，采用本申请实施例提供的xBIP–y算法能够容忍传输过程中插入或删除一个或多个第一比特块，方法简便。
在一种可能的设计中，预设校验算法为flexBIP–z算法，其中，z是指监视区段的个数，每个监视区段对应的连续比特交织的比特数不全相同，z个监视区段分别对应的连续比特交织的比特数为A1、A2、A 3……Az-1，Az，A1、A2、A 3……Az-1，Az，z为正整数，z≥2；
确定第三奇偶校验结果和第四奇偶校验结果，包括：从T个比特块中的第1净荷比特开始，将每个比特块的A1个连续比特记录至第1个监视区段，将A1个连续比特后的A2个连续比特记录至第2个监视区段，将A2个连续比特后的A3个连续比特记录至第3个监视区段，直至将Az-1个连续比特后的Az个连续比特记录至第z个监视区段；针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得z比特监视码，z比特监视码中包括第三奇偶校验结果和第四奇偶校验结果。因此，采用本申请实施例提供的flexBIP–z算法能够更加灵活，简洁地确定第一奇偶校验结果和第二奇偶校验结果，容忍传输过程中插入或删除一个或多个第一比特块。
在一种可能的设计中，根据第一奇偶校验结果和第三奇偶校验结果，以及第二奇偶校验结果和第四奇偶校验结果，确定T个比特块是否存在误码，包括：若确定第一奇偶校验结果和第三奇偶校验结果相同，且第二奇偶校验结果和第四奇偶校验结果相同，则确定T个比特块不存在误码；若确定第一奇偶校验结果和第三奇偶校验结果不相同，和/或第二奇偶校验结果和第四奇偶校验结果不相同，则确定T个比特块存在误码。
在一种可能的设计中，接收第一奇偶校验结果和第二奇偶校验结果，包括：接收第一校验结果集合，第一校验结果集合是根据xBIP–y算法计算得到的，第一校验结果集合包括的y比特监视码中包括第一奇偶校验结果和第二奇偶校验结果；确定第三奇偶校验结果和第四奇偶校验结果，包括：确定第二校验结果集合，第二奇偶校验结果是根据xBIP–y算法计算得到的，第二校验结果集合包括的y比特监视码中包括第三奇偶校验结果和第三奇偶校验结果；
当接收到第一奇偶校验结果和第二奇偶校验结果时，根据第一奇偶校验结果和第三奇偶校验结果，以及第二奇偶校验结果和第四奇偶校验结果，确定T个比特块是否存在误码，包括：根据第一校验结果集合和第二校验结果集合，确定T个比特块是否存在误码。因此，采用本申请实施例提供的方法可以完整实施M/N Bit Block网络路径的错误或误码检测。
在一种可能的设计中，接收第一奇偶校验结果和第二奇偶校验结果，包括:接收第一校验结果集合，第一校验结果集合是根据flexBIP–z算法计算得到的，第一校验结果集合包括的z比特监视码中包括第一奇偶校验结果和第二奇偶校验结果；确定第三奇偶校验结果和第四奇偶校验结果，包括：确定第二校验结果集合，第二校验结果集合是根据flexBIP–z算法计算得到的，第二校验结果集合包括的z比特监视码中包括第三奇偶校验结果和第四奇偶校验结果；当接收到第一奇偶校验结果和第二奇偶校验结果时，根据第一奇偶校验结果和第三奇偶校验结果，以及第二奇偶校验结果和第四奇偶校验结果，确定T个比特块是否存在误码，包括：根据第一校验结果集合和第二校验结果集合，确定T个比特块是否存在误码。因此，采用本申请实施例提供的方法可以完整实施M/N Bit Block网络路径的错误或误码检测。
在一种可能的设计中，根据第一校验结果集合和第二校验结果集合，确定T个比特块是否存在误码，包括：若确定第一校验结果集合和第二校验结果集合相同，则确定T个比特块不存在误码；若确定第一校验结果集合和第二校验结果集合不相同，则确定T个比特块存在误码。
第三方面，一种比特块流误码检测方法，包括：第一设备根据比特块流中起始块中的起始字节和与起始块对应的结束块中的结束字节确定被检测区段；第一设备根据被检测区段计算第一校验结果。第一设备发送第一校验结果和比特块流。例如，第一设备在计算第一校验结果时采用的算法可以为CRC-x或BIP-x，第一校验结果记为的结果于B，B可以是一个或多个字节。因此，采用本申请实施例提供的方法可以完整实施M/N Bit Block网络路径的错误或误码检测，对用户业务影响小，与SDH/OTN接近，优于现有技术中提供的误码检测方法，实施流程简洁、易实施。
在一种可能的设计中，比特块流包括至少一个M1/M2比特块；其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
在一种可能的设计中，第一设备发送第一校验结果和比特块流，包括：第一设备发送第一校验结果和比特块流至第二设备；或者，第一设备发送第一校验结果至第三设备，发送比特块流至第二设备。因此，本申请实施例提供了通过第三方设备实现误码检测，例如SDN控制器，或者具有判断比特流传输误码功能的任一设备，更加灵活高效，实施简便。
在一种可能的设计中，在第一设备将第一校验结果和比特块流发送至第二设备之前，还包括：第一设备将第一校验结果存储于结束块，获得更新后的结束块；或者，第一设备将第一校验结果存储于校验结果存储块，并删除比特块流中的任一第一比特块，其中，校验结果存储块是指位于结束块之前的一个新增块，第一比特块是指在比特块流的传输过程中可能插入比特块流或从比特块流中删除的比特块。因此，本申请实施例提供两种存储第一校验结果的方法，存储方法更加灵活，实施简便。
在一种可能的设计中，第一设备将第一校验结果存储于结束块，获得更新后的结束块，包括：当第一校验结果占用的字节数大于等于目标字节数时，第一设备将第一校验结果存储于结束块中的结束字节之前，并根据第一校验结果占用的字节数将结束字节移至结束块后的一个新增块，删除比特块流中的任一第一比特块，将结束字节移动后所在的新增块作为更新后的结束块；当第一校验结果占用的字节数小于目标字节数时，第一设备将第一校验结果存储于结束块中的结束字节之前，并根据第一校验结果占用的字节数将结束字节后移第一校验结果占用的字节数，将结束字节移动后所在的比特块作为更新后的结束块；其中，目标字节数为结束块中位于结束字节后的字节数加1。因此，采用本申请实施例提供的方法实施简便。
第四方面，一种比特块流误码检测方法，包括：第二设备根据比特块流中起始块中的起始字节和与起始块对应的结束块中的结束字节确定被检测区段；第二设备根据被检测区段计算第二校验结果。当第二设备接收到第一校验结果时，第二设备根据第一校验结果与第二校验结果，确定被检测区段是否存在误码。因此，采用本申请实施例提供的方法可以完整实施M/N Bit Block网络路径的错误或误码检测，对用户业务影响小，与SDH/OTN接近，优于现有技术中提供的误码检测方法，实施流程简洁、易实施。
第二设备在计算第二校验结果时采用的算法与第一设备计算第一校验结果时采用的算法相同。
在一种可能的设计中，比特块流包括至少一个M1/M2比特块；其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
在一种可能的设计中，第二设备根据比特块流中起始块中的起始字节和与起始块对应的结束块中的结束字节确定被检测区段，包括三种可能的情况：(1)当第二设备接收到第一校验结果，且第一校验结果存储于结束块时，第二设备将第二校验结果从结束块中删除，获得更新后的结束块，将起始块中的起始字节和更新后的结束块中的结束字节之间的字节作为被检测区段；(2)当第二设备接收到第一校验结果，且第一校验结果存储于校验结果存储块时，第二设备将校验结果存储块从比特块流中删除，获得更新后的比特块流，将更新后的比特块流中起始块中的起始字节和结束块中的结束字节之间的字节作为被检测区段，其中，校验结果存储块位于结束块之前。上述两种情况中，起始块中的起始字节和结束块中的结束字节之间的字节中包括第一校验结果，因此，需要首先将第一校验结果删除，将剩余的部分作为被检测区段。此外，当第二设备接收到第一校验结果，且第一校验结果存储于校验结果存储块时，第二设备将校验结果存储块从比特块流中删除，获得更新后的比特块流，其中，校验结果存储块位于结束块之前。同时，为了减小对用户带宽的影响，需要在结束块之后增加一个第一比特块。(3)当第二设备未接收到第一校验结果时，第二设备将比特块流中起始块中的起始字节和结束块中的结束字节之间的字节作为被检测区段。此时，起始块中的起始字节和结束块中的结束字节之间的字节不包括第一校验结果，可以直接作为被检测区段。
在一种可能的设计中，还包括：当第二设备未接收到第一校验结果时，第二设备将第二校验结果发送至第三设备，第三设备存储有第一校验结果。因此，本申请实施例提供两种存储第一校验结果的方法，存储方法更加灵活，实施简便。
在一种可能的设计中，第二设备根据第一校验结果与第二校验结果，确定被检测区段是否存在误码，包括：第二设备若确定第一校验结果与第二校验结果相同，则确定被检测区段不存在误码；若确定第一校验结果与第二校验结果不同，则确定被检测区段存在误码。
在一种可能的设计中，第二设备将第一校验结果从结束块中删除，获得更新后的结束块，包括：当第一校验结果占用的字节数大于等于目标字节数时，第二设备根据第一校验结果占用的字节数将结束字节移至结束块前的一个比特块，在比特块流中新增一个第一比特块，将结束字节移动后所在的比特块作为更新后的结束块；当第一校验结果占用的字节数小于目标字节数时，第二设备根据第一校验结果占用的字节数将结束字节前移第一校验结果占用的字节数，将结束字节移动后所在的比特块作为更新后的结束块；其中，目标字节数为结束块中位于结束字节前的字节数加1。因此，采用本申请实施例提供的方法实施简便。
第五方面，一种比特块流误码检测设备，包括处理器，收发器，所述收发器用于发送比特流块，处理器用于根据收发器发送的比特流块，以完成上述第一方面或第一方面的任意可能的实现方式中的方法。
第六方面，一种比特块流误码检测设备，包括处理器，收发器，所述收发器用于接收比特流块，处理器用于根据收发器接收的比特流块，以完成上述第二方面或第二方面的任意可能的实现方式中的方法。
第七方面，一种比特块流误码检测设备，包括处理器，收发器，所述收发器用于发送比特流块，处理器用于根据收发器发送的比特流块，以完成上述第一方面或第一方面的任意可能的实现方式中的方法。
第八方面，一种比特块流误码检测设备，包括处理器，收发器，所述收发器用于接收比特流块，处理器用于根据收发器接收的比特流块，以完成上述第二方面或第二方面的任意可能的实现方式中的方法。
本申请实施例提出一种新的传递M1/M2比特块流的设备，该设备中新增一个误码检测单元又称比特误码率(Bit error ratio，BER)单元，简称BER。该单元用于计算校验结果以及误码检测。其中，PE设备包括uAdpt、L1.5 Switch、nAdpt和BER，其一端与用户设备连接，接口为UNI，另一端与网络设备连接，接口为NNI，P设备包括uAdpt、L1.5 Switch、nAdpt和BER，两端均与网络设备连接，接口为NNI，如图23(a)和图23(b)所示。
本申请实施例还提出一种分组承载产品，例如规划加载X-E特性的IPRAN、PTN设备。参阅图24所示，本申请提供的一种分组承载产品，这里的接口板可以为盒式设备的接口卡或框式设备的线卡的接口芯片。
或者，本申请实施例还提出一种分组承载产品，参阅图25所示，本申请提供一种新型芯片，比如SDxxxx，将BER内置于芯片中；或者在现有接口芯片，比如SDyyyy与主控交换板之间，增加一块现场可编程门阵列(Field－Programmable Gate Array，FPGA)或网络处理器(Network Processor，NP)，通过FPGA或NP实施BER的功能。
第九方面，本申请提供了一种计算机可读存储介质，计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面的任意可能的设计的方法。
第十方面，本申请还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面的任意可能的设计的方法。
附图说明
图1为本申请实施例中64/66Bit编码的码型定义示意图；
图2为本申请实施例中空闲块的码型定义示意图；
图3(a)为本申请实施例中PE设备的结构示意图之一；
图3(b)为本申请实施例中P设备的结构示意图之一；
图4为本申请实施例中采用X-E技术组建网络并转发的示意图；
图5为本申请实施例中BIP-8的基本思想示意图；
图6为本申请实施例中比特块流误码检测方法之一；
图7为本申请实施例中第二边界比特块的位置和码型定义示意图；
图8为本申请实施例中插入第一比特块的示意图；
图9为本申请实施例中8BIP-8的基本思想示意图；
图10为本申请实施例中16BIP-4的基本思想示意图；
图11(a)为本申请实施例中flexBIP-8的基本思想示意图；
图11(b)为本申请实施例中flexBIP-9的基本思想示意图；
图12为本申请实施例中比特块流误码检测方法之二；
图13为本申请实施例中比特块流误码检测方法之三；
图14为本申请实施例中64/66比特流的示意图；
图15为本申请实施例中纯数据块D的码型定义示意图；
图16为本申请实施例中起始块的码型定义示意图；
图17为本申请实施例中结束块的码型定义示意图；
图18为本申请实施例中第一设备将第一校验结果存储于结束块的示意图；
图19为本申请实施例中第一设备采用CRC-8或BIP-8计算第一校验结果B插入结束块的示意图；
图20为本申请实施例中第一设备将第一校验结果B插入结束块之前的新增比特块的示意图；
图21为本申请实施例中比特块流误码检测方法之四；
图22为本申请实施例中第二设备删除结束块中的第一校验结果B的示意图；
图23(a)为本申请实施例中PE设备的结构示意图之二；
图23(b)为本申请实施例中P设备的结构示意图之二；
图24为本申请实施例中分组承载产品的结构示意图之一；
图25为本申请实施例中分组承载产品的结构示意图之二；
图26为本申请实施例中被校验的比特快流的路径为端到端的路径的误码检验示意图；
图27(a)为本申请实施例中被校验的比特快流的路径为非端到端的路径的误码检验示意图之一；
图27(b)为本申请实施例中被校验的比特快流的路径为非端到端的路径的误码检验示意图之二；
图28为本申请实施例中比特块流误码检测设备的结构示意图之一；
图29为本申请实施例中比特块流误码检测设备的结构示意图之二；
图30为本申请实施例中比特块流误码检测设备的结构示意图之三；
图31为本申请实施例中比特块流误码检测设备的结构示意图之四。
具体实施方式
下面结合附图，对本申请的实施例进行描述。
本申请实施例中提到的比特块为M1/M2比特块(Bit block)，M1/M2 bit代表一种编码方式，其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
在Ethernet物理层链路传递的就是这种M1/M2比特块流，比如1G Ethernet采用8/10Bit编码，1GE物理层链路传递的就是8/10Bit Block流；10GE/40GE/100GE采用64/66Bit编码，10GE/40GE/100GE物理层链路传递的就是64/66Bit Block流。未来随着Ethernet技术发展，还也会出现其他编码方式，比如可能出现128/130Bit编码、256/258Bit编码等。为了描述方便，本申请实施例中统一用M1/M2比特块流表示。
对于L1.5层交换的M1/M2比特块流，存在不同类型的Bit Block并且在标准中明确规范，下面以64/66Bit编码的码型定义为例进行说明，如图1所示，其中首部的2个Bit“10”或“01”是64/66Bit Block同步头比特，后64Bit用于承载净荷数据或协议。图1中包括16种码型定义，每一行代表一种比特块的码型定义，其中，D0～D7代表数据字节，C0～C7代表控制字节，S0代表开始字节，T0～T7代表结束字节，第2行对应空闲块(IDLE Block)的码型定义，空闲块可以用/I/来表示，具体如图2所示。第7行对应开始块的码型定义，开始块可以用/s/来表示，第9～16行分别对应8种结束块的码型定义，8种结束块可以统一用/T/来表示。
进一步地，在X-E技术体系中采用如图3(a)和图3(a)所示的设备传递M1/M2比特块流，具体的，如图3(a)和图3(b)所示，包括PE设备和P设备。其中，PE设备代表边缘设备，其一端与用户设备连接，接口为用户侧接口(User network interface，UNI)，另一端与网络设备连接，接口为NNI，P设备代表网络设备，两端均与网络设备连接，接口为网络之间或网络内设备之间的接口(Network to Network interface，NNI)。
以图3(a)为例，客户信号适配单元(uAdpt)代表X-E技术体系的用户侧处理单元，用于接入用户业务信号，并进行码型转换、速率适配等工作。网络信号适配单元(nAdpt)代表X-E技术体系的网络侧处理单元，用于将设备内业务信号发送到网络侧，并完成相应的功能处理；或者接收网络侧业务信号传递到设备内其他处理单元。L1.5 switch或者X-Ethernet switch，即X-Ethernet Relay(即中间节点的转发)，体现为交换单元。
如图4所示，为采用X-E技术组建网络并转发的示意图，图4中所示的路径为X-E端到端转发路径。
此外，简要介绍一下本申请实施例中用到的两种常见校验算法。
(1)BIP-x：基于BIP算法，该算法的基本思想为对被校验信号划分为X个校验块，例如，SDH采用BIP-16，BIP-8，BIP-2，OTN采用BIP-8。
例如，参阅图5所示，BIP-8所示的8比特监视码产生过程可以简述如下：将比特流所有被校验的部分按8比特为一组，分为一系列的8比特序列的码组。以BIP-8码为第一列，第1个8比特序列为第2列，依次排列成一个监视矩阵。然后由每一8比特序列码组的第1比特与BIP-8码的第1比特组成第1监视码组(矩阵的第一行)，由每一8比特序列码组的第2比特与BIP-8码的第2比特组成第2监视码组(矩阵的第二行)，如此等等。最后，由BIP-8码的第1比特为第一监视码组提供偶校验(即，使该监视码组中“1”的数目为偶数)，由BIP-8码的第2比特为第2监视码组提供偶校验，如此等等。须知，此处也可采用奇校验。
(2)CRC-x：基于CRC算法，其中，标准化的算法包括CRC-4，CRC-8，CRC-16，CRC-32等，对被校验信号采用X位循环校验，Ethernet的帧或包采用CRC-32，在帧或包的最后FCS域(4个字节)存放CRC-32结果。
参阅图6所示，本申请实施例提出一种比特块流误码检测方法，以解决在M/N Bitblock交换的场景中的误码检测方法实现难度较大且承载效率较低的问题。。该方法，包括：
步骤600：发送第一边界比特块，第一边界比特块用于区别后续发送的N个比特块，N为正整数。
步骤610：依次发送第I比特块，I为大于等于1小于等于N的整数。
步骤620：确定第一奇偶校验结果和第二奇偶校验结果，第一奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2。
步骤630：发送第二边界比特块、第一奇偶校验结果和第二奇偶校验结果，第二边界比特块用于区别已经发送完成的N个比特块。
应理解的是，当被校验的比特块流的路径为从比特块发送端到比特块接收端，或当被校验的比特块流的路径为从比特块发送端到比特块接收端之前的任一中间设备时，图6中各个步骤的执行主体可以为比特块发送端。当被校验的比特块流的路径为从比特块发送端到比特块接收端时，被校验的比特块流的路径是一个端到端的路径。当被校验的比特块流的路径为从比特块发送端到比特块接收端之前的任一中间设备时，被校验的比特块流的路径是一个一端悬空的路径。本申请中统称为发送设备。
因此，本申请实施例不仅能够用于对端到端的路径进行误码检测，还可以对非端到端的路径进行误码检测，例如，规划的预留路径，1:1连接保护组的保护路径或有其他特殊目的的路径。
当被校验的比特块流的路径为从比特块发送端之后的第一中间设备到比特块接收端之前第二中间设备时，图6中各个步骤的执行主体可以为第一中间设备。被校验的比特块流的路径为一个两端悬空的路径。
针对步骤600，步骤610，步骤630，本申请实施例提供如下两种可能的实现方式：
第一种可能的实现方式：
发送第一边界比特块至第一设备；
依次发送第I比特块至第一设备；
发送第二边界比特块、第一奇偶校验结果和第二奇偶校验结果至第一设备；
因此，在上述实现方式中，第一奇偶校验结果和第二奇偶校验结果与两个边界比特块和两个边界比特块之间的N个比特块一起发送至第一设备，当被校验的比特块流的路径为从比特块发送端到比特块接收端时，这里的第一设备可以为比特块接收端，当被校验的比特块流的路径为从比特块发送端到比特块接收端之前的任一中间设备时，或当被校验的比特块流的路径为从比特块发送端之后的第一中间设备到比特块接收端之前第二中间设备时，这里的第一设备也可以是指中间设备。
第二种可能的实现方式：
发送第一边界比特块至第一设备；
依次发送第I比特块至第一设备；
发送第二边界比特块至第一设备，发送第一奇偶校验结果和第二奇偶校验结果至第二设备。
须知，这里的第二设备可以为SDN控制器，或者具有判断比特流传输误码功能的任一设备。
此外，这里两种方式还可以同时采用，即第一奇偶校验结果和第二奇偶校验结果既发送至第一设备也发送至第二设备。
进一步地，应理解的是，在第一时刻发送第二边界比特块，在第二时刻发送第一奇偶校验结果和第二奇偶校验结果，其中，第一时刻早于第二时刻，或第一时刻晚于第二时刻，第一时刻等于第二时刻。
第一奇偶校验结果的校验对象可以为N个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象可以为N个比特块中每个比特块的连续的n个比特，在一种可能的实现方式中，第一奇偶校验结果的校验对象除了包括N个比特块中每个比特块的连续的m个比特外，还可以包括所述第一边界比特块的连续的m个比特，也可以包括第二边界比特块的连续的m个比特；同样的，第二奇偶校验结果的校验对象除了包括N个比特块中每个比特块的连续的n个比特外，还可以包括所述第一边界比特块的连续的n个比特，也可以包括第二边界比特块的连续的n个比特。
在一种可能的实现方式中，第一奇偶校验结果和第二奇偶校验结果可以存储于第二边界比特块中。因此，假设将比特块流中的每N个比特块为一组，第i个边界比特块存储第i组N个比特块对应的第一奇偶校验结果和第二奇偶校验结果，第i+1个边界比特块存储第i+1组N个比特块对应的第一奇偶校验结果和第二奇偶校验结果，其中，第i+1组N个比特块为第i个边界比特块与第i+1个边界比特块之间的比特块，i为正整数。
应理解的是，本申请中提到的边界比特块可以为新插入的比特块，在新插入一个边界比特块的同时，可以删除一个第一比特块，其中，第一比特块是指在N个比特块的传输过程中可能插入N个比特块或从N个比特块中删除的比特块。例如，针对64/66比特块流，第一比特块可以是指空闲块。
作为一个可选的实施例，如图7所示，以64/66比特块流为例，在确定第一奇偶校验结果和第二奇偶校验结果之后，第二边界比特块为图1中第8行对应的比特块码型定义，即比特块的类型为0x4B，比特块的O码为0x06，第一奇偶校验结果和第二奇偶校验结果存储于比特块的3个Data域中，未占用的Data域Bit填写二进制0。因此，第二边界比特块被插入到N个比特块之后，同时为了减小对用户带宽的影响，可以删除一个空闲块。
考虑M1/M2比特块流在传输过程中穿越异步节点(即接收时钟与节点时钟、发送时钟不一定完全同步)时，一般会通过插入或删除第一比特块来消除频率影响。比如64/66比特块流通过插入或删除IDLE Block来实现，如图8所示。因此，在步骤620确定第一奇偶校验结果和第二奇偶校验结果时，如果采用已有BIP-x算法，会因传输过程中插入或删除第一比特块而影响第一奇偶校验结果和第二奇偶校验结果。
在本申请实施例中，第一奇偶校验结果和第二奇偶校验结果是根据预设校验算法计算得到的，预设校验算法用于当N个比特块中增加或减少第一比特块时不改变第一奇偶校验结果和第二奇偶校验结果。
具体的，为保证第一奇偶校验结果和第二奇偶校验结果能够容忍传输过程中插入或删除一个或多个第一比特块(比如IDLE Block)，而且当第一比特块发生误码时，也能被检测到，本申请对现有的BIP算法进行了改造，可以包括但不限于以下两种算法：
算法1：预设校验算法为xBIP–y算法，其中，x是指连续比特交织的比特数，x是根据第一比特块的码型定义确定的，y是指监视区段的个数，x，y为正整数，y≥2。
从N个比特块中的第1净荷比特开始，将每个比特块的每x个连续比特依次记录至第1个监视区段至第y个监视区段；针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得y比特监视码，y比特监视码中包括第一奇偶校验结果和第二奇偶校验结果。
应理解的是，在计算第一奇偶校验结果和第二奇偶校验结果时，不包括每个比特块中的同步比特头。
作为一种可选的实施例如图9所示，已有的BIP-x算法可以看做是xBIP-y算法的一个特例(即x＝1的场景)。图8是64/66Bit Block采用8BIP-8算法的示意图。其中，B0～B7，是采用8BIP-8算法包括的8个监视码(又称为校验码)，每个监视码对应一个监视区段，为对应监视区段内包含比特提供奇检验或偶校验。每个监视区段对应每个比特块的8个连续比特，例如，第1个监视区段对应每个比特块的第1个净荷比特至第8个净荷比特，第2个监视区段对应每个比特块的第9个净荷比特至第16个净荷比特，……，第8个监视区段对应每个比特块的第57个净荷比特至第64个净荷比特。具体的，插入的IDLE Block，第一个字节为0x1e，其他为0。IDLE Block的第一个字节进入8BIP-8的第1监视区段，其他字节进入第2～8监视区段。0x1e共有4个二进制1，其他域为0，有0个二进制1，因此无论传输过程中插入或删除多少IDLE Block，B0～～B7的校验结果都不受影响。
作为一种可选的实施例如图10所示，图10是64/66Bit Block采用16BIP-4算法的示意图。其中，B0～B3，是采用16BIP-4算法包括的4个监视码(又称为校验码)，每个监视码对应一个监视区段，为对应监视区段内包含比特提供奇检验或偶校验。每个监视区段对应每个比特块的16个连续比特，例如，第1个监视区段对应每个比特块的第1个净荷比特至第16个净荷比特，第2个监视区段对应每个比特块的第17个净荷比特至第32个净荷比特，第3个监视区段对应每个比特块的第33个净荷比特至第48个净荷比特，第4个监视区段对应每个比特块的第49个净荷比特至第64个净荷比特。
算法2：预设校验算法为flexBIP–z算法，其中，z是指监视区段的个数，每个监视区段对应的连续比特交织的比特数不全相同，z个监视区段分别对应的连续比特交织的比特数为A1、A2、A 3……Az-1，Az，A1、A2、A 3……Az-1，Az，z为正整数，z≥2。
从N个比特块中的第1净荷比特开始，将每个比特块中的A1个连续比特记录至第1个监视区段，将A1个连续比特后的A2个连续比特记录至第2个监视区段，将A2个连续比特后的A3个连续比特记录至第3个监视区段，直至将Az-1个连续比特后的Az个连续比特记录至第z个监视区段；针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得z比特监视码，z比特监视码中包括第一奇偶校验结果和第二奇偶校验结果。
作为一种可选的实施例如图11(a)所示，图11(a)是64/66Bit Block采用flexBIP-8算法的示意图。其中，B0～B7，是采用flexBIP-8算法包括的8个监视码，每个监视码对应一个监视区段，为对应监视区段内包含比特提供奇检验或偶校验。第1个监视区段对应每个比特块的第1个净荷比特至第8个净荷比特，第2个监视区段对应每个比特块的第9净荷比特至第18净荷比特，第3个监视区段对应每个比特块的第19净荷比特至第24净荷比特，第4个监视区段对应每个比特块的第25个净荷比特至第33个净荷比特，第5个监视区段对应每个比特块的第34个净荷比特至第40个净荷比特，第6个监视区段对应每个比特块的第41个净荷比特至第48个净荷比特，第7个监视区段对应每个比特块的第49个净荷比特至第58个净荷比特，第8个监视区段对应每个比特块的第59个净荷比特至第64个净荷比特。
作为一种可选的实施例如图11(b)所示，图11(b)是64/66Bit Block采用flexBIP-9算法的示意图。其中，B0～B8，是采用flexBIP-9算法包括的9个监视码，每个监视码对应一个监视区段，为对应监视区段内包含比特提供奇检验或偶校验。第1个监视区段对应每个比特块的第1个净荷比特至第8个净荷比特，第2个监视区段对应每个比特块的第9净荷比特至第15净荷共7个比特，第3个监视区段对应每个比特块的第16净荷比特至第22净荷比特共7个比特，第4个监视区段对应每个比特块的第23个净荷比特至第29个净荷比特共7个比特，第5个监视区段对应每个比特块的第30个净荷比特至第36个净荷比特共7个比特，第6个监视区段对应每个比特块的第37个净荷比特至第43个净荷比特共7个比特，第7个监视区段对应每个比特块的第44个净荷比特至第50个净荷比特共7个比特，第8个监视区段对应每个比特块的第51个净荷比特至第57个净荷比特共7个比特；第9个监视区段对应每个比特块的第58个净荷比特至第64个净荷比特共7个比特。
在步骤620确定第一奇偶校验结果和第二奇偶校验结果时，第一奇偶校验结果的校验对象包括N个比特块和步骤600所述第一边界中比特块，每个比特块的连续的9组比特的任何一组，进入flexBIP-9算法对应的校验区，最终形成第一奇偶校验结果。所述的第二奇偶校验结果的校验对象包括包括N个比特块和步骤600所述第一边界中比特块，每个比特块的连续的9组比特除第一奇偶校验结果选择的一组外其他8组中的任何一组，进入flexBIP-9算法对应的校验区，最终形成第二奇偶校验结果。
在步骤620确定第一奇偶校验结果和第二奇偶校验结果时，第一奇偶校验结果的校验对象包括N个比特块和步骤630所述第二边界中比特块，每个比特块的连续的9组比特的任何一组，进入flexBIP-9算法对应的校验区，最终形成第一奇偶校验结果。所述的第二奇偶校验结果的校验对象包括包括N个比特块和步骤630所述第二边界中比特块，每个比特块的连续的9组比特除第一奇偶校验结果选择的一组外其他8组中的任何一组，进入flexBIP-9算法对应的校验区，最终形成第二奇偶校验结果。
在下文步骤1230确定第三奇偶校验结果和第四奇偶校验结果时，第三奇偶校验结果的校验对象包括T个比特块和步骤1200所述第一边界中比特块，每个比特块的连续的9组比特的任何一组，进入flexBIP-9算法对应的校验区，最终形成第三奇偶校验结果。所述的第四奇偶校验结果的校验对象包括包括T个比特块和步骤600所述第一边界中比特块，每个比特块的连续的9组比特除第三奇偶校验结果选择的一组外其他8组中的任何一组，进入flexBIP-9算法对应的校验区，最终形成第四奇偶校验结果。
在步骤1230确定第三奇偶校验结果和第四奇偶校验结果时，第三奇偶校验结果的校验对象包括T个比特块和步骤1220所述第二边界中比特块，每个比特块的连续的9组比特的任何一组，进入flexBIP-9算法对应的校验区，最终形成第三奇偶校验结果。所述的第四奇偶校验结果的校验对象包括T个比特块和步骤1220所述第二边界中比特块，每个比特块的连续的9组比特除第三奇偶校验结果选择的一组外其他8组中的任何一组，进入flexBIP-9算法对应的校验区，最终形成第四奇偶校验结果。
具体的，插入的比特块为空闲块(IDLE Block)，第一个字节为0x1e，其他为0。IDLEBlock的第一个字节进入flexBIP-9的第1监视区段，其他按照连续7比特分组，进入第2～9监视区段。0x1e共有4个二进制1，其他域为0，有0个二进制1，因此无论传输过程中插入或删除多少IDLE Block，B0～～B8的校验结果都不受影响。
具体的，当插入的比特块为低功耗空闲块(LPI Block)，第一个字节为0x1e，其他为按照7bit分8组，每组为0x6。LPI的第一个字节进入flexBIP-9的第1监视区段，其他按照连续7比特分组，进入第2～9监视区段。0x1e共有4个二进制1，其他7bit域为0x6，有2个二进制1，因此无论传输过程中插入或删除多少LPI Block，B0～～B8的校验结果都不受影响。
具体的，当插入的比特块为错误块(ERROR Block)，第一个字节为0x1e，其他为按照7bit分8组，每组为0x1e。LPI的第一个字节进入flexBIP-9的第1监视区段，其他按照连续7比特分组，进入第2～9监视区段。0x1e共有4个二进制1，因此无论传输过程中插入或删除多少ERROR Block，B0～～B8的校验结果都不受影响。
因此，由上述提供的两种预设算法可知，可将通过算法1获得的y比特监视码，作为第一校验结果集合，或者，将通过算法2获得的z比特监视码，作为第一校验结果集合。在发送第一奇偶校验结果和第二奇偶校验结果时，可以同时将获得的所有校验结果即第一校验结果集合一起发送。
参阅图12所示，本申请实施例提出一种比特块流误码检测方法，以解决在M/N Bitblock交换的场景中的误码检测方法实现难度较大且承载效率较低的问题。该方法，包括：
步骤1200：接收第一边界比特块，第一边界比特块用于区别后续接收的T个比特块，T为正整数。
步骤1210：依次接收第I比特块，I为大于等于1小于等于T的整数。
步骤1220：接收第二边界比特块，第二边界比特块用于区别已经接收完成的T个比特块。
步骤1230：确定第三奇偶校验结果和第四奇偶校验结果，第三奇偶校验结果的校验对象包括T个比特块中每个比特块的连续的m个比特，第四奇偶校验结果的校验对象包括T个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2。
步骤1240：当接收到第一奇偶校验结果和第二奇偶校验结果时，根据第一奇偶校验结果和第三奇偶校验结果，以及第二奇偶校验结果和第四奇偶校验结果，确定T个比特块是否存在误码，其中，第一奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的n个比特，N为确定第一奇偶校验结果和第二奇偶校验结果时第一边界比特块和第二边界比特块之间的比特块的数目。
应理解的是，当被校验的比特块流的路径为从比特块发送端到比特块接收端时，图12中各个步骤的执行主体可以为比特块接收端，当被校验的比特块流的路径为从比特块发送端到比特块接收端之前的任一中间设备，或当被校验的比特块流的路径为从比特块发送端到比特块接收端时，图12中各个步骤的执行主体可以为中间设备。本申请中统称为接收设备。
须知，这里的N个比特块为发送设备确定第一奇偶校验结果和第二奇偶校验结果时第一边界比特块与第二边界比特块之间的比特块。
作为一个可选的实施例，发送设备发送第一边界比特块之后，依次发送了N个比特块，然后根据这N个比特块计算第一奇偶校验结果和第二奇偶校验结果，将这两个结果存储于第二边界比特块中，发送第二边界比特块。但是，考虑到从发送设备到接收设备所经过的路径中由于穿越异步节点，因此可能在N个比特块中插入或删除第一比特块，接收设备在接收到第一边界比特块后，依次接收了T个比特块，此时可能出现N＝T，或N＞T(即在N个比特块中插入第一比特块)，或N＜T(即在N个比特块中删除第一比特块)三种情况。
在一种可能的实现方式中，当未接收到第一奇偶校验结果和第二奇偶校验结果时，发送第三奇偶校验结果和第四奇偶校验结果至第二设备，第二设备存储有第一奇偶校验结果和第二奇偶校验结果。须知，这里的第二设备可以为SDN控制器，或者具有判断比特流传输误码功能的任一设备。此外，当接收到第一奇偶校验结果和第二奇偶校验结果时，第三奇偶校验结果和第四奇偶校验结果也可发送至第二设备。因此，第二设备可以接收到发送设备发送的第一奇偶校验结果和第二奇偶校验结果，以及接收设备发送的第三奇偶校验结果和第四奇偶校验结果，第二设备根据两组结果确定比特块流的传输过程中是否存在误码。
在一种可能的实现方式中，在第一时刻接收第二边界比特块，在第二时刻接收第一奇偶校验结果和第二奇偶校验结果，其中，第一时刻早于第二时刻，或第一时刻晚于第二时刻，第一时刻等于第二时刻。
第三奇偶校验结果的校验对象可以为T个比特块中每个比特块的连续的m个比特，第四奇偶校验结果的校验对象可以为T个比特块中每个比特块的连续的n个比特，第一奇偶校验结果的校验对象可以为N个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象可以为N个比特块中每个比特块的连续的n个比特，在一种可能的实现方式中，所述第三奇偶校验结果的校验对象除了包括T个比特块中每个比特块的连续的m个比特外，还可以包括所述第一边界比特块的连续的m个比特，也可以包括第二边界比特块的连续的m个比特；同样的，第四奇偶校验结果的校验对象除了包括T个比特块中每个比特块的连续的n个比特外，还可以包括所述第一边界比特块的连续的n个比特，也可以包括第二边界比特块的连续的n个比特。第一奇偶校验结果的校验对象除了包括N个比特块中每个比特块的连续的m个比特外，还可以包括所述第一边界比特块的连续的m个比特，也可以包括第二边界比特块的连续的m个比特；同样的，第二奇偶校验结果的校验对象除了包括N个比特块中每个比特块的连续的n个比特外，还可以包括所述第一边界比特块的连续的n个比特，也可以包括第二边界比特块的连续的n个比特。
当第一奇偶校验结果的校验对象包括第一边界比特块的连续的m个比特时，第三奇偶校验结果的校验对象也需要包括第一边界比特块的连续的m个比特；当第一奇偶校验结果的校验对象包括第二边界比特块的连续的m个比特时，第三奇偶校验结果的校验对象也需要包括第二边界比特块的连续的m个比特；当第二奇偶校验结果的校验对象包括第一边界比特块的连续的n个比特时，第四奇偶校验结果的校验对象也需要包括第一边界比特块的连续的n个比特；当第二奇偶校验结果的校验对象包括第二边界比特块的连续的n个比特时，第四奇偶校验结果的校验对象也需要包括第二边界比特块的连续的n个比特。
在一种可能的实现方式中，第一奇偶校验结果和第二奇偶校验结果存储于第二边界比特块中。
在一种可能的实现方式中，接收设备根据第一奇偶校验结果和第三奇偶校验结果，以及第二奇偶校验结果和第四奇偶校验结果，确定T个比特块是否存在误码的具体方法为：若确定第一奇偶校验结果和第三奇偶校验结果相同，且第二奇偶校验结果和第四奇偶校验结果相同，则确定T个比特块不存在误码；若确定第一奇偶校验结果和第三奇偶校验结果不相同，和/或第二奇偶校验结果和第四奇偶校验结果不相同，则确定T个比特块存在误码。
此外，应理解的是，接收设备确定第三奇偶校验结果和第四奇偶校验结果采用的预设算法与发送设备确定第一奇偶校验结果和第二奇偶校验结果采用的预设算法相同，重复之处不再赘述。
在一种可能的实现方式中，若接收设备接收到第一校验结果集合，第一校验结果集合是根据xBIP–y算法计算得到的，第一校验结果集合包括的y比特监视码中包括第一奇偶校验结果和第二奇偶校验结果。则接收设备需要确定第二校验结果集合，第二奇偶校验结果是根据xBIP–y算法计算得到的，第二校验结果集合包括的y比特监视码中包括第三奇偶校验结果和第三奇偶校验结果。进一步地，接收设备根据第一校验结果集合和第二校验结果集合，确定T个比特块是否存在误码。
在一种可能的实现方式中，若接收设备接收到接收第一校验结果集合，第一校验结果集合是根据flexBIP–z算法计算得到的，第一校验结果集合包括的z比特监视码中包括第一奇偶校验结果和第二奇偶校验结果。则接收设备需要确定第二校验结果集合，第二校验结果集合是根据flexBIP–z算法计算得到的，第二校验结果集合包括的z比特监视码中包括第三奇偶校验结果和第四奇偶校验结果。进一步地，接收设备根据第一校验结果集合和第二校验结果集合，确定T个比特块是否存在误码。
具体的，接收设备根据第一校验结果集合和第二校验结果集合，确定T个比特块是否存在误码，包括以下两种可能的情况：
(1)若确定第一校验结果集合和第二校验结果集合相同，则确定T个比特块不存在误码；
(2)若确定第一校验结果集合和第二校验结果集合不相同，则确定T个比特块存在误码。
采用本申请实施例提供的方法可以完整实施M/N Bit Block网络路径的错误或误码检测，不影响用户业务，承载效率100％，可以容忍传递过程中因同步问题而插入或删除的比特块，且检测周期(即两个边界比特块之间的比特块数目)和检测精度(即预设算法)动态按需可配置。此外，该检测方法不仅可以被校验的比特块流的路径为端到端的路径，还可以用于被校验的比特块流的路径为非端到端的路径。
参阅图13所示，本申请实施例提出一种比特块流误码检测方法，以解决在M/N Bitblock交换的场景中的误码检测方法实现难度较大且承载效率较低的问题。该方法，包括：
步骤1300：第一设备根据比特块流中起始块中的起始字节和与起始块对应的结束块中的结束字节确定被检测区段。
如图14所示，对于64/66比特流，用户业务以开始块/S/标记为开始，结束块/T/标记为结束，中间的D为纯数据块，具体如图15所示。如图1中，第7行对应开始块的码型定义，S0代表开始字节，具体如图16所示，第9～16行分别对应8种结束块的码型定义，T0～T7代表结束字节，具体如图17所示，以结束块中包括T0为例，被检测区段为从S0到T0之间的字节。
步骤1310：第一设备根据被检测区段计算第一校验结果。
第一设备在计算第一校验结果时采用的算法可以为CRC-x或BIP-x，第一校验结果记为的结果于B，B可以是一个或多个字节。
步骤1320：第一设备发送第一校验结果和比特块流。
针对步骤1320，第一设备发送第一校验结果和比特块流具体可能包括以下两种可能的实现方式：
第一种可能的实现方式：第一设备发送第一校验结果和比特块流至第二设备。
第二种可能的实现方式：第一设备发送第一校验结果至第三设备，发送比特块流至第二设备。
须知，这里的第一设备为比特块发送端，第二设备为比特块接收端，第三设备为SDN控制器，或者具有判断比特流传输误码功能的任一设备。
在一种可能的实现方式中，在第一设备将第一校验结果和比特块流发送至第二设备之前，第一设备需要将计算获得的第一校验结果存储起来，包括以下两种可能的存储方式：
第一种存储方式：第一设备将第一校验结果存储于结束块，获得更新后的结束块。
如图18所示，第一设备将第一校验结果存储于结束块，具体包括以下两种场景：
场景1：当第一校验结果占用的字节数大于等于目标字节数时，第一设备将第一校验结果存储于结束块中的结束字节之前，并根据第一校验结果占用的字节数将结束字节移至结束块后的一个新增块，删除比特块流中的任一第一比特块，将结束字节移动后所在的新增块作为更新后的结束块。其中，目标字节数为结束块中位于结束字节后的字节数加1。
场景2：当第一校验结果占用的字节数小于目标字节数时，第一设备将第一校验结果存储于结束块中的结束字节之前，并根据第一校验结果占用的字节数将结束字节后移第一校验结果占用的字节数，将结束字节移动后所在的比特块作为更新后的结束块。其中，目标字节数为结束块中位于结束字节后的字节数加1。
作为一个可选的实施例，如图19所示，当第一设备采用CRC-8或BIP-8计算第一校验结果B时，B只占用1个BYTE。
当结束块未插入B时，如果结束块为D0 D1 D2 D3 D4 D5 D6 T7，则目标字节数为1，插入B后，则更新为D0 D1 D2 D3 D4 D5 D6 B，然后再增加一个Block，更新后的结束块为T0 C1 C2 C3 C4 C5 C6 C7。
当结束块未插入B时，如果结束块为T0 C1 C2 C3 C4 C5 C6 C7，则目标字节数为8，插入B后，则更新后的结束块为B T1 C1 C2 C3 C4 C5 C6。同理，结束块未插入B时，如果结束块包括的结束字节分别为T1～T6时，插入B后，对应更新为T2～T7。
第二种存储方式：第一设备将第一校验结果存储于校验结果存储块，并删除比特块流中的任一第一比特块，其中，校验结果存储块是指位于结束块之前的一个新增块，第一比特块是指在比特块流的传输过程中可能插入比特块流或从比特块流中删除的比特块。
例如，在结束块之前，紧挨结束块，为存储采用CRC-x或BIP-x计算的第一校验结果B单独分配一个数据块，类型为D0 D1 D2 D3 D4 D5 D6 D7，对应图1中第一行对应的码型定义。D0～D7用于存储计算结果B，在插入B的同时，为了减小对用户带宽的影响，删除/T/Block之后的一个IDLE Block(/I/标识的块)。如图20所示，B单独占用一个Block，/T/之后的IDLE Block被删除1个。
参阅图21所示，本申请实施例提出一种比特块流误码检测方法，以解决在M/N Bitblock交换的场景中的误码检测方法实现难度较大且承载效率较低的问题。该方法，包括：
步骤2100：第二设备根据比特块流中起始块中的起始字节和与起始块对应的结束块中的结束字节确定被检测区段。
针对步骤2100，第二设备根据比特块流中起始块中的起始字节和与起始块对应的结束块中的结束字节确定被检测区段包括以下三种具体情况：
情况1：当第二设备接收到第一校验结果，且第一校验结果存储于结束块时，第二设备将第二校验结果从结束块中删除，获得更新后的结束块，将起始块中的起始字节和更新后的结束块中的结束字节之间的字节作为被检测区段。
情况2：当第二设备接收到第一校验结果，且第一校验结果存储于校验结果存储块时，第二设备将校验结果存储块从比特块流中删除，获得更新后的比特块流，将更新后的比特块流中起始块中的起始字节和结束块中的结束字节之间的字节作为被检测区段，其中，校验结果存储块位于结束块之前。
上述两种情况中，起始块中的起始字节和结束块中的结束字节之间的字节中包括第一校验结果，因此，需要首先将第一校验结果删除，将剩余的部分作为被检测区段。
情况3：当第二设备未接收到第一校验结果时，第二设备将比特块流中起始块中的起始字节和结束块中的结束字节之间的字节作为被检测区段。
此时，起始块中的起始字节和结束块中的结束字节之间的字节不包括第一校验结果，可以直接作为被检测区段。
具体的，在一种可能的实现方式中，当第二设备未接收到第一校验结果时，第二设备将第二校验结果发送至第三设备，第三设备存储有第一校验结果。第三设备为SDN控制器，或者具有判断比特流传输误码功能的任一设备。
步骤2110：第二设备根据被检测区段计算第二校验结果。
同理，第二设备在计算第二校验结果时采用的算法与第一设备计算第一校验结果时采用的算法相同。
步骤2120：当第二设备接收到第一校验结果时，第二设备根据第一校验结果与第二校验结果，确定被检测区段是否存在误码。
具体的，第二设备若确定第一校验结果与第二校验结果相同，则确定被检测区段不存在误码，若确定第一校验结果与第二校验结果不同，则确定被检测区段存在误码。
进一步地，第二设备将第一校验结果从结束块中删除，获得更新后的结束块，具体包括以下两种场景：
场景1：当第一校验结果占用的字节数大于等于目标字节数时，第二设备根据第一校验结果占用的字节数将结束字节移至结束块前的一个比特块，在比特块流中新增一个第一比特块，将结束字节移动后所在的比特块作为更新后的结束块。其中，目标字节数为结束块中位于结束字节前的字节数加1。
场景2：当第一校验结果占用的字节数小于目标字节数时，第一设备根据第一校验结果占用的字节数将结束字节前移第一校验结果占用的字节数，将结束字节移动后所在的比特块作为更新后的结束块。其中，目标字节数为结束块中位于结束字节前的字节数加1。
如图22所示，当第一设备采用CRC-8或BIP-8计算第一校验结果B时，B只占用1个BYTE。
当结束块为B T1 C1 C2 C3 C4 C5 C6时，则目标字节数为2，删除B后，则更新后的结束块为T0 C1 C2 C3 C4 C5 C6 C7。同理，如果结束块包括的结束字节分别为T2～T7，删除B后，则对应更新为T1～T6。
当结束块为T0 C1 C2 C3 C4 C5 C6 C7，则紧挨结束块之前的数据块为D0 D1 D2D3 D4 D5 D6 B，目标字节数为1，删除B后，则更新后的结束块为D0 D1 D2 D3 D4 D5 D6T7。
此外，当第二设备接收到第一校验结果，且第一校验结果存储于校验结果存储块时，第二设备将校验结果存储块从比特块流中删除，获得更新后的比特块流，其中，校验结果存储块位于结束块之前。同时，为了减小对用户带宽的影响，需要在结束块之后增加一个第一比特块。
采用本申请实施例提供的方法可以完整实施M/N Bit Block网络路径的错误或误码检测，对用户业务影响小，与SDH/OTN接近，优于已有分组的检测方式，实施流程简洁、易实施。
本申请实施例提出一种新的传递M1/M2比特块流的设备，该设备中新增一个误码检测单元又称比特误码率(Bit error ratio，BER)单元，简称BER。该单元用于计算校验结果以及误码检测。
PE设备包括uAdpt、L1.5 Switch、nAdpt和BER，其一端与用户设备连接，接口为UNI，另一端与网络设备连接，接口为NNI，P设备包括uAdpt、L1.5 Switch、nAdpt和BER，两端均与网络设备连接，接口为NNI，如图23(a)和图23(b)所示。
本申请实施例还提出一种分组承载产品，例如规划加载X-E特性的IPRAN、PTN设备。参阅图24所示，本申请提供的一种分组承载产品，这里的接口板可以为盒式设备的接口卡或框式设备的线卡的接口芯片。
或者，本申请实施例还提出一种分组承载产品，参阅图25所示，本申请提供一种新型芯片，比如SDxxxx，将BER内置于芯片中；或者在现有接口芯片，比如SDyyyy与主控交换板之间，增加一块现场可编程门阵列(Field－Programmable Gate Array，FPGA)或网络处理器(Network Processor，NP)，通过FPGA或NP实施BER的功能。
下面结合附图对本申请实施例进行说明。
作为一个可选的实施例，参阅图26所示，被校验的比特块流的路径为端到端的路径。
实施例1：以用户侧接口(UNI)为1GE，网络侧接口(NNI)为100GE，三端X-E设备XE1、XE2、XE3，L1.5Switch交换的粒度以及网络侧信号流为64/66Bit Block流，在XE1的用户侧，每隔1024个Block插入一个8BIP-8校验结果为例，说明图26所示的实施例。
STEP 1：1GE用户信号从UNI侧进入XE1设备，uAdpt将8/10BitBlock转码为64/66Bit Block，即依次将8个去掉2Bit同步头的1GE用户信号组装为1个64Bit串，然后再增加2Bit同步头形成1个64/66Bit block，按此方法最终形成一个64/66Bit Block流。BER对从uAdpt侧来的比特块流中的Block进行记数，在第1个比特块之前插入一个第一边界比特块，并采用8BIP-8算法计算第一校验结果集合，当Block数目达到1024之后，作为第一组Block，将第一校验结果集合存储于一个4B和06标识的比特块中并插入到第1024个比特块之后，作为第二边界比特块。同时，删除比特块流中的一个IDLE Block。经BER处理后的比特块流进入L1.5 Switch，然后进入nAdpt发送到网络侧。
须知，BER继续对Block记数，并采用8BIP-8算法计算第二组Block的第一校验结果集合，与第一组Block的处理方法相同，然后将第二组Block的第一校验结果集合存储于一个4B和06标识的比特块中并插入到第2048个比特块之后，作为第三边界比特块。BER重复上述过程直至比特块流结束。
STEP 2：X1发出的比特块流传递至XE2的nAdpt，接收时钟频率比XE1系统时钟慢，X2的nAdpt在发往L1.5 Switch时需要插入一个或几个IDLE Block，以容忍因时钟频率不同步而引起的传送速度问题，然后传递至网络侧XE3的方向。
STEP 3：X2发出的比特块流传递至XE3，经nAdpt、L1.5 Switch，到达UNI侧BER单元；BER当接收到第一边界比特块时，开始对后续接收到的比特块流进行8BIP-8奇偶校验计算，当收到XE1插入的第二边界比特块时，BER停止计算，将第一边界比特块与第二边界比特块之间的比特块作为第一组Block。BER将当前计算获得的第二校验结果集合与第二边界比特块中存储的第一校验结果集合比较，一致则无误码，不一致则统计误码个数并存储。同时，从比特块流中删除第二边界比特块，并插入一个IDLE Block。经BER处理后的比特块流到uAdpt后，去掉2个同步头Bit，将64个Bit分为8个8Bit组，各增加2Bit同步头，并按顺序发送至UNI链路。
须知，BER继续对Block记数，并采用8BIP-8算法计算第二组Block的第二校验结果集合，第二组Block为第二边界比特块与第三边界比特块之间的比特块，当收到XE1插入的第三边界比特块时，BER停止计算，与第一组Block的处理方法相同，BER将当前计算第二组Block的第二校验结果集合与第三边界比特块中存储的第二组Block的第一校验结果集合比较，一致则无误码，不一致则统计误码个数并存储。BER重复上述过程直至比特块流结束。
因此，用户信号进入XE1经过XE2传递，从XE3流出网络，在整个端到端路径上完整地实施了xBIP-y误码检测，实施方式简洁。承载xBIP-y结果的Block通过增删IDLE Block补偿，对用户业务无影响，承载效率100％。传递过程中经过异步节点，存在IDLE Block插入或删除的情况，xBIP-y算法容忍了这种场景，且保证了校验结果准确有效。
此外，上述提到的8BIP-8算法可以计算替换为flexBIP-z算法。
xBIP-y算法，flexBIP-y算法明显优于ETHERNET、SDH、OTN的占用固定字节的静态刚性方式，以第一比特块补偿，对用户信号无影响，而现有ETHERNET、SDH、OTN的误码或错误检测占用固定字节，占用用户带宽。作为一个可选的实施例，参阅图27(a)和图27(b)所示，被校验的比特块流的路径为非端到端的路径。
需要注意的是，图27(a)所示的路径的开始端执行计算第一校验结果集合插入第二边界比特块的单元为nAdpt单元侧的BER，该段路径的结束端执行计算第二校验结果集合删除第二边界比特块的单元为nAdpt单元侧的BER；
此外，图27(a)所示的路径中没有用户信号插入和提取，即不需要两端的uAdpt执行相关操作。
图27(b)所示的路径的开始端执行计算第一校验结果集合插入第二边界比特块的单元为uAdpt单元侧的BER，该段路径的结束端执行计算第二校验结果集合删除第二边界比特块的单元为nAdpt单元侧的BER；
此外，图27(b)所示的路径中比特块流没有流至结束端的L1.5 Switch元及uAdpt单元。
实施例2：以用户侧接口(UNI)为1GE，网络侧接口(NNI)为100GE，三端X-E设备XE1、XE2、XE3，L1.5Switch交换的粒度以及网络侧信号流为64/66Bit Block流，在XE1的用户侧，在结束块内插入一个BIP-8结果B1为例，说明图26所示的实施例。
STEP 1：1GE用户信号从UNI侧进入XE1设备，uAdpt将8/10BitBlock转码为64/66Bit Block，即依次将8个去掉2Bit同步头的1GE用户信号组装为1个64Bit串，然后再增加2Bit同步头形成1个64/66Bit block，按此方法最终形成一个64/66Bit Block流。BER对从uAdpt侧来的比特块流进行识别，从收到有开始块/S/标识Block开始进行BIP-8计算，收到有结束块/T/标识的Block停止计算，并将结果B1插入到/T/之前，同时修改/T/码型，经BER处理后的比特块流进入L1.5 Switch，然后进入nAdpt发送到网络侧。
须知，BER对从uAdpt侧来的比特块流继续识别，重复上述过程，直至比特块流结束。
STEP 2：X1发出的比特块流传递至XE2的nAdpt，接收时钟频率比XE1系统时钟块，X2的nAdpt在发往L1.5 Switch时需要删除一个或几个IDLE Block，以容忍因时钟频率不同步而引起的传送速度问题，然后传递至网络侧XE3的方向。
STEP 3：X2发出的比特块流传递至XE3，经nAdpt、L1.5 Switch，到达UNI侧BER单元；BER对从比特块流进行识别，从收到有开始块/S/标识Block开始进行BIP-8计算，收到有结束块/T/标识的Block，在结束块中的结果B1前停止计算，删除结果B1，同时修改/T/码型。BER将当前计算获得的结果B2与结果B1比较，一致则无误码，不一致则统计误码个数并存储。经BER处理后的比特块流到uAdpt后，去掉2个同步头Bit，将64个Bit分为8个8Bit组，各增加2Bit同步头，并按顺序发送至UNI链路。
此外，上述提到的BIP-8算法可以计算替换为CRC-8算法。
因此，用户信号进入XE1经过XE2传递，从XE3流出网络，在整个端到端路径上完整地实施了CRC或BIP误码检测，实施方式简洁；承载效率比现有Ethernet有提升，与SDH和OTN接近，但与图26所示的实施例1有一定差距；
此外，若在STEP 1中，BER将结果B1插入到/T/Block之前的独立的Block，同时通过删除/T/Block之后的IDLE Block，并在STEP 3中，删除该独立的Block，并在/T/Block之后增加IDLE Block来补偿，对用户业务无影响，承载效率100％。
本申请实施例提供的比特块流误码检测方法是针对比特块流传递路径的一种检测方式，不局限于电信有线承载，完全可以用到无线通讯、工业或行业通讯网络。
基于同一构思，本申请还提供了一种比特块流误码检测设备，该设备可以用于执行上述图6中对应的方法实施例，因此本申请实施例提供的比特块流误码检测设备的实施方式可以参见该方法的实施方式，重复之处不再赘述。
参阅图28所示，本申请实施例提供一种比特块流误码检测设备2800，包括：收发器2801和处理器2802；
收发器2801，用于发送第一边界比特块，所述第一边界比特块用于区别后续发送的N个比特块，N为正整数；依次发送第I比特块，I为大于等于1小于等于N的整数；
处理器2802，用于确定第一奇偶校验结果和第二奇偶校验结果，所述第一奇偶校验结果的校验对象包括所述N个比特块中每个比特块的连续的m个比特，所述第二奇偶校验结果的校验对象包括所述N个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；
所述收发器2801，还用于发送第二边界比特块、所述第一奇偶校验结果和所述第二奇偶校验结果，所述第二边界比特块用于区别已经发送完成的所述N个比特块。
在一种可能的设计中，每个比特块的类型为M1/M2比特块，其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
在一种可能的设计中，所述收发器2801，用于：
发送第一边界比特块至第一设备；
依次发送第I比特块至所述第一设备；
发送第二边界比特块、所述第一奇偶校验结果和所述第二奇偶校验结果至所述第一设备；
或者，发送第二边界比特块至所述第一设备，发送所述第一奇偶校验结果和所述第二奇偶校验结果至第二设备。
在一种可能的设计中，所述收发器2801，用于：
在第一时刻发送第二边界比特块，在第二时刻发送第一奇偶校验结果和第二奇偶校验结果，其中，所述第一时刻早于所述第二时刻，或所述第一时刻晚于所述第二时刻，所述第一时刻等于所述第二时刻。
在一种可能的设计中，所述第一奇偶校验结果和所述第二奇偶校验结果存储于所述第二边界比特块中。
在一种可能的设计中，所述第一奇偶校验结果和所述第二奇偶校验结果是根据预设校验算法计算得到的，所述预设校验算法用于当所述N个比特块中增加或减少第一比特块时不改变所述第一奇偶校验结果和所述第二奇偶校验结果，所述第一比特块是指在所述N个比特块的传输过程中可能插入所述N个比特块或从所述N个比特块中删除的比特块。
在一种可能的设计中，所述预设校验算法为xBIP–y算法，其中，x是指连续比特交织的比特数，x是根据所述第一比特块的码型定义确定的，y是指监视区段的个数，x，y为正整数，y≥2；
所述处理器2802，用于从所述N个比特块中的第1净荷比特开始，将每个比特块的每x个连续比特依次记录至第1个监视区段至第y个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得y比特监视码，所述y比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果。
在一种可能的设计中，所述预设校验算法为flexBIP–z算法，其中，z是指监视区段的个数，每个监视区段对应的连续比特交织的比特数不全相同，z个监视区段分别对应的连续比特交织的比特数为A1、A2、A 3……Az-1，Az，A1、A2、A 3……Az-1，Az，z为正整数，z≥2；
所述处理器2802，用于从所述N个比特块中的第1净荷比特开始，将每个比特块中的A1个连续比特记录至第1个监视区段，将所述A1个连续比特后的A2个连续比特记录至第2个监视区段，将所述A2个连续比特后的A3个连续比特记录至第3个监视区段，直至将所述Az-1个连续比特后的Az个连续比特记录至第z个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得z比特监视码，所述z比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果。
在一种可能的设计中，所述处理器2802，用于：
确定第一校验结果集合，所述第一校验结果集合包括所述y比特监视码，或者，所述第一校验结果集合包括所述z比特监视码；
所述收发器2801，用于：
发送所述第一校验结果集合。
基于同一构思，本申请还提供了一种比特块流误码检测设备，该设备可以用于执行上述图12中对应的方法实施例，因此本申请实施例提供的比特块流误码检测设备的实施方式可以参见该方法的实施方式，重复之处不再赘述。
参阅图29所示，本申请实施例提供一种比特块流误码检测设备2900，包括：收发器2901和处理器2902；
收发器2901，用于接收第一边界比特块，所述第一边界比特块用于区别后续接收的T个比特块，T为正整数；依次接收第I比特块，I为大于等于1小于等于T的整数；接收第二边界比特块，所述第二边界比特块用于区别已经接收完成的所述T个比特块；
处理器2902，用于确定第三奇偶校验结果和第四奇偶校验结果，所述第三奇偶校验结果的校验对象包括所述T个比特块中每个比特块的连续的m个比特，所述第四奇偶校验结果的校验对象包括所述T个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；当通过所述收发器接收到第一奇偶校验结果和第二奇偶校验结果时，根据所述第一奇偶校验结果和所述第三奇偶校验结果，以及所述第二奇偶校验结果和所述第四奇偶校验结果，确定所述T个比特块是否存在误码，其中，所述第一奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的m个比特，所述第二奇偶校验结果的校验对象包括所述N个比特块中每个比特块的连续的n个比特，N为确定所述第一奇偶校验结果和所述第二奇偶校验结果时所述第一边界比特块和所述第二边界比特块之间的比特块的数目。
在一种可能的设计中，所述收发器2901还用于：
当未接收到第一奇偶校验结果和第二奇偶校验结果时，发送所述第三奇偶校验结果和所述第四奇偶校验结果至第二设备，所述第二设备存储有所述第一奇偶校验结果和所述第二奇偶校验结果。
在一种可能的设计中，每个比特块的类型为M1/M2比特块，其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
在一种可能的设计中，所述收发器2901用于：
在第一时刻接收第二边界比特块；
在第二时刻接收第一奇偶校验结果和第二奇偶校验结果，其中，所述第一时刻早于所述第二时刻，或所述第一时刻晚于所述第二时刻，所述第一时刻等于所述第二时刻。
在一种可能的设计中，，所述第一奇偶校验结果和所述第二奇偶校验结果存储于所述第二边界比特块中。
在一种可能的设计中，所述第三奇偶校验结果和所述第四奇偶校验结果是根据预设校验算法计算得到的，所述预设校验算法用于当所述T个比特块中增加或减少第一比特块时不改变所述第三奇偶校验结果和所述第四奇偶校验结果，所述第一比特块是指在所述T个比特块的传输过程中可能插入所述T个比特块或从所述T个比特块中删除的比特块。
在一种可能的设计中，所述预设校验算法为xBIP–y算法，其中，x是指连续比特交织的比特数，x是根据所述第一比特块的码型定义确定的，y是指监视区段的个数，x，y为正整数，y≥2；
所述处理器2902，用于从所述T个比特块中的第1净荷比特开始，将每个比特块的每x个连续比特依次记录至第1个监视区段至第y个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得y比特监视码，所述y比特监视码中包括所述第三奇偶校验结果和所述第四奇偶校验结果。
在一种可能的设计中，所述预设校验算法为flexBIP–z算法，其中，z是指监视区段的个数，每个监视区段对应的连续比特交织的比特数不全相同，z个监视区段分别对应的连续比特交织的比特数为A1、A2、A 3……Az-1，Az，A1、A2、A 3……Az-1，Az，z为正整数，z≥2；
所述处理器2902，用于从所述T个比特块中的第1净荷比特开始，将每个比特块的A1个连续比特记录至第1个监视区段，将所述A1个连续比特后的A2个连续比特记录至第2个监视区段，将所述A2个连续比特后的A3个连续比特记录至第3个监视区段，直至将所述Az-1个连续比特后的Az个连续比特记录至第z个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得z比特监视码，所述z比特监视码中包括所述第三奇偶校验结果和所述第四奇偶校验结果。
在一种可能的设计中，所述处理器2902，用于：
若确定所述第一奇偶校验结果和所述第三奇偶校验结果相同，且所述第二奇偶校验结果和所述第四奇偶校验结果相同，则确定所述T个比特块不存在误码；
若确定所述第一奇偶校验结果和所述第三奇偶校验结果不相同，和/或所述第二奇偶校验结果和所述第四奇偶校验结果不相同，则确定所述T个比特块存在误码。
在一种可能的设计中，所述收发器2901，用于：
接收第一校验结果集合，所述第一校验结果集合是根据xBIP–y算法计算得到的，所述第一校验结果集合包括的y比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果；
所述处理器2902，用于：确定第二校验结果集合，所述第二奇偶校验结果是根据所述xBIP–y算法计算得到的，所述第二校验结果集合包括的y比特监视码中包括所述第三奇偶校验结果和所述第三奇偶校验结果；根据所述第一校验结果集合和所述第二校验结果集合，确定所述T个比特块是否存在误码。
在一种可能的设计中，所述收发器2901，用于：
接收第一校验结果集合，所述第一校验结果集合是根据flexBIP–z算法计算得到的，所述第一校验结果集合包括的z比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果；
所述处理器2902，用于：确定第二校验结果集合，所述第二校验结果集合是根据所述flexBIP–z算法计算得到的，所述第二校验结果集合包括的z比特监视码中包括所述第三奇偶校验结果和所述第四奇偶校验结果；根据所述第一校验结果集合和所述第二校验结果集合，确定所述T个比特块是否存在误码。
在一种可能的设计中，所述处理器2902，用于：
若确定所述第一校验结果集合和所述第二校验结果集合相同，则确定所述T个比特块不存在误码；
若确定所述第一校验结果集合和所述第二校验结果集合不相同，则确定所述T个比特块存在误码。
基于同一构思，本申请还提供了一种比特块流误码检测设备，该设备可以用于执行上述图13中对应的方法实施例，因此本申请实施例提供的比特块流误码检测设备的实施方式可以参见该方法的实施方式，重复之处不再赘述。
参阅图30所示，本申请实施例提供一种比特块流误码检测设备3000，包括：收发器3001和处理器3002；
处理器3002，用于根据比特块流中起始块中的起始字节和与所述起始块对应的结束块中的结束字节确定被检测区段；根据所述被检测区段计算第一校验结果；
收发器3001，用于发送所述第一校验结果和所述比特块流；
在一种可能的设计中，所述比特块流包括至少一个M1/M2比特块；其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
在一种可能的设计中，所述收发器3001，用于：
发送所述第一校验结果和所述比特块流至第二设备；
或者，发送所述第一校验结果至第三设备，发送所述比特块流至所述第二设备；
在一种可能的设计中，所述处理器3002，还用于：
在所述收发器将所述第一校验结果和所述比特块流发送至第二设备之前，将所述第一校验结果存储于所述结束块，获得更新后的结束块；或者，将所述第一校验结果存储于校验结果存储块，并删除所述比特块流中的任一第一比特块，其中，所述校验结果存储块是指位于所述结束块之前的一个新增块，所述第一比特块是指在所述比特块流的传输过程中可能插入所述比特块流或从所述比特块流中删除的比特块。
在一种可能的设计中，所述处理器3002，用于：
当所述第一校验结果占用的字节数大于等于目标字节数时，将所述第一校验结果存储于所述结束块中的所述结束字节之前，并根据所述第一校验结果占用的字节数将所述结束字节移至所述结束块后的一个新增块，删除所述比特块流中的任一第一比特块，将所述结束字节移动后所在的新增块作为更新后的结束块；
当所述第一校验结果占用的字节数小于所述目标字节数时，将所述第一校验结果存储于所述结束块中的所述结束字节之前，并根据所述第一校验结果占用的字节数将所述结束字节后移所述第一校验结果占用的字节数，将所述结束字节移动后所在的比特块作为更新后的结束块；
其中，所述目标字节数为所述结束块中位于所述结束字节后的字节数加1。
基于同一构思，本申请还提供了一种比特块流误码检测设备，该设备可以用于执行上述图21中对应的方法实施例，因此本申请实施例提供的比特块流误码检测设备的实施方式可以参见该方法的实施方式，重复之处不再赘述。
参阅图31所示，本申请实施例提供一种比特块流误码检测设备3100，包括：收发器3101和处理器3102；
处理器3102，用于根据比特块流中起始块中的起始字节和与所述起始块对应的结束块中的结束字节确定被检测区段；根据所述被检测区段计算第二校验结果；
当通过收发器3101接收到第一校验结果时，根据所述第一校验结果与第二校验结果，确定所述被检测区段是否存在误码。
在一种可能的设计中，所述比特块流包括至少一个M1/M2比特块；其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
在一种可能的设计中，所述处理器3102，用于
当通过收发器接收到第一校验结果，且所述第一校验结果存储于所述结束块时，将所述第二校验结果从所述结束块中删除，获得更新后的结束块，将所述起始块中的起始字节和所述更新后的结束块中的结束字节之间的字节作为被检测区段；
当通过收发器接收到第一校验结果，且所述第一校验结果存储于校验结果存储块时，将所述校验结果存储块从所述比特块流中删除，获得更新后的比特块流，将所述更新后的比特块流中所述起始块中的起始字节和所述结束块中的结束字节之间的字节作为被检测区段，其中，所述校验结果存储块位于所述结束块之前；
当未接收到第一校验结果时，将所述比特块流中所述起始块中的起始字节和所述结束块中的结束字节之间的字节作为被检测区段；
在一种可能的设计中，所述收发器3101还用于：
当未接收到第一校验结果时，将所述第二校验结果发送至第三设备，所述第三设备存储有所述第一校验结果。
在一种可能的设计中，所述处理器3102，用于：
若确定所述第一校验结果与第二校验结果相同，则确定所述被检测区段不存在误码；
若确定所述第一校验结果与第二校验结果不同，则确定所述被检测区段存在误码。
在一种可能的设计中，所述处理器3102，用于：
当所述第一校验结果占用的字节数大于等于目标字节数时，根据所述第一校验结果占用的字节数将所述结束字节移至所述结束块前的一个比特块，在所述比特块流中新增一个第一比特块，将所述结束字节移动后所在的比特块作为更新后的结束块；
当所述第一校验结果占用的字节数小于所述目标字节数时，根据所述第一校验结果占用的字节数将所述结束字节前移所述第一校验结果占用的字节数，将所述结束字节移动后所在的比特块作为更新后的结束块；
其中，所述目标字节数为所述结束块中位于所述结束字节前的字节数加1。
综上所述，本申请实施例提供一种比特块流误码检测方法，该方法包括：发送设备发送第一边界比特块，第一边界比特块用于区别后续发送的N个比特块，N为正整数；依次发送第I比特块，I为大于等于1小于等于N的整数；确定第一奇偶校验结果和第二奇偶校验结果，第一奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；发送第二边界比特块、第一奇偶校验结果和第二奇偶校验结果，第二边界比特块用于区别已经发送完成的N个比特块。同时，接收设备接收第一边界比特块，第一边界比特块用于区别后续接收的T个比特块，T为正整数；依次接收第I比特块，I为大于等于1小于等于T的整数；接收第二边界比特块，第二边界比特块用于区别已经接收完成的T个比特块；确定第三奇偶校验结果和第四奇偶校验结果，第三奇偶校验结果的校验对象包括T个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象包括T个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；当接收到第一奇偶校验结果和第二奇偶校验结果时，根据第一奇偶校验结果和第三奇偶校验结果，以及第二奇偶校验结果和第四奇偶校验结果，确定T个比特块是否存在误码，其中，第一奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的m个比特，第二奇偶校验结果的校验对象包括N个比特块中每个比特块的连续的n个比特，N为确定第一奇偶校验结果和第二奇偶校验结果时第一边界比特块和第二边界比特块之间的比特块的数目。因此，采用本申请实施例提供的方法可以完整实施M/N Bit Block网络路径的错误或误码检测，不影响用户业务，承载效率100％，可以容忍传递过程中因同步问题而插入或删除的比特块，且检测周期(即两个边界比特块之间的比特块数目)和检测精度(即预设算法)动态按需可配置。此外，该检测方法不仅可以被校验的比特块流的路径为端到端的路径，还可以用于被校验的比特块流的路径为非端到端的路径。因此，采用本申请实施例提供的方法能够解决在M/N Bit block交换的场景中的误码检测方法实现难度较大且承载效率较低的问题。
本申请实施例还提供一种比特块流误码检测方法，该方法包括：第一设备根据比特块流中起始块中的起始字节和与起始块对应的结束块中的结束字节确定被检测区段；第一设备根据被检测区段计算第一校验结果。第一设备发送第一校验结果和比特块流。例如，第一设备在计算第一校验结果时采用的算法可以为CRC-x或BIP-x，第一校验结果记为的结果于B，B可以是一个或多个字节。第二设备根据比特块流中起始块中的起始字节和与起始块对应的结束块中的结束字节确定被检测区段；第二设备根据被检测区段计算第二校验结果。当第二设备接收到第一校验结果时，第二设备根据第一校验结果与第二校验结果，确定被检测区段是否存在误码。因此，采用本申请实施例提供的方法可以完整实施M/N BitBlock网络路径的错误或误码检测，对用户业务影响小，与SDH/OTN接近，优于现有技术中提供的误码检测方法，实施流程简洁、易实施。
本领域内的技术人员应明白，本申请实施例可提供为方法、系统、或计算机程序产品。因此，本申请实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请实施例是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (78)

1.一种比特块流误码检测方法，其特征在于，包括：
发送第一边界比特块，所述第一边界比特块用于区别后续发送的N个比特块，N为正整数；
依次发送第I比特块，I为大于等于1小于等于N的整数；
确定第一奇偶校验结果和第二奇偶校验结果，所述第一奇偶校验结果的校验对象包括所述N个比特块中至少一个比特块的连续的m个比特，所述第二奇偶校验结果的校验对象包括所述N个比特块中至少一个比特块的连续的n个比特，m、n中的至少一个大于等于2；
发送第二边界比特块、所述第一奇偶校验结果和所述第二奇偶校验结果，所述第二边界比特块用于区别已经发送完成的所述N个比特块。
2.如权利要求1所述的方法，其特征在于，所述比特块的类型为M1/M2比特块，其中，M1表示至少一个比特块中的净荷比特数，M2表示至少一个比特块的总比特数，M2–M1表示至少一个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
3.如权利要求1或2所述的方法，其特征在于，发送第一边界比特块，包括：
发送第一边界比特块至第一设备；
依次发送第I比特块，包括：
依次发送第I比特块至所述第一设备；
发送第二边界比特块、所述第一奇偶校验结果和所述第二奇偶校验结果，包括：
发送第二边界比特块、所述第一奇偶校验结果和所述第二奇偶校验结果至所述第一设备；
或者，发送第二边界比特块至所述第一设备，发送所述第一奇偶校验结果和所述第二奇偶校验结果至第二设备。
4.如权利要求1所述的方法，其特征在于，所述第一奇偶校验结果的校验对象还包括所述第一边界比特块的连续的m个比特，所述第二奇偶校验结果的校验对象还包括所述第一边界比特块的连续的n个比特。
5.如权利要求1或4所述的方法，其特征在于，所述第一奇偶校验结果的校验对象还包括所述第二边界比特块的连续的m个比特，所述第二奇偶校验结果的校验对象还包括所述第二边界比特块的连续的n个比特。
6.如权利要求1-5任一项所述的方法，其特征在于，发送第二边界比特块、第一奇偶校验结果和第二奇偶校验结果，包括：
在第一时刻发送第二边界比特块，在第二时刻发送第一奇偶校验结果和第二奇偶校验结果，其中，所述第一时刻早于所述第二时刻，或所述第一时刻晚于所述第二时刻，所述第一时刻等于所述第二时刻。
7.如权利要求1-6任一项所述的方法，其特征在于，所述第一奇偶校验结果和所述第二奇偶校验结果存储于所述第二边界比特块中。
8.如权利要求1-7任一项所述的方法，其特征在于，所述第一奇偶校验结果和所述第二奇偶校验结果是根据预设校验算法计算得到的，所述预设校验算法用于当所述N个比特块中增加或减少第一比特块时不改变所述第一奇偶校验结果和所述第二奇偶校验结果，所述第一比特块是指在所述N个比特块的传输过程中可能插入所述N个比特块或从所述N个比特块中删除的比特块。
9.如权利要求8所述的方法，其特征在于，所述预设校验算法为xBIP–y算法，其中，x是指连续比特交织的比特数，x是根据所述第一比特块的码型定义确定的，y是指监视区段的个数，x，y为正整数，y≥2；
确定第一奇偶校验结果和第二奇偶校验结果，包括：
从所述N个比特块中的第1净荷比特开始，将至少一个比特块的每x个连续比特依次记录至第1个监视区段至第y个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得y比特监视码，所述y比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果。
10.如权利要求8所述的方法，其特征在于，所述预设校验算法为flexBIP–z算法，其中，z是指监视区段的个数，每个监视区段对应的连续比特交织的比特数不全相同，z个监视区段分别对应的连续比特交织的比特数为A1、A2、A3……Az-1，Az，A1、A2、A3……Az-1，Az，z为正整数，z≥2；
确定第一奇偶校验结果和第二奇偶校验结果，包括：
从所述N个比特块中的第1净荷比特开始，将至少一个比特块中的A1个连续比特记录至第1个监视区段，将所述A1个连续比特后的A2个连续比特记录至第2个监视区段，将所述A2个连续比特后的A3个连续比特记录至第3个监视区段，直至将所述Az-1个连续比特后的Az个连续比特记录至第z个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得z比特监视码，所述z比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果。
11.如权利要求9或10所述的方法，其特征在于，确定第一奇偶校验结果和第二奇偶校验结果，包括：
确定第一校验结果集合，所述第一校验结果集合包括所述y比特监视码，或者，所述第一校验结果集合包括所述z比特监视码；
发送所述第一奇偶校验结果和所述第二奇偶校验结果，包括：
发送所述第一校验结果集合。
12.一种比特块流误码检测方法，其特征在于，包括：
接收第一边界比特块，所述第一边界比特块用于区别后续接收的T个比特块，T为正整数；
依次接收第I比特块，I为大于等于1小于等于T的整数；
接收第二边界比特块，所述第二边界比特块用于区别已经接收完成的所述T个比特块；
确定第三奇偶校验结果和第四奇偶校验结果，所述第三奇偶校验结果的校验对象包括所述T个比特块中至少一个比特块的连续的m个比特，所述第四奇偶校验结果的校验对象包括所述T个比特块中至少一个比特块的连续的n个比特，m、n中的至少一个大于等于2；
当接收到第一奇偶校验结果和第二奇偶校验结果时，根据所述第一奇偶校验结果和所述第三奇偶校验结果，以及所述第二奇偶校验结果和所述第四奇偶校验结果，确定所述T个比特块是否存在误码，其中，所述第一奇偶校验结果的校验对象包括N个比特块中至少一个比特块的连续的m个比特，所述第二奇偶校验结果的校验对象包括所述N个比特块中至少一个比特块的连续的n个比特，N为确定所述第一奇偶校验结果和所述第二奇偶校验结果时所述第一边界比特块和所述第二边界比特块之间的比特块的数目。
13.如权利要求15所述的方法，其特征在于，还包括：
当未接收到第一奇偶校验结果和第二奇偶校验结果时，发送所述第三奇偶校验结果和所述第四奇偶校验结果至第二设备，所述第二设备存储有所述第一奇偶校验结果和所述第二奇偶校验结果。
14.如权利要求12所述的方法，其特征在于，所述第三奇偶校验结果的校验对象还包括所述第一边界比特块的连续的m个比特，所述第四奇偶校验结果的校验对象还包括所述第一边界比特块的n个比特；所述第一奇偶校验结果的校验对象还包括所述第一边界比特块的连续的m个比特，所述第二奇偶校验结果的校验对象还包括所述第一边界比特块的连续的n个比特。
15.如权利要求12或14所述的方法，其特征在于，所述第三奇偶校验结果的校验对象还包括所述第二边界比特块的连续的m个比特，所述第四奇偶校验结果的校验对象还包括所述第二边界比特块的n个比特；所述第一奇偶校验结果的校验对象还包括所述第二边界比特块的连续的m个比特，所述第二奇偶校验结果的校验对象还包括所述第二边界比特块的连续的n个比特。
16.如权利要求12-15所述的方法，其特征在于，所述比特块的类型为M1/M2比特块，其中，M1表示至少一个比特块中的净荷比特数，M2表示至少一个比特块的总比特数，M2–M1表示至少一个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
17.如权利要求12-16任一项所述的方法，其特征在于，接收第二边界比特块，包括：
在第一时刻接收第二边界比特块；
接收第一奇偶校验结果和第二奇偶校验结果，包括：
在第二时刻接收第一奇偶校验结果和第二奇偶校验结果，其中，所述第一时刻早于所述第二时刻，或所述第一时刻晚于所述第二时刻，所述第一时刻等于所述第二时刻。
18.如权利要求12-17任一项所述的方法，其特征在于，所述第一奇偶校验结果和所述第二奇偶校验结果存储于所述第二边界比特块中。
19.如权利要求12-18任一项所述的方法，其特征在于，所述第三奇偶校验结果和所述第四奇偶校验结果是根据预设校验算法计算得到的，所述预设校验算法用于当所述T个比特块中增加或减少第一比特块时不改变所述第三奇偶校验结果和所述第四奇偶校验结果，所述第一比特块是指在所述T个比特块的传输过程中可能插入所述T个比特块或从所述T个比特块中删除的比特块。
20.如权利要求19所述的方法，其特征在于，所述预设校验算法为xBIP–y算法，其中，x是指连续比特交织的比特数，x是根据所述第一比特块的码型定义确定的，y是指监视区段的个数，x，y为正整数，y≥2；
确定第三奇偶校验结果和第四奇偶校验结果，包括：
从所述T个比特块中的第1净荷比特开始，将至少一个比特块的每x个连续比特依次记录至第1个监视区段至第y个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得y比特监视码，所述y比特监视码中包括所述第三奇偶校验结果和所述第四奇偶校验结果。
21.如权利要求19所述的方法，其特征在于，所述预设校验算法为flexBIP–z算法，其中，z是指监视区段的个数，每个监视区段对应的连续比特交织的比特数不全相同，z个监视区段分别对应的连续比特交织的比特数为A1、A2、A3……Az-1，Az，A1、A2、A3……Az-1，Az，z为正整数，z≥2；
确定第三奇偶校验结果和第四奇偶校验结果，包括：
从所述T个比特块中的第1净荷比特开始，将至少一个比特块的A1个连续比特记录至第1个监视区段，将所述A1个连续比特后的A2个连续比特记录至第2个监视区段，将所述A2个连续比特后的A3个连续比特记录至第3个监视区段，直至将所述Az-1个连续比特后的Az个连续比特记录至第z个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得z比特监视码，所述z比特监视码中包括所述第三奇偶校验结果和所述第四奇偶校验结果。
22.如权利要求12-20任一项所述的方法，其特征在于，根据所述第一奇偶校验结果和所述第三奇偶校验结果，以及所述第二奇偶校验结果和所述第四奇偶校验结果，确定所述T个比特块是否存在误码，包括：
若确定所述第一奇偶校验结果和所述第三奇偶校验结果相同，且所述第二奇偶校验结果和所述第四奇偶校验结果相同，则确定所述T个比特块不存在误码；
若确定所述第一奇偶校验结果和所述第三奇偶校验结果不相同，和/或所述第二奇偶校验结果和所述第四奇偶校验结果不相同，则确定所述T个比特块存在误码。
23.如权利要求19所述的方法，其特征在于，接收第一奇偶校验结果和第二奇偶校验结果，包括：
接收第一校验结果集合，所述第一校验结果集合是根据xBIP–y算法计算得到的，所述第一校验结果集合包括的y比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果；
确定第三奇偶校验结果和第四奇偶校验结果，包括：
确定第二校验结果集合，所述第二奇偶校验结果是根据所述xBIP–y算法计算得到的，所述第二校验结果集合包括的y比特监视码中包括所述第三奇偶校验结果和所述第三奇偶校验结果；
当接收到第一奇偶校验结果和第二奇偶校验结果时，根据所述第一奇偶校验结果和所述第三奇偶校验结果，以及所述第二奇偶校验结果和所述第四奇偶校验结果，确定所述T个比特块是否存在误码，包括：
根据所述第一校验结果集合和所述第二校验结果集合，确定所述T个比特块是否存在误码。
24.如权利要求20所述的方法，其特征在于，接收第一奇偶校验结果和第二奇偶校验结果，包括:
接收第一校验结果集合，所述第一校验结果集合是根据flexBIP–z算法计算得到的，所述第一校验结果集合包括的z比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果；
确定第三奇偶校验结果和第四奇偶校验结果，包括：
确定第二校验结果集合，所述第二校验结果集合是根据所述flexBIP–z算法计算得到的，所述第二校验结果集合包括的z比特监视码中包括所述第三奇偶校验结果和所述第四奇偶校验结果；
当接收到第一奇偶校验结果和第二奇偶校验结果时，根据所述第一奇偶校验结果和所述第三奇偶校验结果，以及所述第二奇偶校验结果和所述第四奇偶校验结果，确定所述T个比特块是否存在误码，包括：
根据所述第一校验结果集合和所述第二校验结果集合，确定所述T个比特块是否存在误码。
25.如权利要求23或24所述的方法，其特征在于，根据所述第一校验结果集合和所述第二校验结果集合，确定所述T个比特块是否存在误码，包括：
若确定所述第一校验结果集合和所述第二校验结果集合相同，则确定所述T个比特块不存在误码；
若确定所述第一校验结果集合和所述第二校验结果集合不相同，则确定所述T个比特块存在误码。
26.一种比特块流误码检测方法，其特征在于，包括：
第一设备根据比特块流中起始块中的起始字节和与所述起始块对应的结束块中的结束字节确定被检测区段；
所述第一设备根据所述被检测区段计算第一校验结果；
所述第一设备发送所述第一校验结果和所述比特块流。
27.如权利要求26所述的方法，其特征在于，所述比特块流包括至少一个M1/M2比特块；其中，M1表示至少一个比特块中的净荷比特数，M2表示至少一个比特块的总比特数，M2–M1表示至少一个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
28.如权利要求26或27所述的方法，其特征在于，所述第一设备发送所述第一校验结果和所述比特块流，包括：
所述第一设备发送所述第一校验结果和所述比特块流至第二设备；
或者，所述第一设备发送所述第一校验结果至第三设备，发送所述比特块流至所述第二设备。
29.如权利要求26-28任一项所述的方法，其特征在于，在所述第一设备将所述第一校验结果和所述比特块流发送至第二设备之前，还包括：
所述第一设备将所述第一校验结果存储于所述结束块，获得更新后的结束块；
或者，所述第一设备将所述第一校验结果存储于校验结果存储块，并删除所述比特块流中的任一第一比特块，其中，所述校验结果存储块是指位于所述结束块之前的一个新增块，所述第一比特块是指在所述比特块流的传输过程中可能插入所述比特块流或从所述比特块流中删除的比特块。
30.如权利要求29所述的方法，其特征在于，所述第一设备将所述第一校验结果存储于所述结束块，获得更新后的结束块，包括：
当所述第一校验结果占用的字节数大于等于目标字节数时，所述第一设备将所述第一校验结果存储于所述结束块中的所述结束字节之前，并根据所述第一校验结果占用的字节数将所述结束字节移至所述结束块后的一个新增块，删除所述比特块流中的任一第一比特块，将所述结束字节移动后所在的新增块作为更新后的结束块；
当所述第一校验结果占用的字节数小于所述目标字节数时，所述第一设备将所述第一校验结果存储于所述结束块中的所述结束字节之前，并根据所述第一校验结果占用的字节数将所述结束字节后移所述第一校验结果占用的字节数，将所述结束字节移动后所在的比特块作为更新后的结束块；
其中，所述目标字节数为所述结束块中位于所述结束字节后的字节数加1。
31.一种比特块流误码检测方法，其特征在于，包括：
第二设备根据比特块流中起始块中的起始字节和与所述起始块对应的结束块中的结束字节确定被检测区段；
所述第二设备根据所述被检测区段计算第二校验结果；
当所述第二设备接收到第一校验结果时，所述第二设备根据所述第一校验结果与第二校验结果，确定所述被检测区段是否存在误码。
32.如权利要求31所述的方法，其特征在于，所述比特块流包括至少一个M1/M2比特块；其中，M1表示至少一个比特块中的净荷比特数，M2表示至少一个比特块的总比特数，M2–M1表示至少一个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
33.如权利要求31或32所述的方法，其特征在于，第二设备根据比特块流中起始块中的起始字节和与所述起始块对应的结束块中的结束字节确定被检测区段，包括：
当所述第二设备接收到第一校验结果，且所述第一校验结果存储于所述结束块时，所述第二设备将所述第二校验结果从所述结束块中删除，获得更新后的结束块，将所述起始块中的起始字节和所述更新后的结束块中的结束字节之间的字节作为被检测区段；
当所述第二设备接收到第一校验结果，且所述第一校验结果存储于校验结果存储块时，所述第二设备将所述校验结果存储块从所述比特块流中删除，获得更新后的比特块流，将所述更新后的比特块流中所述起始块中的起始字节和所述结束块中的结束字节之间的字节作为被检测区段，其中，所述校验结果存储块位于所述结束块之前；
当所述第二设备未接收到第一校验结果时，所述第二设备将所述比特块流中所述起始块中的起始字节和所述结束块中的结束字节之间的字节作为被检测区段。
34.如权利要求31-33任一项所述的方法，其特征在于，还包括：
当所述第二设备未接收到第一校验结果时，所述第二设备将所述第二校验结果发送至第三设备，所述第三设备存储有所述第一校验结果。
35.如权利要求31-34任一项所述的方法，其特征在于，所述第二设备根据所述第一校验结果与第二校验结果，确定所述被检测区段是否存在误码，包括：
所述第二设备若确定所述第一校验结果与第二校验结果相同，则确定所述被检测区段不存在误码；
若确定所述第一校验结果与第二校验结果不同，则确定所述被检测区段存在误码。
36.如权利要求33所述的方法，其特征在于，所述第二设备将所述第一校验结果从所述结束块中删除，获得更新后的结束块，包括：
当所述第一校验结果占用的字节数大于等于目标字节数时，所述第二设备根据所述第一校验结果占用的字节数将所述结束字节移至所述结束块前的一个比特块，在所述比特块流中新增一个第一比特块，将所述结束字节移动后所在的比特块作为更新后的结束块；
当所述第一校验结果占用的字节数小于所述目标字节数时，所述第二设备根据所述第一校验结果占用的字节数将所述结束字节前移所述第一校验结果占用的字节数，将所述结束字节移动后所在的比特块作为更新后的结束块；
其中，所述目标字节数为所述结束块中位于所述结束字节前的字节数加1。
37.一种比特块流误码检测设备，其特征在于，包括：
收发器，用于发送第一边界比特块，所述第一边界比特块用于区别后续发送的N个比特块，N为正整数；依次发送第I比特块，I为大于等于1小于等于N的整数；
处理器，用于确定第一奇偶校验结果和第二奇偶校验结果，所述第一奇偶校验结果的校验对象包括所述N个比特块中至少一个比特块的连续的m个比特，所述第二奇偶校验结果的校验对象包括所述N个比特块中至少一个比特块的连续的n个比特，m、n中的至少一个大于等于2；
所述收发器，还用于发送第二边界比特块、所述第一奇偶校验结果和所述第二奇偶校验结果，所述第二边界比特块用于区别已经发送完成的所述N个比特块。
38.如权利要求37所述的设备，其特征在于，所述第一奇偶校验结果的校验对象还包括所述第一边界比特块的连续的m个比特，所述第二奇偶校验结果的校验对象还包括所述第一边界比特块的连续的n个比特。
39.如权利要求37或38所述的设备，其特征在于，所述第一奇偶校验结果的校验对象还包括所述第二边界比特块的连续的m个比特，所述第二奇偶校验结果的校验对象还包括所述第二边界比特块的连续的n个比特。
40.如权利要求37所述的设备，其特征在于，所述比特块的类型为M1/M2比特块，其中，M1表示至少一个比特块中的净荷比特数，M2表示至少一个比特块的总比特数，M2–M1表示至少一个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
41.如权利要求37-40所述的设备，其特征在于，所述收发器，用于：
发送第一边界比特块至第一设备；
依次发送第I比特块至所述第一设备；
发送第二边界比特块、所述第一奇偶校验结果和所述第二奇偶校验结果至所述第一设备；
或者，发送第二边界比特块至所述第一设备，发送所述第一奇偶校验结果和所述第二奇偶校验结果至第二设备。
42.如权利要求37-41任一项所述的设备，其特征在于，所述收发器，用于：
在第一时刻发送第二边界比特块，在第二时刻发送第一奇偶校验结果和第二奇偶校验结果，其中，所述第一时刻早于所述第二时刻，或所述第一时刻晚于所述第二时刻，所述第一时刻等于所述第二时刻。
43.如权利要求37-41任一项所述的设备，其特征在于，所述第一奇偶校验结果和所述第二奇偶校验结果存储于所述第二边界比特块中。
44.如权利要求37-43任一项所述的设备，其特征在于，所述第一奇偶校验结果和所述第二奇偶校验结果是根据预设校验算法计算得到的，所述预设校验算法用于当所述N个比特块中增加或减少第一比特块时不改变所述第一奇偶校验结果和所述第二奇偶校验结果，所述第一比特块是指在所述N个比特块的传输过程中可能插入所述N个比特块或从所述N个比特块中删除的比特块。
45.如权利要求43所述的设备，其特征在于，所述预设校验算法为xBIP–y算法，其中，x是指连续比特交织的比特数，x是根据所述第一比特块的码型定义确定的，y是指监视区段的个数，x，y为正整数，y≥2；
所述处理器，用于从所述N个比特块中的第1净荷比特开始，将至少一个比特块的每x个连续比特依次记录至第1个监视区段至第y个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得y比特监视码，所述y比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果。
46.如权利要求43所述的设备，其特征在于，所述预设校验算法为flexBIP–z算法，其中，z是指监视区段的个数，每个监视区段对应的连续比特交织的比特数不全相同，z个监视区段分别对应的连续比特交织的比特数为A1、A2、A3……Az-1，Az，A1、A2、A3……Az-1，Az，z为正整数，z≥2；
所述处理器，用于从所述N个比特块中的第1净荷比特开始，将至少一个比特块中的A1个连续比特记录至第1个监视区段，将所述A1个连续比特后的A2个连续比特记录至第2个监视区段，将所述A2个连续比特后的A3个连续比特记录至第3个监视区段，直至将所述Az-1个连续比特后的Az个连续比特记录至第z个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得z比特监视码，所述z比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果。
47.如权利要求45或46所述的设备，其特征在于，所述处理器，用于：
确定第一校验结果集合，所述第一校验结果集合包括所述y比特监视码，或者，所述第一校验结果集合包括所述z比特监视码；
所述收发器，用于：
发送所述第一校验结果集合。
48.一种比特块流误码检测设备，其特征在于，包括：
收发器，用于接收第一边界比特块，所述第一边界比特块用于区别后续接收的T个比特块，T为正整数；依次接收第I比特块，I为大于等于1小于等于T的整数；接收第二边界比特块，所述第二边界比特块用于区别已经接收完成的所述T个比特块；
处理器，用于确定第三奇偶校验结果和第四奇偶校验结果，所述第三奇偶校验结果的校验对象包括所述T个比特块中至少一个比特块的连续的m个比特，所述第四奇偶校验结果的校验对象包括所述T个比特块中至少一个比特块的连续的n个比特，m、n中的至少一个大于等于2；当通过所述收发器接收到第一奇偶校验结果和第二奇偶校验结果时，根据所述第一奇偶校验结果和所述第三奇偶校验结果，以及所述第二奇偶校验结果和所述第四奇偶校验结果，确定所述T个比特块是否存在误码，其中，所述第一奇偶校验结果的校验对象包括N个比特块中至少一个比特块的连续的m个比特，所述第二奇偶校验结果的校验对象包括所述N个比特块中至少一个比特块的连续的n个比特，N为确定所述第一奇偶校验结果和所述第二奇偶校验结果时所述第一边界比特块和所述第二边界比特块之间的比特块的数目。
49.如权利要求48所述的设备，其特征在于，所述收发器还用于：
当未接收到第一奇偶校验结果和第二奇偶校验结果时，发送所述第三奇偶校验结果和所述第四奇偶校验结果至第二设备，所述第二设备存储有所述第一奇偶校验结果和所述第二奇偶校验结果。
50.如权利要求48所述的设备，其特征在于，所述第三奇偶校验结果的校验对象还包括所述第一边界比特块的连续的m个比特，所述第四奇偶校验结果的校验对象还包括所述第一边界比特块的n个比特；所述第一奇偶校验结果的校验对象还包括所述第一边界比特块的连续的m个比特，所述第二奇偶校验结果的校验对象还包括所述第一边界比特块的连续的n个比特。
51.如权利要求48或50所述的设备，其特征在于，所述第三奇偶校验结果的校验对象还包括所述第二边界比特块的连续的m个比特，所述第四奇偶校验结果的校验对象还包括所述第二边界比特块的n个比特；所述第一奇偶校验结果的校验对象还包括所述第二边界比特块的连续的m个比特，所述第二奇偶校验结果的校验对象还包括所述第二边界比特块的连续的n个比特。
52.如权利要求48-51所述的设备，其特征在于，所述比特块的类型为M1/M2比特块，其中，M1表示至少一个比特块中的净荷比特数，M2表示至少一个比特块的总比特数，M2–M1表示至少一个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
53.如权利要求48-52任一项所述的设备，其特征在于，所述收发器用于：
在第一时刻接收第二边界比特块；
在第二时刻接收第一奇偶校验结果和第二奇偶校验结果，其中，所述第一时刻早于所述第二时刻，或所述第一时刻晚于所述第二时刻，所述第一时刻等于所述第二时刻。
54.如权利要求48-53任一项所述的设备，其特征在于，所述第一奇偶校验结果和所述第二奇偶校验结果存储于所述第二边界比特块中。
55.如权利要求48-54任一项所述的设备，其特征在于，所述第三奇偶校验结果和所述第四奇偶校验结果是根据预设校验算法计算得到的，所述预设校验算法用于当所述T个比特块中增加或减少第一比特块时不改变所述第三奇偶校验结果和所述第四奇偶校验结果，所述第一比特块是指在所述T个比特块的传输过程中可能插入所述T个比特块或从所述T个比特块中删除的比特块。
56.如权利55所述的设备，其特征在于，所述预设校验算法为xBIP–y算法，其中，x是指连续比特交织的比特数，x是根据所述第一比特块的码型定义确定的，y是指监视区段的个数，x，y为正整数，y≥2；
所述处理器，用于从所述T个比特块中的第1净荷比特开始，将至少一个比特块的每x个连续比特依次记录至第1个监视区段至第y个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得y比特监视码，所述y比特监视码中包括所述第三奇偶校验结果和所述第四奇偶校验结果。
57.如权利要求55所述的设备，其特征在于，所述预设校验算法为flexBIP–z算法，其中，z是指监视区段的个数，每个监视区段对应的连续比特交织的比特数不全相同，z个监视区段分别对应的连续比特交织的比特数为A1、A2、A3……Az-1，Az，A1、A2、A3……Az-1，Az，z为正整数，z≥2；
所述处理器，用于从所述T个比特块中的第1净荷比特开始，将至少一个比特块的A1个连续比特记录至第1个监视区段，将所述A1个连续比特后的A2个连续比特记录至第2个监视区段，将所述A2个连续比特后的A3个连续比特记录至第3个监视区段，直至将所述Az-1个连续比特后的Az个连续比特记录至第z个监视区段；
针对每个监视区段采用奇校验或偶校验确定1比特监视码，获得z比特监视码，所述z比特监视码中包括所述第三奇偶校验结果和所述第四奇偶校验结果。
58.如权利要求58-57任一项所述的设备，其特征在于，所述处理器，用于：
若确定所述第一奇偶校验结果和所述第三奇偶校验结果相同，且所述第二奇偶校验结果和所述第四奇偶校验结果相同，则确定所述T个比特块不存在误码；
若确定所述第一奇偶校验结果和所述第三奇偶校验结果不相同，和/或所述第二奇偶校验结果和所述第四奇偶校验结果不相同，则确定所述T个比特块存在误码。
59.如权利要求56所述的设备，其特征在于，所述收发器，用于：
接收第一校验结果集合，所述第一校验结果集合是根据xBIP–y算法计算得到的，所述第一校验结果集合包括的y比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果；
所述处理器，用于：确定第二校验结果集合，所述第二奇偶校验结果是根据所述xBIP–y算法计算得到的，所述第二校验结果集合包括的y比特监视码中包括所述第三奇偶校验结果和所述第三奇偶校验结果；根据所述第一校验结果集合和所述第二校验结果集合，确定所述T个比特块是否存在误码。
60.如权利要求57所述的设备，其特征在于，所述收发器，用于：
接收第一校验结果集合，所述第一校验结果集合是根据flexBIP–z算法计算得到的，所述第一校验结果集合包括的z比特监视码中包括所述第一奇偶校验结果和所述第二奇偶校验结果；
所述处理器，用于：确定第二校验结果集合，所述第二校验结果集合是根据所述flexBIP–z算法计算得到的，所述第二校验结果集合包括的z比特监视码中包括所述第三奇偶校验结果和所述第四奇偶校验结果；根据所述第一校验结果集合和所述第二校验结果集合，确定所述T个比特块是否存在误码。
61.如权利要求59或60所述的设备，其特征在于，所述处理器，用于：
若确定所述第一校验结果集合和所述第二校验结果集合相同，则确定所述T个比特块不存在误码；
若确定所述第一校验结果集合和所述第二校验结果集合不相同，则确定所述T个比特块存在误码。
62.一种比特块流误码检测设备，其特征在于，包括：
处理器，用于根据比特块流中起始块中的起始字节和与所述起始块对应的结束块中的结束字节确定被检测区段；根据所述被检测区段计算第一校验结果；
收发器，用于发送所述第一校验结果和所述比特块流。
63.如权利要求62所述的设备，其特征在于，所述比特块流包括至少一个M1/M2比特块；其中，M1表示至少一个比特块中的净荷比特数，M2表示至少一个比特块的总比特数，M2–M1表示至少一个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
64.如权利要求62或63所述的设备，其特征在于，所述收发器，用于：
发送所述第一校验结果和所述比特块流至第二设备；
或者，发送所述第一校验结果至第三设备，发送所述比特块流至所述第二设备。
65.如权利要求62-64任一项所述的设备，其特征在于，所述处理器，还用于：
在所述收发器将所述第一校验结果和所述比特块流发送至第二设备之前，将所述第一校验结果存储于所述结束块，获得更新后的结束块；或者，将所述第一校验结果存储于校验结果存储块，并删除所述比特块流中的任一第一比特块，其中，所述校验结果存储块是指位于所述结束块之前的一个新增块，所述第一比特块是指在所述比特块流的传输过程中可能插入所述比特块流或从所述比特块流中删除的比特块。
66.如权利要求65所述的设备，其特征在于，所述处理器，用于：
当所述第一校验结果占用的字节数大于等于目标字节数时，将所述第一校验结果存储于所述结束块中的所述结束字节之前，并根据所述第一校验结果占用的字节数将所述结束字节移至所述结束块后的一个新增块，删除所述比特块流中的任一第一比特块，将所述结束字节移动后所在的新增块作为更新后的结束块；
当所述第一校验结果占用的字节数小于所述目标字节数时，将所述第一校验结果存储于所述结束块中的所述结束字节之前，并根据所述第一校验结果占用的字节数将所述结束字节后移所述第一校验结果占用的字节数，将所述结束字节移动后所在的比特块作为更新后的结束块；
其中，所述目标字节数为所述结束块中位于所述结束字节后的字节数加1。
67.一种比特块流误码检测设备，其特征在于，包括：
处理器，用于根据比特块流中起始块中的起始字节和与所述起始块对应的结束块中的结束字节确定被检测区段；根据所述被检测区段计算第二校验结果；
当通过收发器接收到第一校验结果时，根据所述第一校验结果与第二校验结果，确定所述被检测区段是否存在误码。
68.如权利要求67所述的设备，其特征在于，所述比特块流包括至少一个M1/M2比特块；其中，M1表示至少一个比特块中的净荷比特数，M2表示至少一个比特块的总比特数，M2–M1表示至少一个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
69.如权利要求67或68所述的设备，其特征在于，所述处理器，用于
当通过收发器接收到第一校验结果，且所述第一校验结果存储于所述结束块时，将所述第二校验结果从所述结束块中删除，获得更新后的结束块，将所述起始块中的起始字节和所述更新后的结束块中的结束字节之间的字节作为被检测区段；
当通过收发器接收到第一校验结果，且所述第一校验结果存储于校验结果存储块时，将所述校验结果存储块从所述比特块流中删除，获得更新后的比特块流，将所述更新后的比特块流中所述起始块中的起始字节和所述结束块中的结束字节之间的字节作为被检测区段，其中，所述校验结果存储块位于所述结束块之前；
当未接收到第一校验结果时，将所述比特块流中所述起始块中的起始字节和所述结束块中的结束字节之间的字节作为被检测区段。
70.如权利要求67-69任一项所述的设备，其特征在于，所述收发器还用于：
当未接收到第一校验结果时，将所述第二校验结果发送至第三设备，所述第三设备存储有所述第一校验结果。
71.如权利要求67-70任一项所述的设备，其特征在于，所述处理器，用于：
若确定所述第一校验结果与第二校验结果相同，则确定所述被检测区段不存在误码；
若确定所述第一校验结果与第二校验结果不同，则确定所述被检测区段存在误码。
72.如权利要求69所述的设备，其特征在于，所述处理器，用于：
当所述第一校验结果占用的字节数大于等于目标字节数时，根据所述第一校验结果占用的字节数将所述结束字节移至所述结束块前的一个比特块，在所述比特块流中新增一个第一比特块，将所述结束字节移动后所在的比特块作为更新后的结束块；
当所述第一校验结果占用的字节数小于所述目标字节数时，根据所述第一校验结果占用的字节数将所述结束字节前移所述第一校验结果占用的字节数，将所述结束字节移动后所在的比特块作为更新后的结束块；
其中，所述目标字节数为所述结束块中位于所述结束字节前的字节数加1。
73.一种比特块流误码检测方法，其特征在于，包括：
获取至少一个比特块；
确定第一奇偶校验结果和第二奇偶校验结果，所述第一奇偶校验结果的校验对象所述至少一个比特块中每个比特块的连续的m个比特，所述第二奇偶校验结果的校验对象包括所述至少一个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；
发送所述第一奇偶校验结果和所述第二奇偶校验结果。
74.如权利要求73所述的方法，其特征在于，每个比特块的类型为M1/M2比特块，其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
75.一种比特块流误码检测方法，其特征在于，包括：
获取至少一个比特块；
确定第三奇偶校验结果和第四奇偶校验结果，所述第三奇偶校验结果的校验对象包括所述至少一个比特块中每个比特块的连续的m个比特，所述第四奇偶校验结果的校验对象包括所述所述至少一个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；
当接收到第一奇偶校验结果和第二奇偶校验结果时，根据所述第一奇偶校验结果和所述第三奇偶校验结果，以及所述第二奇偶校验结果和所述第四奇偶校验结果，确定所述至少一个比特块是否存在误码。
76.如权利要求75所述的方法，其特征在于，每个比特块的类型为M1/M2比特块，其中，M1表示每个比特块中的净荷比特数，M2表示每个比特块的总比特数，M2–M1表示每个比特块中的首部同步头比特数，M1、M2为正整数，M2＞M1。
77.一种比特块流误码检测设备，其特征在于，包括：
收发器，用于发送至少一个比特块；
处理器，用于确定第一奇偶校验结果和第二奇偶校验结果，所述第一奇偶校验结果的校验对象所述至少一个比特块中每个比特块的连续的m个比特，所述第二奇偶校验结果的校验对象包括所述至少一个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；
所述收发器，还用于所述第一奇偶校验结果和所述第二奇偶校验结果。
78.一种比特块流误码检测设备，其特征在于，包括：
收发器，用于接收至少一个比特块；
处理器，用于确定第三奇偶校验结果和第四奇偶校验结果，所述第三奇偶校验结果的校验对象包括所述至少一个比特块中每个比特块的连续的m个比特，所述第四奇偶校验结果的校验对象包括所述所述至少一个比特块中每个比特块的连续的n个比特，m、n中的至少一个大于等于2；当接收到第一奇偶校验结果和第二奇偶校验结果时，根据所述第一奇偶校验结果和所述第三奇偶校验结果，以及所述第二奇偶校验结果和所述第四奇偶校验结果，确定所述至少一个比特块是否存在误码。
CN202010994335.5A 2017-05-24 2017-08-30 一种比特块流误码检测方法及设备 Pending CN112087287A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710374518 2017-05-24
CN2017103745185 2017-05-24
CN201710764932.7A CN108964837B (zh) 2017-05-24 2017-08-30 一种比特块流收发方法及设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710764932.7A Division CN108964837B (zh) 2017-05-24 2017-08-30 一种比特块流收发方法及设备

Publications (1)

Publication Number Publication Date
CN112087287A true CN112087287A (zh) 2020-12-15

Family

ID=64495113

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710764932.7A Active CN108964837B (zh) 2017-05-24 2017-08-30 一种比特块流收发方法及设备
CN202010994335.5A Pending CN112087287A (zh) 2017-05-24 2017-08-30 一种比特块流误码检测方法及设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710764932.7A Active CN108964837B (zh) 2017-05-24 2017-08-30 一种比特块流收发方法及设备

Country Status (5)

Country Link
US (2) US10992315B2 (zh)
EP (2) EP3637650B1 (zh)
JP (1) JP7047233B2 (zh)
KR (1) KR102268902B1 (zh)
CN (2) CN108964837B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115396344A (zh) * 2021-05-08 2022-11-25 华为技术有限公司 链路检测的方法、装置和设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102337650B1 (ko) 2017-07-29 2021-12-10 후아웨이 테크놀러지 컴퍼니 리미티드 비트 블록 스트림 처리, 레이트 매칭 및 교환을 위한 방법 및 디바이스
CN109347598B (zh) * 2017-09-21 2022-03-11 中国移动通信有限公司研究院 校验码处理方法、电子设备及存储介质
CN112543080B (zh) * 2019-09-20 2024-06-11 华为技术有限公司 误码率检测的方法和装置
CN113132172A (zh) * 2019-12-31 2021-07-16 中兴通讯股份有限公司 一种误码测试方法、装置，存储介质及电子装置
CN113824534A (zh) * 2020-06-20 2021-12-21 华为技术有限公司 一种确定码组丢失的方法及装置
CN113938246A (zh) * 2020-07-14 2022-01-14 华为技术有限公司 一种业务流误码指示方法和通信装置
CN113993163B (zh) * 2021-10-26 2023-07-25 新华三信息安全技术有限公司 一种业务处理方法及装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214543A (ja) * 1985-07-11 1987-01-23 Nec Corp 誤り検出方式
US5491719A (en) * 1993-07-02 1996-02-13 Telefonaktiebolaget Lm Ericsson System for handling data errors on a cellular communications system PCM link
KR100975060B1 (ko) * 2003-11-28 2010-08-11 삼성전자주식회사 저밀도 패리티 검사를 위한 에러 정정 방법 및 장치
US7469373B2 (en) * 2005-02-17 2008-12-23 Broadcom Corporation Application of a Meta-Viterbi algorithm for communication systems without intersymbol interference
JP4833173B2 (ja) * 2006-10-30 2011-12-07 富士通株式会社 復号化器、符号化・復号化装置及び記録再生装置
US8171370B2 (en) * 2006-11-14 2012-05-01 Futurewei Technologies, Inc. Method and apparatus for applying forward error correction in 66b systems
US8169917B2 (en) 2006-12-01 2012-05-01 Electronics And Telecommunications Research Institute Tandem connection monitoring method in MPLS network
US7957642B2 (en) * 2007-04-26 2011-06-07 Cisco Technology, Inc. Efficient and simple bit error rate calculation on optical transport layer
JP2010219869A (ja) * 2009-03-17 2010-09-30 Sony Corp 通信装置及び通信方法、コンピューター・プログラム、並びに通信システム
KR101711937B1 (ko) * 2010-12-03 2017-03-03 삼성전자주식회사 비디오 및 오디오 통신 시스템에서 가변 길이 전송 패킷을 지원하기 위한 장치 및 방법
JP6318713B2 (ja) 2014-03-06 2018-05-09 富士通株式会社 誤り検出装置、誤り検出方法、および誤り検出プログラム
CN105306165B (zh) * 2014-06-23 2019-10-11 中兴通讯股份有限公司 数据发送方法及装置
CN105634844A (zh) 2014-10-31 2016-06-01 中兴通讯股份有限公司 一种在分组传送网中进行信号劣化状态检测的方法及装置
US9654250B2 (en) * 2014-11-10 2017-05-16 Futurewei Technologies, Inc. Adding operations, administration, and maintenance (OAM) information in 66-bit code
US9954670B2 (en) * 2015-06-29 2018-04-24 Intel IP Corporation Frame bit detector in near field communications
JP6657690B2 (ja) * 2015-09-10 2020-03-04 富士ゼロックス株式会社 復号化装置、プログラム、及び情報伝送システム
CN106375151A (zh) 2016-08-31 2017-02-01 北京信而泰科技股份有限公司 一种以太网误码测试方法及系统
US10355818B1 (en) * 2016-10-10 2019-07-16 Cadence Design Systems, Inc. Method and apparatus for codeword boundary detection for a scrambled reed solomon code bitstream
CN106411511B (zh) 2016-11-18 2019-07-19 浙江神州量子网络科技有限公司 一种多方量子密钥分发系统的纠错方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115396344A (zh) * 2021-05-08 2022-11-25 华为技术有限公司 链路检测的方法、装置和设备

Also Published As

Publication number Publication date
US11463104B2 (en) 2022-10-04
EP3637650A4 (en) 2020-06-17
JP2020522165A (ja) 2020-07-27
EP3637650A1 (en) 2020-04-15
CN108964837A (zh) 2018-12-07
EP4351005A3 (en) 2024-07-03
JP7047233B2 (ja) 2022-04-05
CN108964837B (zh) 2020-10-09
EP4351005A2 (en) 2024-04-10
US20200091932A1 (en) 2020-03-19
US20210250044A1 (en) 2021-08-12
KR20200010371A (ko) 2020-01-30
US10992315B2 (en) 2021-04-27
EP3637650B1 (en) 2024-07-10
KR102268902B1 (ko) 2021-06-25

Similar Documents

Publication Publication Date Title
CN108964837B (zh) 一种比特块流收发方法及设备
CN108123813B (zh) 操作、管理和维护oam数据的传输方法和装置
US10903929B2 (en) Flexible ethernet group establishment method and device
CN113508543B (zh) 用于将恒定比特率客户端信号适配到电信信号的路径层中的方法
CN109729588B (zh) 业务数据传输方法及装置
CN115150020B (zh) 用于配置Flex以太网节点的方法和设备
US8705570B2 (en) Communication device and communication method
CN109391461B (zh) 透传业务频率的方法和设备
CN109274600B (zh) 一种检测块发送和接收的方法、网络设备和系统
EP4160956A1 (en) Method and apparatus for determining code block loss
CN113557696A (zh) 在网络中路由FlexE数据
WO2016197881A1 (zh) 一种网络保护的方法、网络节点及系统
CN112511266A (zh) 传输方法、检测方法及装置、获取方法、网络设备及系统
WO1998044666A2 (en) Integration of a path verification message within a signal
KR102309444B1 (ko) 데이터 캡슐화, 전송 방법, 장치 및 컴퓨터 저장 매체
WO2019015462A1 (zh) 一种检测块发送和接收的方法、网络设备和系统
CN111224746B (zh) 一种业务比特流处理方法及装置
CN112751645A (zh) 一种通信方法、设备及存储介质
CN109600247B (zh) 列车拓扑管理方法及系统
US10771178B2 (en) Method for sending and receiving optical transport network (OTN) signal, OTN device, and system
WO2018214743A1 (zh) 一种比特块流误码检测方法及设备
CN113726475A (zh) 一种码块处理方法及设备
CN112511328A (zh) 发送和处理信息的方法、以太网设备、计算机可读介质
JP5698107B2 (ja) ネットワーク評価方法、および、ネットワーク評価システム
CN116055269A (zh) 一种数据传输的相位调整方法及相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination