CN112073071A - 卷积码的编码、译码及信号传输方法 - Google Patents

卷积码的编码、译码及信号传输方法 Download PDF

Info

Publication number
CN112073071A
CN112073071A CN202010929488.1A CN202010929488A CN112073071A CN 112073071 A CN112073071 A CN 112073071A CN 202010929488 A CN202010929488 A CN 202010929488A CN 112073071 A CN112073071 A CN 112073071A
Authority
CN
China
Prior art keywords
decoding
groups
fifo unit
signals
coding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010929488.1A
Other languages
English (en)
Other versions
CN112073071B (zh
Inventor
卢磊
李桢
张洪伟
孙慧峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Hangyu Xingtong Technology Co ltd
Original Assignee
Beijing Hangyu Xingtong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Hangyu Xingtong Technology Co ltd filed Critical Beijing Hangyu Xingtong Technology Co ltd
Priority to CN202010929488.1A priority Critical patent/CN112073071B/zh
Publication of CN112073071A publication Critical patent/CN112073071A/zh
Application granted granted Critical
Publication of CN112073071B publication Critical patent/CN112073071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提出一种卷积码的编码、译码及信号传输方法，包括：将信号输入第一FIFO单元，进入编码模块；进行卷积运算，形成编码速率为1/2的两组编码信号，两组擦除码将需要擦除的信号擦除，变成两组编码速率为3/4的编码信号；第二FIFO单元将转换成的8bit信号信息，按照设定的时钟周期输出；第三FIFO单元接收的编码信号信息达到8bit时，转换成两组并行信号分别输出到第四FIFO单元和第五FIFO单元，将码速率由3/4变回到1/2；六组填充与译码单元遍历所有译码情况，恢复正确的译码格式；译码判断单元判断准确译码的支路，输出译码结果。本发明采用软判决的方式译码，带宽利用率高，并保证了编译码器的稳定性。

Description

卷积码的编码、译码及信号传输方法
技术领域
本发明属于编译码技术领域，尤其涉及一种卷积码的编码、译码及信号传输方法。
背景技术
卷积码是一种常用的纠错码，在编码器复杂性相同的情况下，其性能优于分组码。卷积码的译码方式可以分为两类，分别是代数译码和概率译码，代数译码是利用编码本身的代数结构进行译码，不考虑信道的统计特性；概率译码则是基于信道的统计特性和卷积码的特点进行计算。
现有的卷积编码与Viterbi译码多采用1/2码率或3/4码率的方式进行编译码，其中，采用3/4码率进行编译码可以有效提高带宽利用率，非常适合带宽资源十分珍贵的卫星进行通信。但现有的基于FPGA实现的3/4码率编译码器需要工作在不同的工作时钟下，降低了编译码器的稳定性。
另外，在Viterbi译码时，判决方式有硬判决和软判决两种方式，软判决实现的译码器性能远高于硬判决方法实现的译码器，但在软判决译码时，由于译码器接收信号的电平是不断变化的，这给软判决译码时输入信号电平的量化带来了困难。
因此，现有技术需要改进。
发明内容
为解决上述技术问题，本发明提出了一种卷积码的编码、译码及信号传输方法。
基于本发明实施例的一个方面，公开一种卷积码的编码、译码及信号传输方法，包括：
将信号输入第一FIFO单元，进入编码模块，所述第一FIFO单元每接收到6bit的信号信息，即将该6bit的信号信息送入到编码器进行编码处理；
输入信号根据两组卷积码进行卷积运算，形成编码速率为1/2的两组编码信号，在所述两组编码速率为1/2的编码信号中分别由两组擦除码将需要擦除的信号擦除，变成两组编码速率为3/4的编码信号；
第二FIFO单元将经过编码处理后的原来6bit的信号信息转换成的8bit信号信息按照设定的时钟周期输出；
第三FIFO单元接收编码信号信息，当所述第三FIFO单元接收的编码信号信息达到8bit时，所述第三FIFO单元将读出的串行信号转换成两组并行信号；
两组并行信号分别输出到第四FIFO单元和第五FIFO单元，所述第四FIFO单元和第五FIFO单元通过将并行信号在编码时对应的擦除码擦除的位置上填充随机信息，将码速率由3/4变回到1/2，在擦除码擦除的位置上填充随机信息时，使用六组填充与译码单元；
六组填充与译码单元遍历所有译码情况，确定信号序列的起始位置，使译码信息恢复正确的格式；
六组填充与译码单元将译码信息输出，由译码判断单元判断准确译码的支路，并发送反馈信号至数据选择器，由数据选择器根据反馈信号输出正确的译码结果。
基于本发明的卷积码的编码、译码及信号传输方法的另一个实施例中，所述编码器的编码约束长度为7位，其结构为：Convolution code0＝1111001，Convolution code1＝1011011；
所述编码器通过[101,110]的打孔方式将码率由1/2提高到3/4。
基于本发明的卷积码的编码、译码及信号传输方法的另一个实施例中，所述编码器由所述第一FIFO单元驱动，当所述第一FIFO单元输出数据时，所述编码器开始工作。
与现有技术相比，本发明具有如下优点：
采用本发明的卷积码的编码、译码及信号传输方法，采用软判决的方式译码，并且利用AGC确保译码器性能，将强度不停变化的信号始终量化在一个恒定的范围内，最终使得译码器的性能能够保持在较高的水平，带宽利用率高，在实现高带宽利用率的同时，通过数据缓存控制使编译码器各模块均可工作在同一个工作时钟下，保证了编译码器的稳定性。
附图说明
图1为本发明提出的卷积码的编码、译码及信号传输方法的一个实施例的流程图；
图2为本发明的卷积码的编码流程图；
图3为本发明的卷积码的解码流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图和实施例对本发明提供的一种卷积码的编码、译码及信号传输方法进行更详细地说明。
图1为本发明提出的卷积码的编码、译码及信号传输方法的一个实施例的流程图，如图1所示，所述卷积码的编码、译码及信号传输方法包括：
10，将信号输入第一FIFO单元，进入编码模块，所述第一FIFO单元每接收到6bit的信号信息，即将该6bit的信号信息送入到编码器进行编码处理；
20，输入信号根据两组卷积码进行卷积运算，形成编码速率为1/2的两组编码信号，在所述两组编码速率为1/2的编码信号中分别由两组擦除码将需要擦除的信号擦除，变成两组编码速率为3/4的编码信号；
30，第二FIFO单元将经过编码处理后的原来6bit的信号信息转换成的8bit信号信息按照设定的时钟周期输出；
40，第三FIFO单元接收编码信号信息，当所述第三FIFO单元接收的编码信号信息达到8bit时，所述第三FIFO单元将读出的串行信号转换成两组并行信号；
50，两组并行信号分别输出到第四FIFO单元和第五FIFO单元，所述第四FIFO单元和第五FIFO单元通过将并行信号在编码时对应的擦除码擦除的位置上填充随机信息，将码速率由3/4变回到1/2，在擦除码擦除的位置上填充随机信息时，使用六组填充与译码单元；
60，六组填充与译码单元遍历所有译码情况，确定信号序列的起始位置，使译码信息恢复正确的格式；
70，六组填充与译码单元将译码信息输出，由译码判断单元判断准确译码的支路，并发送反馈信号至数据选择器，由数据选择器根据反馈信号输出正确的译码结果。
所述编码器的编码约束长度为7位，其结构为：Convolution code0＝1111001，Convolution code1＝1011011；
所述编码器通过[101,110]的打孔方式将码率由1/2提高到3/4。
所述编码器由所述第一FIFO单元驱动，当所述第一FIFO单元输出数据时，所述编码器开始工作。
实施例1：
图2为本发明的卷积码的编码流程图，如图2所示，本发明的编码过程的一个实施例为：
信号输入首先进入到第一FIFO单元，第一FIFO单元的目的是缓存数据，当它每接收到6bit的信息，第一FIFO单元便会将这6bit信息送到编码器进行处理；
编码器是通过第一FIFO单元输出信号来驱动的，当第一FIFO单元输出数据时，编码器将开始工作，编码约束长度为7位，Convolution code0＝1111001，Convolution code1＝1011011，通过[101,110]的打孔方式将码率由1/2提高到3/4。信号根据两组组卷积码进行卷积运算，形成两组编码信号，此时，码率为1/2。码率为1/2的编码信号根据两组擦除码将需要擦除的信号擦除，擦除之后码率则变为3/4；
6bit的信号编码后共有8bit信息，第二FIFO单元8bit信息每隔一定的时钟周期逐个输出。
如输入信号分别为1111001和1011011，可以将两组码表示成多项式的形式，其中code0用g1(x)表示，code1用g2(x)表示，则有
Figure BDA0002669699240000051
对于每个多项式，其与表示信息矢量的多项式m(x)以模2加法器方式连接后即可产生对应的输出序列。
例如，当信息矢量m为[1 0 0 1 0 1]时，其多项式的表示为m(x)＝1+x3+x5，则
m(x)g1(x)＝(1+x3+x5)(1+x3+x4+x5+x6)；
＝1+x4+x7+x10+x11；
m(x)g2(x)＝(1+x3+x5)(1+x+x3+x4+x6)；
＝1+x+x5+x6+x7+x8+x11；
用U(x)表示输出序列，则U(x)为m(x)g1(x)与m(x)g2(x)的交织，其值为：
U(x)＝(1，1)+(0，1)x+(1，0)x4+(0，1)x5+(0，1)x6+(1，1)x7+(0，1)x8+(1，0)x10+(1，1)x11；
U＝11，01，00，00，10，01，01，11，01，00，10，11；
6bit信息生成了24bit编码信息，这是由于输入信息在开始编码时，需要通过移位寄存器的形式逐步进行运算，从而会在输出序列的开始产生12bit的冗余序列，编码器在连续编码运算，那么信息m产生的12bit的编码输出序列
Figure BDA0002669699240000061
此时编码效率为1/2，为了将编码效率提升到3/4，采用两组擦除码将对应位置的序列擦除。
p0和p1分别表示两组擦除码，其中p0＝[1 0 1]，p1＝[1 1 0]，0表示将该位置的信息擦除，两组编码输出序列分别表示为Ux和Uy，擦除位置表示为：
Figure BDA0002669699240000062
Figure BDA0002669699240000063
或，
Figure BDA0002669699240000064
Figure BDA0002669699240000065
将编码输出Ux＝[0 1 0 0 1 1]，Uy＝[1 1 1 0 0 1]采用擦除码p0和p1进行擦除的过程为：
Figure BDA0002669699240000066
Uo表示编码器的输出，则输入信息矢量m＝[1 0 0 1 0 1]的编码输出结果为
Figure BDA0002669699240000067
编码输入为6bit序列，编码输出为8bit序列，编码效率为3/4。
实施例2：
图3为本发明的卷积码的译码流程图，如图3所示，本发明的译码过程的一个实施例为：
接收到需要译码的信号后，首先存入到第三FIFO单元中，当存入8bit信息后将第三FIFO单元中的数据读出并进行串并转换，将串行信号转换成两组并行信号；
将两路并行信号分别送到第四FIFO单元和第五FIFO单元中，通过与编码时对应的擦除码在被擦除的位置上填充随机信息，此时码率变回到1/2，但此时无法确定信号序列的起始位置，无法确定是否将信息恢复为了正确的格式，为了遍历所有的情况，故需要六组填充与译码模块。
将六组填充与译码模块的译码输出送给译码判断单元，由译码判断单元判断准确译码的支路，并反馈回数据选择器，数据选择器根据该反馈信号输出正确的译码结果。
具体译码过程为：
因为在编码过程中编码器通过擦除的方式将编码效率变为3/4，为了实现译码，需要将3/4码率的序列填补为1/2码率，两组擦除码分别为p0＝[1 0 1]，p1＝[1 1 0]，此时只需在0所在的位置填充一个码元即可，填充过程如下：
Figure BDA0002669699240000071
由于无法判断接受序列的起始位置，在填充时包括如下情况：
第一组：
Figure BDA0002669699240000072
第二组：
Figure BDA0002669699240000073
Figure BDA0002669699240000074
第三组：
Figure BDA0002669699240000075
第四组：
Figure BDA0002669699240000076
第五组：
Figure BDA0002669699240000077
第六组：
Figure BDA0002669699240000081
将以上六组填充序列分别送到六组译码器中进行译码，从译码结果看，只有第一种填充方式所恢复的序列可以得到正确的译码结果，在实际操作中，可以将这六组译码结果进行帧同步处理，可以连续稳定出现相关峰的一组序列即为正确的译码输出。
对于本领域技术人员而言，显然本发明实施例不限于上述示范性实施例的细节，而且在不背离本发明实施例的精神或基本特征的情况下，能够以其他的具体形式实现本发明实施例。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明实施例的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明实施例内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。系统、装置或终端权利要求中陈述的多个单元、模块或装置也可以由同一个单元、模块或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
最后应说明的是，以上实施方式仅用以说明本发明实施例的技术方案而非限制，尽管参照以上较佳实施方式对本发明实施例进行了详细说明，本领域的普通技术人员应当理解，可以对本发明实施例的技术方案进行修改或等同替换都不应脱离本发明实施例的技术方案的精神和范围。

Claims (3)

1.一种卷积码的编码、译码及信号传输方法，其特征在于，包括：
将信号输入第一FIFO单元，进入编码模块，所述第一FIFO单元每接收到6bit的信号信息，即将该6bit的信号信息送入到编码器进行编码处理；
输入信号根据两组卷积码进行卷积运算，形成编码速率为1/2的两组编码信号，在所述两组编码速率为1/2的编码信号中分别由两组擦除码将需要擦除的信号擦除，变成两组编码速率为3/4的编码信号；
第二FIFO单元将经过编码处理后的原来6bit的信号信息转换成的8bit信号信息按照设定的时钟周期输出；
第三FIFO单元接收编码信号信息，当所述第三FIFO单元接收的编码信号信息达到8bit时，所述第三FIFO单元将读出的串行信号转换成两组并行信号；
两组并行信号分别输出到第四FIFO单元和第五FIFO单元，所述第四FIFO单元和第五FIFO单元通过将并行信号在编码时对应的擦除码擦除的位置上填充随机信息，将码速率由3/4变回到1/2，在擦除码擦除的位置上填充随机信息时，使用六组填充与译码单元；
六组填充与译码单元遍历所有译码情况，确定信号序列的起始位置，使译码信息恢复正确的格式；
六组填充与译码单元将译码信息输出，由译码判断单元判断准确译码的支路，并发送反馈信号至数据选择器，由数据选择器根据反馈信号输出正确的译码结果。
2.根据权利要求1所述的卷积码的编码、译码及信号传输方法，其特征在于，所述编码器的编码约束长度为7位，其结构为：Convolution code0＝1111001，Convolution code1＝1011011；
所述编码器通过[101,110]的打孔方式将码率由1/2提高到3/4。
3.根据权利要求1所述的卷积码的编码、译码及信号传输方法，其特征在于，所述编码器由所述第一FIFO单元驱动，当所述第一FIFO单元输出数据时，所述编码器开始工作。
CN202010929488.1A 2020-09-07 2020-09-07 卷积码的编码、译码及信号传输方法 Active CN112073071B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010929488.1A CN112073071B (zh) 2020-09-07 2020-09-07 卷积码的编码、译码及信号传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010929488.1A CN112073071B (zh) 2020-09-07 2020-09-07 卷积码的编码、译码及信号传输方法

Publications (2)

Publication Number Publication Date
CN112073071A true CN112073071A (zh) 2020-12-11
CN112073071B CN112073071B (zh) 2023-11-10

Family

ID=73663895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010929488.1A Active CN112073071B (zh) 2020-09-07 2020-09-07 卷积码的编码、译码及信号传输方法

Country Status (1)

Country Link
CN (1) CN112073071B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230030058A1 (en) * 2021-06-25 2023-02-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Memory circuit for storing parsimonious data

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662294A (zh) * 2009-09-17 2010-03-03 华为技术有限公司 一种基于map译码器的译码装置及其译码方法
CN101764622A (zh) * 2010-01-19 2010-06-30 清华大学 并行多码率卷积码译码方法及其实现装置
CN108462561A (zh) * 2018-03-27 2018-08-28 东南大学 超高速通信系统中串并结合的信道编译码方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662294A (zh) * 2009-09-17 2010-03-03 华为技术有限公司 一种基于map译码器的译码装置及其译码方法
CN101764622A (zh) * 2010-01-19 2010-06-30 清华大学 并行多码率卷积码译码方法及其实现装置
CN108462561A (zh) * 2018-03-27 2018-08-28 东南大学 超高速通信系统中串并结合的信道编译码方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230030058A1 (en) * 2021-06-25 2023-02-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Memory circuit for storing parsimonious data
US11886719B2 (en) * 2021-06-25 2024-01-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Memory circuit for storing parsimonious data

Also Published As

Publication number Publication date
CN112073071B (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
CN1101997C (zh) 在通信系统中确定速率的方法和设备
CN1134131C (zh) 数据比特流的差错保护方法
CN1275278A (zh) 利用不带有交织的并行编码的通信系统和方法
JP2000068862A (ja) 誤り訂正符号化装置
CN101431388B (zh) 译码编码数据帧的方法及其译码器
JPS62151032A (ja) たたみ込み符号器および最尤復号器
CN104601275B (zh) 用于编码数据的方法、编码器、解码器及通信系统
JPH0555932A (ja) 誤り訂正符復号化装置
KR20070065402A (ko) 압축된 차 펑처링 패턴을 이용한 펑처링/디펑처링
CN1333969A (zh) 用于使用多通解调接收包含编码与未编码比特的调制信号的系统与方法
KR19990077972A (ko) 비터비복호장치및복호방법
KR100651847B1 (ko) 다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법
CN1756090A (zh) 信道编码装置和方法
JP2000209106A (ja) 高速ビタビ復号器の最小量のメモリによる実現
US7716554B2 (en) System and method for blind transport format detection with cyclic redundancy check
CN111106838B (zh) 一种通信同步方法、装置及系统
CN1369980B (zh) 一种用于在通信系统中编码/解码的方法及一种解码装置
CN114073024A (zh) 极性码的卷积预编码和解码
CN112073071B (zh) 卷积码的编码、译码及信号传输方法
US6374382B1 (en) Short block code for concatenated coding system
US6385753B1 (en) Punctured Viterbi decoding method
CN112104412B (zh) 一种适用于低轨卫星宽带通信的加速器
JP2715398B2 (ja) 誤り訂正符復号化装置
KR100710743B1 (ko) 간이 채널 디코더를 구비하는 전송 시스템 및 이 시스템의 운영 방법
CN108880748B (zh) 基于拉丁方阵的无速率Spinal码的编译码方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant