CN112071964B - Micro LED芯片的制备方法 - Google Patents

Micro LED芯片的制备方法 Download PDF

Info

Publication number
CN112071964B
CN112071964B CN202010887754.9A CN202010887754A CN112071964B CN 112071964 B CN112071964 B CN 112071964B CN 202010887754 A CN202010887754 A CN 202010887754A CN 112071964 B CN112071964 B CN 112071964B
Authority
CN
China
Prior art keywords
layer
led epitaxial
micro led
layers
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010887754.9A
Other languages
English (en)
Other versions
CN112071964A (zh
Inventor
庄文荣
卢敬权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan HCP Technology Co Ltd
Original Assignee
Dongguan HCP Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan HCP Technology Co Ltd filed Critical Dongguan HCP Technology Co Ltd
Priority to CN202010887754.9A priority Critical patent/CN112071964B/zh
Publication of CN112071964A publication Critical patent/CN112071964A/zh
Application granted granted Critical
Publication of CN112071964B publication Critical patent/CN112071964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

本发明提供一种Micro LED芯片的制备方法，包括步骤：1)提供衬底，于衬底上形成图形化缓冲层，相邻的缓冲层之间具有间隙，间隙中覆盖有掩膜层；2)于图形化缓冲层上外延生长LED外延层，掩膜层上无法生长LED外延层而使相邻的LED外延层之间具有间隔；3)基于LED外延层制备Micro LED芯片。本发明通过缓冲层及掩膜层的设计，可实现每个缓冲层图形之上为独立的LED外延层，可省略传统Micro LED工艺中的一道干法刻蚀以切割出独立Micro LED芯片的流程，避免了刻蚀流程造成的侧壁刻蚀损伤，避免了表面非辐射复合的通道，从而有效提高Micro LED芯片的亮度。本发明还可以有效减小LED外延层的翘曲。

Description

Micro LED芯片的制备方法
技术领域
本发明属于半导体发光器设计及制造领域，特别是涉及一种Micro LED芯片的制备方法。
背景技术
在LED芯片的应用中，普通LED芯片的应用以照明与显示装置背光模块为主，当前迅猛发展的Mini LED则以户内、户外显示屏等为主要应用方向。但是在许多对尺寸和PPI要求更高的应用上现有技术并不能满足要求，因此Micro LED技术作为一种全新的显示技术应运而生，其应用概念跟前两者则完全不同，可应用在穿戴式的手表、手机、车用显示装置、VR/AR、电视等领域，被认为是终极的显示技术。
从技术迭代角度，Micro LED要求更小的芯片尺寸以实现更小的像素间距。MicroLED 应用于显示装置时，存在如下问题：1)随着LED尺寸的减小，LED尺寸微缩带来边缘效应，因为通过刻蚀工艺制程的Micro-LED芯片，侧壁会留下不可避免的刻蚀损伤，成为表面非辐射复合的通道，从而降低芯片的亮度；2)Micro-LED用于显示时，工作在小电流区间，主要范围为0.02-2A/cm2，在此小电流区间，芯片外延层内部的位错密度对亮度的影响很大；该位错来源于芯片外延层与衬底之间的晶格失配和热应力失配，现有技术无法避免。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种Micro LED芯片的制备方法，用于解决现有技术中刻蚀工艺制程对Micro-LED芯片造成侧壁刻蚀损伤以及源于晶格失配和热应力失配的位错而降低芯片亮度的问题。
为实现上述目的及其他相关目的，本发明提供一种Micro LED芯片的制备方法，所述制备方法包括步骤：1)提供衬底，于所述衬底上形成图形化缓冲层，相邻的缓冲层之间具有间隙，所述间隙中覆盖有掩膜层；2)于所述图形化缓冲层上外延生长LED外延层，所述掩膜层上无法生长LED外延层而使相邻的LED外延层之间具有间隔；3)基于所述LED外延层制备Micro LED芯片。
可选地，在步骤2)外延生长LED外延层阶段中，控制所述LED外延层的横向生长面的四周边界使其不超过围绕其四周的掩膜层的中垂面。
可选地，步骤1)包括：1-1)在所述衬底形成缓冲层；1-2)采用光刻工艺及刻蚀工艺对所述缓冲层进行图形化，以形成图形化缓冲层，相邻的缓冲层之间具有间隙；1-3)在所述间隙处形成掩膜层。
可选地，所述衬底包括蓝宝石衬底及硅衬底中的一种，所述缓冲层为低温氮化镓缓冲层或通过溅镀工艺形成的氮化铝缓冲层，所述掩膜层包括二氧化硅或氮化硅中的一种。
可选地，通过控制所述图形化缓冲层的尺寸以控制所述LED外延层的尺寸，通过控制所述间隙的尺寸以控制相邻LED外延层之间的间距；所述图形化缓冲层的宽度为1-50微米，所述图形化缓冲层的宽度与所述掩模层的宽度的比例为10:1至1:1。
可选地，步骤2)通过金属有机化学气相沉积工艺于所述图形化缓冲层上外延生长LED 外延层，所述LED外延层包括依次层叠的本征氮化镓层、n型氮化镓层、发光层、电子阻挡层及p型氮化镓层。
可选地，步骤3)还包括于所述LED外延层四周沉积保护层的步骤，所述保护层包括二氧化硅、氮化硅及氧化铝中的一种。
可选地，步骤3)包括在所述LED外延层上形成电流扩展层、电极以及反射层的步骤。
可选地，步骤1)还包括对所述图形化缓冲层再次图形化的步骤，以提高步骤2)LED外延层的晶体质量。
可选地，所述制备方法还包括对所述衬底进行切割以获得独立的Micro LED芯片的步骤。
如上所述，本发明的Micro LED芯片的制备方法，具有以下有益效果：
本发明在LED外延层外延过程中，掩膜层之上没有外延层沉积，外延层只沉积在缓冲层之上，每个缓冲层之上为完整的LED外延结构，相互之间由于掩膜层的间隔，使得外延过程过程中LED外延层难以横向合并，从而获得相互独立的LED外延层。
本发明可根据最终Micro LED芯片的大小，设计缓冲层及掩膜层的尺寸，可实现每个缓冲层图形之上为独立的LED外延层，可省略传统Micro LED工艺中的一道干法刻蚀以切割出独立Micro LED的流程，从而避免了传统刻蚀流程造成的不可避免的侧壁刻蚀损伤，避免形成表面非辐射复合的通道，从而有效提高Micro LED芯片的亮度。
本发明的LED外延层之间相互独立，外延层四周有充裕的空间给外延层以释放晶格失配应力与热应力，从而大大减小LED外延层内部的位错密度，减少在小电流区间，芯片外延层内部的位错密度对亮度的影响；同时，本发明可大大降低外延层的翘曲，以便于后续的Micro LED芯片转移工艺的进行。
附图说明
图1～图4显示为本发明实施例1中的Micro LED芯片的制备方法各步骤所呈现的结构示意图。
图5显示为本发明实施例2中的Micro LED芯片的制备方法所制备的再次进行图形化后的缓冲层的结构示意图。
元件标号说明
101 衬底
102 缓冲层
103 间隙
104 掩膜层
201 本征氮化镓层
202 n型氮化镓层
203 发光层
204 p型氮化镓层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图4所示，本实施例提供一种Micro LED芯片的制备方法，所述制备方法包括以下步骤：
如图1～图2所示，首先进行步骤1)，提供衬底101，于所述衬底101上形成图形化缓冲层102，相邻的缓冲层102之间具有间隙103，所述间隙103中覆盖有掩膜层104。而现有技术中，缓冲层通常为一整体。
在本实施例中，所述间隙103的尺寸大于后续步骤2)中外延生长LED外延层阶段中所述LED外延层的横向生长的尺寸。
具体地，步骤1)包括以下步骤：
步骤1-1)，提供一衬底101，在所述衬底101形成缓冲层102。
所述衬底101可以为蓝宝石衬底或硅衬底，所述缓冲层102为低温氮化镓缓冲层102或通过溅镀工艺形成的氮化铝缓冲层102。所述缓冲层102一方面提供后续LED外延层生长的表面，另一方面可以降低所述衬底101与所述LED外延层之间的晶格失配，提高LED外延层的生长质量。
步骤1-2)，采用光刻工艺及刻蚀工艺对所述缓冲层102进行图形化，以形成图形化缓冲层102，相邻的缓冲层102之间具有间隙103，其中，所述间隙103的尺寸大于后续步骤2)中外延生长LED外延层阶段中所述LED外延层的横向生长的尺寸。
步骤1-3)，在所述间隙103处形成掩膜层104。
所述掩膜层104完全覆盖所述间隙103，所述掩膜层104的厚度可以大于、等于或小于所述缓冲层102的厚度，所述掩膜层104用于防止LED外延层在其表面上的生长，使得LED外延层仅在所述缓冲层102上外延生长。
例如，可以采用化学气相沉积工艺沉积所述掩膜层104，然后采用机械化学抛光工艺 (CMP)去除所述缓冲层102表面上的掩膜层104，以显露所述缓冲层102的表面，接着对所述缓冲层102表面进行清洗，获得平坦且缺陷较低的表面。所述掩膜层104包括二氧化硅或氮化硅中的一种。在本实施例中，所述掩膜层104为二氧化硅。
如图3所示，然后进行步骤2)，于所述图形化缓冲层102上外延生长LED外延层，所述LED外延层与图形化缓冲层102一一配合，所述掩膜层104上无法生长LED外延层而使相邻的LED外延层之间具有间隔。
在外延生长LED外延层阶段中，控制所述LED外延层的横向生长面的四周边界使其不超过围绕其四周的掩膜层的中垂面，以使得外延过程过程中LED外延层难以横向合并。
在本实施例中，通过金属有机化学气相沉积工艺(MOCVD)于所述图形化缓冲层102上外延生长LED外延层，所述LED外延层包括依次层叠的本征氮化镓层201、n型氮化镓层202、发光层203、电子阻挡层及p型氮化镓层204。
在本实施例中，可以通过控制所述图形化缓冲层102的尺寸以控制所述LED外延层的尺寸，通过控制所述间隙103的尺寸以控制相邻LED外延层之间的间距。
本发明在LED外延层外延过程中，掩膜层104之上没有外延层沉积，外延层只沉积在缓冲层102之上，每个缓冲层102之上为完整的LED外延结构，相互之间由于掩膜层104的间隔，使得外延过程过程中LED外延层难以横向合并，从而获得相互独立的LED外延层。而现有技术中，掩膜层的间隔无法阻止LED外延层横向合并。进一步地，本发明的LED外延层之间相互独立，外延层四周有充裕的空间给外延层以释放失配应力与热应力，从而大大减小LED外延层内部的位错密度，减少在小电流区间，芯片外延层内部的位错密度对亮度的影响；同时，本发明可大大降低外延层的翘曲，以便于后续的Micro LED芯片转移工艺的进行。
如图4所示，接着进行步骤3)，基于所述LED外延层制备Micro LED芯片，例如，可以包括在所述LED外延层上形成电流扩展层、电极以及反射层的步骤。所述电流扩展层可以为ITO透明导电层等，所述发射层可以为分布式布拉格反射层等。
进一步地，在本实施例中，还包括通过等离子增强化学气相沉积工艺(PECVD)或原子层沉积工艺(ALD)等方式于所述LED外延层四周沉积保护层的步骤，以更好地保护LED 外延层的侧壁，所述保护层包括二氧化硅、氮化硅及氧化铝中的一种。
最后，可以对所述衬底101进行切割以获得独立的Micro LED芯片的步骤，且所述切割的切割道位于相邻的LED外延层之间的间隔内，本实施例仅对所述衬底101切割而无需对 LED外延层进行刻蚀或切割便可获得独立的Micro LED芯片，可省略传统Micro LED工艺中的一道干法刻蚀以切割出独立Micro LED的流程，从而避免刻蚀流程造成的不可避免的侧壁刻蚀损伤，避免表面非辐射复合的通道，从而有效提高Micro LED芯片的亮度。
实施例2
如图5所示，本实施例提供一种Micro LED芯片的制备方法，其基本步骤如实施例1，其中，与实施例1的不同之处在于：步骤1)还包括对所述图形化缓冲层102再次图形化的步骤，以提高步骤2)LED外延层的晶体质量。
如上所述，本发明的Micro LED芯片的制备方法，具有以下有益效果：
本发明在LED外延层外延过程中，掩膜层104之上没有外延层沉积，外延层只沉积在缓冲层102之上，每个缓冲层102之上为完整的LED外延结构，相互之间由于掩膜层104的间隔，使得外延过程过程中LED外延层难以横向合并，从而获得相互独立的LED外延层。
本发明可根据最终Micro LED芯片的大小，设计缓冲层102及掩膜层104的尺寸，可实现每个缓冲层102图形之上为独立的LED外延层，可省略传统Micro LED工艺中的一道干法刻蚀以切割出独立Micro LED的流程，从而避免了传统刻蚀流程造成的不可避免的侧壁刻蚀损伤，避免表面非辐射复合的通道，从而有效提高Micro LED芯片的亮度。
本发明的LED外延层之间相互独立，外延层四周有充裕的空间给外延层以释放失配应力与热应力，从而大大减小LED外延层内部的位错密度，减少在小电流区间，芯片外延层内部的位错密度对亮度的影响；同时，本发明可大大降低外延层的翘曲，以便于后续的Micro LED 芯片转移工艺的进行。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种Micro LED芯片的制备方法，其特征在于，所述制备方法包括步骤：
1)提供衬底，于所述衬底上形成图形化缓冲层，相邻的缓冲层之间具有间隙，所述间隙中覆盖有掩膜层；
2)于所述图形化缓冲层上外延生长LED外延层，所述掩膜层上无法生长LED外延层而使相邻的LED外延层之间具有间隔；
3)基于所述LED外延层制备Micro LED芯片；
步骤1)包括：1-1)在所述衬底形成缓冲层；1-2)采用光刻工艺及刻蚀工艺对所述缓冲层进行图形化，以形成图形化缓冲层，相邻的缓冲层之间具有间隙，对所述图形化缓冲层再次图形化，以提高步骤2)LED外延层的晶体质量；1-3)在所述间隙处形成掩膜层。
2.根据权利要求1所述的Micro LED芯片的制备方法，其特征在于，在步骤2)外延生长LED外延层阶段中，控制所述LED外延层的横向生长面的四周边界使其不超过围绕其四周的掩膜层的中垂面。
3.根据权利要求1所述的Micro LED芯片的制备方法，其特征在于，所述衬底包括蓝宝石衬底及硅衬底中的一种，所述缓冲层为低温氮化镓缓冲层或通过溅镀工艺形成的氮化铝缓冲层，所述掩膜层包括二氧化硅或氮化硅中的一种。
4.根据权利要求1所述的Micro LED芯片的制备方法，其特征在于：通过控制所述图形化缓冲层的尺寸以控制所述LED外延层的尺寸，通过控制所述间隙的尺寸以控制相邻LED外延层之间的间距；所述图形化缓冲层的宽度为1-50微米，所述图形化缓冲层的宽度与所述掩膜层的宽度的比例为10:1至1:1。
5.根据权利要求1所述的Micro LED芯片的制备方法，其特征在于：步骤2)通过金属有机化学气相沉积工艺于所述图形化缓冲层上外延生长LED外延层，所述LED外延层包括依次层叠的本征氮化镓层、n型氮化镓层、发光层、电子阻挡层及p型氮化镓层。
6.根据权利要求1所述的Micro LED芯片的制备方法，其特征在于：步骤3)还包括于所述LED外延层四周沉积保护层的步骤，所述保护层包括二氧化硅、氮化硅及氧化铝中的一种。
7.根据权利要求1所述的Micro LED芯片的制备方法，其特征在于：步骤3)包括在所述LED外延层上形成电流扩展层、电极以及反射层的步骤。
8.根据权利要求1所述的Micro LED芯片的制备方法，其特征在于：所述制备方法还包括对所述衬底进行切割以获得独立的Micro LED芯片。
CN202010887754.9A 2020-08-28 2020-08-28 Micro LED芯片的制备方法 Active CN112071964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010887754.9A CN112071964B (zh) 2020-08-28 2020-08-28 Micro LED芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010887754.9A CN112071964B (zh) 2020-08-28 2020-08-28 Micro LED芯片的制备方法

Publications (2)

Publication Number Publication Date
CN112071964A CN112071964A (zh) 2020-12-11
CN112071964B true CN112071964B (zh) 2022-03-18

Family

ID=73659695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010887754.9A Active CN112071964B (zh) 2020-08-28 2020-08-28 Micro LED芯片的制备方法

Country Status (1)

Country Link
CN (1) CN112071964B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115207186B (zh) * 2022-09-15 2022-12-13 江西兆驰半导体有限公司 一种Mini-LED芯片及其制备方法
CN115881866B (zh) * 2023-03-03 2023-05-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116247147B (zh) * 2023-03-21 2024-04-05 惠科股份有限公司 Led芯片的制备方法及led基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753552B1 (en) * 2003-08-02 2004-06-22 Formosa Epitaxy Incorporation Growth-selective structure of light-emitting diode
CN102244168A (zh) * 2010-05-14 2011-11-16 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN109802017A (zh) * 2019-01-18 2019-05-24 京东方科技集团股份有限公司 Led外延片及制作方法、led芯片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794425A (zh) * 2005-11-17 2006-06-28 金芃 改进的侧向外延法
US7579202B2 (en) * 2007-12-21 2009-08-25 Tekcore Co., Ltd. Method for fabricating light emitting diode element
CN101931039B (zh) * 2010-08-23 2012-07-25 安徽三安光电有限公司 具有双层交错贯穿孔洞的氮化镓基发光二极管及其制作工艺
CN102593284B (zh) * 2012-03-05 2014-06-18 映瑞光电科技(上海)有限公司 隔离深沟槽及其高压led芯片的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753552B1 (en) * 2003-08-02 2004-06-22 Formosa Epitaxy Incorporation Growth-selective structure of light-emitting diode
CN102244168A (zh) * 2010-05-14 2011-11-16 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN109802017A (zh) * 2019-01-18 2019-05-24 京东方科技集团股份有限公司 Led外延片及制作方法、led芯片

Also Published As

Publication number Publication date
CN112071964A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN112071964B (zh) Micro LED芯片的制备方法
CN101562223B (zh) 半导体元件
CN102403428B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
US8183576B2 (en) Light-emitting diodes including perpendicular-extending nano-rods
KR101533296B1 (ko) 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
US8247822B2 (en) Semiconductor light-emitting device
US20070221907A1 (en) Light emitting device having vertical structure and mehod for manufacturing the same
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
CN102157644A (zh) 具有垂直结构的发光二极管及其制造方法
US11398583B2 (en) Light-emitting device
CN101635328A (zh) 发光二极管及其形成方法
KR101322927B1 (ko) 발광 다이오드 소자 및 그의 제조 방법
CN1983656A (zh) 具有垂直结构的发光二极管及其制造方法
WO2012116607A1 (en) Substrate structure, method of forming the substrate structure and chip comprising the substrate structure
CN102751414A (zh) 大尺寸发光器件及其制造方法
KR100988146B1 (ko) 화합물 반도체 기판, 그 제조 방법 및 이를 이용한 화합물반도체 소자
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
KR100860709B1 (ko) 고 광적출 발광 다이오드의 제조를 위한 질화 갈륨층의성막 방법, 이 방법을 이용한 발광 다이오드의 제조 방법,및 이 방법에 의해 제조된 발광 다이오드
CN104600145A (zh) 一种带有漏电限制层的光电器件及制备方法
US9548417B2 (en) Epitaxial structure with pattern mask layers for multi-layer epitaxial buffer layer growth
CN108847437A (zh) 一种发光二极管的外延片及其制作方法
KR100983181B1 (ko) 발광 다이오드 제조를 위한 질화 갈륨층 성장 방법, 이방법을 이용한 발광 다이오드 제조 방법, 및 이 방법에의해 제조된 발광 다이오드
KR100214588B1 (ko) 발광소자 어레이 구조 및 그 제조 방법
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
KR101393354B1 (ko) 질화갈륨계 버퍼층 및 그것을 형성하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant